KR20220169882A - 박막 구조체, 이를 포함하는 커패시터 및 반도체 소자, 및 이의 제조방법 - Google Patents

박막 구조체, 이를 포함하는 커패시터 및 반도체 소자, 및 이의 제조방법 Download PDF

Info

Publication number
KR20220169882A
KR20220169882A KR1020220025498A KR20220025498A KR20220169882A KR 20220169882 A KR20220169882 A KR 20220169882A KR 1020220025498 A KR1020220025498 A KR 1020220025498A KR 20220025498 A KR20220025498 A KR 20220025498A KR 20220169882 A KR20220169882 A KR 20220169882A
Authority
KR
South Korea
Prior art keywords
thin film
electrode
tio
zro
hfo
Prior art date
Application number
KR1020220025498A
Other languages
English (en)
Inventor
김형준
이창수
조용희
김용성
이주호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US17/844,896 priority Critical patent/US20220406884A1/en
Publication of KR20220169882A publication Critical patent/KR20220169882A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H01L27/10829—
    • H01L27/1085—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate

Abstract

박막 구조체, 이를 포함하는 커패시터 및 반도체 소자, 및 이의 제조방법에 관한 것으로, 상기 박막 구조체는, 기판 상에 배치되며, 제1 페로브스카이트계 산화물을 포함하는 제1 전극 박막; 및 상기 제1 전극 박막 상에 배치되며, 산소 결핍 및 도핑 원소를 포함하는 제2 페로브스카이트계 산화물을 포함하는 보호막;을 포함한다. 상기 박막 구조체는 후속 유전막 증착을 위한 고온 산화 분위기에서도 하부 전극인 페로브스카이트계 산화물 전극의 전도도 및 결정 구조 열화를 방지할 수 있다.

Description

박막 구조체, 이를 포함하는 커패시터 및 반도체 소자, 및 이의 제조방법 {Thin film structure, capacitor and semiconductor device including the same, and preparation method of the thin film structure}
박막 구조체, 이를 포함하는 커패시터 및 반도체 소자, 및 이의 제조방법에 관한 것이다.
DRAM 커패시터용 유전체 소재에 요구되는 중요한 특징으로 단위 면적당 전하를 저장할 수 있는 양과 관련된 정전용량 재료의 유전율이다. 부품의 집적화 추세에 따라, 재료의 물성 향상뿐만 아니라 공정능력 향상을 통한 구조 개선이 함께 이루어져 왔는데, 물리적인 구조 개선이 한계에 다다른 상황에서 기존에 사용하던 소재 이상의 물성 구현을 위한 새로운 소재 개발이 요구되는 상황이다.
기존 커패시터의 유전체 소재로 사용되어온 SiO2/SiNx, Al2O3 등을 대체하기 위하여 고유전율 후보 소재로서 HfO2, Ta2O5, TiO2, ZrO2 등의 이성분계 산화물과 SrTiO3, (Ba,Sr)TiO3 등의 삼성분계 이상의 페로브스카이트계 산화물 등에 대한 연구가 활발히 진행되어 왔다. 페로브스카이트계 산화물은 이성분계 산화물 대비 높은 유전율 특성으로 인해 단위면적당 capacitance를 증가시킬 수 있어 집적화에 유리한 장점이 있지만, 이러한 페로브스카이트계 산화물 유전막의 유전특성 확보를 위해서는 유전막의 결정성 향상이 중요하며, 이를 위해서는 증착이 되는 하부 전극 재료를 동일 구조의 페로브스카이트계 전극물질을 적용함으로써 결정 정합을 유도하여 유전막의 결정성을 향상시킬 수 있게 된다.
그러나, 하부 전극으로 적용될 수 있는 페로브스카이트계 전도성 산화물 재료들은 후속 유전막 증착공정의 고온 산화 환경에서 B-site 이온의 산화수 변화로 인해 결정구조 열화 및 그에 따른 전도도 특성이 열화되는 경향이 있다. 따라서, 이러한 고온 산화 환경에서의 페로브스카이트계 전도성 산화물 박막의 물성 열화를 방지할 수 있는 기술이 요구된다.
한 측면은 후속 유전막 증착공정의 고온 산화 환경에서도 하부 전극의 열화를 방지할 수 있는 산화방지 보호막을 포함하는 박막 구조체를 제공하는 것이다.
다른 한 측면은 상기 박막 구조체를 포함하는 커패시터를 제공하는 것이다.
또 다른 한 측면은 상기 박막 구조체를 포함하는 반도체 소자를 제공하는 것이다.
또 다른 한 측면은 상기 박막 구조체의 제조방법을 제공하는 것이다.
한 측면에 따라,
기판 상에 배치되며, 제1 페로브스카이트계 산화물을 포함하는 제1 전극 박막; 및
상기 제1 전극 박막 상에 배치되며, 산소 결핍 및 도핑 원소를 포함하는 제2 페로브스카이트계 산화물을 포함하는 보호막;
을 포함하는 박막 구조체가 제공된다.
다른 한 측면에 따라, 제1 전극; 제2 전극; 및 상기 제1 전극과 상기 제2 전극 사이에 배치된 유전체층;을 포함하고, 상기 제1 전극이 상기 박막 구조체를 포함하는 커패시터가 제공된다.
또 다른 한 측면에 따라, 상기 박막 구조체를 포함하는 반도체 소자가 제공된다.
또 다른 한 측면에 따라,
기판 상에 배치되며, 제1 페로브스카이트계 산화물을 포함하는 제1 전극 박막을 준비하는 단계; 및
상기 제1 전극 박막 상에 산소 결핍 및 도핑 원소를 포함하는 제2 페로브스카이트계 산화물을 포함하는 보호막을 증착시키는 단계;
를 포함하는 상기 박막 구조체의 제조방법이 제공된다.
한 측면에 따른 상기 박막 구조체는 후속 유전막 증착을 위한 고온 산화 분위기에서도 하부 전극인 페로브스카이트계 산화물을 포함하는 제1 전극의 전도도 및 결정 구조 열화를 방지할 수 있다. 또한, 상기 박막 구조체에 적용된 산화 방지 보호막은 전극 특성을 나타내어 MIM 커패시터 구성이 가능한 구조를 형성할 수 있다.
도 1은 일 구현예에 따른 박막 구조체의 제조과정을 나타낸 것이다.
도 2a 내지 도 2d는 일 구현예에 따른 커패시터의 모식도이다.
도 3a는 일 구현예에 따른 금속-절연체-금속 커패시터(metal-insulator-metal capacitor: MIM 커패시터)의 구조를 나타낸 단면도이다.
도 3b는 일구현예에 따른 트랜치 커패시터형 다이나믹 랜덤 액세스 메모리(Trench capacitor type DRAM)의 구조를 나타낸 것이다.
도 4a는 비교예 1에서 SrTiO3 하부기판 상에 증착된 SrVO3 산화물 전극 박막의 결정 구조를 보여주는 고분해능 투과전자현미경(High Resolution Transmission Electron Microscopy, HR-TEM) 사진이고,
도 4b는 비교예 1의 보호막을 적용하지 않은 박막 구조체에서 고온 산화 노출 후 SrVO3 산화물 전극 박막의 비정질 구조를 보여주는 HR-TEM 사진이고,
도 4c는 실시예 2의 보호막을 적용한 상태에서 고온 산화 노출 후 SrVO3 전극 박막 및 보호막의 결정 구조를 보여주는 HR-TEM 사진이다.
도 5a 내지 도 5d는 보호막 두께에 따른 고온 산화 노출 후 하부 전극의 결정 구조 변화를 확인한 것으로서, 도 5a는 비교예 3에서 SrVO3 산화물 전극 박막 상에 26Å 두께의 보호막을 증착한 직후(As-deposited)의 상태를 보여주는 HR-TEM 사진이고,
도 5b는 비교예 3에서 26Å 두께의 보호막 증착 후 고온 산화 노출 후의 SrVO3 산화물 전극 박막의 비정질 상태를 보여주는 HR-TEM 사진이고,
도 5c는 실시예 1에서 45Å 두께의 보호막 증착 후 고온 산화 노출 후의 SrVO3 산화물 전극 박막의 결정질 상태를 보여주는 HR-TEM 사진이고,
도 5d는 실시예 2에서 230Å 두께의 보호막 증착 후 고온 산화 노출 후의 SrVO3 산화물 전극 박막의 결정질 상태를 보여주는 HR-TEM 사진이다.
다양한 구현예가 첨부 도면에 도시되었다. 그러나 본 창의적 사상은 많은 다른 형태로 구체화될 수 있으며, 본 명세서에 설명된 구현예에 한정되는 것으로 해석되어서는 안된다. 오히려 이들 실시예들은 본 개시가 철저하고 완전하게 이루어질 수 있도록 제공되며, 기술분야에서 통상의 지식을 가진 이들에게 본 창의적 사상의 범위를 충분히 전달할 것이다. 동일한 도면 부호는 동일한 구성 요소를 지칭한다.
어떤 구성 요소가 다른 구성 요소의 "위에" 있다고 언급될 때, 다른 구성 요소의 바로 위에 있을 수 있거나 그 사이에 다른 구성 요소가 개재될 수 있음을 이해할 수 있을 것이다. 대조적으로, 구성 요소가 다른 구성 요소의 "직접적으로 위에" 있다고 언급될 때, 그 사이에 구성 요소가 개재하지 않는다.
"제1", "제2", "제3" 등의 용어는 본 명세서에서 다양한 구성 요소, 성분, 영역, 층 및/또는 구역을 설명하기 위해 사용될 수 있지만, 이들 구성 요소, 성분, 영역, 층 및/또는 구역은 이들 용어들에 의해 제한되어서는 안된다. 이들 용어는 하나의 구성 요소, 성분, 영역, 층 또는 구역을 다른 요소, 성분, 영역, 층 또는 구역과 구별하기 위해서만 사용된다. 따라서 이하에서 설명되는 제1 구성요소, 성분, 영역, 층 또는 구역은 본 명세서의 교시를 벗어나지 않으면서 제2 구성요소, 성분, 영역, 층 또는 구역으로 지칭될 수 있다.
본 명세서에서 사용된 용어는 특정한 구현예만을 설명하기 위한 것이며 본 창의적 사상을 제한하려는 것은 아니다. 본원에서 사용된 단수 형태는 내용이 명확하게 달리 지시하지 않는 한 "적어도 하나"를 포함하는 복수 형태를 포함하고자 한다. "적어도 하나"는 단수로 제한하는 것으로 해석되어서는 안된다. 본 명세서에서 사용된 바와 같이, "및/또는"의 용어는 목록 항목 중 하나 이상의 임의의 모든 조합을 포함한다. 상세한 설명에서 사용된 "포함한다" 및/또는 "포함하는"의 용어는 명시된 특징, 영역, 정수, 단계, 동작, 구성 요소 및/또는 성분의 존재를 특정하며, 하나 이상의 다른 특징, 영역, 정수, 단계, 동작, 구성 요소, 성분 및/또는 이들의 그룹의 존재 또는 추가를 배제하지 않는다.
"밑", "아래쪽", "하부", "위", "위쪽", "상부" 등과 같은 공간적으로 상대적인 용어는 하나의 구성 요소 또는 특징의 다른 구성 요소 또는 특징에 대한 관계를 용이하게 기술하기 위하여 여기에서 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시된 방향에 추가하여 사용 또는 작동시 장치의 상이한 방향을 포함하도록 의도된 것으로 이해될 것이다. 예를 들어, 도면의 장치가 뒤집힌다면, 다른 구성 요소 또는 특징의 "밑" 또는 "아래"로 기술된 구성 요소는 다른 구성 요소 또는 특징의 "위"에 배향될 것이다. 따라서 예시적인 용어 "아래"는 위와 아래의 방향 모두를 포괄할 수 있다. 상기 장치는 다른 방향으로 배치될 수 있고(90도 회전되거나 다른 방향으로 회전될 수 있음), 본 명세서에서 사용되는 공간적으로 상대적인 용어는 그에 따라 해석될 수 있다.
달리 정의되지 않는 한, 본 명세서에서 사용되는 모든 용어(기술 및 과학 용어 포함)는 본 개시가 속하는 기술 분야의 통상의 지식을 가진 이에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 바와 같은 용어는 관련 기술 및 본 개시 내용의 문맥 내의 그 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 이상화되거나 지나치게 형식적인 의미로 해석되지 않아야 함이 또한 이해될 것이다.
예시적인 구현예들이 이상화된 구현예들의 개략도인 단면도를 참조하여 본 명세서에서 설명된다. 이와 같이, 예를 들어 제조 기술 및/또는 허용 오차와 같은 결과로서 도시의 형상으로부터의 변형이 예상되어야 한다. 따라서 본 명세서에 기술된 실시예들은 본 명세서에 도시된 바와 같은 영역들의 특정 형상들로 제한되는 것으로 해석되어서는 안되며, 예를 들어 제조로부터 야기되는 형상들의 편차들을 포함해야 한다. 예를 들어, 평평한 것으로 도시되거나 기술된 영역은 전형적으로 거칠거나 및/또는 비선형 특징을 가질 수 있다. 더욱이, 예리하게 도시된 각은 둥글 수 있다. 따라서 도면들에 도시된 영역들은 본질적으로 개략적이며, 그 형상들은 영역의 정확한 형상을 도시하기 위한 것이 아니며, 본 청구항의 범위를 제한하려는 것이 아니다.
"족"은 국제 순수 및 응용 화학 연맹("IUPAC") 1-18족 족분류 시스템에 따른 원소 주기율표의 그룹을 의미한다.
특정한 구현예가 기술되었지만, 현재 예상되지 않거나 예상할 수 없는 대안, 수정, 변형, 개선 및 실질적인 균등물이 출원인 또는 당업자에게 발생할 수 있다. 따라서 출원되고 수정될 수 있는 첨부된 청구범위는 그러한 모든 대안, 수정, 변형, 개선 및 실질적 균등물을 포함하는 것으로 의도된다.
이하, 일 구현예에 따른 박막 구조체, 이를 포함하는 커패시터 및 반도체 소자, 및 상기 박막 구조체의 제조방법에 관하여 보다 상세하게 설명하기로 한다.
일 구현예에 따른 박막 구조체는,
기판 상에 배치되며, 제1 페로브스카이트계 산화물을 포함하는 제1 전극 박막; 및
상기 제1 전극 박막 상에 배치되며, 산소 결핍 및 도핑 원소를 포함하는 제2 페로브스카이트계 산화물을 포함하는 보호막;을 포함한다.
일 실시예에 따르면, 상기 제2 페로브스카이트계 산화물은 하기 화학식 1로 표시될 수 있다.
[화학식 1]
X1-aZaYO3-δ
상기 화학식 1에서,
X는 2가 원소이고,
Y는 4가 원소이고,
Z는 도핑원소로서, 도핑 전 대비 도핑에 의한 상기 제2 페로브스카이트계 산화물의 이축변형률(biaxial strain ratio)이 -1 % 내지 -3 % 범위가 되도록 하는 원소이고,
0<a<1 및 0<δ<0.5 이다.
상기 보호막은 제1 전극의 산화 방지막으로 작용하며, 후속 유전막 증착을 위한 고온 산화 분위기에서도 하부 전극인 페로브스카이트계 산화물을 포함하는 제1 전극의 전도도 및 결정 구조 열화를 방지할 수 있다. 상기 보호막은 산소 공공 또는 도핑 원소의 포함을 통해 전기 전도 특성을 가질 수 있다.
상기 보호막의 산화 방지 특성은 보호막 내에서 산소 (oxygen) 및 산소 공공(oxygen vacancy)의 이동을 차단함으로써 외부 산화 환경 및 후속 산화물 박막 계면으로부터의 반응을 억제하는 원리이다. 산소 결핍이 많으면 산소 차단 능력이 떨어질 수 있으나, 상기 제2 페로브스카이트계 산화물은 산소 결핍과 함께 도핑 원소를 포함함으로써, 산소 결핍이 갖는 문제점을 보완하여 안정하게 제1 전극의 결정 구조가 잘 만들어질 수 있도록 할 수 있다.
상기 제2 페로브스카이트계 산화물은 도핑원소로서, 도핑 전 대비 도핑에 의한 상기 제2 페로브스카이트계 산화물의 이축변형률(biaxial strain ratio)이 -1 % 내지 -3 % 범위가 되도록 하는 원소를 포함한다. 예를 들어, 상기 제2 페로브스카이트계 산화물은 도핑에 의한 이축변형률이 -1.5 % 내지 -2.5 % 범위, 보다 구체적으로는 약 -2 %인 도핑원소를 포함할 수 있다. 제1 전극 상에 형성된 도핑된 제2 페로브스카이트계 산화물의 도핑에 의한 이축변형률이 상기 범위일 때 산소 확산성 (oxygen diffusivity)을 더욱 감소시킬 수 있으며, 제1 전극의 상 안정성을 확보할 수 있다. 이러한 도핑 원소로는 예를 들어, Ce, La, Pr, Sn, Ge, N, V 또는 이들의 조합일 수 있으나, 이에 한정되는 것은 아니다.
일 실시예에 따르면, 상기 화학식 1에서, X는 Sr, Ca 및 Ba에서 선택되는 적어도 1종의 원소일 수 있다.
일 실시예에 따르면, 상기 화학식 1에서, Y는 Ti, Zr 및 Hf에서 선택되는 적어도 1종의 원소일 수 있다.
일 실시예에 따르면, 상기 화학식 1에서, Z는 Ce, La, Pr, Sn, Ge, N, V 또는 그 조합일 수 있다.
상기 화학식 1에서 a는 도핑원소(Z)의 도핑 농도를 의미하며, a의 범위는 0<a<1 이고, 구체적으로 예를 들면 0.01≤a≤0.5 일 수 있다. 또한, 상기 화학식 2에서 δ는 산소 결핍의 농도를 의미하며, δ의 범위는 0<δ<0.5 이며, 구체적으로 예를 들면 0.05≤δ≤0.3 일 수 있다. 상기 a 및 δ의 범위에서 보호막의 산소 확산성을 효과적으로 감소시켜 제1 전극의 열화를 방지할 수 있다.
일 실시예에 따르면, 상기 제2 페로브스카이트계 산화물은 예를 들어 하기 화학식 2로 표시되는 화합물일 수 있다.
[화학식 2]
Sr1-aZ＇aTiO3-δ
상기 화학식 2에서,
Z＇는 Ce, La, Pr, Sn, Ge, N, V 또는 그 조합이고;
0.01≤a≤0.5 및 0.05≤δ≤0.3 이다.
일 실시예에 따르면, 상기 제2 페로브스카이트계 산화물은 예를 들어 Sr1-aCeaTiO3-δ, Sr1-aLaaTiO3-δ, Sr1-aPraTiO3-δ, Sr1-aSnaTiO3-δ, Sr1-aGeaTiO3-δ, Sr1-aNaTiO3-δ, Sr1-aVaTiO3-δ, Sr1-aCeaZrO3-δ, Sr1-aLaaZrO3-δ, Sr1-aPraZrO3-δ, Sr1-aSnaZrO3-δ, Sr1-aGeaZrO3-δ, Sr1-aNaZrO3-δ, Sr1-aVaZrO3-δ, Sr1-aCeaHfO3-δ, Sr1-aLaaHfO3-δ, Sr1-aPraHfO3-δ, Sr1-aSnaHfO3-δ, Sr1-aGeaHfO3-δ, Sr1-aNaHfO3-δ, Sr1-aVaHfO3-δ, Ca1-aCeaTiO3-δ, Ca1-aLaaTiO3-δ, Ca1-aPraTiO3-δ, Ca1-aSnaTiO3-δ, Ca1-aGeaTiO3-δ, Ca1-aNaTiO3-δ, Ca1-aVaTiO3-δ, Ca1-aCeaZrO3-δ, Ca1-aLaaZrO3-δ, Ca1-aPraZrO3-δ, Ca1-aSnaZrO3-δ, Ca1-aGeaZrO3-δ, Ca1-aNaZrO3-δ, Ca1-aVaZrO3-δ, Ca1-aCeaHfO3-δ, Ca1-aLaaHfO3-δ, Ca1-aPraHfO3-δ, Ca1-aSnaHfO3-δ, Ca1-aGeaHfO3-δ, Ca1-aNaHfO3-δ, Ca1-aVaHfO3-δ, Ba1-aCeaTiO3-δ, Ba1-aLaaTiO3-δ, Ba1-aPraTiO3-δ, Ba1-aSnaTiO3-δ, Ba1-aGeaTiO3-δ, Ba1-aNaTiO3-δ, Ba1-aVaTiO3-δ, Ba1-aCeaZrO3-δ, Ba1-aLaaZrO3-δ, Ba1-aPraZrO3-δ, Ba1-aSnaZrO3-δ, Ba1-aGeaZrO3-δ, Ba1-aNaZrO3-δ, Ba1-aVaZrO3-δ, Ba1-aCeaHfO3-δ, Ba1-aLaaHfO3-δ, Ba1-aPraHfO3-δ, Ba1-aSnaHfO3-δ, Ba1-aGeaHfO3-δ, 또는 Ba1-aNaHfO3-δ, Ba1-aVaHfO3-δ이며,
상기 화학식에서 a는 0.01 내지 0.5이고, δ는 0.05 내지 0.3일 수 있다.
일 실시예에 따르면, 상기 보호막의 두께는 4.5 nm 이상, 1000 nm 이하의 범위일 수 있으며, 예를 들어 5 nm 내지 500 nm 범위일 수 있고, 구체적으로 예를 들어 10 nm 내지 100 nm 범위일 수 있다. 상기 두께 범위에서, 보호막이 산화 방지막으로서 작용할 수 있다.
상기 박막 구조체에서 제1 전극은 고유전율 특성을 갖는 페로브스카이트계 유전체 박막의 결정성 향상을 위하여 동일한 페로브스카이트계 결정 구조를 갖는 산화물 전극 소재로 이루어질 수 있다.
상기 제1 전극은 도전성을 갖는 제1 페로브스카이트계 산화물을 포함하며, 상기 제1 페로브스카이트계 산화물은 하기 화학식 3 및 화학식 4로 표시되는 화합물 중에서 선택된 1종 이상일 수 있다.
[화학식 3]
ABO3
상기 화학식 2에서,
A는 Sr, Ca 및 Ba에서 선택되는 적어도 1종의 원소이고,
B는 Ru, Nb, V, Ti, Fe 및 Co에서 선택되는 적어도 1종의 원소이다.
[화학식 4]
La1-aAaMO3
상기 화학식 3에서, A는 Sr, Ca 및 Ba에서 선택되는 적어도 1종의 원소이고,
M은 Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Al 및 Ru에서 선택되는 적어도 1종의 원소이다.
일 실시예에 따르면, 상기 제1 페로브스카이트계 산화물은 SrRuO3, SrNbO3, SrVO3, CaRuO3, CaNbO3, CaVO3 또는 그 조합을 포함할 수 있다.
일 실시예에 따르면, 상기 박막 구조체에서 기판은 제3 페로브스카이트계 산화물을 포함할 수 있다. 제3 페로브스카이트계 산화물로는 예를 들어 SrTiO3, La-doped SrTiO3, Nb-doped SrTiO3, LaAlO3, KTaO3, LaSrAlO4, (LaAlO3)0.3(Sr2TaAlO6)0.7, YAlO3, DyScO3, TbScO3, GdScO3, EuScO3, SmScO3, NdScO3, PrScO3, CeScO3, LaScO3 또는 그 조합을 포함하는 단결정 기판일 수 있다.
상기 박막 구조체는 제1 박막 상에 위와 같은 구성의 보호막을 구비함으로써, 300℃ 이상의 고온 산화 노출 후에도 상기 제1 전극 박막의 페로브스카이트 결정 구조가 유지될 수 있다.
상기 박막 구조체는, 상기 보호막 상에 배치되며, 제4 페로브스카이트계 산화물을 포함하는 유전체 박막을 더 포함할 수 있다. 제4 페로브스카이트계 산화물로는 박막 구조체의 사용 목적에 따르면서 100 이상의 높은 유전율 특성을 나타내는 다양한 페로브스카이트계 산화물을 이용할 수 있다. 예를 들어, 상기 박막 구조체를 DRAM에 적용할 경우, 유전체 박막으로는 Ba1-xSrxTiO3 (BSTO), SrTiO3 (STO), CaTiO3, PbTiO3, BaZrO3, BaSnO3, PbZrO3 등의 고유전성 페로브스카이트계 산화물을 이용할 수 있다.
상기 박막 구조체는, 상기 유전체 박막 상에 제5 페로브스카이트계 산화물을 포함하는 제2 전극 박막을 더 포함할 수 있다. 상기 제2 전극 박막은 도전성을 갖는 페로브스카이트계 산화물로서, 제1 전극 박막에 사용된 것이 동일하게 적용될 수 있다.
상기 박막 구조체는 아래와 같은 방법으로 제조될 수 있다.
일 구현예에 따르면, 상기 박막 구조체의 제조방법은,
기판 상에 배치되며, 제1 페로브스카이트계 산화물을 포함하는 제1 전극 박막을 준비하는 단계; 및
상기 제1 전극 박막 상에 산소 결핍 및 도핑 원소를 포함하는 제2 페로브스카이트계 산화물을 포함하는 보호막을 증착시키는 단계;를 포함한다.
상기 보호막의 증착 단계는 펄스레이터증착(PLD), 분자빔에피택시(MBE), 스퍼터링 등과 같은 물리적 기상 증착 방법을 통해 수행될 수 있다.
상기 보호막의 증착 단계는 저(低) 산화 분위기에서 수행될 수 있다. 일 실시예에 따르면, 상기 보호막의 증착 단계는 산소 분압이 10-5 Torr 내지 10-8 Torr 일 수 있다. 일 실시예에 따르면, 상기 보호막 상에, 제4 페로브스카이트계 산화물을 포함하는 유전체 박막을 증착시키고 결정화를 위한 열처리를 수행하는 단계를 더 포함할 수 있다.
후속되는 유전체 박막의 증착은 고온 산화 조건에서 수행될 수 있다. 일 실시예에 따르면, 상기 유전체 박막의 증착 단계는 오존(O3), 산소(O2) 또는 그 조합을 포함하는 반응성 가스의 존재하에서 수행되며, 상기 반응성 가스의 유속이 500 sccm 내지 3000 sccm일 수 있다. 또한, 증착된 유전체 박막의 결정화를 위한 열처리는 400℃ 내지 700℃에서 수행될 수 있다.
일 구현예에 따른 커패시터는 상술한 박막 구조체를 포함할 수 있다. 커패시터의 종류를 특별히 한정되지 않는다. 커패시터는 예를 들어 메모리 셀에 포함되는 커패시터 소자, 적층 세라믹 콘덴서에 사용되는 적층형 커패시터 등이다.
일 구현예에 따른 커패시터는, 제1 전극; 제2 전극; 및 상기 제1 전극과 상기 제2 전극 사이에 배치된 유전체층;을 포함하고, 상기 제1 전극이 상술한 박막 구조체를 포함할 수 있다.
도 2a는 일 구현예에 따른 커패시터의 하나의 구조이다. 이 구조에서는, 절연성 기재(100)와, 한 쌍의 전극인 제1 전극(11), 보호막(12), 유전체 박막(13) 및 제2 전극(14)을 포함한다. 제1 전극(11)과 제2 전극(14)은 각각 하부 전극, 상부 전극으로서 작용한다. 제1 전극(11)과 제2 전극(14)은 전기적으로 접속되지 않고, 제1 전극(11)과 제2 전극(14) 사이에 유전체 박막(13)이 배치된다. 제1 전극(11)과 유전체 박막(13) 사이의 계면에는, 유전체 박막(13)의 결정성을 향상시키고, 제1 전극(11)의 열화를 방지하기 위한 산화 방지 보호막으로서 상술한 보호막(12)이 배치된다.
도 2b 내지 2d는 일 구현예에 따른 커패시터의 다른 구조의 예이다. 도 2b에서는, 절연성 기재(100) 상의 제1 전극(11)을 피복하도록 보호막(12)이 배치되고, 보호막(12)을 피복하도록 유전체 박막(13)이 배치되고, 유전체 박막(13)을 피복하도록 제2 전극(14)이 배치된다. 도 2c에서는, 절연성 기재(100) 상에 제1 전극(11), 보호막(12), 유전체 박막(13) 및 제2 전극(14)이 순차적으로 배치된다. 도 2d에서는, 절연성 기재(100) 상의 제1 전극(11)의 일부를 피복하도록 보호막(12)이 배치되고, 보호막(12)의 일부를 피복하도록 유전체 박막(13)이 배치되고, 유전체 박막(13)의 다른 일부를 피복하도록 제2 전극(14)이 배치된다. 보호막(12)은 제1 전극(11)의 표면 중 적어도 제1 전극(11)과 유전체 박막(13) 사이의 계면을 포함하여 피복하도록 배치된다.
유전체 박막(13)은 예를 들어 화학 기상 증착 공정, 유기 금속 화학 기상 증착 공정, 액상 에피택시 공정, 졸-겔 공정, 스퍼터링 공정, 펄스 레이저 증착 공정, 등을 이용하여 형성된다.
제1 전극(11) 및 제2 전극(14)은 각각 예를 들어 스트론튬-루테늄 산화물(SrRuO3), 이리듐-루테늄 산화물(SrIrO3), 칼슘-루테늄 산화물(CaRuO3), 칼슘-니켈 산화물(CaNiO3), 바륨-루테늄 산화물(BaRuO3), 바륨-스트론튬-루테늄 산화물((Ba,Sr)RuO3), 이리듐(Ir), 이리듐-루테늄 합금(IrRu), 이리듐 산화물(IrO2), 티타늄-알루미늄 질화물(TiAlN), 티타늄 산화물(TiO2), 루테늄(Ru), 플래티늄(Pt), 지르코늄 산화물(ZrO2), 주석 산화물(SnO2), 인듐-주석 산화물(ITO) 등을 포함하나 이들로 한정되지 않으며 당해 기술분야에서 전극재료로 사용하는 것이라면 모두 가능하다. 이들은 단독으로 또는 서로 혼합되어 사용된다.
제1 전극(11) 및 제2 전극(14)은 금속, 금속 산화물, 금속 질화물, 금속 질산화물, 또는 합금을 전자-빔 증착 공정, 화학 기상 증착 공정, 스퍼터링 공정, 원자층 적층 공정, 펄스 레이저 증착 공정 등으로 증착하여 형성한다. 제1 전극(11) 및 제2 전극(14)은 단층 구조 또는 다층 구조이다.
다르게는, 제1 전극(11) 및 제2 전극(14)은 도전 재료를 포함하는 전극 페이스트를 코팅 및 건조함으로써 얻어진 코팅막을 열처리하여 형성된다.
코팅법은 진공 프로세스나 고온 프로세스를 사용하지 않으므로 간단하게 제1 전극(11) 및 제2 전극(14)의 제조가 가능하다.
전극 페이스트는 도전 재료 입자, 유기 성분 및 용매를 포함한다.
도전 재료는, 일반적으로 전극으로서 사용될 수 있는 재료라면 모두 가능하다. 도전 재료는 예를 들어, 산화주석, 산화인듐, 산화주석인듐(ITO) 등의 도전성 금속 산화물, 또는 백금, 금, 은, 구리, 철, 주석, 아연, 알루미늄, 인듐, 크롬, 리튬, 나트륨, 칼륨, 세슘, 칼슘, 마그네슘, 팔라듐, 몰리브덴, 아몰퍼스 실리콘이나 폴리실리콘 등의 금속이나 이들의 합금, 요오드화구리, 황화구리 등의 무기 도전성 물질, 폴리티오펜, 폴리피롤, 폴리아닐린, 폴리에틸렌디옥시티오펜과 폴리스티렌술폰산의 착체 등, 요오드 등의 도핑 등으로 도전율을 향상시킨 도전성 중합체 등, 탄소 재료 등이다. 이러한 도전 재료는, 단독으로 사용해도 되지만, 복수의 재료를 적층 또는 혼합하여 사용하는 것이 가능하다.
도전 재료는 예를 들어 금속 입자이다. 금속 입자를 사용함으로써 커패시터의 절곡 내성 향상이나, 전압을 반복 인가해도 항전계가 증가하지 않는다. 이것은, 도전막 표면에 요철이 형성되고, 그 요철 상에 유전체 단층 박막이 배치됨에 의 하여 발생하는 앵커 효과에 의해, 전극과 유전체 단층 박막의 밀착성이 향상된다. 금속 입자는, 예를 들어 금, 은, 구리, 백금, 납, 주석, 니켈, 알루미늄, 텅스텐, 몰리브덴, 산화루테늄, 크롬, 티타늄, 카본 또는 인듐 중 적어도 1종을 포함하는 금속 입자이다.
다른 일구현예에 따른 반도체 소자는 상술한 박막 구조체를 포함한다. 반도체 소자가 상술한 박막 구조체를 포함함에 의하여 우수한 물성을 제공할 수 있다.
반도체 소자는 예를 들어 메모리 소자이다.
도 3a는, 다른 일구현예에 따른 MIM 커패시터의 구조를 도시한다.
반도체 기판(201) 상에 층간절연막(203)이 적층되어 있고 그 상부에 반도체 기판(201)을 노출시키는 콘택홀을 채우는 콘택플러그(205)가 형성되어 있다. 상기 콘택플러그(205)를 갖는 기판상에 몰드절연막(213)이 형성되며, 상기 몰드 절연막(213)은 도 3a에 도시된 바와 같이 상기 콘택 플러그(205)를 갖는 기판 상에 하부 몰드 절연막(207), 식각 저지막(209) 및 상부 몰드막(211)을 차례로 적층된 구조를 갖는다. 상기 식각 저지막(209)은 도 3a에 도시된 위치에 한정되지 않고 상기 콘택 플러그(205) 및 층간절연막(203)의 상부면 상에 직접 형성될 수도 있다. 이와는 달리, 상기 몰드 절연막(213)은 상기 하부 몰드 절연막(207) 및 상부 몰드 절연막(211)의 이중층의(double layered) 몰드 절연막으로 형성되거나 단일 몰드 절연막(a single mold insulating layer)으로 형성될 수도 있다. 상기 하부 몰드 절연막(207) 및 상부 몰드 절연막(211)은 상기 식각 저지막(209)에 대하여 식각 선택비를 갖는 것이 바람직하다. 예를 들어, 상기 하부 몰드 절연막(207) 및 상부 몰드 절연막(213)이 실리콘 산화막으로 형성되는 경우에, 상기 식각 저지막(209)은 실리콘 질화막으로 형성될 수 있다. 상기 몰드 절연막(213) 패터닝하여 상기 콘택 플러그(205)의 상부 표면 및 이와 인접한 상기 층간 절연막 상부 표면을 노출시키는 스토리지 노드 홀(215)을 형성한다.
상기 스토리지 노드 홀(215)을 갖는 반도체 기판의 전면 상에 하부전극막(217), 즉 하부 전극용 도전막을 형성한다. 상기 하부 전극용 도전막(217)은 단차도포성이 우수하고, 후속의 유전막을 형성하는 공정 중 변형이 적고, 내산화성(oxidation resistant property)을 갖는 도전막으로 형성한다. 상기 하부 전극용 도전막(217)은 일 구현예에 따른 박막 구조체를 포함할 수 있다. 또한, 상기 하부 전극용 도전막(217)은 필요에 따라 예를 들어, 타이타늄 질화막(TiN), 타이타늄 실리콘 질화막(TiSiN), 타이타늄 알루미늄 질화막(TiAlN), 탄탈륨 질화막(TaN), 탄탈륨 실리콘 질화막(TaSiN), 탄탈륨 알루미늄 질화막(TaAlN) 및 텅스텐 질화막(WN)으로 이루어진 군에서 선택된 적어도 하나의 금속 질화막을 더 포함할 수 있다.
상기 하부 전극막(217) 상에 버퍼 절연막(219)이 형성되어 있고, 상기 스토리지 노드 홀(215) 내에 고립된 하부 전극(217) 및 버퍼 절연막 패턴(미도시)이 형성되어 있다. 버퍼 절연막 패턴은 선택적으로 제거되어 상기 하부 전극(217)의 내벽을 노출시킨 구조를 갖는다. 그리고 하부 전극(217)을 갖는 반도체기판(201)의 전면 상에 하부 유전막(219) 및 상부 유전막(223)이 차례로 적층된 유전막(224)이 형성되어 있다. 상기 상부 유전막(223)은 상기 하부 유전막(219)에 비하여 높은 유전 상수를 갖는 고유전막으로 형성되는 것이 바람직하다. 이에 더하여, 상기 하부 유전막(219)은 상기 상부 유전막(223)에 비하여 큰 에너지 밴드갭을 갖는 유전막으로 형성하는 것이 바람직하다.
상기 상부 유전막(223) 상에는 상부 전극(225)이 형성되며, 상기 상부 전극(225)은 상기 하부전극(217) 보다 큰 일함수(work function)를 갖는 금속막으로 형성할 수 있다.
상기 상부 전극(225)은 Ru막, Pt막 및 Ir막으로 이루어진 군으로부터 선택된 적어도 하나의 귀금속 (Noble Metal) 막으로 형성될 수 있다. 예를 들면, 상기 상부 유전막(223)은 Ta2O5막, TiO2막, 도우프트 TiO2막 및 STO막으로 이루어진 군에서 선택된 적어도 하나의 막으로 형성할 수 있고, 상기 하부 유전막은(219) HfO2막, ZrO2막, Al2O3막 및 La2O3막으로 이루어진 군에서 선택된 적어도 하나의 막으로 형성할 수 있다.
상기 하부 유전막(219)과 상기 상부 유전막(223) 사이에 중간 유전막(221)이 개재된다. 상기 하부 유전막(219) 및 상기 상부 유전막(223)을 결정질 또는 비정질 유전막으로 형성할 수 있고, 상기 중간 유전막(221)을 결정질 또는 비정질 유전막으로 형성할 수 있다. 즉, 상기 하부 유전막(219)은 결정질 또는 비정질 구조의 HfO2막, ZrO2막, Al2O3막 및 La2O3막으로 이루어진 군에서 선택된 적어도 하나의 막으로 형성될 수 있다.
다른 일예에 의하면, 중간 유전막은 결정질 또는 비정질 구조의 HfO2막, ZrO2막, Al2O3막, La2O3막, Ta2O5막, TiO막, 도우프트 TiO막 및 STO막으로 이루어진 군에서 선택된 적어도 하나의 막으로 형성될 수 있다. 또한, 상기 상부 유전막(221)은 결정질 또는 비정질 구조의 Ta2O5막, TiO막, 도우프트 TiO막 및 STO막으로 이루어진 군에서 선택된 적어도 하나의 막으로 형성될 수 있다. 이와 같이, 상기 중간 유전막(221)을 결정질 또는 비정질 구조의 유전막으로 형성함으로써, 상기 유전막(224)의 브레이크 다운 전압 특성을 개선 할 수 있다. 예를 들어, 상기 하부 유전막(219) 및 상기 상부 유전막(223)을 결정질 구조의 유전막으로 형성할 경우, 상기 하부 유전막(219) 및 상부 유전막(223)의 내압(breakdown voltage)은 개선되나 이들의 누설 전류 특성(leakage current characteristic)은 저하될 수 있다. 이에 따라, 비정질 구조의 유전막인 상기 중간 유전막(221)을 상기 하부 유전막(219) 및 상기 상부 유전막(223) 사이에 형성함으로써, 누설 전류 특성 및 브레이크다운 전압 특성 등의 전기적 특성들이 우수한 커패시터를 제공할 수 있다
도 3a에 나타난 MIM 커패시터는 콘케이브 구조 또는 실린더 구조를 갖는다.
도 3b는 트랜치 커패시터형 다이나믹 랜덤 액세스 메모리(Trench capacitor type DRAM)의 구조를 도시한다.
P형 반도체 기판(320)상에 필드 산화막(321)으로 소자분리영역을 형성하며, 소자분리영역내에 게이트 전극(323)과 소오스/드레인 불순물 영역(222,222')이 형성되어 있다. 그리고 층간 절연막(324)으로서 HTO(High Temperature Oxide)막이 형성되며, 트랜치 버퍼층으로 트랜치가 형성되지 않을 부분을 캡핑(Capping)시킨 후 소오스 영역(22) 중 일부를 오픈시켜 콘택부(C)가 형성된다.
상기 층간절연막(324)의 측벽에 트랜치가 형성되고 트랜치의 측벽 전체에 걸쳐 측벽 산화막(325)이 형성되어 있다. 상기 측벽 산화막(325)은 트랜치 형성을 위한 식각시 실리콘 기판에 가해진 손상을 보상하고, 또한 실리콘 기판과 이후 형성될 스토리지 전극사이의 유전막으로 작용한다. 트랜치 측벽에 형성된 소오스영역 중 게이트쪽의 소오스영역을 제외한 나머지 부분의 소오스 영역(322)의 측벽(S) 전체가 노출된 구조를 갖는다.
소오스영역의 측벽부(S)에는 불순물 주입으로 PN정션(332)이 형성되며, 게이트 전극의 왼쪽에는 소오스영역(322)이 형성되며 오른쪽에는 드레인영역(322')이 형성된다. 그리고 소오스영역(322)에는 트랜치(T)가 형성되고 트랜치의 측벽중 게이트 쪽은 소오스영역(322)과 직접 맞닿아 있고 그 외에는 소오스영역에 불순물을 추가로 주입하여 정션부(32)를 형성한다. .
층간절연막(24)의 일부와 노출된 소오스영역 및 트랜치내의 측벽산화막(325)의 표면에 스토리지 전극(26)으로서 폴리 실리콘층이 형성된다. 이때 스토리지 전극(26)은, 게이토전극 쪽의 소오스 영역(22)뿐 아니라, 트랜치 상측벽의 둘레와 맞닿아 있는 소오스영역 전체에 걸쳐 접촉하도록 형성된다. 또한 상기의 트렌치 상측벽의 둘레에 형성되어 있는 소오스 영역은 주입한 불순물로 인하여 그 영역이 확대되어 상기 스토리지 전극(26)과 더욱 명확히 접촉하게 된다. 그 후 스토리지 전극의 상부 표면을 따라 커패시터의 유전체로서 절연막(327)을 형성하고, 그 상부에 플레이트 전극(328)으로서 폴리 실리콘층을 형성하는 공정을 수행함으로써 트랜치 커패시터형 DRAM을 완성한다. 상기 절연막(327)로서 일구현예에 따른 유전체 단층 박막이 이용될 수 있다.
층간절연막(24)의 일부와 노출된 소오스영역 및 트랜치 내의 측벽산화막(325)의 표면에 스토리지 전극(326)으로서 폴리 실리콘층을 형성한다. 스토리지 전극(326)은, 게이토전극 쪽의 소오스 영역(322)뿐만 아니라, 트랜치 상측벽의 둘레와 맞닿아 있는 소오스영역 전체에 걸쳐 자연히 접촉하도록 형성 되므로, 그 접촉면적이 확대되어 상기 스토리지 전극(326)과 더욱 명확히 접촉할 뿐만 아니라 그 커패시터 용량도 매우 증가하게 된다. 스토리지 전극(326)의 상부 표면을 따라 커패시터의 유전체로서 절연막(327)을 형성하고, 그 상부에 플레이트전극(328)으로서 폴리 실리콘층을 형성하는 공정을 수행함으로써 트랜치 커패시터형 DRAM을 완성한다.
이하의 실시예 및 비교예를 통하여 예시적인 구현예들이 더욱 상세하게 설명된다. 단, 실시예 및 비교예는 기술적 사상을 예시하기 위한 것으로서 이들만으로 본 발명의 범위가 한정되는 것이 아니다.
(박막 구조체의 제조)
비교예 1
단결정 SrTiO3 하부 기판 위에 SrVO3 산화물 전극 박막을 PVD 방법으로 에픽택셜하게 증착시켜 박막 구조체를 제조하였다. 증착된 SrVO3 산화물 전극 박막의 TEM 사진은 도 4a에 나타내었다. 증착된 SrVO3 산화물 전극 박막의 두께는 15 nm이다.
비교예 2
비교예 1에서 SrVO3 산화물 전극 박막 상에 La0.1Sr0.9TiO3-δ의 산화방지 보호막을 PVD 방법으로 추가 증착시킨 것을 제외하고, 비교예 1과 동일하게 실시하여 박막 구조체를 제조하였다. 증착 조건은 저산화 조건, 구체적으로 산소분압 1.0x10-6 Torr에서 증착하였으며, 증착된 산화방지 보호막의 두께는 14Å 이다.
비교예 3
비교예 2에서 산화방지 보호막의 두께를 26Å으로 변경한 것을 제외하고, 비교예 2와 동일하게 동일하게 실시하여 박막 구조체를 제조하였다.
비교예 4
비교예 2에서 산화방지 보호막의 두께를 37Å으로 변경한 것을 제외하고, 비교예 2와 동일하게 동일하게 실시하여 박막 구조체를 제조하였다.
실시예 1
비교예 1에서 산화방지 보호막의 두께를 45Å으로 변경한 것을 제외하고, 실시예 2와 동일하게 동일하게 실시하여 박막 구조체를 제조하였다.
실시예 2
비교예 1에서 산화방지 보호막의 두께를 230Å으로 변경한 것을 제외하고, 실시예 2와 동일하게 동일하게 실시하여 박막 구조체를 제조하였다.
평가예 1: 고온산화 노출후의 면저항 및 결정구조 변화 확인
보호막 적용을 통한 페로브스카이트 산화물 전극의 고온 산화에 대한 열화 방지 여부를 확인하기 위하여, 비교예 1및 실시예 1~2에서 제조된 박막 구조체에 대해 SrVO3 산화물 전극 박막의 면저항 및 결정 구조 변화를 확인하였다.
도 4a는 비교예 1에서 SrTiO3 하부기판 상에 증착된 SrVO3 산화물 전극 박막의 결정 구조를 보여주는 고분해능 투과전자현미경(High Resolution Transmission Electron Microscopy, HR-TEM) 사진이다. 비교예 1의 박막 구조체에서, SrTiO3 하부기판 상에 증착된 15 nm 두께의 SrVO3 산화물 전극 박막의 면저항은 130 Ω/sq이며, TEM 분석을 통해 에픽택셜 박막이 형성되었음을 확인할 수 있다.
비교예 1 및 실시예 1에서 제조된 박막 구조체를 300℃, O2 500 sccm 분위기의 tube furnace에 30분간 노출시킨 후, SrVO3 산화물 전극 박막의 면저항 및 결정 구조를 분석하였다. 비교예 1 및 실시예 1에서 제조된 박막 구조체의 TEM 사진을 각각 도 4b 및 도 4c에 나타내었다.
도 4b에서 보는 바와 같이, 비교예 1에서 보호막을 적용하지 않은 박막 구조체의 경우, 고온 산화 노출 후 SrVO3 산화물 전극 박막의 페로브스카이트 결정 구조가 열화되어 비정질 구조로 바뀌며, 면저항 특성도 10 MΩ/sq 이상으로 열화되어 전극으로서의 기능을 상실하게 됨을 확인하였다.
이에 반해, 도 4c에서 보는 바와 같이, 실시예 1에서 보호막을 적용한 박막 구조체의 경우, 동일한 고온 산화 노출 후에도 보호막 및 SrVO3 산화물 전극 박막의 페로브스카이트 결정 구조가 유지됨을 확인했으며, 면저항 특성 또한 130 Ω/sq로 고온 산화 노출 전/후로 변화가 없음을 확인하였다.
평가예 2: 보호막 두께에 따른 고온산화 노출후의 면저항 및 결정구조 변화 확인
산화 방지 보호막의 두께에 따른 산화 방지 효과를 확인하기 위하여, 보호막의 두께를 달리한 비교예 1 내지 5 및 실시예 1 및 2에서 제조된 박막 구조체를 300℃, O3 분위기의 tube furnace에서 30분간 노출시킨 후, SrVO3 산화물 전극 박막의 면저항을 측정하고, 그 결과를 하기 표 1에 나타내었다. 한편, 일부 박막 구조제의 결정구조 변화를 보여주는 TEM 사진을 도 5a 내지 도 5e에 나타내었다.
도 5a는 비교예 3에서 SrVO3 산화물 전극 박막 상에 26Å 두께의 보호막을 증착한 직후(As-deposited)의 상태를 보여주는 HR-TEM 사진이고,
도 5b는 비교예 3에서 26Å 두께의 보호막 증착 후 고온 산화 노출 후의SrVO3 산화물 전극 박막의 비정질 상태를 보여주는 HR-TEM 사진이다.
도 5c는 실시예 1에서 45Å 두께의 보호막 증착 후 고온 산화 노출 후의 SrVO3 산화물 전극 박막의 결정질 상태를 보여주는 HR-TEM 사진이고,
도 5d는 실시예 2에서 230Å 두께의 보호막 증착 후 고온 산화 노출 후의 SrVO3 산화물 전극 박막의 결정질 상태를 보여주는 HR-TEM 사진이다.
보호막 두께 (
Figure pat00001
)		 Sheet resistance (Ω/□)
As-deposited After O3 exposure
비교예 1 0 130 N/A
비교예 2 14 78 N/A
비교예 3 26 78 N/A
비교예 4 37 105 N/A
실시예 1 45 103 655
실시예 2 230 109 7420
* N/A : 면저항 >10 MΩ/sq의 경우 측정 불가로 표시함.상기 표 1 및 도 5a 내지 도 5d에서 보는 바와 같이, SrVO3 산화물 전극 위에 La0.1Sr0.9TiO3-δ 보호막의 두께를 1.4~15 nm까지 달리하며 고온 산화 분위기에 노출시킨 결과, 보호막의 두께가 45 Å (즉 4.5 nm) 이상 두껍게 형성된 경우에 SrVO3 산화물 전극의 페로브스카이트 결정 구조 및 면저항 특성이 유지됨을 확인했다.
이상에서는 도면 및 실시예를 참조하여 본 발명에 따른 바람직한 구현예가 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 구현예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 보호범위는 첨부된 특허청구범위에 의해서 정해져야 할 것이다.
100: 기판 11: 제1 전극 (제1 전극 박막)
12: 보호막 13: 유전체층 (유전체 박막)
14: 제2 전극 (제2 전극 박막)

Claims (25)

  1. 기판 상에 배치되며, 제1 페로브스카이트계 산화물을 포함하는 제1 전극 박막; 및
    상기 제1 전극 박막 상에 배치되며, 산소 결핍 및 도핑 원소를 포함하는 제2 페로브스카이트계 산화물을 포함하는 보호막;
    을 포함하는 박막 구조체.
  2. 제1항에 있어서,
    상기 제2 페로브스카이트계 산화물은 하기 화학식 1로 표시되는 것인 박막 구조체:
    [화학식 1]
    X1-aZaYO3-δ
    상기 화학식 1에서,
    X는 2가 원소이고,
    Y는 4가 원소이고,
    Z는 도핑원소로서, 도핑 전 대비 도핑에 의한 상기 제2 페로브스카이트계 산화물의 이축변형률(biaxial strain ratio)이 -1 % 내지 -3 % 범위가 되도록 하는 원소이고,
    0<a<1 및 0<δ<0.5 이다.
  3. 제2항에 있어서,
    상기 화학식 2에서 X는 Sr, Ca 및 Ba에서 선택되는 적어도 1종의 원소인 박막 구조체.
  4. 제2항에 있어서,
    상기 화학식 2에서 Y는 Ti, Zr 및 Hf에서 선택되는 적어도 1종의 원소인 박막 구조체.
  5. 제2항에 있어서,
    상기 화학식 2에서 Z는 Ce, La, Pr, Sn, Ge, N, V 또는 그 조합인 박막 구조체.
  6. 제2항에 있어서,
    상기 화학식 1에서 a 및 δ의 범위가 각각 0.01≤a≤0.5 및 0.05≤δ≤0.3 인 박막 구조체.
  7. 제1항에 있어서,
    상기 제2 페로브스카이트계 산화물은 하기 화학식 2로 표시되는 박막 구조체:
    [화학식 2]
    Sr1-aZ＇aTiO3-δ
    상기 화학식 2에서,
    Z＇는 Ce, La, Pr, Sn, Ge, N, V 또는 그 조합이고;
    0.01≤a≤0.5 및 0.05≤δ≤0.3 이다.
  8. 제1항에 있어서,
    상기 제2 페로브스카이트계 산화물이 Sr1-aCeaTiO3-δ, Sr1-aLaaTiO3-δ, Sr1-aPraTiO3-δ, Sr1-aSnaTiO3-δ, Sr1-aGeaTiO3-δ, Sr1-aNaTiO3-δ, Sr1-aVaTiO3-δ, Sr1-aCeaZrO3-δ, Sr1-aLaaZrO3-δ, Sr1-aPraZrO3-δ, Sr1-aSnaZrO3-δ, Sr1-aGeaZrO3-δ, Sr1-aNaZrO3-δ, Sr1-aVaZrO3-δ, Sr1-aCeaHfO3-δ, Sr1-aLaaHfO3-δ, Sr1-aPraHfO3-δ, Sr1-aSnaHfO3-δ, Sr1-aGeaHfO3-δ, Sr1-aNaHfO3-δ, Sr1-aVaHfO3-δ, Ca1-aCeaTiO3-δ, Ca1-aLaaTiO3-δ, Ca1-aPraTiO3-δ, Ca1-aSnaTiO3-δ, Ca1-aGeaTiO3-δ, Ca1-aNaTiO3-δ, Ca1-aVaTiO3-δ, Ca1-aCeaZrO3-δ, Ca1-aLaaZrO3-δ, Ca1-aPraZrO3-δ, Ca1-aSnaZrO3-δ, Ca1-aGeaZrO3-δ, Ca1-aNaZrO3-δ, Ca1-aVaZrO3-δ, Ca1-aCeaHfO3-δ, Ca1-aLaaHfO3-δ, Ca1-aPraHfO3-δ, Ca1-aSnaHfO3-δ, Ca1-aGeaHfO3-δ, Ca1-aNaHfO3-δ, Ca1-aVaHfO3-δ, Ba1-aCeaTiO3-δ, Ba1-aLaaTiO3-δ, Ba1-aPraTiO3-δ, Ba1-aSnaTiO3-δ, Ba1-aGeaTiO3-δ, Ba1-aNaTiO3-δ, Ba1-aVaTiO3-δ, Ba1-aCeaZrO3-δ, Ba1-aLaaZrO3-δ, Ba1-aPraZrO3-δ, Ba1-aSnaZrO3-δ, Ba1-aGeaZrO3-δ, Ba1-aNaZrO3-δ, Ba1-aVaZrO3-δ, Ba1-aCeaHfO3-δ, Ba1-aLaaHfO3-δ, Ba1-aPraHfO3-δ, Ba1-aSnaHfO3-δ, Ba1-aGeaHfO3-δ, 또는 Ba1-aNaHfO3-δ, Ba1-aVaHfO3-δ이며,
    상기 화학식에서 a는 0.01 내지 0.5이고, δ는 0.05 내지 0.3인 박막 구조체.
  9. 제1항에 있어서,
    상기 보호막의 두께가 4.5 nm 이상, 1000 nm 이하의 범위인 박막 구조체.
  10. 제1항에 있어서,
    상기 제1 페로브스카이트계 산화물은 하기 화학식 3 및 화학식 4로 표시되는 화합물 중에서 선택된 1종 이상인 박막 구조체:
    [화학식 3]
    ABO3
    상기 화학식 2에서,
    A는 Sr, Ca 및 Ba에서 선택되는 적어도 1종의 원소이고,
    B는 Ru, Nb, V, Ti, Fe 및 Co에서 선택되는 적어도 1종의 원소이다.
    [화학식 4]
    La1-aAaMO3
    상기 화학식 3에서, A는 Sr, Ca 및 Ba에서 선택되는 적어도 1종의 원소이고,
    M은 Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Al 및 Ru에서 선택되는 적어도 1종의 원소이다.
  11. 제1항에 있어서,
    상기 제1 페로브스카이트계 산화물은 SrRuO3, SrNbO3, SrVO3, CaRuO3, CaNbO3, CaVO3 또는 그 조합을 포함하는 박막 구조체.
  12. 제1항에 있어서,
    상기 기판은 제3 페로브스카이트계 산화물을 포함하는 박막 구조체.
  13. 제1항에 있어서,
    상기 기판은 SrTiO3, La-doped SrTiO3, Nb-doped SrTiO3, LaAlO3, KTaO3, LaSrAlO4, (LaAlO3)0.3(Sr2TaAlO6)0.7, YAlO3, DyScO3, TbScO3, GdScO3, EuScO3, SmScO3, NdScO3, PrScO3, CeScO3, LaScO3 또는 그 조합을 포함하는 단결정 기판인 박막 구조체.
  14. 제1항에 있어서,
    상기 박막 구조체가 300℃ 이상의 고온 산화 노출 후에도 상기 제1 전극 박막의 페로브스카이트 결정 구조가 유지되는 박막 구조체.
  15. 제1항에 있어서,
    상기 보호막 상에 배치되며, 제4 페로브스카이트계 산화물을 포함하는 유전체 박막을 더 포함하는 박막 구조체.
  16. 제15항에 있어서,
    상기 유전체 박막 상에 제5 페로브스카이트계 산화물을 포함하는 제2 전극 박막을 더 포함하는 박막 구조체.
  17. 제1 전극;
    제2 전극; 및
    상기 제1 전극과 상기 제2 전극 사이에 배치된 유전체층;을 포함하고,
    상기 제1 전극이 제1항 내지 제16항 중 어느 한 항에 따른 박막 구조체를 포함하는 커패시터.
  18. 제17항에 있어서,
    상기 유전체층이 제4 페로브스카이트계 산화물을 포함하는 유전체 박막이고, 상기 제2 전극이 제5 페로브스카이트계 산화물을 포함하는 전극 박막인 커패시터.
  19. 제1항 내지 제16항 중 어느 한 항에 따른 박막 구조체를 포함하는 반도체 소자.
  20. 제19항에 있어서,
    상기 반도체 소자가 금속-절연체-금속 커패시터(metal-insulator-metal capacitor: MIM) 구조의 커패시터를 포함하는 반도체 소자.
  21. 기판 상에 배치되며, 제1 페로브스카이트계 산화물을 포함하는 제1 전극 박막을 준비하는 단계; 및
    상기 제1 전극 박막 상에 산소 결핍 및 도핑 원소를 포함하는 제2 페로브스카이트계 산화물을 포함하는 보호막을 증착시키는 단계;
    를 포함하는 제1항에 따른 박막 구조체의 제조방법.
  22. 제21항에 있어서,
    상기 보호막의 증착 단계는 펄스레이터증착(PLD), 분자빔에피택시(MBE), 또는 스퍼터링에서 선택되는 물리적 기상 증착 방법으로 수행되는 박막 구조체의 제조방법.
  23. 제21항에 있어서,
    상기 보호막의 증착 단계는 산소 분압이 10-5 Torr 내지 10-8 Torr인 박막 구조체의 제조방법.
  24. 제21항에 있어서,
    상기 보호막 상에, 제4 페로브스카이트계 산화물을 포함하는 유전체 박막을 증착시키고 결정화를 위한 열처리를 수행하는 단계를 더 포함하는 박막 구조체의 제조방법.
  25. 제24항에 있어서,
    상기 유전체 박막의 증착은 오존(O3), 산소(O2) 또는 그 조합을 포함하는 반응성 가스의 존재하에서 수행되며, 상기 열처리는 400℃ 내지 700℃에서 수행되는 박막 구조체의 제조방법.
KR1020220025498A 2021-06-21 2022-02-25 박막 구조체, 이를 포함하는 커패시터 및 반도체 소자, 및 이의 제조방법 KR20220169882A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/844,896 US20220406884A1 (en) 2021-06-21 2022-06-21 Thin film structure, capacitor including thin film structure, semiconductor device including thin film structure, and method of manufacturing thin film structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210080438 2021-06-21
KR20210080438 2021-06-21

Publications (1)

Publication Number Publication Date
KR20220169882A true KR20220169882A (ko) 2022-12-28

Family

ID=84538351

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220025498A KR20220169882A (ko) 2021-06-21 2022-02-25 박막 구조체, 이를 포함하는 커패시터 및 반도체 소자, 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR20220169882A (ko)

Similar Documents

Publication Publication Date Title
Ezhilvalavan et al. Progress in the developments of (Ba, Sr) TiO3 (BST) thin films for Gigabit era DRAMs
US6649954B2 (en) Ferroelectric capacitor having upper electrode lamination
JP3570472B2 (ja) 高温電極バリアを備えるキャパシタおよびその製造方法並びにＦｅＲＡＭおよびＤＲＡＭ
JP2018536998A (ja) 強誘電体キャパシタ、強誘電体電界効果トランジスタ、並びに導電材料及び強誘電体材料を含む電子部品の形成に用いられる方法
KR100355585B1 (ko) 박막커패시터
US9887083B2 (en) Methods of forming capacitors
JP4382103B2 (ja) キャパシタ素子、半導体装置、およびキャパシタ素子の製造方法
KR20010031913A (ko) 유전체 소자와 그 제조 방법
US20130100577A1 (en) Method for Forming a MIMCAP Structure and the MIMCAP Structure Thereof
EP0821415A2 (en) A capacitor and method of manufacture thereof
KR20050074850A (ko) 불균일하게 분포된 결정 영역을 갖는 유전막을 포함하는캐패시터 및 그 제조 방법
JP2001511600A (ja) 層状超格子材料を製造し、かつ酸素に曝さずに層状超格子材料を含む電子装置を作製するための工程
US10861862B1 (en) Ferroelectric memory devices
JP2009117768A (ja) 半導体記憶装置およびその製造方法
KR101590280B1 (ko) 적층 구조체, 강유전체 게이트 박막 트랜지스터 및 강유전체 박막 캐패시터
US6297085B1 (en) Method for manufacturing ferroelectric capacitor and method for manufacturing ferroelectric memory
KR20070089638A (ko) 반도체 장치 및 반도체 장치의 제조 방법
US6504228B1 (en) Semiconductor device and method for manufacturing the same
KR20220169882A (ko) 박막 구조체, 이를 포함하는 커패시터 및 반도체 소자, 및 이의 제조방법
US20220406884A1 (en) Thin film structure, capacitor including thin film structure, semiconductor device including thin film structure, and method of manufacturing thin film structure
KR20000014388A (ko) 강유전체 메모리 커패시터 및 그 제조방법
KR102646793B1 (ko) 커패시터, 이를 포함하는 전자 소자, 및 이의 제조방법
US20230102906A1 (en) Capacitor, memory device including the capacitor, and method of manufacturing the capacitor
KR20000025706A (ko) 강유전성램 캐패시터의 제조방법
US20230063896A1 (en) Capacitor, electronic device including the same, and method of manufacturing the same