KR20050074850A - 불균일하게 분포된 결정 영역을 갖는 유전막을 포함하는캐패시터 및 그 제조 방법 - Google Patents

불균일하게 분포된 결정 영역을 갖는 유전막을 포함하는캐패시터 및 그 제조 방법 Download PDF

Info

Publication number
KR20050074850A
KR20050074850A KR1020040002761A KR20040002761A KR20050074850A KR 20050074850 A KR20050074850 A KR 20050074850A KR 1020040002761 A KR1020040002761 A KR 1020040002761A KR 20040002761 A KR20040002761 A KR 20040002761A KR 20050074850 A KR20050074850 A KR 20050074850A
Authority
KR
South Korea
Prior art keywords
film
region
dielectric
capacitor
oxide film
Prior art date
Application number
KR1020040002761A
Other languages
English (en)
Other versions
KR100607178B1 (ko
Inventor
정용국
이정형
원석준
권대진
김원홍
송민우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040002761A priority Critical patent/KR100607178B1/ko
Priority to US11/032,150 priority patent/US7002788B2/en
Publication of KR20050074850A publication Critical patent/KR20050074850A/ko
Priority to US11/296,509 priority patent/US7125767B2/en
Application granted granted Critical
Publication of KR100607178B1 publication Critical patent/KR100607178B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/20—Dielectrics using combinations of dielectrics from more than one of groups H01G4/02 - H01G4/06
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

상부전극과 하부전극 사이에 불균일하게 분포된 결정영역을 갖는 유전막을 구비하는 캐패시터 및 그 제조 방법을 제공한다. 상기 유전막은 하부영역, 상기 하부영역 보다 상대적으로 결정영역이 적은 중간영역 및 상기 중간영역보다 결정영역이 많은 상부영역을 포함한다.

Description

불균일하게 분포된 결정 영역을 갖는 유전막을 포함하는 캐패시터 및 그 제조 방법{Capacitor including a dielectric layer having crystalline areas distributed inhomogeneously and method of fabricating the same}
본 발명은 반도체 소자 제조에 관한 것으로서, 보다 상세하게는 불균일하게 분포된 결정 영역을 갖는 유전막을 포함하는 캐패시터 및 그 제조 방법에 관한 것이다.
반도체 소자의 집적도 향상에 따라 소자의 최소 선폭이 1 ㎛ 이하로 감소되고 캐패시터의 영역 또한 감소되고 있다. 소자의 성능 및 신뢰성이 저하되지 않도록 하기 위해서 캐패시터의 크기가 작아지더라도 정전용량은 충분하게 확보되어야하고 브레이크다운 전압(breakdown voltage)도 높아야 한다. 특히, CMOS 이미지 센서 등과 같은 아날로그 소자와 LDI(Liquid crystal display Driver Integrated circuit), PDI(Plasma display panel Driver Integrated circuit) 등에 쓰이는 캐패시터는 일정 전압 이상의 브레이크다운 전압을 만족하여야 한다.
캐패시터의 정전용량을 증가시키기 위해서는 캐패시터의 면적을 증가시키거나, 유전상수가 높은 물질로 캐패시터 유전막을 형성하거나 또는 유전막의 두께를 감소시켜야 한다. 소자의 집적도 향상에 따라 캐패시터의 면적을 증가시키기에는 여러 제한이 따른다. 또한, 캐패시터 유전막으로 주로 이용되는 SiO2막의 두께를 감소시켜 정전용량을 증가시키는데도 한계가 있다.
한편, 캐패시터에 안전하게 공급되어 질 수 있는 최대 전압(즉, 브레이크다운 전압)은 유전막의 유전강도(dielectric strength)와 두께에 의존한다. 즉, 정전용량을 증가시키기 위해서는 유전막의 두께를 감소시켜야 하는데 반하여, 브레이크다운 전압을 증가시키기 위해서는 유전막의 두께를 일정 수준 이상으로 유지해야 한다. 이에 따라, 고유전 물질로 캐패시터 유전막을 형성하여 두께를 감소시키지 않으면서 정전용량을 확보하고 브레이크다운 전압의 감소를 방지할 수 있는 방법이 이용되고 있다.
도 1은 종래 기술에 따른 캐패시터의 구조를 보이는 단면도이다. 상기 캐패시터(C)는 하부전극(13), 유전막(14) 및 상부전극(15)을 포함한다. 상기 하부전극(13)은 반도체 기판(10) 상에 형성된 층간절연막(11)을 통과하는 플러그(12)를 통하여 반도체 기판(10)에 연결된다. 유전막(14)은 (Bax, Sr1-x)TiO3 , TiO2, Ta2O5, ZrO2, Zr-실리게이트(Zr-silicate), HfO2 , Hf-실리케이트, Al2O3, Y2O3, Pb(Zr,Ti)O3 등과 같이 다양한 고유전 물질을 이용하여 형성할 수 있다. 그러나, 결정질의 고유전막을 이용할 경우 브레이크다운 전압이 낮아지는 문제가 나타난다. 예를 들어, HfO2는 결정화 온도가 낮아 두껍게 형성할 경우 증착과정에서 쉽게 결정화되어 브레이크다운 전압이 낮아지는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 누설전류 및 브레이크 전압 특성이 양호한 유전막을 구비하는 캐패시터 및 그 제조 방법을 제공하는데 있다.
또한 본 발명이 이루고자 하는 다른 기술적 과제는, 불균일하게 분포된 결정 영역을 갖는 유전막을 포함하는 캐패시터 및 그 제조 방법을 제공하는데 있다.
본 발명의 일실시예에 따른 캐패시터는, 하부전극, 상기 하부전극과 마주보는 상부전극 및 상기 하부전극과 상기 상부전극 사이에 형성된 유전막을 포함한다. 상기 유전막은 상기 하부전극에 접하는 하부영역, 상기 상부전극에 접하는 상부영역 및 상기 하부영역과 상기 상부영역 사이에 위치하는 중간영역(middle region)을 포함한다. 상기 중간영역은 상기 하부영역 및 상기 상부영역 보다 적은 결정영역을 갖는다.본 발명의 다른 실시예에 따른 캐패시터의 제조 방법은, 기판 상에 하부전극을 형성하는 것을 포함한다. 상기 하부전극 상에 유전막을 형성한다. 상기 유전막은 상기 하부전극에 접하는 하부영역, 상기 상부전극에 접하는 상부영역 및 상기 하부영역과 상기 상부영역 사이에 위치하는 적어도 하나의 중간영역(middle region)을 갖는다. 상기 중간영역은 상기 하부영역 및 상기 상부영역 보다 적은 결정영역을 갖는다. 상기 유전막 상에 상부전극을 형성한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 층 및 영역의 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 2를 참조하면 본 발명의 일실시예에 따른 반도체 소자의 캐패시터는, 하부전극(131), 하부전극(131) 상에 형성되며 불균일하게 분포된 결정영역(crystalline region)을 갖는 유전막(D) 및 상기 유전막(D) 상에 형성된 상부전극(171)을 포함한다. 상기 결정영역은 분자가 규칙적으로 배열되어 결정격자를 구성하는 영역이다.
유전막(D)은 하부영역(141), 상기 하부영역(141) 보다 상대적으로 결정영역이 적은 중간영역(151) 및 상기 중간영역(151) 보다 결정영역이 많은 상부영역(161)으로 이루어진다. 유전막(D)은 결정영역이 많은 층과 적은 층이 번갈아 적층된 구조를 가질 수 있다. 예를 들어, 하부영역(141) 및 상부영역(161)은 결정질의 하프늄 산화막, 알루미늄 산화막, 탄탈륨 산화막, 티타늄 산화막, 지르코늄 산화막, 란탄 산화막, (Bax, Sr1-x)TiO3막 및 Pb(Zr,Ti)O3막으로 이루어지는 그룹에서 선택된 어느 하나 또는 조합으로 이루어질 수 있다. 그리고, 중간영역(151)은 비정질의 하프늄 산화막, 알루미늄 산화막, 탄탈륨 산화막, 티타늄 산화막, 지르코늄 산화막, 란탄 산화막, (Bax, Sr1-x)TiO3 및 Pb(Zr,Ti)O3로 이루어지는 그룹에서 선택된 어느 하나 또는 조합으로 이루어질 수 있다. 하부영역(141), 중간영역(151) 및 상부영역(161)은 동일한 물질로 형성되거나 또는 다른 물질로 이루어질 수도 있다. 예를 들어, 하부영역(141)은 하프늄 산화막으로 이루어지고, 중간영역(151)은 지르코늄 산화막으로 이루어지고 또한 상부영역(161)은 탄탈륨 산화막으로 이루어질 수도 있다. 바람직하게, 하부영역(141) 및 상부영역(161)은 65Å 내지 75Å 두께의 상대적으로 결정영역이 많은 하프늄 산화막으로 이루어지고, 상기 중간영역(151)은 55Å 내지 65Å 두께의 상대적으로 결정영역이 적은 하프늄 산화막으로 이루어질 수 있다. 또한, 상기 중간영역(151)에 포함된 탄소 등의 불순물의 농도는 상기 하부영역(141) 및 상부영역(161)에 포함된 불순물의 농도 보다 높을 수 있다.
하부전극(131)은 반도체 기판(100) 상에 형성된 층간절연막(110)을 통과하는 플러그(120)를 통하여 반도체 기판(100) 등의 전도층과 연결될 수 있다. 하부전극(131)은 다양한 구조를 가질 수 있다. 예를 들어, 하부전극(131)은 실린더 구조를 가질 수 있다. 하부전극(131) 및 상부전극(171)은 티타늄막, 티타늄 질화막, 탄탈륨막, 탄탈륨 질화막, 텅스텐막, 텅스텐 질화막, 알루미늄막, 구리막, 루테늄막, 루테늄 산화막, 백금막, 이리듐막, 이리듐 산화막 및 폴리실리콘막 중에서 선택된 어느 하나 또는 조합으로 이루어질 수 있다.
한편, 동일 농도의 불순물을 갖는 동일 물질막들을 비교할 때, 비정질막을 통하여 흐르는 누전전류는 비정질막을 통하여 흐르는 누설전류보다 크다. 그러나, 비정질막은 결정질막에 비해 브레이크다운 전압 특성이 양호하다. 따라서, 본 발명의 실시예와 같이 결정영역이 많은 하부영역(141) 및 상부영역(161) 사이에 결정영역이 적은 중간영역(151)을 구비함으로써 양호한 누설전류 및 브레이크다운 전압 특성을 얻을 수 있다.
이하, 도 3a 내지 도 3d를 참조하여 본 발명의 실시예에 따른 캐패시터 형성 방법을 설명한다.
도 3a를 참조하면, 층간절연막(110)을 통과하는 플러그(120)를 갖는 반도체 기판(100) 상에 하부전극을 이룰 전도막(130)을 형성한다. 전도막(130)은 Ti막, TiN막, Ta막, TaN막, W막, WN막, Al막, Cu막, Ru막, RuO2막, Pt막, Ir막, IrO2막, 폴리실리콘막 중 어느 하나로 이루어지는 단일막 또는 이들의 조합으로 이루어지는 다층막으로 형성할 수 있다. 바람직하게, 전도막(130)은 물리기상증착법 (physical vapor deposition)으로 TiN을 증착하여 형성할 수 있다.
도 3b를 참조하면, 상기 전도막(130) 상에 상대적으로 결정영역이 많은 유전막(140)을 형성한다. 유전막(140)은 하프늄 산화막, 알루미늄 산화막, 탄탈륨 산화막, 티타늄 산화막, 지르코늄 산화막, 란탄 산화막, BST막 및 PZT막으로 이루어지는 그룹에서 선택된 어느 하나로 이루어지는 단일막 또는 조합으로 이루어지는 다층막으로 형성할 수 있다. 유전막(140)은 화학기상증착법(chemical vapor deposition) 또는 원자층 증착법(atomic layer deposition)으로 형성할 수 있다. 바람직하게, 원하는 두께의 유전막(140)이 얻어질 때까지 증착 챔버 내에 증착소스 공급/퍼지/산화기체 공급/퍼지로 이루어지는 일련의 과정을 반복적으로 실시하여 원자층 증착법으로 유전막(140)을 형성할 수 있다. 예를 들어, 유전막(140)을 하프늄 산화막으로 형성할 경우 증착소스로서 TEMAH(tetra-ethyl-methyl amino hafnium)를 공급한다. 상대적으로 결정 영역이 많은 하프늄 산화막을 형성하기 위해 산화기체로서 H2O 또는 O3를 공급할 수 있다. 이와 같이 산화기체로서 H2O 또는 O3를 공급하는 경우 반응성이 우수해 불순물이 적으며 결정영역이 상대적으로 많은 하프늄 산화막을 형성할 수 있다. 이와는 달리, 상기 유전막(140)은 산화기체로서 O2 플라즈마 또는 N2O 플라즈마를 사용하여 형성할 수 있다. 유전막(140)의 증착온도는 100℃ 내지 600℃일 수 있다. 상기 유전막(140)은 65Å 내지 75Å 두께를 가질 수 있다.
도 3c를 참조하면, 유전막(140) 상에 상대적으로 결정영역이 적은 유전막(150)을 형성한다. 유전막(150)도 공급/퍼지/산화기체 공급/퍼지로 이루어지는 일련의 과정을 반복적으로 실시하여 원자층 증착법으로 형성할 수 있다. 이때, 증착소스로서 TEMAH를 공급하고, 상대적으로 결정 영역이 적은 하프늄 산화막을 형성하기 위해 산화기체로서 O2를 공급할 수 있다. 이와 같이 산화기체로서 O2를 공급하는 경우는 H2O 또는 O3를 공급하는 경우 보다 상대적으로 반응성이 저하되어 탄소 등의 불순물이 많으며 결정영역이 적은 하프늄 산화막을 형성할 수 있다. 이와 같이 불순물이 많고 결정영역이 적은 하프늄 산화막은 누설전류 특성이 불량하기 때문에 이를 보완하기 위해서 유전막(150) 형성 후 산소를 포함하는 기체를 이용한 큐어링(curing)을 실시할 수 있다. 예를 들면, 큐어링은 O2, O3 또는 N2O 가스 분위기에서 실시하거나, O2 또는 N2O 가스로부터 형성된 플라즈마를 이용하여 실시할 수도 있다. 유전막(150)은 55Å 내지 65Å 두께로 형성할 수 있다.
도 3d를 참조하면, 유전막(150) 상에 상대적으로 결정영역이 많은 유전막(160) 및 상부전극을 이룰 전도막(170)을 적층한다. 이어서, 상기 전도막(170) 상에 캐패시터를 정의하는 포토레지스트 패턴(PR)을 형성한다. 유전막(160) 및 전도막(170)은 각각 유전막(140) 및 전도막(130)과 동일하게 형성할 수 있다.
다음으로, 상기 포토레지스트 패턴(PR)을 식각마스크로 이용하여 전도막(170), 유전막들(160, 150, 140) 및 전도막(130)을 패터닝한다. 이에 따라, 전도막(170), 유전막들(160, 150, 140) 및 전도막(130)으로부터 각각 도 2에 보이는 상부전극(171), 유전막(D) 및 하부전극(131)이 형성된다. 상기 유전막(D)은 유전막(160)으로부터 형성된 상부영역(161), 유전막(150)으로부터 형성된 중간영역(151) 및 유전막(140)으로부터 형성된 하부영역(141)을 포함한다. 하부영역(141) 및 상부영역(161)은 상대적으로 결정영역이 많고, 상기 중간영역(151)은 상부영역 및 하부영역(161, 141) 보다 결정영역이 적은 영역이다.
<실험예>
전술한 본 발명의 실시예에 따라 결정영역이 많은 상부영역 및 하부영역 사이에 결정영역이 적은 중간영역을 갖는 유전막을 구비하는 캐패시터(A)와 결정질의 유전막을 구비하는 캐패시터(B)의 누설전류 밀도 및 브레이크다운 전압 특성을 도 4에 보였다. 상기 캐패시터(A)의 상부영역 및 하부영역은 증착소스로서 TEMAH를 공급하고 산화기체로서 H2O를 공급하여 형성한 70Å 두께의 하프늄 산화막들로 이루어지고, 중간영역은 증착소스로서 TEMAH를 공급하고 산화기체로서 O2를 공급하여 형성한 60Å 두께의 하프늄 산화막으로 이루어진다. 캐패시터(A)의 유전막 증착 후 O3 분위기에서 큐어링을 실시하였다. 상기 캐패시터(B)의 유전막은 200Å의 두께를 갖는 결정질의 하프늄 산화막으로 형성하였다. 캐패시터(A)와 캐패시터(B)의 하부전극 및 상부전극은 TiN을 PVD로 증착하여 형성하였다.결정영역이 많은 하프늄 산화막/결정영역이 적은 하프늄 산화막/결정영역이 많은 하프늄 산화막으로 이루어지는 유전막을 구비하는 캐패시터(A)는 결정질의 하프늄 산화막을 구비하는 캐패시터(B)에 비해 누설전류 면에서는 비슷한 특성을 보였으나 브레이크다운 전압은 크게 향상됨을 보였다. 즉, 캐패시터(A)와 캐패시터(B)는 동일한 유전막 두께(200Å)를 가지나, 유전막 내에 상대적으로 결정영역이 적은 중간영역을 구비하는 캐패시터(A)의 브레이크다운 전압에 의한 전기장은 약 20 MV/㎝로서 결정질의 유전막만을 구비하는 캐패시터(B)의 브레이크다운 전압에 의한 전기장 13 MV ~ 14 MV/㎝ 보다 양호한 결과를 얻을 수 있었다.
전술한 바와 같이 이루어지는 본 발명은, 상부전극과 하부전극 사이에 하부영역, 상기 하부영역 보다 결정영역이 적은 중간영역 및 상기 중간영역 보다 결정영역이 많은 상부영역으로 이루어지는 유전막을 형성함으로써 캐패시터의 누설전류 및 브레이크다운 전압 특성을 향상시킬 수 있다.
도 1은 종래 기술에 따른 캐패시터의 구조를 보이는 단면도이다.
도 2는 본 발명의 실시예에 따른 캐패시터의 구조를 보이는 단면도이다.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 캐패시터 형성 공정 단면도들이다.
도 4는 종래 기술과 본 발명에 따른 캐패시터의 특성을 비교하여 보이는 그래프이다.
* 도면의 주요 부분에 대한 도면 부호의 설명 *
100: 반도체 기판 110: 층간절연막
120: 플러그 131: 하부전극
141: 하부영역 151: 중간영역
161: 상부영역 171: 상부전극D: 유전막

Claims (19)

  1. 하부전극;
    상기 하부전극과 마주보는 상부전극; 및
    상기 하부전극과 상기 상부전극 사이에 형성되되, 상기 하부전극에 접하는 하부영역, 상기 상부전극에 접하는 상부영역 및 상기 하부영역과 상기 상부영역 사이에 위치하며 상기 하부영역 및 상기 상부영역 보다 적은 결정영역을 갖는 적어도 하나의 중간영역(middle region)을 갖는 유전막을 포함하는 캐패시터.
  2. 제 1 항에 있어서,
    상기 유전막은 하프늄 산화막, 알루미늄 산화막, 탄탈륨 산화막, 티타늄 산화막, 지르코늄 산화막, 란탄 산화막, (Bax, Sr1-x)TiO3막 및 Pb(Zr,Ti)O 3막으로 이루어지는 그룹에서 선택된 어느 하나 또는 조합으로 이루어지는 것을 특징으로 하는 캐패시터.
  3. 제 1 항에 있어서,
    상기 유전막의 중간영역 내의 불순물 농도는 상기 유전막의 하부영역 및 상기 유전막의 상부영역 내의 불순물 농도 보다 높은 것을 특징으로 하는 캐패시터.
  4. 제 1 항에 있어서,
    상기 유전막의 하부영역, 상기 유전막의 중간영역 및 상기 유전막의 상부영역은 하프늄 산화막으로 이루어지는 것을 특징으로 하는 캐패시터.
  5. 제 4 항에 있어서,
    상기 유전막의 중간영역 내의 불순물 농도는 상기 유전막의 하부영역 및 상기 유전막의 상부영역 내의 불순물 농도 보다 높은 것을 특징으로 하는 캐패시터.
  6. 제 1 항에 있어서,
    상기 하부전극 및 상기 상부전극은 티타늄막, 티타늄 질화막, 탄탈륨막, 탄탈륨 질화막, 텅스텐막, 텅스텐 질화막, 알루미늄막, 구리막, 루테늄막, 루테늄 산화막, 백금막, 이리듐막, 이리듐 산화막 및 폴리실리콘막 중에서 선택된 어느 하나 또는 조합으로 이루어지는 것을 특징으로 하는 캐패시터.
  7. 기판 상에 하부전극을 형성하고,
    상기 하부전극 상에 유전막을 형성하되, 상기 유전막은 상기 하부전극에 접하는 하부영역, 상기 상부전극에 접하는 상부영역 및 상기 하부영역과 상기 상부영역 사이에 위치하며 상기 하부영역 및 상기 상부영역 보다 적은 결정영역을 갖는 적어도 하나의 중간영역(middle region)을 갖고,
    상기 유전막 상에 상부전극을 형성하는 것을 포함하는 캐패시터의 제조 방법.
  8. 제 7 항에 있어서,
    상기 유전막은 하프늄 산화막, 알루미늄 산화막, 탄탈륨 산화막, 티타늄 산화막, 지르코늄 산화막, 란탄 산화막, (Bax, Sr1-x)TiO3막 및 Pb(Zr,Ti)O 3막으로 이루어지는 그룹에서 선택된 어느 하나 또는 조합으로 형성하는 것을 특징으로 하는 캐패시터의 제조 방법.
  9. 제 7 항에 있어서,
    상기 유전막은 원자층 증착법 또는 화학기상 증착법을 사용하여 형성하는 것을 특징으로 하는 캐패시터의 제조방법.
  10. 제 7 항에 있어서,
    상기 유전막의 중간영역 내의 불순물 농도는 상기 유전막의 하부영역 및 상기 유전막의 상부영역 내의 불순물 농도 보다 높게 형성하는 것을 특징으로 하는 캐패시터의 제조 방법.
  11. 제 7 항에 있어서,
    상기 유전막의 하부영역, 상기 유전막의 중간영역 및 상기 유전막의 상부영역은 하프늄 산화막으로 형성하는 것을 특징으로 하는 캐패시터의 제조 방법.
  12. 제 9 항에 있어서,
    상기 유전막의 하부영역 및 상기 유전막의 상부영역은 산화기체로서 H2O, O3, O2 플라즈마 또는 N2O 플라즈마를 공급하여 형성하는 것을 특징으로 하는 캐패시터의 제조 방법.
  13. 제 9 항에 있어서,
    상기 유전막의 중간영역은 산화기체로서 O2를 공급하여 형성하는 것을 특징으로 하는 캐패시터의 제조 방법.
  14. 제 13 항에 있어서,
    상기 유전막의 중간영역을 형성한 후,
    산소를 포함하는 기체를 이용하여 큐어링을 실시하는 것을 더 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.
  15. 제 14 항에 있어서,
    상기 산소를 포함하는 기체는 O2, O3, N2O, O2 플라즈마, N 2O 플라즈마들 또는 이들의 조합인 것을 특징으로 하는 캐패시터의 제조방법.
  16. 제 7 항에 있어서,
    상기 유전막의 중간영역을 형성한 후,
    산소를 포함하는 기체를 이용하여 큐어링을 실시하는 것을 더 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.
  17. 제 16 항에 있어서,
    상기 산소를 포함하는 기체는 O2, O3, N2O, O2 플라즈마, N 2O 플라즈마들 또는 이들의 조합인 것을 특징으로 하는 캐패시터의 제조방법.
  18. 제 7 항에 있어서,
    상기 유전막의 중간영역 내의 불순물 농도는 상기 유전막의 하부영역 및 상기 유전막의 상부영역 내의 불순물 농도 보다 높게 형성하는 것을 특징으로 하는 캐패시터의 제조 방법.
  19. 제 7 항에 있어서,
    상기 하부전극 및 상기 상부전극은 티타늄막, 티타늄 질화막, 탄탈륨막, 탄탈륨 질화막, 텅스텐막, 텅스텐 질화막, 알루미늄막, 구리막, 루테늄막, 루테늄 산화막, 백금막, 이리듐막, 이리듐 산화막 및 폴리실리콘막 중에서 선택된 어느 하나 또는 조합으로 형성하는 것을 특징으로 하는 캐패시터의 제조 방법.
KR1020040002761A 2004-01-14 2004-01-14 불균일하게 분포된 결정 영역을 갖는 유전막을 포함하는캐패시터 및 그 제조 방법 KR100607178B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040002761A KR100607178B1 (ko) 2004-01-14 2004-01-14 불균일하게 분포된 결정 영역을 갖는 유전막을 포함하는캐패시터 및 그 제조 방법
US11/032,150 US7002788B2 (en) 2004-01-14 2005-01-11 Capacitor including a dielectric layer having an inhomogeneous crystalline region and method of fabricating the same
US11/296,509 US7125767B2 (en) 2004-01-14 2005-12-08 Capacitor including a dielectric layer having an inhomogeneous crystalline region and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040002761A KR100607178B1 (ko) 2004-01-14 2004-01-14 불균일하게 분포된 결정 영역을 갖는 유전막을 포함하는캐패시터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050074850A true KR20050074850A (ko) 2005-07-19
KR100607178B1 KR100607178B1 (ko) 2006-08-01

Family

ID=36262558

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040002761A KR100607178B1 (ko) 2004-01-14 2004-01-14 불균일하게 분포된 결정 영역을 갖는 유전막을 포함하는캐패시터 및 그 제조 방법

Country Status (2)

Country Link
US (2) US7002788B2 (ko)
KR (1) KR100607178B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585003B1 (ko) * 2004-06-30 2006-05-29 주식회사 하이닉스반도체 캐패시터 및 그 제조 방법
KR100696765B1 (ko) * 2005-11-17 2007-03-19 주식회사 하이닉스반도체 반도체소자의 유전체막 및 그 형성방법
US8110473B2 (en) 2007-02-23 2012-02-07 Samsung Electronics Co., Ltd. Semiconductor device comprising multilayer dielectric film and related method

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100583155B1 (ko) * 2003-12-29 2006-05-23 주식회사 하이닉스반도체 하프늄, 란탄늄 및 산소가 혼합된 유전막을 구비한캐패시터 및 그 제조 방법
KR100642635B1 (ko) * 2004-07-06 2006-11-10 삼성전자주식회사 하이브리드 유전체막을 갖는 반도체 집적회로 소자들 및그 제조방법들
KR100688499B1 (ko) 2004-08-26 2007-03-02 삼성전자주식회사 결정화 방지막을 갖는 유전막을 포함하는 ｍｉｍ 캐패시터및 그 제조방법
EP1691383A1 (en) * 2005-02-14 2006-08-16 TDK Corporation Capacitor, method of making the same, filter using the same, and dielectric thin film used for the same
US20090309187A1 (en) * 2005-08-24 2009-12-17 Jae-Hyoung Choi Semiconductor Device and Method of Fabricating the Same
US8110469B2 (en) 2005-08-30 2012-02-07 Micron Technology, Inc. Graded dielectric layers
KR100718839B1 (ko) * 2005-08-31 2007-05-16 삼성전자주식회사 박막 제조 방법 및 이를 이용한 커패시터의 제조 방법
JP2007266474A (ja) * 2006-03-29 2007-10-11 Hitachi Ltd 半導体記憶装置
CN100395891C (zh) * 2006-03-30 2008-06-18 复旦大学 高性能金属/绝缘体/金属结构的电容器的制备方法
JP4882457B2 (ja) * 2006-03-31 2012-02-22 富士通株式会社 薄膜キャパシタおよびこれを有する半導体装置
KR100788371B1 (ko) * 2006-08-02 2008-01-02 동부일렉트로닉스 주식회사 플래시 메모리 소자 제조 방법
US7582549B2 (en) 2006-08-25 2009-09-01 Micron Technology, Inc. Atomic layer deposited barium strontium titanium oxide films
US8124490B2 (en) * 2006-12-21 2012-02-28 Stats Chippac, Ltd. Semiconductor device and method of forming passive devices
KR100877100B1 (ko) * 2007-04-16 2009-01-09 주식회사 하이닉스반도체 비휘발성 메모리 소자 제조 방법
KR100994995B1 (ko) * 2007-08-07 2010-11-18 삼성전자주식회사 ＤｙＳｃ０３ 막을 포함하는 반도체 박막의 적층 구조 및 그 형성방법
KR101529674B1 (ko) * 2007-09-28 2015-06-19 삼성전자주식회사 등축정계 또는 정방정계의 절연층을 가지는 반도체 소자
US8159012B2 (en) * 2007-09-28 2012-04-17 Samsung Electronics Co., Ltd. Semiconductor device including insulating layer of cubic system or tetragonal system
EP2202766A4 (en) * 2007-10-17 2016-07-20 Showa Denko Kk METHOD FOR PRODUCING A CONDENSER, CONDENSER, BOARD, ELECTRONIC DEVICE AND CHIP CARD
KR20090070447A (ko) * 2007-12-27 2009-07-01 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
KR100975283B1 (ko) 2008-05-22 2010-08-12 한국기계연구원 상온 전도성 막을 포함하는 고성능 압전 후막 및 이의제조방법
JP5374980B2 (ja) 2008-09-10 2013-12-25 ソニー株式会社 固体撮像装置
US8969188B2 (en) 2008-09-26 2015-03-03 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices
US7820506B2 (en) * 2008-10-15 2010-10-26 Micron Technology, Inc. Capacitors, dielectric structures, and methods of forming dielectric structures
TW201027573A (en) * 2009-01-05 2010-07-16 Nanya Technology Corp Capacitor structure
US8107218B2 (en) * 2009-06-02 2012-01-31 Micron Technology, Inc. Capacitors
US7927947B2 (en) * 2009-06-30 2011-04-19 Intermolecular, Inc. Methods for depositing high-K dielectrics
US9159551B2 (en) * 2009-07-02 2015-10-13 Micron Technology, Inc. Methods of forming capacitors
FR2970110B1 (fr) 2010-12-29 2013-09-06 St Microelectronics Crolles 2 Procede de fabrication d'une couche de dielectrique polycristalline
JP5932221B2 (ja) * 2011-01-14 2016-06-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
US8574983B2 (en) 2011-05-13 2013-11-05 Intermolecular, Inc. Method for fabricating a DRAM capacitor having increased thermal and chemical stability
US8690615B2 (en) * 2011-11-02 2014-04-08 Tyco Electronics Corporation Capacitor
JP2013115371A (ja) * 2011-11-30 2013-06-10 Sumitomo Electric Device Innovations Inc 容量素子
KR20140103551A (ko) * 2013-02-18 2014-08-27 삼성전자주식회사 캐패시터 및 이를 이용한 반도체 소자
US9331168B2 (en) * 2014-01-17 2016-05-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacuturing method of the same
US9263584B2 (en) * 2014-02-11 2016-02-16 International Business Machines Corporation Field effect transistors employing a thin channel region on a crystalline insulator structure
CN109494302B (zh) * 2017-09-12 2024-04-05 松下知识产权经营株式会社 电容元件、图像传感器以及电容元件的制造方法
KR102584993B1 (ko) * 2018-02-08 2023-10-05 삼성전기주식회사 커패시터 부품 및 그 제조방법
CN111668023B (zh) * 2020-05-13 2021-10-08 肇庆市华师大光电产业研究院 一种铪铝氧薄膜的制备方法及其应用
US20220102481A1 (en) * 2020-09-29 2022-03-31 Changxin Memory Technologies, Inc. Method for manufacturing semiconductor structure, semiconductor structure, and memory
CN113493346B (zh) * 2021-06-17 2022-09-23 哈尔滨理工大学 一种高击穿场强的储能薄膜及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134739A (ja) 2000-10-19 2002-05-10 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2002314072A (ja) 2001-04-19 2002-10-25 Nec Corp 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置
US20030017266A1 (en) * 2001-07-13 2003-01-23 Cem Basceri Chemical vapor deposition methods of forming barium strontium titanate comprising dielectric layers, including such layers having a varied concentration of barium and strontium within the layer
US7011978B2 (en) * 2001-08-17 2006-03-14 Micron Technology, Inc. Methods of forming capacitor constructions comprising perovskite-type dielectric materials with different amount of crystallinity regions
US6528328B1 (en) 2001-12-21 2003-03-04 Texas Instruments Incorporated Methods of preventing reduction of irox during PZT formation by metalorganic chemical vapor deposition or other processing

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585003B1 (ko) * 2004-06-30 2006-05-29 주식회사 하이닉스반도체 캐패시터 및 그 제조 방법
KR100696765B1 (ko) * 2005-11-17 2007-03-19 주식회사 하이닉스반도체 반도체소자의 유전체막 및 그 형성방법
US8110473B2 (en) 2007-02-23 2012-02-07 Samsung Electronics Co., Ltd. Semiconductor device comprising multilayer dielectric film and related method

Also Published As

Publication number Publication date
US7002788B2 (en) 2006-02-21
US20060094185A1 (en) 2006-05-04
KR100607178B1 (ko) 2006-08-01
US20050152094A1 (en) 2005-07-14
US7125767B2 (en) 2006-10-24

Similar Documents

Publication Publication Date Title
KR100607178B1 (ko) 불균일하게 분포된 결정 영역을 갖는 유전막을 포함하는캐패시터 및 그 제조 방법
KR100493040B1 (ko) 반도체 소자의 커패시터 및 그 제조방법
EP1517360B1 (en) Analog capacitor and method of fabricating the same
KR100642635B1 (ko) 하이브리드 유전체막을 갖는 반도체 집적회로 소자들 및그 제조방법들
KR100856661B1 (ko) 강유전체 캐패시터 및 그 제조 방법
KR100648860B1 (ko) 유전막 및 그 형성방법과, 상기 유전막을 구비한 반도체메모리 소자 및 그 제조방법
KR20020094933A (ko) 반도체장치 및 그 제조방법
KR101368147B1 (ko) 커패시터들을 형성하는 방법
US8092862B2 (en) Method for forming dielectric film and method for forming capacitor in semiconductor device using the same
KR20110008398A (ko) 막 구조물, 이를 포함하는 커패시터 및 그 제조 방법
KR20090051634A (ko) 캐패시터 및 그 제조 방법
KR100568516B1 (ko) 후처리 기술을 사용하여 아날로그 커패시터를 제조하는 방법
KR100518518B1 (ko) 반도체장치의 커패시터 및 그 제조방법
US20090321707A1 (en) Intersubstrate-dielectric nanolaminate layer for improved temperature stability of gate dielectric films
JP4438963B2 (ja) 強誘電体キャパシタ
US7368300B2 (en) Capacitor in semiconductor device and method for fabricating the same
KR20090052455A (ko) 강유전체 캐패시터 및 이의 제조 방법
KR100717824B1 (ko) 캐패시터 및 그의 제조방법
KR100653709B1 (ko) 엠아이엠 커패시터의 형성방법들 및 그에 의해 제조된엠아이엠 커패시터들
JP2004023042A (ja) 半導体装置および半導体装置の製造方法
JP5994466B2 (ja) 半導体装置とその製造方法
JP2009076571A (ja) 強誘電体キャパシタとその製造方法、及び強誘電体メモリ装置
KR20050079433A (ko) 평판형 엠아이엠 커패시터를 갖는 반도체소자 및 그제조방법
JP2009076573A (ja) 強誘電体キャパシタ及び強誘電体メモリ装置
KR20000026362A (ko) 보충막을 이용한 커패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170630

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180629

Year of fee payment: 13