JP2013115371A - 容量素子 - Google Patents
容量素子 Download PDFInfo
- Publication number
- JP2013115371A JP2013115371A JP2011262691A JP2011262691A JP2013115371A JP 2013115371 A JP2013115371 A JP 2013115371A JP 2011262691 A JP2011262691 A JP 2011262691A JP 2011262691 A JP2011262691 A JP 2011262691A JP 2013115371 A JP2013115371 A JP 2013115371A
- Authority
- JP
- Japan
- Prior art keywords
- film
- composition ratio
- lower electrode
- dielectric
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 57
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 57
- 239000010703 silicon Substances 0.000 claims abstract description 57
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 43
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 43
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 20
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims abstract description 20
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 20
- 239000003990 capacitor Substances 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 3
- 238000012360 testing method Methods 0.000 description 22
- 229910052751 metal Inorganic materials 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- 230000015556 catabolic process Effects 0.000 description 16
- 239000010410 layer Substances 0.000 description 15
- 230000005684 electric field Effects 0.000 description 13
- 238000004544 sputter deposition Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 12
- 229910008599 TiW Inorganic materials 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 10
- 229910052737 gold Inorganic materials 0.000 description 9
- 229910052719 titanium Inorganic materials 0.000 description 9
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 6
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】電極と誘電体部との密着性を良好なものとすること。
【解決手段】本発明は、上部電極１８と、下部電極１４と、上部電極１８と下部電極１４との間に配置され、窒化シリコン又は酸化アルミニウムからなる第１の膜２２、第２の膜２４及び第３の膜２６を下部電極１４側から順に有し、第１の膜２２及び第３の膜２６は、第２の膜２４よりもシリコン組成比又はアルミニウム組成比が大きい誘電体部１６と、を備える容量素子である。
【選択図】図５
【解決手段】本発明は、上部電極１８と、下部電極１４と、上部電極１８と下部電極１４との間に配置され、窒化シリコン又は酸化アルミニウムからなる第１の膜２２、第２の膜２４及び第３の膜２６を下部電極１４側から順に有し、第１の膜２２及び第３の膜２６は、第２の膜２４よりもシリコン組成比又はアルミニウム組成比が大きい誘電体部１６と、を備える容量素子である。
【選択図】図５
Description
本発明は、容量素子に関する。
基板上に下部電極、誘電体膜及び上部電極を順に形成したＭＩＭ（Metal Insulator Metal）キャパシタが、例えば集積回路などの電子回路に用いられている。特許文献１には、基板上に、金属層の間にＳｉＮ膜を挟んだＭＩＭキャパシタが設けられた構造が開示されている。
ＭＩＭキャパシタのような容量素子において、電極と誘電体膜との密着性が良好ではなく、膜剥がれが起こり易いという課題がある。また、下部電極の上面に凹凸が形成されている場合に、下部電極上に設けられる誘電体膜に、電界集中による絶縁破壊が生じやすいという課題がある。これらは、容量素子の性能や信頼性を低下させる要因となっている。
本発明は、上記課題に鑑みなされたものであり、電極と誘電体部との密着性を良好なものとすることを目的とする。
本発明は、上部電極と、下部電極と、前記上部電極と前記下部電極との間に配置され、窒化シリコン又は酸化アルミニウムからなる第１の膜、第２の膜及び第３の膜を前記下部電極側から順に有し、前記第１の膜及び前記第３の膜は、前記第２の膜よりもシリコン組成比又はアルミニウム組成比が大きい誘電体部と、を備えることを特徴とする容量素子である。本発明によれば、電極と誘電体部との密着性を良好にすることができる。
上記構成において、前記第１の膜及び前記第３の膜は窒化シリコンからなり、前記第１の膜の前記下部電極に接する部分及び前記第３の膜の前記上部電極に接する部分のシリコン組成比は０．８以上である構成とすることができる。
上記構成において、前記第１の膜及び前記第３の膜は酸化アルミニウムからなり、前記第１の膜の前記下部電極に接する部分及び前記第３の膜の前記上部電極に接する部分のアルミニウム組成比は０．７以上である構成とすることができる。
上記構成において、前記第２の膜は窒化シリコンからなり、前記第２の膜のシリコン組成比は０．７５以下である構成とすることができる。
上記構成において、前記第２の膜は酸化アルミニウムからなり、前記第２の膜のアルミニウム組成比は０．６６以下である構成とすることができる。
上記構成において、前記第１の膜及び前記第３の膜の膜厚は５ｎｍ以上５０ｎｍ以下である構成とすることができる。
上記構成において、前記第１の膜及び前記第３の膜のシリコン組成比又はアルミニウム組成比は、膜厚方向で一定である構成とすることができる。
上記構成において、前記第１の膜のシリコン組成比又はアルミニウム組成比は前記下部電極に向かうに従い段階的又は連続的に増加し、前記第３の膜のシリコン組成比又はアルミニウム組成比は前記上部電極に向かうに従い段階的又は連続的に増加する構成とすることができる。
上記構成において、前記上部電極及び前記下部電極の少なくとも一方の前記誘電体部と接触する材料は、Ｔｉ又はＴｉＷである構成とすることができる。
本発明によれば、電極と誘電体部との密着性を良好にすることができる。
以下、図面を参照して、本発明の実施例を説明する。
図１は、実施例１に係るＭＩＭキャパシタの断面図の例である。図１を参照して、基板１１上に形成された窒化物半導体層１０上に絶縁膜１２が設けられている。窒化物半導体層１０は、例えばＳｉＣ基板である基板１１上に形成されたＧａＮチャネル層とＡｌＧａＮ電子供給層とＧａＮキャップ層とを含む積層膜である。なお、窒化物半導体とは、窒素を含むＩＩＩ−Ｖ族化合物半導体のことであり、具体例として、ＧａＮ、ＩｎＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＮ、ＡｌＩｎＧａＮなどが挙げられる。絶縁膜１２は、例えば窒化シリコン膜である。絶縁膜１２は、例えばスパッタ法又はプラズマＣＶＤ法（プラズマ化学気相成長法）を用いて形成することができる。
絶縁膜１２上に下部電極１４が設けられている。下部電極１４は、絶縁膜１２側からＴｉ、Ａｕが順に積層された積層膜である。下部電極１４は、例えば蒸着法又はスパッタ法を用いて形成することができる。なお、下部電極１４は、Ｔｉ、Ａｕの積層膜以外にも、例えば絶縁膜１２側からＴｉＷ、Ａｕが順に積層された積層膜、又は、絶縁膜１２側からＴｉ、Ｐｔ、Ａｕが順に積層された積層膜を用いることもできる。Ｔｉ、Ａｕ又はＴｉＷ、Ａｕの積層膜を用いる場合には、Ａｕの上にＴｉ又はＴｉＷをさらに設けてもよい。これにより、後述する誘電体部１６と接触する部分はＴｉ又はＴｉＷとなり、誘電体部１６との密着性を向上させることができる。さらに、ＴｉＷ、Ａｕの積層膜を用いる場合には、ＴｉＷとＡｕとの間にＴｉＷＮを設けてもよい。これにより、ＴｉＷとＡｕとの密着性を向上させることができる。
下部電極１４を覆うように、誘電体部１６が設けられている。誘電体部１６は、下部電極１４の上面に接して設けられている。誘電体部１６は、窒化シリコンからなるが、その詳細については後述する。なお、誘電体部１６は、下部電極１４を覆うように設けられ、端部が絶縁膜１２上に配置される場合でもよいし、下部電極１４上にのみ設けられ、端部が下部電極１４上に配置される場合でもよい。
誘電体部１６上に上部電極１８が設けられている。上部電極１８は、誘電体部１６の上面に接して設けられている。上部電極１８は、誘電体部１６側からＴｉ、Ａｕが順に積層された積層膜である。上部電極１８は、例えば蒸着法又はスパッタ法を用いて形成することができる。なお、上部電極１８は、Ｔｉ、Ａｕの積層膜以外にも、例えば誘電体部１６側からＴｉＷ、Ａｕが順に積層された積層膜、又は、誘電体部１６側からＴｉ、Ｐｔ、Ａｕが順に積層された積層膜を用いることができる。これにより、誘電体部１６と接触する部分はＴｉ又はＴｉＷとなり、誘電体部１６との密着性を向上させることができる。
上部電極１８を覆うように、保護膜２０が設けられている。保護膜２０は、例えば窒化シリコン膜、酸化シリコン膜又はポリイミド膜である。保護膜２０は、例えばスパッタ法、プラズマＣＶＤ法又はスピンコート法を用いて形成することができる。
ここで、図１のＭＩＭについて詳しく説明する前に、発明者が行った実験について説明する。まず、発明者が行ったピーリング試験について説明する。図２（ａ）は、ピーリング試験を行ったサンプルの平面図であり、図２（ｂ）は図２（ａ）の断面図である。図２（ａ）を参照して、サンプルの長辺Ｌ１は２．０ｍｍ、短辺Ｌ２は０．５ｍｍである。図２（ｂ）を参照して、サンプルは、基板５１上に、金属膜５０と、第１の膜５２、第２の膜５４及び第３の膜５６が積層された誘電体部５８と、が順に設けられた構造をしている。サンプルとして、第１の膜５２及び第３の膜５６の成膜条件を変えた複数のサンプルを作製した。即ち、金属膜５０と第２の膜５４は複数のサンプルで同じ膜構成をしている。金属膜５０は、蒸着法またはスパッタ法を用いて形成し、膜厚５ｎｍのＴｉと膜厚２００ｎｍのＡｕとの積層膜とした。下層がＴｉで上層がＡｕである。第２の膜５４は、プラズマＣＶＤ法を用いて形成し、膜厚２５０ｎｍ、Ｓｉ３Ｎ４の組成の窒化シリコン膜とした。第１の膜５２及び第３の膜５６は、プラズマＣＶＤ法を用いて形成した膜厚５ｎｍ、５０ｎｍ、６０ｎｍのいずれかの窒化シリコン膜であり、それぞれの膜厚においてシリコン組成比（Ｓｉ／Ｎ組成比）を振った。それぞれの膜厚において、シリコン組成比をある値としたサンプルをそれぞれ２００個作製してピーリング試験を行った。
図３は、ピーリング試験の結果である。縦軸は２００素子のうち膜剥がれを起こした個数であり、横軸は第１の膜５２及び第３の膜５６のシリコン組成比である。第１の膜５２及び第３の膜５６の膜厚が５ｎｍの場合の結果を白丸で示し、５０ｎｍの場合の結果を白三角で示し、６０ｎｍの場合の結果を黒丸で示している。図３を参照して、第１の膜５２及び第３の膜５６のシリコン組成比が大きくなるに従い膜剥がれは減少していき、シリコン組成比が０．８以上になると膜剥がれがほとんどなくなる結果となった。この結果から、膜剥がれを抑えるには、第１の膜５２及び第３の膜５６のシリコン組成比を０．８以上とすることが好ましく、０．８５以上とすることがより好ましく、０．９以上とすることがさらに好ましいことが分かる。この膜剥がれは金属膜５０と第１の膜５２との密着性が悪いことによるものである。第１の膜５２のシリコン組成比を大きくすると、シリコンの未結合手が増えるため、これらが金属膜５０の金属と結合して、金属膜５０と第１の膜５２との密着性が向上する。このため、第１の膜５２のシリコン組成比を大きくすることで、膜剥がれを抑制することができる。
次に、発明者が行った耐圧試験について説明する。金属膜で窒化シリコンからなる誘電体膜を挟んだ構造のＭＩＭキャパシタで、誘電体膜のシリコン組成比を変えた複数のサンプルを作製した。金属膜は、蒸着法またはスパッタ法を用いて形成し、膜厚５ｎｍのＴｉと膜厚２００ｎｍのＡｕとの積層膜とした。下層がＴｉで上層がＡｕである。誘電体膜は、プラズマＣＶＤ法を用いて形成し、膜厚は２５０ｎｍである。この複数のサンプルに対して耐圧試験を行った。
図４は、耐圧試験の結果である。縦軸は絶縁破壊電界であり、横軸は誘電体膜のシリコン組成比である。図４中の実線は、測定結果の近似曲線を示している。図４を参照して、誘電体膜のシリコン組成比が大きくなるに従い、絶縁破壊電界は小さくなる結果となった。高耐圧キャパシタが求められていることから、絶縁破壊電界が７ＭＶ／ｃｍ以上となる場合が好ましく、８ＭＶ／ｃｍ以上となる場合がより好ましい。このため、キャパシタとして用いる誘電体膜のシリコン組成比は、０．７５以下であることが好ましく、０．７１以下であることがより好ましい。
以上の実験で得られた知見を踏まえて決定した、図１のＭＩＭの構造について説明する。図５（ａ）は、図１のＭＩＭの断面図の例であり、図５（ｂ）は、誘電体部１６の膜厚方向におけるシリコン組成比を示す図の例である。図５（ａ）を参照して、下部電極１４と上部電極１８との間に配置された誘電体部１６は、下部電極１４側から順に第１の膜２２、第２の膜２４及び第３の膜２６が積層されている。第２の膜２４は、主にキャパシタの容量及び耐圧を担う誘電体膜であり、シリコン組成比が０．７５以下の窒化シリコン膜である。第２の膜２４の膜厚は、容量により異なるが、例えば１５０ｎｍ〜２５０ｎｍである。第１の膜２２及び第３の膜２６は、下部電極１４又は上部電極１８との密着性を向上させるための誘電体膜であり、シリコン組成比が０．８以上の窒化シリコン膜である。第１の膜２２及び第３の膜２６の膜厚は、５ｎｍ〜５０ｎｍである。
図５（ｂ）を参照して、第１の膜２２及び第３の膜２６のシリコン組成比は第２の膜２４のシリコン組成比よりも大きい。第１の膜２２、第２の膜２４及び第３の膜２６のシリコン組成比はそれぞれ膜厚方向において一定である。第１の膜２２、第２の膜２４及び第３の膜２６は、例えばプラズマＣＶＤ法を用いて、表１に示す成膜ガス条件で成膜することができる。
実施例１によれば、図５（ａ）及び図５（ｂ）のように、下部電極１４と上部電極１８との間に配置された誘電体部１６は、第１の膜２２及び第３の膜２６が、第２の膜２４のシリコン組成比よりも大きいシリコン組成比を有する構成をしている。これにより、第２の膜２４を高耐圧キャパシタの誘電体膜として用いることができると共に、第１の膜２２と下部電極１４及び第３の膜２６と上部電極１８の密着性を良好にすることができる。
また、下部電極１４が、例えば蒸着法又はスパッタ法により形成される場合、上面に凹凸が形成される場合がある。下部電極１４に接して設けられる第１の膜２２のシリコン組成比を大きくすることで、シリコンリッチな窒化シリコン膜が下部電極１４の凹凸に埋め込まれるようになる。つまり、下部電極１４の凹凸が、シリコンリッチな窒化シリコン膜で平坦化され、その上にキャパシタの誘電体膜として用いられる第２の膜２４が設けられるようになる。これにより、下部電極１４の凹凸による電界集中を緩和でき絶縁破壊を抑制することができる。さらに、上部電極１８に接して設けられる第３の膜２６のシリコン組成比を大きくすることで、ボイドによる電界集中も緩和でき絶縁破壊を抑制することができる。
図３で説明したように、第１の膜２２及び第３の膜２６のシリコン組成比は０．８以上であることが好ましく、０．８５以上であることがより好ましく、０．９以上であることがさらに好ましい。これにより、電極と誘電体部１６との密着性を良好にでき、膜剥がれを抑制することができる。また、シリコン組成比が０．８以上のシリコンリッチな窒化シリコン膜が下部電極１４及び上部電極１８に接して設けられるため、電界集中をより緩和でき絶縁破壊をより抑制することができる。
第２の膜２４はキャパシタとして用いる誘電体膜であることから、第２の膜２４のシリコン組成比は、図４で説明したように耐圧の観点から、０．７５以下であることが好ましく、０．７１以下であることがより好ましい。
実施例１では、窒化シリコンからなる誘電体部１６をプラズマＣＶＤ法により形成する場合を例に説明したが、スパッタ法やＡＬＤ法（原子層堆積法）などのその他の方法を用いて形成する場合でもよい。
下部電極１４及び上部電極１８は、ＴｉとＡｕとが積層された積層膜である場合を例に説明したが、前述したように、その他の材料からなる場合でもよい。また、積層膜の場合に限らず、単層膜の場合でもよい。
ＭＩＭキャパシタが、窒化物半導体層１０上に設けられている場合を例に説明したが、砒素を含むＩＩＩ−Ｖ族化合物半導体層やＳｉ半導体層などの半導体層上に設けられている場合でもよい。砒素を含むＩＩＩ−Ｖ族化合物半導体の具体例として、ＧａＡｓ、ＩｎＡｓ、ＡｌＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、ＩｎＡｓＧａＡｓなどが挙げられる。
実施例２に係るＭＩＭキャパシタの断面図は図１と同じであるため、ここでは図示を省略する。実施例１と異なる点は、誘電体部１６が酸化アルミニウムからなる点である。ここで、実施例２に係るＭＩＭキャパシタのＭＩＭを説明する前に、発明者が行った実験について説明する。まず、発明者が行ったピーリング試験について説明する。ピーリング試験は、実施例１で説明した方法と同様な方法で行なった。つまり、図２（ｂ）に示す構造で、第１の膜５２及び第３の膜５６の成膜条件を変えた複数のサンプルを作製した。金属膜５０と第２の膜５４とは複数のサンプルで同じ膜構成とし、金属膜５０については図２（ｂ）で説明した膜構成と同じ膜構成とした。第２の膜５４は、スパッタ法を用いて形成し、膜厚２５０ｎｍ、Ａｌ２Ｏ３の組成の酸化アルミニウム膜とした。第１の膜５２及び第３の膜５６は、スパッタ法を用いて形成した膜厚５ｎｍ、５０ｎｍ、６０ｎｍのいずれかの酸化アルミニウム膜であり、それぞれの膜厚でアルミニウム組成比（Ａｌ／Ｏ組成比）を振った。それぞれの膜厚において、アルミニウム組成比をある値としたサンプルをそれぞれ２００個作製してピーリング試験を行った。
図６は、ピーリング試験の結果である。縦軸は２００素子のうち膜剥がれを起こした個数であり、横軸は第１の膜５２及び第３の膜５６のアルミニウム組成比である。第１の膜５２及び第３の膜５６の膜厚が５ｎｍの場合の結果を白丸で示し、５０ｎｍの場合の結果を白三角で示し、６０ｎｍの場合の結果を黒丸で示している。図６を参照して、第１の膜５２及び第３の膜５６のアルミニウム組成比が大きくなるに従い膜剥がれは減少していき、第１の膜５２及び第３の膜５６のアルミニウム組成比が０．７以上となると膜剥がれがほとんどなくなる結果となった。この結果から、膜剥がれを抑えるには、第１の膜５２及び第３の膜５６のアルミニウム組成比は０．７以上であることが好ましく、０．７５以上であることがより好ましく、０．８以上であることがさらに好ましいことが分かる。酸化アルミニウムのアルミニウム組成比を大きくすると膜剥がれが抑えられる理由は、図３で説明した理由と同様の理由によるものである。
次に、発明者が行った耐圧試験について説明する。耐圧試験は、実施例１で説明した方法と同様な方法で行なった。即ち、金属膜で酸化アルミニウムからなる誘電体膜を挟んだ構造のＭＩＭキャパシタで、誘電体膜のアルミニウム組成比を変えた複数のサンプルを作製した。金属膜は、実施例１で説明した膜構成と同じ膜構成とした。誘電体膜は、スパッタ法を用いて形成し、膜厚は２５０ｎｍとした。この複数のサンプルに対して耐圧試験を行った。
図７は、耐圧試験の結果である。縦軸は絶縁破壊電界であり、横軸は誘電体膜のアルミニウム組成比である。図７中の実線は、測定結果の近似曲線を示している。図７を参照して、誘電体膜のアルミニウム組成比が大きくなると、絶縁破壊電界は小さくなる結果となった。上述したように、高耐圧キャパシタが求められていることから、絶縁破壊電界は７ＭＶ／ｃｍとなる場合が好ましく、８ＭＶ／ｃｍとなる場合がより好ましい。このため、キャパシタとして用いる誘電体膜のアルミニウム組成比は、０．６６以下であることが好ましく、０．６５以下であることがより好ましい。
以上の実験で得られた知見を踏まえて決定した、実施例２に係るＭＩＭキャパシタのＭＩＭの構造について説明する。実施例２に係るＭＩＭキャパシタのＭＩＭの断面図は図５（ａ）と同じであり、誘電体部１６の膜厚方向におけるアルミニウム組成比は図５（ｂ）の横軸をアルミニウム組成比に変えた図と同じであるため、図５（ａ）及び図５（ｂ）を参照して説明する。第２の膜２４は、主にキャパシタの容量及び耐圧を担う誘電体膜であり、アルミニウム組成比が０．６６以下の酸化アルミニウム膜である。第２の膜２４の膜厚は、容量により異なるが、例えば１５０ｎｍ〜２５０ｎｍである。第１の膜２２及び第３の膜２６は、下部電極１４又は上部電極１８との密着性を向上させるための誘電体膜であり、アルミニウム組成比が０．７以上の酸化アルミニウム膜である。第１の膜２２及び第３の膜２６の膜厚は、５ｎｍ〜５０ｎｍである。第１の膜２２及び第３の膜２６のアルミニウム組成比は第２の膜２４のアルミニウム組成比よりも大きい。第１の膜２２、第２の膜２４及び第３の膜２６のアルミニウム組成比はそれぞれ膜厚方向において一定である。第１の膜２２、第２の膜２４及び第３の膜２６は、例えばアルミニウムターゲットを用いたスパッタ法により、表２に示す成膜ガス条件で成膜することができる。
実施例２では、誘電体部１６は酸化アルミニウムからなり、第１の膜２２及び第３の膜２６を、第２の膜２４のアルミニウム組成比よりも大きいアルミニウム組成比を有する構成としている。この場合でも、第２の膜２４を高耐圧キャパシタの誘電体膜として用いることができると共に、第１の膜２２と下部電極１４及び第３の膜２６と上部電極１８の密着性を良好にすることができる。また、アルミニウムリッチな酸化アルミニウム膜が下部電極１４及び上部電極１８に接して設けられるため、下部電極１４の上面に凹凸がある場合などでも、電界集中を緩和でき絶縁破壊を抑制することができる。
図６で説明したように、第１の膜２２及び第３の膜２６のアルミニウム組成比は０．７以上であることが好ましく、０．７５以上であることがより好ましく、０．８以上であることがさらに好ましい。これにより、電極と誘電体部１６との密着性を良好にでき、膜剥がれを抑制することができる。また、アルミニウム組成比が０．７以上のアルミニウムリッチな酸化アルミニウム膜が下部電極１４及び上部電極１８に接して設けられるため、電界集中をより緩和でき絶縁破壊をより抑制することができる。
第２の膜２４はキャパシタとして用いる誘電体膜であることから、第２の膜２４のアルミニウム組成比は、図７で説明したように耐圧の観点から、０．６６以下であることが好ましく、０．６５以下であることがより好ましい。
実施例２では、酸化アルミニウムからなる誘電体部１６をスパッタ法によって形成する場合を例に説明したが、プラズマＣＶＤ法やＡＬＤ法（原子層堆積法）などのその他の方法を用いて形成する場合でもよい。
誘電体部１６が、窒化シリコン及び酸化アルミニウムのいずれからなる場合であっても、第１の膜２２及び第３の膜２６の膜厚は、５ｎｍ以上５０ｎｍ以下であることが好ましい。第１の膜２２及び第３の膜２６の膜厚が５ｎｍより薄くなると、電極との密着性が弱くなるためである。反対に、５０ｎｍより厚くなると、膜自体の応力が強くなり、図３及び図６での膜厚６０ｎｍの結果のように、シリコン組成比又はアルミニウム組成比を大きくしても膜剥がれが起き易くなるためである。
図８（ａ）は、実施例３に係るＭＩＭキャパシタのＭＩＭの断面図の例、図８（ｂ）は、誘電体部１６の膜厚方向におけるシリコン組成比を示す図の例である。図８（ｃ）は、実施例３の変形例１に係るＭＩＭキャパシタのＭＩＭの断面図の例、図８（ｄ）は、誘電体部１６の膜厚方向におけるシリコン組成比を示す図の例である。図８（ａ）及び図８（ｂ）を参照して、実施例１と異なる点は、第１の膜２２のシリコン組成比が、下部電極１４に向かうに従い連続的に増加し、第３の膜２６のシリコン組成比が、上部電極１８に向かうに従い連続的に増加する点である。図８（ｃ）及び図８（ｄ）を参照して、実施例１と異なる点は、第１の膜２２のシリコン組成比が、下部電極１４に向かうに従い階段状に段階的に増加し、第３の膜２６のシリコン組成比が、上部電極１８に向かうに従い階段状に段階的に増加する点である。その他の構成については、実施例１と同じであるため、ここでは説明を省略する。
実施例３及び実施例３の変形例１のように、第１の膜２２のシリコン組成比を下部電極１４に向かうに従い連続的又は段階的に増加させ、第３の膜２６のシリコン組成比を上部電極１８に向かうに従い連続的又は段階的に増加させる場合でもよい。この場合でも、第１の膜２２及び第３の膜２６を、第２の膜２４のシリコン組成比よりも大きいシリコン組成比を有する構成とすることで、電極と誘電体部１６との密着性を良好にすることができる。また、下部電極１４に凹凸がある場合などでも、電界集中を緩和でき絶縁破壊を抑制することができる。
実施例３及び実施例３の変形例１のように、第１の膜２２及び第３の膜２６のシリコン組成比を変化させる場合、図３のピーリング試験の結果を考慮すると、第１の膜２２の下部電極１４に接する部分及び第３の膜２６の上部電極１８に接する部分のシリコン組成比は、０．８以上であることが好ましく、０．８５以上であることがより好ましく、０．９以上であることがさらに好ましい。
また、誘電体部１６が酸化アルミニウムからなる場合でも、第１の膜２２のアルミニウム組成比を下部電極１４に向かって連続的又は段階的に増加させ、第３の膜２６のアルミニウム組成比を上部電極１８に向かって連続的又は段階的に増加させることができる。この場合、図６のピーリング試験結果を考慮すると、第１の膜２２の下部電極１４に接する部分及び第３の膜２６の上部電極１８に接する部分のアルミニウム組成比は、０．７以上であることが好ましく、０．７５以上であることがより好ましく、０．８以上であることがさらに好ましい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０ 窒化物半導体層
１１ 基板
１２ 絶縁膜
１４ 下部電極
１６ 誘電体部
１８ 上部電極
２０ 保護膜
２２ 第１の膜
２４ 第２の膜
２６ 第３の膜
５０ 金属膜
５１ 基板
５２ 第１の膜
５４ 第２の膜
５６ 第３の膜
５８ 誘電体部
１１ 基板
１２ 絶縁膜
１４ 下部電極
１６ 誘電体部
１８ 上部電極
２０ 保護膜
２２ 第１の膜
２４ 第２の膜
２６ 第３の膜
５０ 金属膜
５１ 基板
５２ 第１の膜
５４ 第２の膜
５６ 第３の膜
５８ 誘電体部
Claims (9)
- 上部電極と、
下部電極と、
前記上部電極と前記下部電極との間に配置され、窒化シリコン又は酸化アルミニウムからなる第１の膜、第２の膜及び第３の膜を前記下部電極側から順に有し、前記第１の膜及び前記第３の膜は、前記第２の膜よりもシリコン組成比又はアルミニウム組成比が大きい誘電体部と、
を備えることを特徴とする容量素子。 - 前記第１の膜及び前記第３の膜は窒化シリコンからなり、前記第１の膜の前記下部電極に接する部分及び前記第３の膜の前記上部電極に接する部分のシリコン組成比は０．８以上であることを特徴とする請求項１記載の容量素子。
- 前記第１の膜及び前記第３の膜は酸化アルミニウムからなり、前記第１の膜の前記下部電極に接する部分及び前記第３の膜の前記上部電極に接する部分のアルミニウム組成比は０．７以上であることを特徴とする請求項１記載の容量素子。
- 前記第２の膜は窒化シリコンからなり、前記第２の膜のシリコン組成比は０．７５以下であることを特徴とする請求項１または２記載の容量素子。
- 前記第２の膜は酸化アルミニウムからなり、前記第２の膜のアルミニウム組成比は０．６６以下であることを特徴とする請求項１または３記載の容量素子。
- 前記第１の膜及び前記第３の膜の膜厚は５ｎｍ以上５０ｎｍ以下であることを特徴とする請求項１から５のいずれか一項記載の容量素子。
- 前記第１の膜及び前記第３の膜のシリコン組成比又はアルミニウム組成比は、膜厚方向で一定であることを特徴とする請求項１から６のいずれか一項記載の容量素子。
- 前記第１の膜のシリコン組成比又はアルミニウム組成比は前記下部電極に向かうに従い段階的又は連続的に増加し、前記第３の膜のシリコン組成比又はアルミニウム組成比は前記上部電極に向かうに従い段階的又は連続的に増加することを特徴とする請求項１から６のいずれか一項記載の容量素子。
- 前記上部電極及び前記下部電極の少なくとも一方の前記誘電体部と接触する材料は、Ｔｉ又はＴｉＷであることを特徴とする請求項１から８のいずれか一項記載の容量素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011262691A JP2013115371A (ja) | 2011-11-30 | 2011-11-30 | 容量素子 |
| US13/690,241 US8952491B2 (en) | 2011-11-30 | 2012-11-30 | Capacitive element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011262691A JP2013115371A (ja) | 2011-11-30 | 2011-11-30 | 容量素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013115371A true JP2013115371A (ja) | 2013-06-10 |
Family
ID=48466065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011262691A Pending JP2013115371A (ja) | 2011-11-30 | 2011-11-30 | 容量素子 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8952491B2 (ja) |
| JP (1) | JP2013115371A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017092275A (ja) * | 2015-11-11 | 2017-05-25 | 三菱電機株式会社 | 半導体装置 |
| JP2022504537A (ja) * | 2018-10-09 | 2022-01-13 | フラウンホーファー－ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン | 集積キャパシタおよび集積キャパシタの製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6025242B2 (ja) | 2012-03-30 | 2016-11-16 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
| JP6717520B2 (ja) | 2016-07-05 | 2020-07-01 | 住友電工デバイス・イノベーション株式会社 | コンデンサの製造方法 |
| TWI746455B (zh) * | 2016-08-08 | 2021-11-21 | 聯華電子股份有限公司 | 電容元件及其製作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000031407A (ja) * | 1999-07-01 | 2000-01-28 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2002329790A (ja) * | 2001-04-19 | 2002-11-15 | Hynix Semiconductor Inc | 半導体素子のキャパシタ製造方法 |
| US20050230784A1 (en) * | 2001-12-26 | 2005-10-20 | Lucent Technologies Inc. | Adhering layers to metals with dielectric adhesive layers |
| JP2007035830A (ja) * | 2005-07-26 | 2007-02-08 | Seiko Epson Corp | 素子基板製造方法、素子基板、電気光学装置、及び電子機器 |
| JP2011171771A (ja) * | 2011-06-06 | 2011-09-01 | Toshiba Corp | 不揮発性半導体メモリ |
| JP2011199062A (ja) * | 2010-03-19 | 2011-10-06 | Fujitsu Ltd | キャパシタ及び半導体装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040019512A (ko) * | 2002-08-28 | 2004-03-06 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 형성방법 |
| KR100607178B1 (ko) * | 2004-01-14 | 2006-08-01 | 삼성전자주식회사 | 불균일하게 분포된 결정 영역을 갖는 유전막을 포함하는캐패시터 및 그 제조 방법 |
| US7064043B1 (en) * | 2004-12-09 | 2006-06-20 | Texas Instruments Incorporated | Wafer bonded MOS decoupling capacitor |
| EP1691383A1 (en) * | 2005-02-14 | 2006-08-16 | TDK Corporation | Capacitor, method of making the same, filter using the same, and dielectric thin film used for the same |
| US8110469B2 (en) * | 2005-08-30 | 2012-02-07 | Micron Technology, Inc. | Graded dielectric layers |
| KR100722989B1 (ko) * | 2005-11-10 | 2007-05-30 | 주식회사 하이닉스반도체 | 캐패시터 및 그 제조 방법 |
| JP5052007B2 (ja) | 2005-12-28 | 2012-10-17 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
-
2011
- 2011-11-30 JP JP2011262691A patent/JP2013115371A/ja active Pending
-
2012
- 2012-11-30 US US13/690,241 patent/US8952491B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000031407A (ja) * | 1999-07-01 | 2000-01-28 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2002329790A (ja) * | 2001-04-19 | 2002-11-15 | Hynix Semiconductor Inc | 半導体素子のキャパシタ製造方法 |
| US20050230784A1 (en) * | 2001-12-26 | 2005-10-20 | Lucent Technologies Inc. | Adhering layers to metals with dielectric adhesive layers |
| JP2007035830A (ja) * | 2005-07-26 | 2007-02-08 | Seiko Epson Corp | 素子基板製造方法、素子基板、電気光学装置、及び電子機器 |
| JP2011199062A (ja) * | 2010-03-19 | 2011-10-06 | Fujitsu Ltd | キャパシタ及び半導体装置 |
| JP2011171771A (ja) * | 2011-06-06 | 2011-09-01 | Toshiba Corp | 不揮発性半導体メモリ |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017092275A (ja) * | 2015-11-11 | 2017-05-25 | 三菱電機株式会社 | 半導体装置 |
| JP2022504537A (ja) * | 2018-10-09 | 2022-01-13 | フラウンホーファー－ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン | 集積キャパシタおよび集積キャパシタの製造方法 |
| JP7208373B2 (ja) | 2018-10-09 | 2023-01-18 | フラウンホーファー－ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン | 集積キャパシタおよび集積キャパシタの製造方法 |
| US11742435B2 (en) | 2018-10-09 | 2023-08-29 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Integrated capacitor and method of producing an integrated capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130134555A1 (en) | 2013-05-30 |
| US8952491B2 (en) | 2015-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11038025B2 (en) | HEMT-compatible lateral rectifier structure | |
| US9905658B2 (en) | Transistors with field plates resistant to field plate material migration and methods of their fabrication | |
| US9331155B2 (en) | Semiconductor device and manufacturing method | |
| US20200357905A1 (en) | Iii-nitride transistor device with a thin barrier | |
| US9711661B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2013115371A (ja) | 容量素子 | |
| US8896025B2 (en) | Method for fabricating semiconductor device | |
| US9627504B2 (en) | Semiconductor device | |
| US20160380119A1 (en) | Semiconductor device and method of manufacturing the same | |
| US10790374B2 (en) | Method for forming ohmic contacts | |
| KR102434565B1 (ko) | 박층 캐패시터 및 박층 캐패시터의 제조 방법 | |
| JP2009117712A (ja) | 窒化物系化合物半導体装置 | |
| JP2018530917A (ja) | オプトエレクトロニクス半導体チップ、およびオプトエレクトロニクス半導体チップを製造するための方法 | |
| JP6149786B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US20160079371A1 (en) | Semiconductor device | |
| JP5445899B2 (ja) | ショットキーバリアダイオード | |
| CN106463526B (zh) | 具有钝化的三价氮化物层的半导体结构及其制造方法 | |
| US9305789B2 (en) | Semiconductor device comprising an active layer and a Schottky contact | |
| JP2009076874A (ja) | ショットキーバリアダイオードおよびその製造方法 | |
| CN108767017A (zh) | 一种半导体器件及制备方法 | |
| JPWO2019009006A1 (ja) | 半導体装置 | |
| US20220406949A1 (en) | Diode and manufacturing method therefor | |
| US20220310803A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP6724844B2 (ja) | 半導体装置 | |
| JP2015204335A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20141023 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150602 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151013 |