JP3570472B2 - 高温電極バリアを備えるキャパシタおよびその製造方法並びにFeRAMおよびDRAM - Google Patents
高温電極バリアを備えるキャパシタおよびその製造方法並びにFeRAMおよびDRAM Download PDFInfo
- Publication number
- JP3570472B2 JP3570472B2 JP18413297A JP18413297A JP3570472B2 JP 3570472 B2 JP3570472 B2 JP 3570472B2 JP 18413297 A JP18413297 A JP 18413297A JP 18413297 A JP18413297 A JP 18413297A JP 3570472 B2 JP3570472 B2 JP 3570472B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- capacitor
- lower electrode
- electrode
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims description 59
- 230000004888 barrier function Effects 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims description 49
- 229910018967 Pt—Rh Inorganic materials 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 16
- 239000000203 mixture Substances 0.000 claims description 14
- 238000000137 annealing Methods 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- 238000001552 radio frequency sputter deposition Methods 0.000 claims description 4
- 229910052703 rhodium Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 239000006104 solid solution Substances 0.000 claims description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 48
- 239000010408 film Substances 0.000 description 33
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 30
- 229910052751 metal Inorganic materials 0.000 description 26
- 239000002184 metal Substances 0.000 description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 230000015572 biosynthetic process Effects 0.000 description 15
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 13
- 229910044991 metal oxide Inorganic materials 0.000 description 11
- 150000004706 metal oxides Chemical class 0.000 description 11
- 229910052681 coesite Inorganic materials 0.000 description 10
- 229910052906 cristobalite Inorganic materials 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 10
- 238000012545 processing Methods 0.000 description 10
- 239000000377 silicon dioxide Substances 0.000 description 10
- 229910052682 stishovite Inorganic materials 0.000 description 10
- 229910052905 tridymite Inorganic materials 0.000 description 10
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 8
- 238000002441 X-ray diffraction Methods 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 238000005001 rutherford backscattering spectroscopy Methods 0.000 description 6
- 229910021332 silicide Inorganic materials 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 5
- 239000002245 particle Substances 0.000 description 4
- 230000010287 polarization Effects 0.000 description 4
- 238000001228 spectrum Methods 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910008479 TiSi2 Inorganic materials 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009661 fatigue test Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- HTXDPTMKBJXEOW-UHFFFAOYSA-N iridium(IV) oxide Inorganic materials O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910019020 PtO2 Inorganic materials 0.000 description 1
- 229910000629 Rh alloy Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910004217 TaSi2 Inorganic materials 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- YKIOKAURTKXMSB-UHFFFAOYSA-N adams's catalyst Chemical compound O=[Pt]=O YKIOKAURTKXMSB-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 244000309464 bull Species 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000011206 morphological examination Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- 229910021521 yttrium barium copper oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、キャパシタおよびメモリデバイスの分野に関し、特に、このようなデバイスに適用可能な多層電極構造体に関する。
【0002】
【従来の技術】
強誘電体キャパシタは不揮発性メモリの潜在的供給源としてかなり注目されてきた。期待される利点としては、例えば、フラッシュEEPROMと比べて高い読み出し/書き込み速度およびサイクル容量、ならびに低い電圧条件がある。研究者は、以前から、5μmの強誘電体メモリセル技術、およびさらに小さなメモリセルを開発してきた。Onishiらの「AHalf-Micron Ferroelectric Memory Cell Technology with Stacked CapacitorStructure」、IEDM Digest of TechnicalPapers、 p. 843 (1996); K. Shojiら、「A 7.03μm2Vcc/2-plateNonvolatile DRAM Cell With a Pt/PZT/Pt/TiN CapacitorPatterned byOne-Mask Dry Etching」 VLSI Tech. Symp. Digest of Technical Papers, p.28 (1996)を参照。(本明細書中で言及されたすべての文献の内容は参考のために援用される。)従来、これらのメモリセルには、キャパシタ下部電極としてPt/TiN/Tiポリシリコンプラグ構造が用いられてきた。この構造の顕著な欠点は、TiN表面が酸化されることおよび、その後にPtがTiNから剥離することであった。これは、酸素がPt層を通ってTiN表面へ通過した結果、高温下での強誘電体膜形成の間に起こる。約600℃〜700℃より高い温度(この温度は、本明細書で用いられる「高温」である)は、チタン酸ジルコン酸鉛(PZT)またはSrBi2Ta2O9(SBT)のような信頼性の高い強誘電体膜を得るのに必要であるので、安定性の高い電極構造の開発が高度な強誘電体メモリを達成する重要な鍵となる。
【0003】
【発明が解決しようとする課題】
白金(Pt)は、その優れた電気導電性、熱的および化学的安定性ならびに強誘電体層との良好な接着性のために薄膜電極として選択される材料であった。しかし、Ptは、かなり低い温度(約400℃未満)でSiと反応して、ケイ化物層を形成する。従って、ケイ化物形成およびその後の強誘電体層へのSi拡散を防止するために、Pt電極とSi基板との間にSiO2バリア層を備えることが必要である。SiO2層に加え、Pt層とSiO2層との間の接着性を向上させるためにさらなるTi層が用いられてきた。しかしTi中間層を設けたとしても、Pt膜の表面上に通常、ヒロック様物の形成が観察される。これは、高温処理時のPtとSiとの間の熱膨張が不釣り合いなことに起因して生ずる。これらのヒロックは、かなり大きい(約50nm〜100nmの間)ものであり得、そして強誘電体膜の特性に極めて有害であり得る。さらに、Pt電極を備えるPZTキャパシタが、スイッチサイクル(すなわち、分極疲労)の増加に伴ってスイッチ電荷の大幅な連続的減少を示すことは周知である。この疲労は、特にPZT/Pt界面において空間電荷の蓄積により滞留しているドメインに起因する。Pt電極の代わりに導電酸化物電極(すなわち、RuO2、La1−XSrXO3(LSCO)、YBa2、Cu3O7−X(YBCO)など)を用いると、この問題をある程度まで少なくできる。この改善は、PZT/酸化物界面における帯電欠陥の蓄積が減少し、かつPZTとの仕事関数がよりよく合致することによる。しかし、酸化物電極/PZTキャパシタは、Pt/PZTキャパシタと比べて、非常に高いリーク電流を示す。
【0004】
多層導電酸化物/金属電極が、PZT薄膜の疲労特性とリーク電流特性とを同時に改善するために研究されてきた。 LSCO/Pt、RuO2/PtおよびIrO2/Irが、疲労特性およびリーク電流特性を減少させるのにいくらか有望であることがこれまでの研究によって示されている。しかし、Ptにおけるリーク電流値は依然として高く、改善されなければならない。分極は、場合によって悪くなることがあった。
【0005】
メモリ応用の電極システムは、所望の電気特性および強誘電体特性を有さなければならない。さらに、電極は、メモリセル構造の設計体内に集積され得なければならない。特に、大規模集積では、キャパシタの電極が1トランジスタ−1キャパシタ単一メモリセルにおけるトランジスタのソース/ドレインと直接電気的に接触することが必要である。このような電極条件は、以下のようであるべきである:
・高温における酸化性雰囲気に曝された後も電気導電性のままであること;
・強誘電体膜の酸素/可動成分の下の基板への拡散を防止し、これにより、トランジスタの電気特性を保持すること;
・処理の間Siが電極表面へ拡散するのを防止すること;および
・高温における処理の間、強誘電体と基板とが相互作用(反応)しないこと。
【0006】
Pt電極および導電酸化物/金属電極は、上記の条件のうちの少なくとも1つも満たさないので、このような構成では効果的に使用され得ない。NVRAMセル構造に対してはPt/TiN/Ti/ポリシリコンプラグ、そしてDRAM応用に対してはRuO2/TiNと共に、PZTおよびSBT、ならびに高誘電体材料(例えば、BST)を用いる強誘電体システムが研究されてきた。しかし、高温(例えば、約500℃以上)処理の間、TiN層は容易に酸化されるので、Pt/TiN層の応力状態の変化に起因して、電極抵抗およびPt層剥離が増加する。
【0007】
上記の(および他の)基準を満足させる電極システムは、当該技術分野において公知でないと考える。
【0008】
本発明はこれら上記従来の問題点を解決するものであり、このような電極システムを備えるデバイスを提供することを目的とし、これにより当該技術分野における有意の進歩を示す。
【0014】
本発明はまた、前記基板上に形成された下部電極、上部電極および該下部電極と該上部電極との間に挟持された誘電体を備えるキャパシタであって、
該下部電極が、Pt−Rh−OXからなる第1層、Pt−Rhからなる第2層、およびPt−Rh−OXからなる第3層を備え、該第3層が該誘電体に隣接するキャパシタを提供し、これによって上記目的が達成される。
【0015】
本発明の好適な実施態様では、前記誘電体が強誘電体である。
【0016】
本発明のさらに好適な実施態様では、前記上部電極が、Pt−Rh−OXからなる第1層、Pt−Rhからなる第2層、およびPt−Rh−OXからなる第3層を備え、該第1層が該誘電体に隣接する。
【0017】
本発明のさらに好適な実施態様では、前記下部電極の第1層が約15nmの厚さを有し、前記下部電極の第2層が約50nmの厚さを有し、そして前記下部電極の第3層が約30nmの厚さを有する。
【0018】
本発明のさらに好ましい実施態様では、前記下部電極の第2層がPt-13%Rhからなる。
【0019】
本発明のさらに好適な実施態様では、前記下部電極の第1層がPt:Rh:O=66:14:20の原子組成比を有し、前記第2層がPt:Rh=約87:13の原子組成比を有し、前記第3層がPt:Rh:O=約50:20:30の原子組成比を有する。
本発明のさらに好適な実施態様では、前記基板が、シリコン、ゲルマニウム、GaAsまたは他の半導体のうち少なくとも1つを含む。
【0020】
本発明のさらに好適な実施態様では、前記基板が、n+Si(100)、n+ポリシリコン/SiO2/SiおよびSiO2/Siからなる群から選択される。
【0021】
本発明はさらに、(a)基板上にPt−Rh−OXからなる第1層を形成する工程と、(b)該第1層上にPt−Rhからなる第2層を形成する工程と、(c)該第2層上にPt−Rh−OXからなる第3層を形成し、これにより、該第1層、第2層および第3層が下部電極を構成する工程と、(d)該第3層上に誘電体を形成する工程と、(e)該下部電極上に上部電極を形成する工程とを包含する、高温電極バリアを備えるキャパシタを製造する方法を提供し、これによって上記目的が達成される。
【0022】
本発明の好適な実施態様では、前記工程(a)、(b)および(c)が、RFスパッタリングによって行われる。
【0023】
本発明のさらに好適な実施態様では、前記第1層が、Ar+O2雰囲気中でスパッタリングされ、前記第2層が、Ar雰囲気中でスパッタリングされ、そして前記第3層が、Ar+O2雰囲気中でスパッタリングされる。
【0024】
本発明のさらに好適な実施態様では、前記Ar雰囲気が、約5mTorrのガス圧を有し、そして前記Ar+O2雰囲気が、約7mTorrのガス圧を有する。
【0025】
本発明のさらに好適な実施態様では、前記 Ar + O 2 雰囲気におけるAr:O2比が約20:4sccmで一定に保たれる。
【0026】
本発明のさらに好適な実施態様では、前記第1層が、約3分間で形成され、前記第2層が、約17分間で形成され、そして前記第3層が、約6分間で形成される。
【0027】
本発明のさらに好適な実施態様では、前記RFパワー密度が1平方インチ当たり約16ワットである。
【0028】
本発明のさらに好適な実施態様では、前記基板温度が、前記形成工程の間約450℃である。
【0029】
本発明のさらに好適な実施態様では、前記キャパシタをアニールする工程をさらに包含する。
【0030】
本発明のさらに好適な実施態様では、前記アニール工程が、約650℃にて約30分間行われる。
【0031】
本発明のさらに好適な実施態様では、前記アニール工程が少なくとも500℃を上回る温度にて行われる。
【0032】
本発明のさらに好適な実施態様では、前記第1層が、n+Si(100)、n+ポリシリコン/SiO2/SiおよびSiO2/Siからなる群から選択される基板上に形成される。
【0035】
本発明はまた、基板上に形成された下部電極、上部電極、および該下部電極と該上部電極との間に挟持された誘電体を備えるキャパシタを備え、該下部電極が、Pt-Rh-OXからなる第1層、Pt-Rhからなる第2層、およびPt-Rh-OXからなる第3層を備え、該第3層が該誘電体に隣接するFeRAMであって、該誘電体が、SrBi2(Ta1-XNbX)2O9、および固溶体、PZT、ならびに強誘電体からなる群から選択される、FeRAMを提供し、これによって上記目的が達成される。
【0036】
本発明はさらに、基板上に形成された下部電極、上部電極、および該下部電極と該上部電極との間に挟持された誘電体を備えるキャパシタを備え、該下部電極が、Pt-Rh-O X からなる第1層、 Pt-Rh からなる第2層、および Pt-Rh-O X からなる第3層を備え、該第3層が該誘電体に隣接するDRAMであって、該誘電体が、Sr1-XBaXTiO3、BaBi2Ta2O9、および高誘電体からなる群から選択される、DRAMを提供し、これによって上記目的が達成される。
【0037】
以下作用について説明する。
【0038】
本発明は、強誘電体メモリおよびDRAM、ならびに他の応用に最適なキャパシタである。このキャパシタは、シリコンのような基板上に形成され、ある応用としては、トランジスタのソース/ドレインと電気的に接触して配置され得、大規模デバイス集積のためのメモリセルを形成する。
【0039】
ある実施形態において、下部電極構造は3層からなり、一緒になって基板と強誘電体(または他のキャパシタ誘電体)との間の電極および拡散バリアを形成する。下部層(基板に最も近い)は、Pt−Rh−OXから形成された金属酸化物である。中間層は、金属Pt−Rhから形成される。上部層(強誘電体に最も近い)はPt−Rh−OXから形成される。
【0040】
強誘電体層はこの下部電極構造上に形成される。
【0041】
上部電極が、強誘電体上に形成されてキャパシタを完成する。上部電極は、好ましくは下部電極と全く同様に形成される。すなわち、Pt−Rh−OX層が強誘電体上に直接形成される。Pt−Rh層がそのPt−Rh−OX層上に形成される。Pt−Rh−OX層がそのPt−Rh層上に形成されて、キャパシタ構造を完成する。
【0042】
以下に示すような他の実施態様が本発明の範囲内に包含される。
【0043】
本発明のキャパシタは、以下に示すように、RFスパッタリングによって形成するのが好ましい。しかし、本発明のキャパシタは、あらゆる他の形成技術(例えば、いずれの化学蒸着法もしくはゾル−ゲル法または物理蒸着プロセスを包含する)によっても形成され得る。
【0044】
本発明のキャパシタは、優れた強誘電特性および疲労特性を有する。さらに、本発明による電極は、高処理温度(例えば、700℃)においても、強誘電体と基板との間の優れたバリアとして作用する。
【0045】
【発明の実施の形態】
本発明は、主に強誘電体メモリのキャパシタとして有用なデバイス構造に関し、特に、キャパシタ電極が、ポリシリコンプラグを介してトランジスタのソース/ドレインと電気的に直接接触するタイプのデバイス構造に関する。従来技術のデバイスは、4つまたは5つの異なる層を形成することが必要な分離した電極および拡散バリア層を用いていた。
【0046】
例えば、図9の従来技術のデバイスは、分離した電極および拡散層を有する。ケイ化物(TiSi2またはTaSi2)層10が、ポリシリコンプラグ8上に形成される。TiO2(またはTa)層20がケイ化物層10上に形成される。TiN層30が層20上に形成される。Pt層40が層30上に形成される。RuO2(またはLSCOまたはIrO2)層50が層40上に形成される。層20〜50が下部電極構造を形成し、その上にPZT60のような強誘電体材料が形成される。本明細書で用いられるPZTは、ドープされていない変形体、およびいかなるドープされた変形体(Pb、ZiおよびTiのドーピングを含む)を含む。デバイスは、基板内に位置され得、1つのデバイスに集積され得る。Pt層40およびRuO2層50は、PZT強誘電体キャパシタの低下特性を改善する、金属および導電酸化物である。TiSi2層10、Ti層20およびTiN層30が拡散バリアを形成する。デバイス全体が比較的複雑であり、4つまたは5つの異なる層の形成を必要とする。しかし、このような設計は、拡散性、酸化抵抗性および接着性という制約のために必要である。これほど複雑であっても、デバイスは、約500℃より高い処理温度に対して接着性の問題およびTiN層30の酸化という問題がある。
【0047】
本発明の下部電極デバイスを図1に示す。電極は、3層構造Pt−Rh−OX/Pt−Rh/Pt−Rh−OXを基礎としている。Pt−Rh−OX90からなる下部金属酸化物層が基板80上に形成される。Pt−Rh100からなる中間金属層が層90上に形成される。Pt−Rh−OXからなる上部金属酸化物層110が中間層100上に形成される。PZTのような強誘電体層120が金属層110上に形成される。層90、100および110は一緒になって、キャパシタデバイスの下部電極を形成する。
【0048】
インサイチュスパッタリングプロセスで上記デバイスを形成した。下部酸化物層90は、アルゴン(Ar)および酸素(O2)雰囲気中でスパッタリングされる。金属層100は、純Ar中でスパッタリングされる。上部層110はArおよびO2雰囲気中でスパッタリングされる。スパッタリングには、Cooke Vacuum Products製のRFスパッタシステムを用いた。
【0049】
直径2インチおよび厚さ0.125インチの寸法のPt−10%Rh合金ターゲットを用いた。電極を基板温度450℃、RFパワー50W(約16W/in2パワー密度)で形成した。純Arスパッタリングに対しては5mTorr、ArおよびO2中でのスパッタリングに対しては7mTorrのガス圧を用いた。Ar:O2比を20:4sccmで一定に維持したままArおよびO2スパッタリングを行った。形成時間は、下部層90に対して3分間、中間層100に対して17分間、上部層110に対して6分間であった。下部電極構造を単結晶n+Si(100)の基板80上に形成した。さらに、別の実施態様は、n+ポリシリコン/SiO2/Si、およびSiO2/Siの基板80を用いて構成される。
【0050】
あらゆる表面汚染を取り除くために基板80を洗浄および脱脂した。単結晶SiおよびポリSi基板上の天然酸化物を除去し、HF酸処理を用いることにより表面をH−保護した。次いで、基板を下部電極形成のためのスパッタチャンバに直ちに移して天然酸化物形成を最小限にした。下部電極形成に続いて、組成物PbZr0.53Ti0.47O3のMOD誘導PZT膜を金属有機前駆体から形成した。調製の詳細については、G. YiおよびM. Sayer、Ceram Bull.、70、1173 (1991)を参照。PZT膜の厚さは、分光楕円偏光法によって測定すると、約3000Åであった。次いで、酸素気流下、石英管状炉中で650℃にて30分間アニールし、PZT膜中のペロブスカイト相の結晶化を達成した。次に、図2に示されるように、上部電極を形成した(上部電極は、Pt−Rh/Pt−Rh−OX/Pt−Rh層であった)。より詳しくは、Pt−Rh−OX層130は、強誘電体層120上に形成される。金属Pt−Rh層140は層130上に形成される。最後に、上部Pt−Rh−OX層150が、層140上に形成される。上部電極は層130〜150を含む。上部電極を下部電極と同一の蒸着条件下で形成したが、他の条件も用い得る。その後、この構造体を600℃にて30分間アニールした。上部電極の厚さは、およそ3.0×10−4cmであった。
【0051】
ラザフォード後方散乱分光法(RBS)を用いて電極膜の組成および厚さを測定した。X線回折(XRD)を用いてPZT膜の相形成および相配向を調べた。原子間力顕微鏡(AFM)を用いて膜の形態を調べた。キャパシタ構造の強誘電特性(ヒステリシスおよび疲労)をRadian Technologies of Albuquerque、NM製のRT66A強誘電テスターを用いることにより測定した。直流電流(dc)リーク電流をKiethley 617 プログラマブル電気計を用いて測定した。この電気計をプログラムして、印加電圧の関数として安定状態のリーク電流を測定した。
【0052】
SiO2/Si基板上に形成されたばかりの電極膜に関するRBS研究結果は、反応性スパッタリングによる表面(すなわち、上部電極の上部層)および電極/基板界面(すなわち、下部電極の下部層)としての酸化物層形成を確認した。電極における各層の組成を、シミュレーションプログラムを用いた理論上のスペクトルを実験のスペクトルにほぼ一致するまで適合させることによって測定した。RBSシミュレーションの結果は、形成された膜に3つの異なる層が存在することを確認している。SiO2層に隣接する下部層は、原子組成比がPt:Rh:O = 66:14:20である酸化物層である。中間層は原子組成比がPt:Rh = 87:13である金属層である。上部酸化物層は、原子組成比がPt:Rh:O = 50:20:30である酸化物層である。上記の形成時間に対応するこれらの層の厚さを測定すると、下部層が15nmであり、中間層が50nmであり、そして上部層が30nmであった。
【0053】
純Ar雰囲気中で形成された中間金属層は、ターゲットと比較してRhが13%高まり、Ptと比較するとRhが10%高まった。これは、おそらくRhの優先的なスパッタリングに起因する。組成に関する分析結果に基づくと、膜が完全に混合した酸化物であるのか、または金属と酸化物成分との混合物であるのか決定されていない。RhおよびPtの両方が導電酸化物(RhOXまたはPtO2)を形成する。しかし、Rhは酸素に対する親和性が高く、Ptに比べてより高い程度まで酸化されやすい。このため、本発明者らの場合に観察されるように金属層と比較して酸化物層においてRhの優先的な分離が起こり得る。4つのポイントプローブを用いて測定された多層の電極バリア膜の抵抗率を測定すると、18μOhm−cm〜24μOhm−cmの範囲であった。これは、多層電極が、金属膜に匹敵する抵抗率を有していたことを示す。
【0054】
図3は、O2気流下、700℃にて60分間アニールした後、n+Si基板上の多層電極膜およびPt膜のRBSスペクトルを示す。この結果は、Pt/Siの場合(PtおよびSiの両方の端部がかなりシフトした)に比べて、Pt−RhとSiとの間に大きな相互拡散がないことを明らかに示している。これは、Pt−Rh−OX層が、少なくとも700℃の処理温度まで、有効な拡散/反応バリアとして作用することを示す。形成したばかりの電極膜のXRD分析は、それらの形成条件下での結晶性Pt−Rh電極構造の形成を示す。Si基板に形成された多層電極膜に対するXRDデータは、650℃でのアニール後、Pt/Rhケイ化物と対応するPtと比較して新しいピークを全く示なかった。このことは、Pt−Rh−OX層のバリア効果を示すものである。AFMを用いた電極の形態検査は、電極が、約400Åの平均粒子サイズを有する微細なおよび非常に微細な粒子構造を有することを示した。さらに、650℃でのアニール後、これらの電極に対してヒロック形成が観測されず、AFMデータから測定された平均表面粗さ(Ra)は、わずか0.68nmであった。図4は、下部電極/Si(100)構造上に形成され、かつ650℃にて30分間、O2雰囲気中でアニールされたPZT膜のXRDパターンを示す。XRDパターンから観測されるように、膜は強誘電性ペロブスカイト相に優先的に結晶化したようである。パイロクロア相のピークが存在しないことは、残っているパイロクロア相がXRD技術の検出可能な限界内にあることを意味している。この膜は、好ましい配向を有していないようである。PZT膜は、AFMマイクログラフから観測されるように約800Åの平均粒子サイズを有している。
【0055】
下の電極の平滑かつ微細な粒子組織により、ほんの1.31nmという平均粗さRa値を有するPZT膜の極端な平滑さ(Ra = 0.62nm)に着目することが重要である。比較して、Pt電極上に形成された膜はかなり粗く、そしてまた大きな粒子サイズ(例えば、1000Å)を有する傾向がある。これは、下のPt電極の大きな粒子サイズおよびヒロック形成に起因する。J. O. Olowolfeら、J. App. Phy.、73、1764(1993)を参照。従って、本発明による多層電極は、Pt電極に比べてPZTのより薄い膜に使用されると有意な利点を有する。
【0056】
図5の(A)および図5の(B)は、650℃にて30分間O2中でアニールされたn+Si(100)基板上に直接形成された本発明の上部電極/PZT/下部電極構造の典型的なヒステリシス曲線および疲労物性を示す。これらの試験構造に対するヒステリシス曲線は、十分飽和し、そして約16μC/cm2の残留分極(Pr)値を示す。抗電界値(Ec)もまた低く、30kV/cm〜40kV/cmの範囲である。n+ポリSi/SIO2/SiおよびSiO2/Si構造上に形成されたキャパシタに対するPr値およびEc値は同様の範囲内であった。多層電極上に形成されたPZT膜のPr値は、おそらくPZTの粒子サイズがより小さいことに起因して、Pt電極上に形成された膜よりも低い。
【0057】
振幅±5Vおよび周波数500kHzで外部から生成された方形波を用いて疲労試験を行った。図5の(B)において、スイッチされた電荷およびスイッチされていない電荷が、キャパシタに印加されたlog(サイクル)関数としてプロットされている。疲労試験の結果は、1011サイクルまで、大きな疲労(5%未満の分極)がないことを示す。
【0058】
図6は、n+Si(100)基板上の試験構造に関する、印加電圧および極性(上部電極+または下部電極+のいずれか)に対するdcリーク電流の依存性を示す。リーク電流は、100kV/cmの印加電界まで極僅かに増加し、これに続いて、500kV/cmの印加場まで直線的に増加した(log J 対E1/2依存性)。この物性は、ポール−フレンケルまたはショットキーバリア制御機構のいずれかを示している。しかし、測定時の極性変化に関するリーク電流の異なる値が、ショットキーバリアが支配的なリーク電流メカニズムであることを意味している。100kV/cm(3V)の印加電界でのリーク電流は、2×10−8A/cm2という低い値を有し、Pt電極上のPZTに匹敵し得る。
【0059】
要約すると、Pt−Rh−OX/Pt−Rh/Pt−Rh−OX多層電極バリアを備える強誘電体試験キャパシタが、優れた強誘電体特性および疲労特性を有するいくつかの基板上に形成されていた。多層電極構造が、700℃の高い処理温度まで、強誘電体膜とSi基板との間の優れたバリアとして作用し、これらのキャパシタの特性低下を大きく改善する。多層電極構造のバリア特性は、集積強誘電体(例えば、PZT、SBT)キャパシタ、および高い誘電率の常誘電体キャパシタの大規模集積メモリセル構造における使用を可能とする。
さて、上記デバイスは、優れた結果をもって構成されたが、本発明はこれらの特定の組成より広い範囲を包含することを理解すべきである。一般的なキャパシタデバイスを図7に模式的に示す。キャパシタは、基板200上に形成される。基板200は、キャパシタ形成に適するあらゆる材料からなり得、特に好適な基板はシリコン、ゲルマニウム、GaAsおよび他の半導体である。金属酸化物層210が基板200上に形成される。金属酸化物層210はあらゆる金属酸化物であり得るが、一実施態様において最も好適には、遷移金属の酸化物である。より具体的には、以下の金属が好適である:任意の遷移金属、Pd、Pt、Ir、RhおよびRuである。銀(Ag)もまた好適な金属である。この明細書中にわたって用いられる、用語「金属」は、任意の合金または多層金属を含む他の組成物を含み、単に単一の元素化合物を示すものではない。用語「合金」は、さらに明確にするために時折用いられ得るが、意味を変えるものではない。金属層220が、金属酸化物層210上に形成される。層220の金属は、層210の酸化物形態における金属と同じ種類であり、従って、上で述べたように、同じ金属が好ましい。誘電体層230が金属層220上に形成される。誘電体層230は、強誘電体(例えば、PZTおよびSBT)または他の高誘電体材料(例えば、BST)であるのが好ましい。層210および220が一緒になって下部電極を形成する。
【0060】
上部電極240が誘電体230の上に形成される。上部電極240は、下部電極と同じ金属酸化物および金属層構造からなることが好ましい。従って、金属層242が誘電体230の上に形成される。その上に金属酸化物層244が形成される(図8を参照)。しかし、異なる上部電極も用いられ得る。
【0061】
中間金属酸化物層(図示せず)は、疲労を防止するために用いられ得、これは、誘電体230がPZTである場合に特に有用である。従って、金属酸化物層が、金属層220と誘電体230との間に形成される。この場合、別の金属酸化物層が、誘電体230の上に直接形成されることが好ましく、これが上部電極のさらなる要素を形成する。
【0062】
上記のキャパシタ構造は、FeRAM(不揮発性メモリ)およびDRAMに特に有用である。FeRAMに対しては、以下の化合物が好適な誘電体である:
PbZr1-XTiXO3(ドープされた変形体およびドープされていない変形体を含む);SrBi2Ta1-XNbXO9、および固溶体;他の強誘電体。
【0063】
DRAMに対しては、以下の化合物が好適な誘電体である:Sr1-XBaXTiO3;BaBi2Ta2O9;他の高誘電率材料。
【0064】
【発明の効果】
本発明によれば、高温における酸化性雰囲気に曝された後も電気導電性のままであり、強誘電体膜の酸素/可動成分の下の基板への拡散を防止し、これにより、トランジスタの電気特性を保持でき、処理の間、Siが電極表面へ拡散するのを防止でき、高温における処理の間、強誘電体と基板とが相互作用(反応)しない強誘電体キャパシタが提供され得る。
【図面の簡単な説明】
【図1】本発明の実施態様による基板上の下部電極および強誘電体キャパシタの模式図である。
【図2】本発明の実施態様による基板上の上部電極、下部電極および強誘電体キャパシタの模式図である。
【図3】基板上の本発明による電極膜、およびPt膜に対するRBSスペクトルのグラフである。
【図4】アニール後の本発明による高温電極バリアおよび基板上に形成された強誘電体(PZT)膜のXRDパターンである。
【図5】(A)は、本発明によるキャパシタのヒステリシス曲線であり、(B)は、本発明によるキャパシタの疲労プロットである。
【図6】本発明によるキャパシタの両分極性についてのdcリーク電流対印加電圧のプロットである。
【図7】本発明による一般的なキャパシタ構造の模式図である。
【図8】本発明の一局面による上部電極の模式図である
【図9】従来の設計による基板上の下部電極および強誘電体キャパシタの模式図である。
【符号の説明】
8 ポリシリコンプラグ
10 ケイ化物層
20 TiO2層
30 TiN層
40 Pt層
50 RuO2層
60、120 強誘電体材料
90、110、130、150 Pt−Rh−OX層
100、140 Pt−Rh
Claims (22)
- 基板上に形成された下部電極、上部電極および該下部電極と該上部電極との間に挟持された誘電体を備えるキャパシタであって、
該下部電極が、Pt-Rh-OXからなる第1層、Pt-Rhからなる第2層、およびPt-Rh-OXからなる第3層を備え、該第3層が該誘電体に隣接する、キャパシタ。 - 前記誘電体が強誘電体である、請求項1に記載のキャパシタ。
- 前記上部電極が、Pt-Rh-OXからなる第1層、Pt-Rhからなる第2層、およびPt-Rh-OXからなる第3層を備え、該第1層が該誘電体に隣接する、請求項2に記載のキャパシタ。
- 前記下部電極の第1層が約15nmの厚さを有し、前記下部電極の第2層が約50nmの厚さを有し、そして前記下部電極の第3層が約30nmの厚さを有する、請求項1に記載のキャパシタ。
- 前記下部電極の第2層がPt-13%Rhからなる、請求項1に記載のキャパシタ。
- 前記下部電極の第1層がPt:Rh:O=66:14:20の原子組成比を有し、前記第2層がPt:Rh=約87:13の原子組成比を有し、前記第3層がPt:Rh:O=約50:20:30の原子組成比を有する、請求項1に記載のキャパシタ。
- 前記基板が、シリコン、ゲルマニウム、GaAsまたは他の半導体のうち少なくとも1つを含む、請求項1に記載のキャパシタ。
- 前記基板が、n+Si(100)、n+ポリシリコン/SiO2/SiおよびSiO2/Siからなる群から選択される、請求項7に記載のキャパシタ。
- 高温電極バリアを備えるキャパシタを製造する方法であって、
(a) 基板上にPt-Rh-OXからなる第1層を形成する工程と、
(b) 該第1層上にPt-Rhからなる第2層を形成する工程と、
(c) 該第2層上にPt-Rh-OXからなる第3層を形成し、これにより、該第1層、第2層および第3層が下部電極を構成する工程と、
(d) 該第3層上に誘電体を形成する工程と、
(e) 該下部電極上に上部電極を形成する工程と、
を包含する製造方法。 - 前記工程(a)、(b)および(c)が、RFスパッタリングによって行われる、請求項9に記載の製造方法。
- 前記第1層が、Ar+O2雰囲気中でスパッタリングされ、前記第2層が、Ar雰囲気中でスパッタリングされ、そして前記第3層が、Ar+O2雰囲気中でスパッタリングされる、請求項10に記載の製造方法。
- 前記Ar雰囲気が、約5mTorrのガス圧を有し、そして前記Ar+O2雰囲気が、約7mTorrのガス圧を有する、請求項11に記載の製造方法。
- 前記 Ar + O 2 雰囲気におけるAr:O2比が約20:4sccmで一定に保たれる、請求項12に記載の製造方法。
- 前記第1層が、約3分間で形成され、前記第2層が、約17分間で形成され、そして前記第3層が、約6分間で形成される、請求項13に記載の製造方法。
- 前記RFパワー密度が1平方インチ当たり約16ワットである、請求項14に記載の製造方法。
- 前記基板温度が、前記形成工程の間約450℃である、請求項15に記載の製造方法。
- 前記キャパシタをアニールする工程をさらに包含する、請求項16に記載の製造方法。
- 前記アニール工程が、約650℃にて約30分間行われる、請求項17に記載の製造方法。
- 前記アニール工程が少なくとも500℃を上回る温度にて行われる、請求項17に記載の製造方法。
- 前記第1層が、n+Si(100)、n+ポリシリコン/SiO2/SiおよびSiO2/Siからなる群から選択される基板上に形成される、請求項9に記載の製造方法。
- 基板上に形成された下部電極、上部電極、および該下部電極と該上部電極との間に挟持された誘電体を備えるキャパシタを備え、
該下部電極が、Pt-Rh-OXからなる第1層、Pt-Rhからなる第2層、およびPt-Rh-OXからなる第3層を備え、該第3層が該誘電体に隣接するFeRAMであって、
該誘電体が、SrBi2(Ta1-XNbX)2O9、および固溶体、PZT、ならびに強誘電体からなる群から選択される、FeRAM。 - 基板上に形成された下部電極、上部電極、および該下部電極と該上部電極との間に挟持された誘電体を備えるキャパシタを備え、
該下部電極が、Pt-Rh-OXからなる第1層、Pt-Rhからなる第2層、およびPt-Rh-OXからなる第3層を備え、該第3層が該誘電体に隣接するDRAMであって、
該誘電体が、Sr1-XBaXTiO3、BaBi2Ta2O9、および高誘電体からなる群から選択される、DRAM。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/763,011 | 1996-12-06 | ||
US08/763,011 US5790366A (en) | 1996-12-06 | 1996-12-06 | High temperature electrode-barriers for ferroelectric and other capacitor structures |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10189881A JPH10189881A (ja) | 1998-07-21 |
JP3570472B2 true JP3570472B2 (ja) | 2004-09-29 |
Family
ID=25066654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18413297A Expired - Fee Related JP3570472B2 (ja) | 1996-12-06 | 1997-07-09 | 高温電極バリアを備えるキャパシタおよびその製造方法並びにFeRAMおよびDRAM |
Country Status (3)
Country | Link |
---|---|
US (1) | US5790366A (ja) |
JP (1) | JP3570472B2 (ja) |
KR (1) | KR100297210B1 (ja) |
Families Citing this family (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19630883A1 (de) * | 1996-07-31 | 1998-02-05 | Philips Patentverwaltung | Bauteil mit einem Kondensator |
JP3452763B2 (ja) * | 1996-12-06 | 2003-09-29 | シャープ株式会社 | 半導体記憶装置および半導体記憶装置の製造方法 |
US6144546A (en) * | 1996-12-26 | 2000-11-07 | Kabushiki Kaisha Toshiba | Capacitor having electrodes with two-dimensional conductivity |
JP3570153B2 (ja) * | 1997-04-28 | 2004-09-29 | ソニー株式会社 | 電子材料、その製造方法、誘電体キャパシタ、不揮発性メモリおよび半導体装置 |
WO1998057380A1 (en) | 1997-06-09 | 1998-12-17 | Bell Communications Research, Inc. | Annealing of a crystalline perovskite ferroelectric cell and cells exhibiting improved barrier properties |
KR100244251B1 (ko) * | 1997-06-19 | 2000-02-01 | 김영환 | 반도체 소자의 커패시터 제조 방법 |
JP3484324B2 (ja) * | 1997-07-29 | 2004-01-06 | シャープ株式会社 | 半導体メモリ素子 |
US5910880A (en) | 1997-08-20 | 1999-06-08 | Micron Technology, Inc. | Semiconductor circuit components and capacitors |
JP3319994B2 (ja) * | 1997-09-29 | 2002-09-03 | シャープ株式会社 | 半導体記憶素子 |
JP3878724B2 (ja) | 1997-10-14 | 2007-02-07 | 株式会社ルネサステクノロジ | 半導体集積回路装置およびその製造方法 |
JP2001525612A (ja) * | 1997-11-28 | 2001-12-11 | アリゾナ ボード オブ リージェンツ、アクティング オン ビハーフ オブ アリゾナ ステイト ユニバーシティ | Si、SixGe1−x、GaAsおよび他の半導体上で、長距離に配列された、SiO2含有エピタキシャル酸化物、材料合成とその応用 |
KR100436056B1 (ko) * | 1997-12-30 | 2004-12-17 | 주식회사 하이닉스반도체 | 강유전체 커패시터의 확산장벽막 형성방법 |
US6162744A (en) * | 1998-02-28 | 2000-12-19 | Micron Technology, Inc. | Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers |
US6191443B1 (en) | 1998-02-28 | 2001-02-20 | Micron Technology, Inc. | Capacitors, methods of forming capacitors, and DRAM memory cells |
KR100289389B1 (ko) * | 1998-03-05 | 2001-06-01 | 김영환 | 반도체소자의캐패시터제조방법 |
US6156638A (en) | 1998-04-10 | 2000-12-05 | Micron Technology, Inc. | Integrated circuitry and method of restricting diffusion from one material to another |
US6730559B2 (en) | 1998-04-10 | 2004-05-04 | Micron Technology, Inc. | Capacitors and methods of forming capacitors |
US6165834A (en) * | 1998-05-07 | 2000-12-26 | Micron Technology, Inc. | Method of forming capacitors, method of processing dielectric layers, method of forming a DRAM cell |
US6255186B1 (en) | 1998-05-21 | 2001-07-03 | Micron Technology, Inc. | Methods of forming integrated circuitry and capacitors having a capacitor electrode having a base and a pair of walls projecting upwardly therefrom |
US6271131B1 (en) * | 1998-08-26 | 2001-08-07 | Micron Technology, Inc. | Methods for forming rhodium-containing layers such as platinum-rhodium barrier layers |
US6239028B1 (en) * | 1998-09-03 | 2001-05-29 | Micron Technology, Inc. | Methods for forming iridium-containing films on substrates |
JP3159255B2 (ja) * | 1998-09-16 | 2001-04-23 | 日本電気株式会社 | 強誘電体容量で用いる電極のスパッタ成長方法 |
KR100321714B1 (ko) * | 1998-12-30 | 2002-05-09 | 박종섭 | 반도체메모리소자의캐패시터제조방법 |
KR100454582B1 (ko) * | 1999-01-15 | 2004-10-28 | 오리온전기 주식회사 | 저온 동시 소성 세라믹 커패시터 및 그 제조 방법 |
JP3613546B2 (ja) * | 1999-04-09 | 2005-01-26 | ローム株式会社 | データ処理システム、データ処理装置およびデータ処理方法 |
JP3211809B2 (ja) * | 1999-04-23 | 2001-09-25 | ソニー株式会社 | 半導体記憶装置およびその製造方法 |
US6297527B1 (en) | 1999-05-12 | 2001-10-02 | Micron Technology, Inc. | Multilayer electrode for ferroelectric and high dielectric constant capacitors |
US6420740B1 (en) * | 1999-05-24 | 2002-07-16 | Sharp Laboratories Of America, Inc. | Lead germanate ferroelectric structure with multi-layered electrode |
KR100333667B1 (ko) * | 1999-06-28 | 2002-04-24 | 박종섭 | 강유전체 메모리 소자의 캐패시터 제조 방법 |
US7005695B1 (en) | 2000-02-23 | 2006-02-28 | Micron Technology, Inc. | Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region |
JP3914681B2 (ja) | 2000-03-08 | 2007-05-16 | エルピーダメモリ株式会社 | 半導体装置およびその製造方法 |
US6660631B1 (en) * | 2000-08-31 | 2003-12-09 | Micron Technology, Inc. | Devices containing platinum-iridium films and methods of preparing such films and devices |
JP3661850B2 (ja) * | 2001-04-25 | 2005-06-22 | 富士通株式会社 | 半導体装置およびその製造方法 |
DE10218799A1 (de) * | 2002-04-23 | 2003-11-13 | Ihp Gmbh | Halbleiterkondensator mit Praseodymoxid als Dielektrikum |
KR100524935B1 (ko) * | 2002-11-04 | 2005-10-31 | 삼성전자주식회사 | 반도체 메모리 소자의 제조방법 |
US7015564B2 (en) * | 2003-09-02 | 2006-03-21 | Matsushita Electric Industrial Co., Ltd. | Capacitive element and semiconductor memory device |
US8344438B2 (en) * | 2008-01-31 | 2013-01-01 | Qimonda Ag | Electrode of an integrated circuit |
JP5934015B2 (ja) * | 2012-04-16 | 2016-06-15 | 株式会社アルバック | 積層構造体の製造方法 |
US8809827B1 (en) * | 2013-03-13 | 2014-08-19 | International Business Machines Corporation | Thermally assisted MRAM with multilayer strap and top contact for low thermal conductivity |
US9515251B2 (en) | 2014-04-09 | 2016-12-06 | International Business Machines Corporation | Structure for thermally assisted MRAM |
DE102021107402A1 (de) * | 2021-03-24 | 2022-09-29 | Helmholtz-Zentrum Dresden - Rossendorf E. V. | Elektronisches Bauteil, Bauteilanordnung, Funktionsschicht zum Bilden eines elektronischen Bauteils und Verfahren zum Herstellen eines elektronischen Bauteils |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5005102A (en) * | 1989-06-20 | 1991-04-02 | Ramtron Corporation | Multilayer electrodes for integrated circuit capacitors |
US5003428A (en) * | 1989-07-17 | 1991-03-26 | National Semiconductor Corporation | Electrodes for ceramic oxide capacitors |
US5142437A (en) * | 1991-06-13 | 1992-08-25 | Ramtron Corporation | Conducting electrode layers for ferroelectric capacitors in integrated circuits and method |
US5191510A (en) * | 1992-04-29 | 1993-03-02 | Ramtron International Corporation | Use of palladium as an adhesion layer and as an electrode in ferroelectric memory devices |
US5185689A (en) * | 1992-04-29 | 1993-02-09 | Motorola Inc. | Capacitor having a ruthenate electrode and method of formation |
WO1996010845A2 (en) * | 1994-10-04 | 1996-04-11 | Philips Electronics N.V. | Semiconductor device comprising a ferroelectric memory element with a lower electrode provided with an oxygen barrier |
US5555486A (en) * | 1994-12-29 | 1996-09-10 | North Carolina State University | Hybrid metal/metal oxide electrodes for ferroelectric capacitors |
JPH08274270A (ja) * | 1995-03-30 | 1996-10-18 | Toshiba Corp | 電子部品 |
-
1996
- 1996-12-06 US US08/763,011 patent/US5790366A/en not_active Expired - Lifetime
-
1997
- 1997-07-09 JP JP18413297A patent/JP3570472B2/ja not_active Expired - Fee Related
- 1997-08-05 KR KR1019970038165A patent/KR100297210B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US5790366A (en) | 1998-08-04 |
KR100297210B1 (ko) | 2001-10-24 |
KR19980063403A (ko) | 1998-10-07 |
JPH10189881A (ja) | 1998-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3570472B2 (ja) | 高温電極バリアを備えるキャパシタおよびその製造方法並びにFeRAMおよびDRAM | |
Ezhilvalavan et al. | Progress in the developments of (Ba, Sr) TiO3 (BST) thin films for Gigabit era DRAMs | |
JP3249496B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US5489548A (en) | Method of forming high-dielectric-constant material electrodes comprising sidewall spacers | |
US5886867A (en) | Ferroelectric dielectric for integrated circuit applications at microwave frequencies | |
US6407422B1 (en) | Oxygen diffusion blocking semiconductor capacitor | |
JP3319994B2 (ja) | 半導体記憶素子 | |
Tsai et al. | Effect of bottom electrode materials on the electrical and reliability characteristics of (Ba, Sr) TiO/sub 3/capacitors | |
JP3832617B2 (ja) | 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法 | |
JP2002530862A (ja) | 水素ダメージを受けた強誘電体膜の不活性ガス回復アニーリング | |
US20080123243A1 (en) | Ferroelectric capacitor | |
JPH09246490A (ja) | 半導体装置及びその製造方法 | |
JP3353833B2 (ja) | 半導体装置およびその製造方法 | |
JP2004153006A (ja) | 容量素子の製造方法 | |
KR100282459B1 (ko) | 강유전성램 캐패시터의 제조방법 | |
JP2002334875A (ja) | 金属酸化物誘電体膜の気相成長方法 | |
US6312567B1 (en) | Method of forming a (200)-oriented platinum layer | |
JPH11233734A (ja) | 半導体メモリ素子及びその製造方法 | |
KR20000029860A (ko) | 반도체장치및그제조방법 | |
JP5030349B2 (ja) | 誘電体膜の作製方法 | |
JP4805775B2 (ja) | イリジウム酸化膜の製造方法、電極の製造方法、誘電体キャパシタの製造方法、及び半導体装置の製造方法 | |
KR100223893B1 (ko) | 반도체 메모리소자의 제조방법 | |
JP2003243628A (ja) | 強誘電体薄膜、強誘電体キャパシタ、及び強誘電体メモリ素子の製造方法 | |
JP2000243921A (ja) | 半導体装置及びその製造方法 | |
WO1998006131A1 (fr) | Composant a semi-conducteur et son procede de fabrication |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040405 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040520 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040615 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070702 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 9 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D04 |
|
LAPS | Cancellation because of no payment of annual fees |