KR100244251B1 - 반도체 소자의 커패시터 제조 방법 - Google Patents
반도체 소자의 커패시터 제조 방법 Download PDFInfo
- Publication number
- KR100244251B1 KR100244251B1 KR1019970025838A KR19970025838A KR100244251B1 KR 100244251 B1 KR100244251 B1 KR 100244251B1 KR 1019970025838 A KR1019970025838 A KR 1019970025838A KR 19970025838 A KR19970025838 A KR 19970025838A KR 100244251 B1 KR100244251 B1 KR 100244251B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode layer
- layer
- gas
- oxygen
- capacitor
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 58
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title claims description 43
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 46
- 239000001301 oxygen Substances 0.000 claims abstract description 46
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 claims abstract description 25
- 239000010410 layer Substances 0.000 claims description 152
- 239000010409 thin film Substances 0.000 claims description 35
- 238000004544 sputter deposition Methods 0.000 claims description 32
- 239000007789 gas Substances 0.000 claims description 29
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 20
- 229910001882 dioxygen Inorganic materials 0.000 claims description 20
- 238000009792 diffusion process Methods 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 18
- 230000004888 barrier function Effects 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 229910052726 zirconium Inorganic materials 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 239000012790 adhesive layer Substances 0.000 claims description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 6
- 229910052745 lead Inorganic materials 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 5
- 230000008020 evaporation Effects 0.000 claims description 4
- 238000001704 evaporation Methods 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims 3
- 239000000956 alloy Substances 0.000 claims 3
- 150000002739 metals Chemical class 0.000 claims 3
- 239000004820 Pressure-sensitive adhesive Substances 0.000 claims 2
- 238000009826 distribution Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
본 발명은 커패시터의 역방향 누설 전류를 효율적으로 감소시켜 소자 특성을 향상시키는데 적당하도록한 반도체 소자의 커패시터 제조 방법에 관한 것으로, 반도체 기판상의 하부 전극층, 상기 하부 전극층상의 유전체층, 상기 유전체층상에 상부 전극층을 포함하는 커패시터의 상기 유전체층과 인접된 부분의 하부 전극층,상부 전극층의 일부 또는 전체를 산소가 함유되도록 형성하는 것이다.
Description
본 발명은 반도체 소자에 관한 것으로, 특히 커패시터의 역방향 누설 전류를 효율적으로 감소시켜 소자 특성을 향상시키는데 적당하도록한 반도체 소자의 커패시터 제조 방법에 관한 것이다.
반도체 제조 기술이 발전하면서 전자 회로의 미세화와 그 집적도의 증대가 이루어졌다.
예를들어 16M DRAM 과 64M DRAM의 양산이 진행되고 있고 그 이상의 집적도를 갖는 디바이스들의 개발이 진행되고 있다. DRAM 소자의 집적도가 증가하면서 셀의 커패시터 영역이 급격하게 감소하게 되었으며 이에따라 동일한 커패시턴스를 얻을 수 있는 줄어든 영역에서의 커패시터 제조 기술이 DRAM 집적도 향상의 주요 문제로 대두되었다. 특히 커패시터를 구성하는 전극층에서의 누설전류 문제는 중요 해결과제가 되고 있다.
이하, 첨부된 도면을 참고하여 종래 기술의 반도체 소자의 커패시터에 관하여 설명하면 다음과 같다.
도 1은 일반적인 반도체 소자의 커패시터 구성도이고, 도 2는 종래 기술의 커패시터 상부 전극의 산소원자 이동 경로 및 산소 농도를 나타낸 그래프이다. 그리고 도 3은 종래 기술의 커패시터의 누설 전류 특성을 나타낸 그래프이다.
DRAM 기억 소자의 크기가 축소됨에 따라 적절한 유효 커패시턴스를 확보하기 위하여 NO(Nitrid-Oxide),ONO(Oxide-Nitride-Oxide)등과 같은 저유전막 대신에 BST,ST,PZT,PLZT와 같은 고유전 박막을 이용하여 DRAM 커패시터를 제조하는 기술이 제시되고 있다. 고유전막을 이용하여 커패시터를 제조할 경우에는 복잡한 3차원적인 구조가 아닌 도 1에서와 같은 단순 적층형 구조로도 향상된 유효 커패시턴스를 확보할 수 있게된다.
고유전막을 이용한 커패시터의 전극 재료로는 반응성이 적고 일함수가 큰 Pt를 많이 이용하고 있으며, Pt 박막은 CVD 증착 기술이 개발되지 않았기 때문에 보통 스퍼터링 방법으로 제조한다.
도 1에서와 같은 반도체 소자의 커패시터를 형성하기 위해서는 먼저, 반도체 기판(1)상에 셀 트랜지스터들(도면에 도시되지 않음)을 형성하고 상기 셀트랜지스터들을 포함하는 전면에 층간 절연층(2)을 형성하고 층간 절연층(2)을 선택적으로 제거하여 콘택홀을 형성한다.
이어, 상기의 콘택홀이 완전 매립되도록 폴리 실리콘을 사용하여 플러그층(3)을 형성한다.
그리고 상기의 플러그층(3)에 콘택되는 확산 방지막(4)(플러그층과 하부 전극층간의 원소 이동을 차단하는),Pt 등의 금속을 사용하여 하부 전극층(5) 그리고 측벽(6) 등을 형성한다.
이어, 상기 커패시터 하부 전극층(5)을 포함하는 전면에 유전체층(7)을 형성하고 유전체층(7)상에 Pt 등의 금속을 사용한 커패시터의 상부 전극층(8)을 형성한다.
상기와 같은 공정으로 커패시터를 형성하게되면, 하부 전극층(5),유전체층(7)을 형성한후 Ar 가스를 이용하여 금속 Pt 타겟을 스퍼터링하여 Pt박막으로 이루어진 상부 전극층(8)을 형성하게되는데, 이때 유전체층(7)이 플라즈마에 노출되어 도 2에서와 같이 유전체층(7)위에 증착되는 Pt박막으로 유전체층(7)의 산소가 빠져나가 유전체층(7)의 표면에 산소 공핍층이 형성되어 도 2의 그래프에서와 같이 산소 농도 분포를 나타내게 된다. 유전체층의 누설 전류 특성은 유전체층내의 산소 농도에 의존하며, 특히 전극층과의 계면에 존재하는 산소 농도에 따라서 누설 전류 특성이 다르게 된다.
이와 같은 종래 기술의 반도체 소자의 커패시터 제조 공정에 있어서는 유전체층상에 상부 전극을 형성할 때 유전체층이 플라즈마에 노출되어 산소 농도의 분포를 변화시켜 동일한 전압을 인가하였을 경우 도 3에서와 같이 하부 전극층보다 상부 전극층에서 전류의 크기가 크게나타 난다.
실제 소자에서는 정방향과 역방향 누설 전류가 모두 1*10-7A/cm2이하로 유지되어야 하는데, 종래 기술의 제조 공정에 의한 커패시터에서는 역방향 누설 전류가 커 소자의 특성을 저하시키는 문제점이 있다.
본 발명은 상기와 같은 종래 기술의 반도체 소자의 커패시터의 문제점을 해결하기 안출한 것으로, 커패시터의 역방향 누설 전류를 효율적으로 감소시켜 소자의 특성을 향상시키는데 적당하도록한 반도체 소자의 커패시터 제조 방법을 제공하는데 그 목적이 있다.
도 1은 일반적인 반도체 소자의 커패시터 구성도
도 2는 종래 기술의 커패시터 상부 전극의 산소원자 이동 경로 및 산소 농도를 나타낸 그래프
도 3은 종래 기술의 커패시터의 누설 전류 특성을 나타낸 그래프
도 4a내지 도 4c는 본 발명의 제 1,2,3 실시예에 따른 반도체 소자의 커패시터 구성도 및 산소 농도를 나타낸 그래프
도 5a와 도 5b는 본 발명에 따른 반도체 소자의 커패시터의 누설 전류 특성을 나타낸 그래프
도면의 주요 부분에 대한 부호의 설명
30. 하부 전극층 31. 유전체층
32. 상부 전극층
커패시터의 역방향 누설 전류를 효율적으로 감소 시킬 수 있도록한 본 발명의 반도체 소자의 커패시터 제조 방법은 반도체 기판상의 하부 전극층, 상기 하부 전극층상의 유전체층, 상기 유전체층상에 상부 전극층을 포함하는 커패시터의 상기 유전체층과 인접된 부분의 하부 전극층,상부 전극층의 일부 또는 전체를 산소가 함유되도록 형성하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명의 반도체 소자의 커패시터 제조 방법에 관하여 상세히 설명하면 다음과 같다.
도 4a내지 도 4c는 본 발명의 제 1,2,3 실시예에 따른 반도체 소자의 커패시터 구성도 및 산소 농도를 나타낸 그래프이고, 도 5a와 도 5b는 본 발명에 따른 반도체 소자의 커패시터의 누설 전류 특성을 나타낸 그래프이다.
본 발명은 커패시터의 누설 전류를 감소시키기 위하여 커패시터의 상부 전극층 또는 하부 전극층(30)형성시에 산소 가스를 혼입시켜 유전체층(31)과 인접되는 상부 전극층(32) 및 하부 전극층(30)의 산소 분포도를 조정하여 정방향,역방향의 누설 전류를 감소시킨 것이다.
먼저, 본 발명의 제 1 실시예에 따른 커패시터의 제조 방법은 도 4a에서와같이, Pt 등의 금속으로 형성된 하부 전극층(30)상에 유전체층(31)을 형성하고 상기의 유전체층(31)상에 상부 전극층(32)을 형성하기 위한 스퍼터링 공정을 할 때 Ar가스에 산소 가스를 첨가시켜 Pt박막을 증착하는 것을 포함한다. 이때, 상기의 Ar 가스는 스퍼터링 장비의 전극 타겟쪽으로 유입되게 하고 산소 가스는 기판 방향으로 유입되게한다. 그리고 상기의 유전체층(31)은 ABO3(A=Ba,Sr,Pb,La B=Zr,Ti등)을 사용하여 형성한다. 상기의 하부 전극층(30)은 폴리 실리콘 플러그층 또는 Ti,Zr등으로 이루어진 점착층(Adhesion layer) 또는 TiN,TaN,TiW등으로 이루어진 확산 방지층(Diffusion Barrier layer)상에 형성된다. 그리고 상기의 폴리 실리콘 플러그층 또는 점착층 또는 확산 방지층은 반도체 기판상에 형성된 셀 트랜지스터들의 일측 불순물 확산 영역에 콘택된다.(도면에 도시되지 않음)
상기와 같은 본 발명의 제 1 실시예에 따른 커패시터의 제조 방법은 상부 전극층(32) 형성시에 산소 농도의 분포를 조절하기 위하여 스퍼터링 공정에 사용되는 Ar가스(20sccm)에 산소(20sccm)를 첨가시켜 유전체층에서 산소가 빠져나가는 것을 막아 역방향으로의 누설 전류를 막는다.
그리고 도 4b는 본 발명의 제 2 실시예에 따른 커패시터의 구성을 나타낸 것으로 공정 순서는 다음과 같다.
본 발명의 제 2 실시예는 Ar 가스와 함께 산소 가스를 유입시킬 경우에 발생하는 증착 속도 저하 문제를 개선하기 위한 것으로 먼저, Pt 등을 이용한 하부 전극층(30)상에 ABO3(A=Ba,Sr,Pb,La B=Zr,Ti등)을 사용하여 유전체층(31)을 형성한다. 그리고 상기의 유전체층(31)상에 Ar가스(20sccm)와 산소 가스(20sccm)를 스퍼터링 장비내로 동시에 유입시켜 1차로 산소가 함유된 Pt박막층을 형성하고, 2차로 산소 가스를 배제한 상태에서 Ar가스(40sccm)만을 이용하여 산소가 함유되지 않은 Pt박막층을 형성한다. 이때, 상기의 하부 전극층(30)은 폴리 실리콘 플러그층 또는 Ti,Zr등으로 이루어진 점착층(Adhesion layer) 또는 TiN,TaN,TiW등으로 이루어진 확산 방지층(Diffusion Barrier layer)상에 형성된다. 그리고 상기의 폴리 실리콘 플러그층 또는 점착층 또는 확산 방지층은 반도체 기판상에 형성된 셀 트랜지스터들의 일측 불순물 확산 영역에 콘택된다.(도면에 도시되지 않음)
그리고 도 4c는 본 발명의 제 3 실시예에 따른 커패시터의 구성을 나타낸 것으로 공정 순서는 다음과 같다.
본 발명의 제 3 실시예는 Ar 가스와 함께 산소 가스를 유입시킬 경우에 발생하는 증착 속도 저하 문제를 개선하고 산소를 함유한 Pt 박막을 하부 전극층(30)에도 적용한 것이다.
먼저, Pt 등을 이용한 하부 전극층(30)의 형성시에 1차로 Ar가스(40sccm)만을 이용하여 Pt 박막층을 형성한후에 2차로 Ar 가스(20sccm)와 산소 가스(20sccm)를 스퍼터링 장비내로 동시에 유입시켜 하부 전극층(30)을 [산소가 함유되지 않은 Pt 박막 + 산소가 함유된 Pt 박막]의 구조로 형성한다.
이어, 상기의 [산소가 함유되지 않은 Pt 박막 + 산소가 함유된 Pt 박막]의 구조를 갖는 하부 전극층(30)상에 ABO3(A=Ba,Sr,Pb,La B=Zr,Ti등)을 사용하여 유전체층(31)을 형성한다. 그리고 상기의 유전체층(31)상에 Ar가스(20sccm)와 산소 가스(20sccm)를 스퍼터링 장비내로 동시에 유입시켜 1차로 산소가 함유된 Pt박막층을 형성하고, 2차로 산소 가스를 배제한 상태에서 Ar가스(40sccm)만을 이용하여 산소가 함유되지 않은 Pt박막층을 형성한다.
즉, 상부 전극층(32)의 구조를 [산소가 함유된 Pt 박막 + 산소가 함유되지 않은 Pt 박막]의 구조로 형성한다.
그리고 상기의 하부 전극층(30)은 폴리 실리콘 플러그층 또는 Ti,Zr등으로 이루어진 점착층(Adhesion layer) 또는 TiN,TaN,TiW 등으로 이루어진 확산 방지층(Diffusion Barrier layer)상에 형성된다. 상기의 폴리 실리콘 플러그층 또는 점착층 또는 확산 방지층은 반도체 기판상에 형성된 셀 트랜지스터들의 일측 불순물 확산 영역에 콘택된다.(도면에 도시되지 않음)
상기와 같은 본 발명의 제 1,2,3 실시예에서 Pt박막층을 형성하는 공정은 스퍼터링에 의한 형성 방법 이외에 CVD, 증발법(Evaporation), 레이저 증발법(Laser evaporation) 등을 이용하여 형성하는 것도 가능하다.
상기와 같은 본 발명의 반도체 소자의 커패시터 형성 방법은 도 5a와 도 5b에서와 같이, 정방향 및 역방향으로의 누설 전류 특성이 우수하게 나타난다.
먼저, 도 5a는 상부 전극층(32) 형성시에만 Ar 가스와 산소 가스를 동시에 스퍼터링 장비내로 유입시켜 산소를 함유한 Pt 박막층을 형성한 것으로 정방향 누설 전류 뿐만 아니라 역 방향으로의 누설 전류의 특성이 우수한 것을 알 수 있다.
그리고 도 5b는 상부,하부 전극층(30)(32)의 형성 공정 모두에서 Ar 가스와 산소 가스를 혼입시켜 Pt 박막층을 형성한 커패시터의 누설 전류 특성을 나타낸 것으로, 도 5a에서 보다 역방향,정방향의 누설 전류 특성이 더 개선된 것을 알 수 있다.
상부,하부 전극층을 구성하는 Pt 박막층의 일부에 산소를 함유시켜 유전체층과의 계면의 산소 분포가 조정되도록한 본 발명의 반도체 소자의 커패시터 제조 방법은 커패시터의 정방향,역방향의 누설 전류 특성을 개선하여 소자의 특성을 향상시키는 효과가 있다.
Claims (29)
- 반도체 기판상의 하부 전극층, 상기 하부 전극층상의 유전체층, 상기 유전체층상의 상부 전극층을 포함하는 커패시터의 상기 유전체층과 인접된 부분의 하부 전극층,상부 전극층의 일부 또는 전체를 산소가 함유되도록 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제 1 항에 있어서, 상부 전극층 전체에 산소가 함유되도록 하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제 1 항에 있어서, 유전체층과 맞닿아 있는 쪽 일부의 상부 전극층에만 산소가 함유되도록 하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제 1 항에 있어서, 유전체층과 맞닿아 있는 쪽의 상부 전극층 일부와 하부 전극층 일부를 산소가 함유되도록 하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제 1 항에 있어서, 하부 전극층,상부 전극층을 형성하는 공정은 스퍼터링 또는 CVD 또는 증발법 또는 레이저 증발법을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 셀 트랜지스터들을 포함하는 반도체 기판상에 Ar 가스를 이용한 스퍼터링 공정으로 Pt 박막을 증착하여 하부 전극층을 형성하는 공정과,상기 하부 전극층상에 유전체층을 형성하는 공정과,상기 유전체층상에 Ar가스와 산소 가스를 동시에 유입시키는 스퍼터링 공정으로 산소를 함유한 Pt 박막을 증착하여 상부 전극층을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제 6 항에 있어서, 상부 전극층을 형성하기 위한 스퍼터링 공정시에 Ar 가스와 산소 가스를 1 : 1의 비율로 유입시키는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제 7항에 있어서, 상부 전극층을 형성하기 위한 스퍼터링 공정시에 사용되는 Ar과 산소의 가스량을 각각 20sccm으로 하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제 6 항에 있어서, 상부 전극층을 형성하기 위한 스퍼터링 공정시에 Ar 가스를 스퍼터링 장치의 전극 타겟쪽으로 유입시키고 산소 가스를 기판 방향으로 유입시키는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제 6 항에 있어서, 유전체층을 ABO3(A=Ba,Sr,Pb,La B=Zr,Ti)을 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제 6 항에 있어서, 하부 전극층을 셀 트랜지스터의 일측 불순물 확산 영역에 콘택되는 폴리 실리콘 플러그층 또는 점착층 또는 확산 방지층상에 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제 11 항에 있어서, 점착층을 Ti 또는 Zr 금속 또는 이들 금속의 어느하나를 포함하는 합금으로 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제 11 항에 있어서, 확산 방지층을 TiN 또는 TaN 또는 TiW의 금속으로 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 셀 트랜지스터들을 포함하는 반도체 기판상에 Ar 가스를 이용한 스퍼터링 공정으로 Pt를 증착하여 하부 전극층을 형성하는 공정과,상기 하부 전극층상에 유전체층을 형성하는 공정과,상기 유전체층상에 Ar가스와 산소 가스를 동시에 유입시키는 스퍼터링 공정으로 1차로 산소를 함유한 Pt 박막을 증착하고 다시 Ar 가스를 이용한 스퍼터링 공정으로 2차로 Pt 박막을 증착하여 상부 전극층을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제 14 항에 있어서, 상부 전극층을 형성하기 위한 스퍼터링 공정시에 산소를 함유한 Pt 박막의 증착은 Ar 가스와 산소 가스를 1 : 1의 비율로 유입시키는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제 15항에 있어서, 상부 전극층의 산소를 함유한 Pt 박막의 증착을 위한 스퍼터링 공정시에 사용되는 Ar과 산소의 가스량을 각각 20sccm으로 하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제 14 항에 있어서, 상부 전극층의 산소를 함유한 Pt 박막의 증착을 위한 스퍼터링 공정시에 Ar 가스를 스퍼터링 장치의 전극 타겟쪽으로 유입시키고 산소 가스를 기판 방향으로 유입시키는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제 14 항에 있어서, 유전체층을 ABO3(A=Ba,Sr,Pb,La B=Zr,Ti)을 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제 14 항에 있어서, 하부 전극층을 셀 트랜지스터의 일측 불순물 확산 영역에 콘택되는 폴리 실리콘 플러그층 또는 점착층 또는 확산 방지층상에 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제 19 항에 있어서, 점착층을 Ti 또는 Zr 금속 또는 이들 금속의 어느하나를 포함하는 합금으로 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제 19 항에 있어서, 확산 방지층을 TiN 또는 TaN 또는 TiW의 금속으로 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 셀 트랜지스터들을 포함하는 반도체 기판상에 Ar 가스를 이용한 스퍼터링 공정으로 1차로 Pt 박막을 증착하고 다시 Ar 가스와 산소 가스를 동시에 유입시키는 스퍼터링 공정으로 2차로 산소를 함유한 Pt 박막을 증착하여 하부 전극층을 형성하는 공정과,상기 하부 전극층상에 유전체층을 형성하는 공정과,상기 유전체층상에 Ar 가스와 산소 가스를 동시에 유입시키는 스퍼터링 공정으로 1차로 산소를 함유한 Pt 박막을 증착하고 다시 Ar 가스를 이용한 스퍼터링 공정으로 2차로 Pt 박막을 증착하여 상부 전극층을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제 22 항에 있어서, 상부 전극층 또는 하부 전극층을 형성하기 위한 스퍼터링 공정시에 산소를 함유한 Pt 박막의 증착은 Ar 가스와 산소 가스를 1 : 1의 비율로 유입시키는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제 23항에 있어서, 상부 전극층 또는 하부 전극층의 산소를 함유한 Pt 박막의 증착을 위한 스퍼터링 공정시에 사용되는 Ar과 산소의 가스량을 각각 20sccm으로 하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제 22 항에 있어서, 상부 전극층 또는 하부 전극층의 산소를 함유한 Pt 박막의 증착을 위한 스퍼터링 공정시에 Ar 가스를 스퍼터링 장치의 전극 타겟쪽으로 유입시키고 산소 가스를 기판 방향으로 유입시키는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제 22 항에 있어서, 유전체층을 ABO3(A=Ba,Sr,Pb,La B=Zr,Ti)을 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제 22 항에 있어서, 하부 전극층을 셀 트랜지스터의 일측 불순물 확산 영역에 콘택되는 폴리 실리콘 플러그층 또는 점착층 또는 확산 방지층상에 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제 27 항에 있어서, 점착층을 Ti 또는 Zr 금속 또는 이들 금속의 어느하나를 포함하는 합금으로 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제 27 항에 있어서, 확산 방지층을 TiN 또는 TaN 또는 TiW의 금속으로 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970025838A KR100244251B1 (ko) | 1997-06-19 | 1997-06-19 | 반도체 소자의 커패시터 제조 방법 |
| DE19825266A DE19825266B4 (de) | 1997-06-19 | 1998-06-05 | Verfahren zur Herstellung eines Kondensators für eine Halbleitereinrichtung |
| US09/098,533 US6096593A (en) | 1997-06-19 | 1998-06-17 | Method of fabricating capacitor of semiconductor device |
| JP10173571A JPH1140778A (ja) | 1997-06-19 | 1998-06-19 | 半導体デバイスのキャパシタ製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970025838A KR100244251B1 (ko) | 1997-06-19 | 1997-06-19 | 반도체 소자의 커패시터 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990002277A KR19990002277A (ko) | 1999-01-15 |
| KR100244251B1 true KR100244251B1 (ko) | 2000-02-01 |
Family
ID=19510283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970025838A KR100244251B1 (ko) | 1997-06-19 | 1997-06-19 | 반도체 소자의 커패시터 제조 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6096593A (ko) |
| JP (1) | JPH1140778A (ko) |
| KR (1) | KR100244251B1 (ko) |
| DE (1) | DE19825266B4 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0698435B1 (en) | 1994-08-24 | 2000-04-19 | Quebec Metal Powders Ltd. | Powder metallurgy apparatus and process using electrostatic die wall lubrication |
| KR100321694B1 (ko) * | 1998-12-30 | 2002-03-08 | 박종섭 | 반도체소자의캐패시터전극용백금막형성방법 |
| KR100351047B1 (ko) * | 1999-04-07 | 2002-09-10 | 삼성전자 주식회사 | 산소이온 주입을 이용한 커패시터의 형성방법 |
| KR100360413B1 (ko) * | 2000-12-19 | 2002-11-13 | 삼성전자 주식회사 | 2단계 열처리에 의한 반도체 메모리 소자의 커패시터 제조방법 |
| TWI223817B (en) * | 2002-11-08 | 2004-11-11 | Ind Tech Res Inst | Dielectric material compositions with high dielectric constant and low dielectric loss |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4963701A (en) * | 1988-01-25 | 1990-10-16 | Kabushiki Kaisha Toshiba | Circuit board |
| US5443030A (en) * | 1992-01-08 | 1995-08-22 | Sharp Kabushiki Kaisha | Crystallizing method of ferroelectric film |
| JPH07263570A (ja) * | 1994-03-17 | 1995-10-13 | Fujitsu Ltd | 誘電体装置の製造方法 |
| JP3460347B2 (ja) * | 1994-03-30 | 2003-10-27 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| US5489548A (en) * | 1994-08-01 | 1996-02-06 | Texas Instruments Incorporated | Method of forming high-dielectric-constant material electrodes comprising sidewall spacers |
| KR0174594B1 (ko) * | 1994-11-26 | 1999-04-01 | 이재복 | 실리콘 웨이퍼상에 백금 박막을 형성하는 방법, 그 방법에 의하여 제조된 실리콘 기판 및 그 기판을 이용한 반도체 소자 |
| US5555486A (en) * | 1994-12-29 | 1996-09-10 | North Carolina State University | Hybrid metal/metal oxide electrodes for ferroelectric capacitors |
| JPH08274270A (ja) * | 1995-03-30 | 1996-10-18 | Toshiba Corp | 電子部品 |
| JPH09115829A (ja) * | 1995-10-17 | 1997-05-02 | Nissan Motor Co Ltd | アルミニウム配線部を有する半導体装置およびその製造方法 |
| KR100200299B1 (ko) * | 1995-11-30 | 1999-06-15 | 김영환 | 반도체 소자 캐패시터 형성방법 |
| KR100234361B1 (ko) * | 1996-06-17 | 1999-12-15 | 윤종용 | 강유전체 캐패시터를 구비하는 반도체 메모리장치 및그제조방법 |
| US5790366A (en) * | 1996-12-06 | 1998-08-04 | Sharp Kabushiki Kaisha | High temperature electrode-barriers for ferroelectric and other capacitor structures |
| US5932907A (en) * | 1996-12-24 | 1999-08-03 | International Business Machines Corporation | Method, materials, and structures for noble metal electrode contacts to silicon |
-
1997
- 1997-06-19 KR KR1019970025838A patent/KR100244251B1/ko not_active IP Right Cessation
-
1998
- 1998-06-05 DE DE19825266A patent/DE19825266B4/de not_active Expired - Fee Related
- 1998-06-17 US US09/098,533 patent/US6096593A/en not_active Expired - Lifetime
- 1998-06-19 JP JP10173571A patent/JPH1140778A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE19825266B4 (de) | 2009-12-10 |
| US6096593A (en) | 2000-08-01 |
| KR19990002277A (ko) | 1999-01-15 |
| JPH1140778A (ja) | 1999-02-12 |
| DE19825266A1 (de) | 1998-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5440157A (en) | Semiconductor integrated-circuit capacitor having a carbon film electrode | |
| US5859760A (en) | Microelectronic capacitors having tantalum pentoxide dielectrics and oxygen barriers | |
| KR100269306B1 (ko) | 저온처리로안정화되는금속산화막으로구성된완충막을구비하는집적회로장치및그제조방법 | |
| KR100275984B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US8088659B2 (en) | Method of forming capacitors | |
| US20010001488A1 (en) | Completely encapsulated top electrode of a ferroelectric capacitor using a lead-enhanced encapsulation layer | |
| EP0726600A2 (en) | Method of forming a structure for DRAM and structure formed thereby | |
| US7741671B2 (en) | Capacitor for a semiconductor device and manufacturing method thereof | |
| US6331442B1 (en) | Pre-patterned contact fill capacitor for dielectric etch protection | |
| KR0147655B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| JP2788835B2 (ja) | 薄膜キャパシタおよびその製造方法 | |
| KR20000004479A (ko) | 반도체 소자의 커패시터 구조 및 이의 제조 방법 | |
| KR100244251B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR20000026967A (ko) | 반도체 장치의 커패시터 및 그 형성 방법 | |
| US6579755B2 (en) | High dielectric capacitor and method of manufacturing the same | |
| KR20000017148A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100293721B1 (ko) | 탄탈륨 산화막을 유전막으로 갖는 캐패시터 제조방법 | |
| KR100268792B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100600283B1 (ko) | 커패시터의 합금 전극 및 그의 형성 방법 | |
| KR100546151B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR0148503B1 (ko) | 반도체 장치의 캐패시터와 그 제조방법 | |
| KR100376987B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100468698B1 (ko) | 강유전체막용식각가스및이를이용한강유전체커패시터의제조방법 | |
| KR100414737B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR19980065732A (ko) | 커패시터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111024 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20121022 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |