KR100321694B1 - 반도체소자의캐패시터전극용백금막형성방법 - Google Patents

반도체소자의캐패시터전극용백금막형성방법 Download PDF

Info

Publication number
KR100321694B1
KR100321694B1 KR1019980061107A KR19980061107A KR100321694B1 KR 100321694 B1 KR100321694 B1 KR 100321694B1 KR 1019980061107 A KR1019980061107 A KR 1019980061107A KR 19980061107 A KR19980061107 A KR 19980061107A KR 100321694 B1 KR100321694 B1 KR 100321694B1
Authority
KR
South Korea
Prior art keywords
film
platinum
platinum film
semiconductor device
capacitor electrode
Prior art date
Application number
KR1019980061107A
Other languages
English (en)
Other versions
KR20000044608A (ko
Inventor
이석재
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019980061107A priority Critical patent/KR100321694B1/ko
Priority to JP11369608A priority patent/JP2000208440A/ja
Publication of KR20000044608A publication Critical patent/KR20000044608A/ko
Application granted granted Critical
Publication of KR100321694B1 publication Critical patent/KR100321694B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Abstract

본 발명은 반도체 기술에 관한 것으로, 특히 반도체 소자의 캐패시터 전극용 백금(Pt)막 형성방법에 관한 것이며, 표면 거칠음의 증가, 미세 홀 형성 등과 같이 고온 공정에 의해 야기되는 백금막의 물리적 특성 열화를 방지할 수 있는 반도체 소자의 캐패시터 전극용 백금막 형성방법을 제공하는데 그 목적이 있다. 본 발명은 백금막 증착을 위한 스퍼터링시 플라즈마 가스로서 Ar/O2가스를 사용하여, 증착되는 백금막에 약간의 산소가 침입형으로 고용되도록 하며, 증착된 백금막에 대해 Ar 플라즈마 처리를 실시하여 막질을 더욱 치밀하게 함으로써 고온 열공정에 의해 유발되는 백금막의 물질적 특성 열화를 더욱 억제하는 기술이다. 백금막은 산소와 거의 반응하지 않는 노블 메탈(noble metal)로서 침입한 산소 원자는 박막내에 고용된 상태로 존재하게 되며, 침입형으로 고용된 산소 원자(O)는 고온 열공정 중에 백금 원자(Pt)들의 운동성을 방해하여 백금 결정립들이 조대하게 성장하는 것을 억제하여 백금막 표면 및 유전체와의 계면 거칠기가 개선되고, 열공정 후 냉각시 유전체 박막과의 열팽창 계수 차이에 의해 백금막에 유발되는 미세 홀을 억제한다.

Description

반도체 소자의 캐패시터 전극용 백금막 형성방법{A method for forming platinum layer for capacitor electrode in semiconductor device}
본 발명은 반도체 기술에 관한 것으로, 특히 반도체 소자의 캐패시터 전극용백금(Pt)막 형성방법에 관한 것이다.
DRAM(Dynamic Random Access Memory)을 비롯한 반도체 소자의 고집적화에 따라 캐패시터의 충분한 정전용량을 확보하는 것이 큰 문제로 부각되었으며, 이를 해결하는 하나의 방안으로서 캐패시터의 하부 전극인 전하저장 전극의 표면적을 증가시키는 기술에 대한 많은 연구·개발이 진행되어 왔다. 그러나, 역시 고집적화에 수반되는 공정 마진의 저하 때문에 전하저장 전극의 표면적을 증가시키는데는 한계가 있다.
이러한 한계를 극복하기 위하여 초고집적 DRAM에는 고유전체인 BST 등의 고유전 물질을 캐패시터 유전막으로 사용하는 고유전체 캐패시터를 적용하고 있다. 이는 캐패시터의 정전용량이 유전율에 비례하는 원리를 적용한 것이다.
한편, 차세대 비휘발성 메모리 소자로서 각광 받고 있는 강유전체 메모리 소자(FeRAM)에서는 캐패시터를 구성하는 유전물질로서 SrBi2Ta2O9(SBT), Pb(ZrxTi1-x)O3(PZT) 등의 강유전 물질이 사용되고 있다.
이와 같이 고유전체 캐패시터 또는 강유전체 캐패시터를 제조함에 있어서, 우수한 유전체 박막 특성을 확보하기 위해서는 상·하부 전극 및 그 주변 물질의 선택과 적절한 공정의 제어가 필수적이다.
현재, 고유전체 캐패시터 또는 강유전체 캐패시터의 상·하부 전극 재료로서 전극 특성이 우수한 백금(Pt)을 주로 사용하고 있다. 백금막은 산소와의 반응성이 거의 없어 옥사이드계 유전체와 접합에서 옥사이드 화합물을 형성하지 않고, 또한유전체 특성을 향상시키기 위해 행해지는 산소 분위기에서의 고온 열공정 등에 대해서도 우수한 화학적 안정성을 가지고 있다.
그러나, 고유전체 캐패시터 또는 강유전체 캐패시터 형성 공정의 특성상 여러 차례의 고온 공정을 거치게 되는데, 이러한 여러 차례의 고온 공정을 거치면서 백금(Pt) 원자들의 고온에서의 높은 운동성에 의해 결정립계가 크게 성장하여 백금막의 표면이 거칠어지며, 열공정 후 냉각시 백금막의 열팽창 계수가 유전체보다 크기 때문에 백금막이 크게 수축하면서 백금막에 부분적으로 미세한 홀(hole)이 발생하게 된다.
이와 같은 백금막의 물리적 특성 열화는 곧 전기적 특성의 열화로 이어져 궁극적으로 소자 특성을 저하시키고, 반도체 소자 제조 공정의 난이도를 증가시키는 문제점이 있었다.
첨부된 도면 도 1은 종래기술에 따라 형성된 강유전체 캐패시터의 단면을 도시한 것으로, 백금막(12a, 12b)의 거친 표면(A)과 미세 홀(B)이 유발된 상태를 나타내고 있다. 미설명 도면 부호 '10'은 층간절연 산화막, '11'은 접착층인 TiO2막, '13'은 강유전체 박막을 각각 나타낸다.
본 발명은 표면 거칠음의 증가, 미세 홀 형성 등과 같이 고온 공정에 의해 야기되는 백금막의 물리적 특성 열화를 방지할 수 있는 반도체 소자의 캐패시터 전극용 백금막 형성방법을 제공하는데 그 목적이 있다.
도 1은 종래기술에 따라 형성된 강유전체 캐패시터의 단면도.
도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 강유전체 캐패시터 제조 공정도.
* 도면의 주요 부분에 대한 부호의 설명
20 : 층간절연 산화막
21 : Ti막
22 : 하부 전극용 백금막
23 : 백금막 내에 침입형으로 고용된 산소
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 소정의 하부층 상에 백금막을 증착하되, Ar/O2플라즈마 분위기에서 스퍼터링하여 증착하는 제1 단계와, 증착된 상기 백금막의 막질을 치밀화 하기 위하여 Ar 플라즈마 처리를 실시하는 제2 단계를 포함하여 이루어진 반도체 소자의 캐패시터 전극용 백금막 형성방법이 제공된다.
본 발명은 백금막 증착을 위한 스퍼터링시 플라즈마 가스로서 Ar/O2가스를 사용하여, 증착되는 백금막에 약간의 산소가 침입형으로 고용되도록 하며, 증착된 백금막에 대해 Ar 플라즈마 처리를 실시하여 막질을 더욱 치밀하게 함으로써 고온 열공정에 의해 유발되는 백금막의 물질적 특성 열화를 더욱 억제하는 기술이다. 백금막은 산소와 거의 반응하지 않는 노블 메탈(noble metal)로서 침입한 산소 원자는 박막내에 고용된 상태로 존재하게 되며, 침입형으로 고용된 산소 원자(O)는 고온 열공정 중에 백금 원자(Pt)들의 운동성을 방해하여 백금 결정립들이 조대하게 성장하는 것을 억제하여 백금막 표면 및 유전체와의 계면 거칠기가 개선되고, 열공정 후 냉각시 유전체 박막과의 열팽창 계수 차이에 의해 백금막에 유발되는 미세 홀을 억제한다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
첨부된 도면 도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 강유전체 캐패시터 제조 공정을 도시한 것으로, 이하 이를 참조하여 설명한다.
본 실시예에 따른 공정은, 우선 도 2a에 도시된 바와 같이 소정의 하부층 공정을 마치고, 평탄화된 층간절연 산화막(20)이 형성된 웨이퍼 상에 접착층인 Ti막(21)을 형성한 다음, 그 상부에 스퍼터링(sputtering)법을 사용하여 캐패시터 하부 전극용 백금막(22)을 증착한다. 이때, 스퍼터링은 300∼600℃의 온도에서 이루어지며, Ar/O2플라즈마 분위기에서 스퍼터링을 실시함으로써 백금막(22) 내에 약간의 산소가 침입형으로 고용되도록 한다. 도면 부호 '23'은 백금막(22) 내에 침입형으로 고용된 산소를 나타낸다.
다음으로, 도 2b에 도시된 바와 같이 백금막(22)을 플라즈마 처리하여 막질을 더욱 치밀하게 만들어 준다. 이때, 플라즈마 처리는 백금막(22)을 증착한 챔버에서 증착이 끝난 후 플라즈마 상태의 Ar 이온(Ar+)이 웨이퍼 쪽을 향하도록 고주파 전원(RF power)을 공급하여 웨이퍼에 인가되는 전위를 조절함으로써 백금막(22)이 재 스퍼터링되지 않을 정도의 에너지로 백금막(22)을 두들겨 주어 막질을 치밀하게 만든다. 물론 플라즈마 처리는 다른 챔버에서 수행할 수도 있다.
이어서, 도 2c에 도시된 바와 같이 백금막(22) 상에 강유전체 박막(24)을 증착하고, 강유전체 박막(24)을 결정화시키기 위한 열처리 공정을 실시한 다음, 백금막(22) 형성시와 같은 공정 조건으로 캐패시터 상부 전극용 백금막(25)을 형성한다. 이후, 일련의 사진 및 식각 공정을 통해 캐패시터를 패터닝하고, 캐패시터 특성을 안정화하기 위한 열처리를 실시한다. 도면 부호 '21a'는 열공정에 위해 Ti막(21)이 산화되어 형성된 TiOx막을 나타낸다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
예를 들어, 전술한 실시예에서는 강유전체 캐패시터의 전극으로 백금막을 사용하는 경우를 일례로 들어 설명하였으나, 본 발명은 고유전체 캐패시터 제조시에 백금막을 캐패시터 전극으로 사용하는 경우에도 적용될 수 있다.
전술한 본 발명은 고온 열공정에 의한 백금막의 물리적 특성 열화를 방지할 수 있으며, 이에 따라 캐패시터 특성 및 소자의 신뢰도를 향상시키는 효과를 기대할 수 있다.

Claims (7)

  1. 소정의 하부층 상에 백금막을 증착하되, Ar/O2플라즈마 분위기에서 스퍼터링하여 증착하는 제1 단계와,
    증착된 상기 백금막의 막질을 치밀화 하기 위하여 Ar 플라즈마 처리를 실시하는 제2 단계
    를 포함하여 이루어진 반도체 소자의 캐패시터 전극용 백금막 형성방법.
  2. 제2항에 있어서,
    상기 제1 단계 및 제2 단계는 동일 장비 내에서 수행하는 것을 특징으로 하는 반도체 소자의 캐패시터 전극용 백금막 형성방법.
  3. 제2항에 있어서,
    상기 제1 단계에서,
    산소 원자가 상기 백금막 내에 침입형으로 고용되도록 하는 것을 특징으로 하는 반도체 소자의 캐패시터 전극용 백금막 형성방법.
  4. 제2항에 있어서,
    상기 제1 단계는,
    300∼600℃의 온도에서 이루어지는 것을 특징으로 하는 반도체 소자의 캐패시터 전극용 백금막 형성방법.
  5. 제2항 또는 제3항에 있어서,
    상기 제2 단계에서,
    상기 Ar 플라즈마에 포함된 Ar 이온(Ar+)이 상기 백금막 쪽으로 가속되도록 고주파 전원을 공급하는 것을 특징으로 하는 반도체 소자의 캐패시터 전극용 백금막 형성방법.
  6. 제2항에 있어서,
    상기 하부층은,
    층간절연 산화막 상에 접착층으로 제공되는 Ti막을 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 전극용 백금막 형성방법.
  7. 제2항에 있어서,
    상기 하부층은,
    유전체 박막을 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 전극용 백금막 형성방법.
KR1019980061107A 1998-12-30 1998-12-30 반도체소자의캐패시터전극용백금막형성방법 KR100321694B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980061107A KR100321694B1 (ko) 1998-12-30 1998-12-30 반도체소자의캐패시터전극용백금막형성방법
JP11369608A JP2000208440A (ja) 1998-12-30 1999-12-27 半導体素子のキャパシタ―電極用白金膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980061107A KR100321694B1 (ko) 1998-12-30 1998-12-30 반도체소자의캐패시터전극용백금막형성방법

Publications (2)

Publication Number Publication Date
KR20000044608A KR20000044608A (ko) 2000-07-15
KR100321694B1 true KR100321694B1 (ko) 2002-03-08

Family

ID=19567863

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980061107A KR100321694B1 (ko) 1998-12-30 1998-12-30 반도체소자의캐패시터전극용백금막형성방법

Country Status (2)

Country Link
JP (1) JP2000208440A (ko)
KR (1) KR100321694B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100792152B1 (ko) * 2006-07-11 2008-01-04 한국원자력연구원 플라즈마 방전을 이용한 전극촉매용 백금계 금속 박막 제조장치 및 이를 이용한 전극촉매용 백금계 금속 박막의 제조방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4228560B2 (ja) * 2000-11-01 2009-02-25 ソニー株式会社 キャパシタ素子及びその製造方法
KR100408404B1 (ko) 2001-04-10 2003-12-06 삼성전자주식회사 후속 열처리 공정에 기인한 금속층의 결정립 성장을억제하는 방법 및 이러한 방법에 의해 형성된 금속층을포함하는 반도체 장치의 제조방법
KR100378197B1 (ko) 2001-04-10 2003-03-29 삼성전자주식회사 열적 산화에 의한 금속층의 표면 모폴로지 특성 열화방지법 및 그러한 금속층을 갖는 반도체 장치의 제조 방법
KR100425450B1 (ko) 2001-06-26 2004-03-30 삼성전자주식회사 금속-절연층-금속 캐패시터 제조 방법
KR100719805B1 (ko) * 2005-12-30 2007-05-18 주식회사 아이피에스 전이금속을 첨가한 커패시터 전극 증착 방법
KR101663182B1 (ko) * 2014-10-22 2016-10-06 유병철 교통 안전 표지판의 제어 장치 및 그 방법
KR101597714B1 (ko) 2014-11-04 2016-02-25 주식회사 포스코 원료 분리기, 이를 구비하는 원료 수용 장치, 및 원료 처리 방법
KR20160134005A (ko) 2015-05-14 2016-11-23 경희대학교 산학협력단 드론 및 주변차량을 이용한 시야 확보 방법 및 이를 이용한 디스플레이 시스템

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164808A (en) * 1991-08-09 1992-11-17 Radiant Technologies Platinum electrode structure for use in conjunction with ferroelectric materials
JPH07263570A (ja) * 1994-03-17 1995-10-13 Fujitsu Ltd 誘電体装置の製造方法
JPH07263507A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 半導体集積回路装置
JPH09162372A (ja) * 1995-12-13 1997-06-20 Ricoh Co Ltd 電極材料及びこれを用いた容量素子
KR19980066717A (ko) * 1997-01-28 1998-10-15 김광호 에프램(fram)셀의 제조방법
KR19990002277A (ko) * 1997-06-19 1999-01-15 문정환 반도체 소자의 커패시터 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164808A (en) * 1991-08-09 1992-11-17 Radiant Technologies Platinum electrode structure for use in conjunction with ferroelectric materials
JPH07263570A (ja) * 1994-03-17 1995-10-13 Fujitsu Ltd 誘電体装置の製造方法
JPH07263507A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 半導体集積回路装置
JPH09162372A (ja) * 1995-12-13 1997-06-20 Ricoh Co Ltd 電極材料及びこれを用いた容量素子
KR19980066717A (ko) * 1997-01-28 1998-10-15 김광호 에프램(fram)셀의 제조방법
KR19990002277A (ko) * 1997-06-19 1999-01-15 문정환 반도체 소자의 커패시터 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100792152B1 (ko) * 2006-07-11 2008-01-04 한국원자력연구원 플라즈마 방전을 이용한 전극촉매용 백금계 금속 박막 제조장치 및 이를 이용한 전극촉매용 백금계 금속 박막의 제조방법

Also Published As

Publication number Publication date
JP2000208440A (ja) 2000-07-28
KR20000044608A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
US6165834A (en) Method of forming capacitors, method of processing dielectric layers, method of forming a DRAM cell
US5973911A (en) Ferroelectric thin-film capacitor
US6580111B2 (en) Metal-insulator-metal capacitor
KR100417855B1 (ko) 반도체소자의 캐패시터 및 그 제조방법
KR100321694B1 (ko) 반도체소자의캐패시터전극용백금막형성방법
US6656788B2 (en) Method for manufacturing a capacitor for semiconductor devices
KR100269331B1 (ko) 고유전체막을 구비하는 커패시터 형성방법
KR100505397B1 (ko) 반도체메모리소자의캐패시터제조방법
KR100436059B1 (ko) 강유전체 캐패시터 형성 방법
KR100504435B1 (ko) 반도체장치의 커패시터 제조방법
KR100325439B1 (ko) 고ε유전 또는 강유전 코팅의 제조 방법
US6432725B1 (en) Methods for crystallizing metallic oxide dielectric films at low temperature
JP2003163284A (ja) 半導体素子のキャパシタ及びその製造方法
KR100505679B1 (ko) 반도체 메모리 소자 및 그 제조방법
JP2658819B2 (ja) 薄膜キャパシタ
JP2000228507A (ja) 半導体素子の高誘電体キャパシタ製造方法
KR100474589B1 (ko) 캐패시터제조방법
KR100398661B1 (ko) 집적화 전자기소자용 박막 커패시터 제조 방법
KR19990005439A (ko) 반도체 장치의 강유전체 캐패시터 및 그 제조방법
KR100390837B1 (ko) 캐패시터 제조 방법
KR100265345B1 (ko) 반도체 장치의 고유전체 캐패시터 제조방법
KR20030039893A (ko) 반도체 소자의 캐패시터 및 그 제조방법
KR100321691B1 (ko) 백금전극을가진반도체소자의캐패시터형성방법
KR100321713B1 (ko) 백금 하부 전극을 가진 반도체 소자의 캐패시터 형성방법
KR100411302B1 (ko) 반도체소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090102

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee