KR19980066717A - 에프램(fram)셀의 제조방법 - Google Patents

에프램(fram)셀의 제조방법 Download PDF

Info

Publication number
KR19980066717A
KR19980066717A KR1019970002414A KR19970002414A KR19980066717A KR 19980066717 A KR19980066717 A KR 19980066717A KR 1019970002414 A KR1019970002414 A KR 1019970002414A KR 19970002414 A KR19970002414 A KR 19970002414A KR 19980066717 A KR19980066717 A KR 19980066717A
Authority
KR
South Korea
Prior art keywords
manufacturing
platinum
dielectric film
fram cell
oxygen
Prior art date
Application number
KR1019970002414A
Other languages
English (en)
Inventor
황유상
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019970002414A priority Critical patent/KR19980066717A/ko
Publication of KR19980066717A publication Critical patent/KR19980066717A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

FRAM 셀의 제조방법에 대해 개시된다. 이 방법은, 강유전물질을 유전체막으로 사용하는 FRAM 셀의 제조방법에 있어서, 상기 유전체막과 접촉되는 캐패시터의 하부전극 및 상부전극으로 산소가 포함된 백금전극을 사용하는 것을 특징으로 한다. 이에 따라, 산소가 포함된 백금전극과 PZT 물질의 유전체막과의 콘택에서 누설전류를 줄여줄 뿐만 아니라, 백금내에 포함된 산소가 PZT 계면에 산소 공공의 축적을 막아주어 기계적 피로 측면의 신뢰성을 동시에 개선시킬 수 있다.

Description

에프램(FRAM) 셀의 제조방법
본 발명은 반도체 메모리 셀의 제조방법에 관한 것으로, 특히 강유전물질을 유전체막으로 사용하는 에프램(FRAM) 셀의 제조방법에 관한 것이다.
반도체 메모리장치는 발명된 이래 시간을 지나면서 고집적호가 가속되고 있으며, 특히 디램(DRAM)의 경우는 기가(Giga)급 소자의 시대를 눈앞에 두고 있다. DRAM은 높은 집적도와 빠른 동작속도라는 장점을 가지는 반면에, 데이터의 저장을 위해 계속적인 리플래쉬(refresh)가 요구되는 단점을 지니고 있다. 한편, 에스램(SRAM), 이이피롬(EEPROM), 플래쉬 메모리(flash memory) 등은 리플래쉬가 필요없어 사용이 편리한 장점을 가지나, 동작전압이 높거나, 고집적이 어렵거나, 동작속도가 느린 단점을 지니고 있다.
이에 반해 고유전체인 BST(BaSrTiO3)와 강유전체인 PZT(PbZrTiO3)를 이용한 FRAM은 강유전성이라는 물질의 물리적 특성을 이용하여 소자를 제조하므로, 상기한 양쪽의 장점을 모두 살릴 수 있는 커다란 장점을 지니고 있다. 강유전성이란, 어떤 물질에 전압을 가하면 전기적 쌍극자(electric dipole)들이 전계방향으로 배열(polarization)하고, 이러한 배열은 전압을 제거하여도 감소할 뿐, 어느 정도의 양(remanent polarization)을 보유하게 된다. 이렇게 남아있는 분극을 데이터의 저장으로 이용하면, 외부에서 인가되는 전압이 없이도 데이터의 저장이 가능하게 된다.
강유전체를 이용하여 FRAM을 동작시키는 원리가 수십년 전에 제안되었음에도 불구하고 실용화되지 못한 이유는 여러 가지 원인이 있지만, 특히 강유전 물질의 성공적인 박막화의 어려움, 안정되고 재현성있는 특성(분극, 누설전류, 기계적 피로 등) 확보의 어려움, 사용물질과 공정변화에 의한 집적의 어려움 등이 있다. 그러나, 박막화 기술, 식각기술, 평가기술 등 여러 가지 기술의 발전에 따라, FRAM의 실현가능성은 점차 높아지고 있다.
FRAM의 제조에 주로 사용되는 강유전물질인 PZT에 포함된 Pb는 높은 확산속도를 가지고 있어 실리콘 계면으로 확산하기가 쉽다. 실리콘 계면으로 확산할 경우는 트랜지스터의 특성이 변화할 수 있으므로, 이러한 확산을 막기 위하여 적절한 확산 장벽층과 전극을 사용해야 하는 어려움이 있다. 따라서, 현재 내산화성이면서 고전도성 물질인 백금(Pt) 전극위에 PZT를 증착하여 소자에 적용하고자 하나, 반복적인 읽기(read)/ 쓰기(write) 신호에 대한 신뢰성과 확산 장벽층에 대한 요구가 문제점으로 지적되고 있다. 이를 개선하고자 많은 연구가 진행되어 신뢰성의 문제점인 기계적 피로(fatigue)의 주요원인이 PZT 박막 내부에 산소 공공의 PZT/Pt 계면 축적임을 보고 하고 있다.
이에 따라 산소 공공의 축적을 방지할 수 있는 RuO2, IrO2, LSCO 등과 같은 산화물 전극이 개발되어 기계적 피로의 특성을 개선하였으나, 이러한 산화물 전극은 PZT 유전물질과 오믹 콘택(ohmic contact)을 형성하여 누설전류가 백금전극에 비하여 크게 흐르는 문제점을 갖고 있다.
본 발명이 이루고자 하는 기술적 과제는, 백금전극 증착시 산소를 주입함으로써 백금전극과 PZT의 접촉특성을 유지하면서 기계적 피로 측면의 신뢰성을 동시에 개선할 수 있는 FRAM 셀의 제조방법을 제공하는 것이다.
도 1 및 도 2는 본 발명에 따른 FRAM 셀의 제조방법을 설명하기 위한 단면도들이다.
도면의 주요 부분에 대한 부호의 설명
100...반도체기판 101...필드산화막
10 ...게이트전극 12 ...소오스영역
14 ...드레인영역 BL ...비트라인
20,30...층간절연막 32 ...플러그
34 ...장벽층 40 ...캐패시터의 하부전극
42 ...유전체막 44 ...캐패시터의 상부전극
상기 과제를 이루기 위하여 본 발명의 방법은, 강유전물질을 유전체막으로 사용하는 FRAM 셀의 제조방법에 있어서, 상기 유전체막과 접촉되는 캐패시터의 하부전극 및 상부전극으로 산소가 포함된 백금전극을 사용하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명을 설명하기로 한다.
도 1 및 도 2는 본 발명에 따른 FRAM 셀의 제조방법을 설명하기 위한 단면도들로서, 비트라인까지의 제조공정은 통상적인 방법을 사용하므로 그 설명은 생략하기로 한다.
도 1은 캐패시터의 하부전극과 접속하는 플러그(32)의 형성공정을 도시한 것으로, 먼저 반도체기판(100)상에 통상적인 반도체 제조공정을 통하여 비트라인(BL) 까지 형성한 후, 결과물 전면에 층간절연막(30)을 형성하고, 소정의 사진식각공정으로 층간절연막들(20,30)을 식각하여 캐패시터의 하부전극과 트랜지스터의 소오스영역(12)을 접속하기 위한 콘택 홀을 형성한다. 이어서, 결과물 전면에 도전물질 예컨대 불순물이 도핑된 다결정실리콘, 혹은 텅스텐을 소정두께 증착한 후, 에치 백(etch back)하여 상기 콘택 홀에 도전성 플러그(32)를 형성한다. 여기서, 미설명부호 101은 필드산화막을, 10은 게이트전극을, 14는 드레인영역을 각각 나타낸다.
도 2는 장벽층(34), 하부전극(40), 강유전체막(42) 및 상부전극(44)의 형성공정을 도시한 것으로, 먼저 상기 도전성 플러그(32)가 형성된 결과물 전면에 예컨대 산화티타늄(TiO2)과 같은 장벽물질을 소정두께 형성하여 장벽층(34)을 형성한다. 이어서, 산소가 포함된 백금으로 이루어진 하부전극(40)과, PZT 강유전물질로 이루어진 강유전체막(42), 그리고 산소가 포함된 백금으로 이루어진 상부전극(44)을 각각 소정 두께로 형성한 후, 상기 상부전극(44)위에 소정 크기의 식각 마스크를 적용하여 상부전극(44), 강유전체막(42), 하부전극(40) 및 장벽층(34)을 도시된 바와 같이 패터닝한다. 이때, 상기 산소가 포함된 백금은, 먼저 백금을 증착하고 후속공정에서 산소 분위기의 퍼너스(furnace)에서 소정의 온도범위 예컨대 300℃∼700℃로 어닐링(annealing)하거나, 백금 증착시 산소 분위기에서 반응성 스퍼터링(reactive sputtering)법에 의해 형성된다.
본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 물론이다.
상술한 바와 같이 본 발명에 의한 FRAM 셀의 제조방법에 따르면, 캐패시터의 하부전극 및 상부전극으로 산소가 포함된 백금을 사용함으로써 PZT와의 콘택에서 누설전류를 줄여줄 뿐만 아니라, 백금내에 포함된 산소가 PZT 계면에 산소 공공의 축적을 막아주어 기계적 피로 측면의 신뢰성을 동시에 개선시킬 수 있는 장점이 있다.

Claims (3)

  1. 강유전물질을 유전체막으로 사용하는 FRAM 셀의 제조방법에 있어서,
    상기 유전체막과 접촉되는 캐패시터의 하부전극 및 상부전극으로 산소가 포함된 백금전극을 사용하는 것을 특징으로 하는 FRAM 셀의 제조방법.
  2. 제1항에 있어서, 상기 산소가 포함된 백금전극은,
    먼저 백금을 증착한 후, 후속공정으로 산소 분위기의 퍼너스에서 300℃∼700℃로 어닐링하거나, 백금 증착시 산소 분위기에서 반응성 스퍼터링법에 의해 형성되는 것을 특징으로 하는 FRAM 셀의 제조방법.
  3. 제1항 또는 제2항에 있어서, 상기 유전체막은,
    PZT 물질인 것을 특징으로 하는 FRAM 셀의 제조방법.
KR1019970002414A 1997-01-28 1997-01-28 에프램(fram)셀의 제조방법 KR19980066717A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970002414A KR19980066717A (ko) 1997-01-28 1997-01-28 에프램(fram)셀의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970002414A KR19980066717A (ko) 1997-01-28 1997-01-28 에프램(fram)셀의 제조방법

Publications (1)

Publication Number Publication Date
KR19980066717A true KR19980066717A (ko) 1998-10-15

Family

ID=65952960

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970002414A KR19980066717A (ko) 1997-01-28 1997-01-28 에프램(fram)셀의 제조방법

Country Status (1)

Country Link
KR (1) KR19980066717A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100321694B1 (ko) * 1998-12-30 2002-03-08 박종섭 반도체소자의캐패시터전극용백금막형성방법
KR100450669B1 (ko) * 2002-01-30 2004-10-01 삼성전자주식회사 산소 침투 경로 및 캡슐화 장벽막을 구비하는 강유전체메모리 소자 및 그 제조 방법
KR100576355B1 (ko) * 1999-08-18 2006-05-03 삼성전자주식회사 2단계 급속 열처리를 이용한 강유전체 메모리 소자의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100321694B1 (ko) * 1998-12-30 2002-03-08 박종섭 반도체소자의캐패시터전극용백금막형성방법
KR100576355B1 (ko) * 1999-08-18 2006-05-03 삼성전자주식회사 2단계 급속 열처리를 이용한 강유전체 메모리 소자의 제조방법
KR100450669B1 (ko) * 2002-01-30 2004-10-01 삼성전자주식회사 산소 침투 경로 및 캡슐화 장벽막을 구비하는 강유전체메모리 소자 및 그 제조 방법

Similar Documents

Publication Publication Date Title
US6376325B1 (en) Method for fabricating a ferroelectric device
US5461536A (en) Storage capacitors using high dielectric constant materials
KR100479520B1 (ko) 다결정 메모리 구조, 상기 구조를 형성하는 방법, 및 상기구조를 이용하는 반도체 메모리 디바이스
KR100406536B1 (ko) 산소확산방지막으로서 알루미늄 산화막을 구비하는강유전체 메모리 소자 및 그 제조 방법
US6368909B2 (en) Methods of fabricating integrated circuit ferroelectric capacitors including tensile stress applying layers on the upper electrode thereof
US20080108203A1 (en) Multi-Layer Electrode and Method of Forming the Same
KR100323711B1 (ko) 강유전체 메모리 제조방법
KR19980071276A (ko) 돌출한 캐패시터 전극의 제조 방법
US20020008265A1 (en) Methods for producing a structured metal layer
KR100533973B1 (ko) 하부전극과 강유전체막의 접착력을 향상시킬 수 있는강유전체캐패시터 형성 방법
KR19980066717A (ko) 에프램(fram)셀의 제조방법
US6747302B2 (en) FeRAM having BLT ferroelectric layer and method for forming the same
KR100533974B1 (ko) 하부전극과 강유전체막의 접착력을 향상시킬 수 있는강유전체캐패시터 형성 방법
KR100604673B1 (ko) 반도체 소자의 강유전체 캐패시터
KR100197564B1 (ko) 강유전체 커패시터 반도체 메모리 장치 및 그 제조방법
KR20080111732A (ko) 터널링 산화막을 이용한 멀티-비트 비휘발성 메모리소자 및그 제조방법
KR100219532B1 (ko) 강유전체 메모리 장치 및 그 제조방법
KR0165352B1 (ko) 강유전체막 커패시터의 제조방법
KR100207484B1 (ko) 강유전체 메모리 장치의 캐패시터 및 그 제조방법
KR980012514A (ko) 반도체 장치의 커패시터 제조방법
KR100427031B1 (ko) 강유전체 소자의 커패시터 제조 방법
KR100362182B1 (ko) 강유전체 메모리 소자의 제조 방법
KR100991378B1 (ko) 플라즈마 손상에 의한 강유전체 캐패시터의 유효 정전용량감소를 방지할 수 있는 강유전체 캐패시터 및 그 제조방법
KR100609041B1 (ko) 트랜지스터 상부에 수소 확산방지막을 구비하는 강유전체메모리 소자 및 그 제조 방법
KR20040059436A (ko) 강유전체 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid