KR100197564B1 - 강유전체 커패시터 반도체 메모리 장치 및 그 제조방법 - Google Patents
강유전체 커패시터 반도체 메모리 장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR100197564B1 KR100197564B1 KR1019960021060A KR19960021060A KR100197564B1 KR 100197564 B1 KR100197564 B1 KR 100197564B1 KR 1019960021060 A KR1019960021060 A KR 1019960021060A KR 19960021060 A KR19960021060 A KR 19960021060A KR 100197564 B1 KR100197564 B1 KR 100197564B1
- Authority
- KR
- South Korea
- Prior art keywords
- ferroelectric
- electrode
- ferroelectric capacitor
- memory device
- semiconductor memory
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
1. 청구범위에 기재된 발명이 속하는 기술분야
강유전체 캐패시터 반도체 메모리 장치 및 그 제조방법에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
안정된 동작을 보장하고 단차를 감소하여 용이한 평탄화공정을 수행하기 위한 강유전체 캐패시터 반도체 메모리 장치 및 그 제조방법을 제공함에 있다.
3. 발명의 해결방법의 요지
단차를 감소하고 용이한 평탄화공정을 수행하기 위한 강유전체 램에 있어서, 반도체 기판상의 기판 방향에 대하여 수평하고 나란히 형성된 제1전극 및 제2전극과 그 사이에 강유전체 물질을 가지므로, 단일층에 형성된 강유전체 캐패시터를 포함하는 것을 특징으로 한다.
4. 발명의 중요한 용도
강유전체 캐패시터 반도체 메모리 장치 및 그 제조방법에 적합하다.
Description
제1도 내지 제3도는 본 발명의 바람직한 실시예에 따른 강유전체 캐패시터 반도체 메모리 장치 및 그 제조방법을 보인 도면들이다.
본 발명은 강유전체 캐패시터를 가지는 반도체 메모리 장치 및 그 제조방법에 관한 것으로, 특히 그 강유전체에 캐패시터를 단일층으로 형성하여 단차를 감소시킴으로써 후속되는 평탄화공정을 용이하게 수행하기 위한 강유전체 캐패시터 반도체 메모리 장치 및 그 제조방법에 관한 것이다.
일반적으로, 반도체 메모리 장치 중에서 디램은 크기 축소에 의해서 높은 집적도를 얻을 수 있었던 반면에 저장 캐패시터의 크기가 수반되어 종래의 유전체로서는 충분한 차아지 저장 밀도를 얻는 것이 힘들어졌다. 따라서, 다양한 형태의 스택 캐패시터나 트랜치 캐패시터가 제안되고 있으나 공정의 어려움으로 그 한계를 나타내고 있다. 또한, 디램은 데이터의 저장을 위해 계속적인 리프레쉬가 요구되는 단점이 있다, 그리고, 롬의 경우 데이터의 저장면에서 리프레쉬가 필요없는 반면에 동작전압이 높고 고집적화에 어려움이 있다. 이러한 램과 롬의 단점을 보완할 수 있는 것이 강유전체 물질을 이용한 강유전체 반도체 메모리 장치(Ferroelectric RAM)는 데이터의 리이드 및 라이트가 자유롭고, 낮은 전압에서 동작 가능한 차세대 소자이다, 상기 강유전체 물질로는 통상적으로 PZT(lead zirconate titanate)가 사용되는데, 이러한 PZT는 외부에서 전기장이 가해지지 않더라도 역전 가능한 자발분극을 갖는 물질이다. 따라서, 외부의 전기장이 없어도 두 개 이상의 분극 상태가 존재하고 전기장을 가함에 따라 한 상태에서 다른 상태로 이동을 하는 특징을 가진다. 이러한 PZT의 자발분극으로 인해 상기 강유전체 반도체 메모리 장치의 데이터는 불휘발하게 되는 것이다. 여기서 상술한 형태의 FRAM에 대한 구조 설명은 발명자 Kazuhiro Hoshiba에 대해 1993년 2월 23일자로 특허 허여된 미합중국 특허 U.S.P. No. 5,189,594하에 제목 capacitor in a semiconductor intergrated circuit and non-volatile memory using same에 자세히 개시되어 있다.
한편, 이러한 불휘발 메모리 장치로서도 응용할 수 있는 FRAM의 실현을 위하여 강유전체 캐패시터의 구성은 필수적인데 통상 산화막 위에 백금/강유전체/백금의 스택구조로 캐패시터를 형성하였다. 이때, 전극으로 사용되는 백금은 2000Å~3000Å이고 강유전체인 PZT는 2500Å으로 캐패시터 자체에 의한 단차가 8000Å정도로 되어 배선을 위한 평탄화가 어렵고 콘택홀의 형성시 깊은 단차로 인해 에칭시간이 증가하여 플라즈마 손상이 커져 PZT 캐패시터의 특성이 열화되는 문제점이 있다.
따라서, 상기한 바와 같은 문제점을 해소하기 위한 본 발명의 목적은 안정된 동작을 보장하고 단차를 감소하여 용이한 평탄화공정을 수행하기 위한 강유전체 캐패시터 반도체 메모리 장치 및 그 제조방법을 제공함에 있다.
본 발명의 다른 목적을 후공정의 플라즈마 에칭시에도 손상을 받지 않는 강유전체 물질을 가지기 위한 강유전체 캐패시터 반도체 메모리 장치 및 그 제조장법을 제공함에 있다.
상기한 목적들을 달성하기 위한 본 발명의 기술적 사상에 따르면, 반도체 기판영역에 필드산화막 상에 형성되고, 능동소자영역에 절연되게 이웃하고, 도전막 사이에 샌드위치된 강유전체 물질을 가지는 강유전체 반도체 메모리 장치에 있어서: 상기 필드산화막 상과, 상기 능동소자 상의 층간절연막 상에 캡핑층을 가지고, 단차를 감소하고 원할한 평탄화 공정을 수행하기 위하여 상기 캡핑층상에 동시에 패터닝되어 나란히 위치한 제1, 2전극과; 상기 제1, 2전극 사이에 형성된 강유전체 물질을 가짐을 특징으로 한다.
또한, 상기한 목적들을 달성하기 위한 본 발명의 기술적 사상에 따르면, 반도체 기판영역을 가지는 강유전체 캐패시터 반도체 메모리 장치의 제조방법에 있어서; 상기 반도체 기판영역내에 형성된 필드산화막에 의해 이격된 활성화영역과 그 활성화영역내에 채널, 게이트, 소오스 그리고, 드레인영역을 가지는 모오스 트랜지스터를 형성하고, 상기 모오스 트랜지스터의 상부와 활성화영역의 상부에 층간절연막과 제1캡핑층을 형성하는 제1과정과; 상기 필드산화막 상의 상당하는 영역의 상기 제1캡핑층 상에 상기 기판영역에 대하여 단차를 감소시키고 용이한 평탄화공정을 수행하기 위하여 수평방향으로 나란히 제1전극 및 제2전극을 형성하는 제2과정과; 상기 제1전극 및 제2전극의 사이 및 그 상부와 상기 제1캡핑층상에 강유전체 물질을 증착하고, 상기 평탄화공정을 수행하여 상기 제1캡핑층과 제1, 2전극상의 상기 강유전체 물질을 제거하여 강유전체 캐패시터를 형성하는 제3과정으로 이루어지는 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 그리고, 본 발명을 설명함에 있어 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1도 내지 제3도는 본 발명의 바람직한 실시예에 따른 강유전체 캐패시터 반도체 메모리 장치 및 그 제조방법을 나타내는 도면들이다.
제1도 내지 제3도를 참조하여 본 발명을 설명하면, 반도체 기판(2)내에 형성된 필드산화막(8)에 의해 정의된 활성화영역과, 상기 정의된 활성화영역내에 채널, 게이트, 소오스 그리고, 드레인영역을 가지는 모오스 트랜지스터를 통상의 제조방법으로 형성한다. 이어서, 상기 모오스 트랜지스터의 상부와 활성화영역의 상부에 층간절연막(12)과 캡핑층(14)을 형성한다. 이때, 층간절연막(12)는 BPSG막으로 형성하고, 제1캡핑층(14)는 티타늄(Ti) 계열의 산화막을 이용하는 것이 바람직하지만 반드기 이에 국한되는 것은 아니다.
계속해서, 상기 필드산화막(8)중 일측에 존재하는 필드산화막(8) 상부의 상기 캡핑층(14) 상에, 단차를 감소시켜 후속의 평탄화공정을 용이하게 수행하기 위하여 제1전극(16) 및 제2전극(18)을 나란히 수평방향으로 형성한다. 이때, 상기 제1전극(16) 및 제2전극(18)은 통상적으로 백금을 이용하여 형성하며, 통상의 포토리소그래피 공정을 통하여 동시에 패터닝하되, 강유전체 물질이 상기 제1전극(16) 및 제2전극(18) 사이에 형성될 수 있도록 일정간격 이격되도록 패터닝한다. 이때. 상기 캡핑층(14) 또한 패터닝하여 제1캡핑층(22a)을 형성한다. 이어서, 상기 제1전극(16) 및 제2전극(18)이 형성되어 있는 상기 캡핑층(14) 상부에 예컨대, PZT와 같은 강유전체 물질(20)을 증착한 뒤, 씨엠피(Chemical Mechanical Polishing) 또는 에치백(etch back)등의 평탄화공정을 수행한다. 그리고 나서, 상기 제1전극(16) 및 제2전극(18) 사이를 제외한 모든 영역에 증착된 상기 강유전체 물질(20)을 완전히 제거한 뒤, 제2캡핑층(22b)을 더 형성함으로써, 강유전체 반도체 메모리 장치의 캐패시터를 형성한다. 이때, 캐패시터의 표면적을 보다 늘리기 위해서는, 상기 제1전극(16)과 제2전극(18)의 간격을 넓게 패터닝하여, 상기 제1전극(16)과 제2전극(18) 사이에 형성되는 강유전체 물질(20)을 수평방향으로 넓게 형성한다.
이와 같이 본 발명에 따른 강유전체 반도체 메모리 장치의 캐패시터는 제1전극(16), 제2전극(18) 및 강유전체 물질(20)이 동일선상에 단이층으로 형성되고, 그 상부 및 하부에 제1캡핑층(22a) 및 제2캡핑층(22b)이 형성되어 있으며, 그 상부에 배선이 형성된다.
이처럼 본 발명에서는, 제1전극(16), 제2전극(18) 및 강유전체 물질(20)상부에 형성되어 있는 제2캡핑층(22b)으로 인하여 배선을 형성하기 위한 플라즈마 식각공정시 상기 강유전체 물질(20)의 손상을 방지할 수 있는 효과가 있다. 또한, 상기 제1전극(16), 제2전극(18) 및 강유전체 물질(20)이 동일선상에 단일층으로 형성되므로, 단차가 줄어들어 후속의 평탄화공정을 용이하게 실시할 수 있는 효과를 얻을 수 있다.
상기한 본 발명은 도면을 중심으로 예를들어 한정되었지만, 그 동일한 것은 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 변화와 변형이 가능함이 본 분야의 숙련된 자에게 있어 명백할 것이다.
Claims (9)
- 반도체 기판영역의 필드산화막 상에 형성되고, 능동소자영역에 절연되게 이웃하고, 도전막 사이에 샌드위치된 강유전체 물질을 가지는 강유전체 반도체 메모리 장치에 있어서: 상기 필드산화막 상과, 상기 능동소자 상의 층간절연막 상에 캡핑층을 가지고, 단차를 감소하고 원할한 평탄화 공정을 수행하기 위하여 상기 캡핑층상에 동시에 패터닝되어 나란히 위치한 제1, 2전극과; 상기 제1, 2전극 사이에 형성된 강유전체 물질을 가짐을 특징으로 하는 강유전체 반도체 메모리 장치.
- 제1항에 있어서, 상기 제1, 2전극은 백금임을 특징으로 하는 강유전체 반도체 메모리 장치.
- 제1항에 있어서,, 상기 제1, 2전극 상에는 캡핑층을 더 가짐을 특징으로 하는 강유전체 반도체 메모리 장치.
- 제1항에 있어서, 상기 강유전체 캐패시터 상부에 전극의 배선을 가짐을 특징으로 하는 강유전체 반도체 메모리 장치.
- 반도체 기판영역 상에 형성된 모오스 트랜지스터와 절연막에 의해 상기 모오스 트랜지스터와 이격되는 강유전체 캐패시터를 가지는 반도체 메모리 장치에 있어서: 상기 강유전체 캐패시터의 제1전극과 제2전극은 상기 기판영역에 대하여 수평방향으로 배치되고, 상기 제1전극 및 제2 전극 사이에 강유전체 물질이 형성되어 단차가 감소되고 유용한 평탄화공정을 수행하도록 함을 특징으로 하는 강유전체 반도체 메모리 장치.
- 반도체 기판영역을 가지는 강유전체 캐패시터 반도체 메모리 장치의 제조방법에 있어서: 상기 반도체 기판영역내에 형성된 필드산화막에 의해 이격된 활성화영역과 그 활성화영역내에 채널, 게이트, 소오스 그리고, 드레인영역을 가지는 모오스 트랜지스터를 형성하고, 상기 모오스 트랜지스터의 상부와 활성화영역의 상부에 층간 절연막과 제1캡핑층을 형성하는 제1과정과; 상기 필드산화막 상의 상당하는 영역의 상기 제1캡핑층 상에 상기 기판영역에 대하여 단차를 감소시키고 용이한 평탄화공정을 수행하기 위하여 수평방향으로 나란히 제1전극 및 제2전극을 형성하는 제2과정과; 상기 제1전극 및 제2전극의 사이 및 그 상부와 상기 제1캡핑층상에 강유전체 물질을 증착하고, 상기 평탄화공정을 수행하여 상기 제1캡핑층과 제1, 2전극상의 상기 강유전체 물질을 제거하여 강유전체 캐패시터를 형성하는 제3과정으로 이루어지는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제 6항에 있어서, 상기 강유전체 캐패시터의 상부에 제2캡핑층을 형성하는 과정을 더 가짐을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제1전극, 제2전극, 그리고 강유전체 물질을 가지는 강유전체 캐패시터 반도체 메모리 장치의 제조방법에 있어서; 상기 제1전극 및 제2전극을 기판에 대하여 수형방향으로 마주보도록 나란히 형성하고, 상기 제1, 2전극 사이에 강유전체 물질을 형성하여 상기 강유전체 캐패시터를 단일층내에 형성하여 단차를 감소하고 후공정의 용이한 평탄화공정을 효과적으로 수행함을 특징으로 하는 강유전체 캐패시터 반도체 메모리 장치의 제조방법.
- 단차를 감소하고 용이한 평탄화공정을 수행하기 위한 강유전체 램에 있어서; 반도체 기판상의 기판 방향에 대하여 수평하고 나란히 형성된 제1전극 및 제2전극과 그 사이에 강유전체 물질을 가지므로, 단일층에 형성된 강유전체 캐피시터를 포함하는 것을 특징으로 하는 강유전체 램.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960021060A KR100197564B1 (ko) | 1996-06-12 | 1996-06-12 | 강유전체 커패시터 반도체 메모리 장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960021060A KR100197564B1 (ko) | 1996-06-12 | 1996-06-12 | 강유전체 커패시터 반도체 메모리 장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980006269A KR980006269A (ko) | 1998-03-30 |
| KR100197564B1 true KR100197564B1 (ko) | 1999-06-15 |
Family
ID=19461624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960021060A KR100197564B1 (ko) | 1996-06-12 | 1996-06-12 | 강유전체 커패시터 반도체 메모리 장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100197564B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100425272B1 (ko) * | 2002-05-02 | 2004-03-30 | 주식회사 하이닉스반도체 | 반도체 캐패시터 형성 방법 |
-
1996
- 1996-06-12 KR KR1019960021060A patent/KR100197564B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR980006269A (ko) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100406536B1 (ko) | 산소확산방지막으로서 알루미늄 산화막을 구비하는강유전체 메모리 소자 및 그 제조 방법 | |
| KR100505445B1 (ko) | 반도체 소자의 강유전체 캐패시터 및 그 형성방법 | |
| US6291251B1 (en) | Method for fabricating ferroelectric memory | |
| US20020149040A1 (en) | Process for producing a strontium ruthenium oxide protective layer on a top electrode | |
| US6004856A (en) | Manufacturing process for a raised capacitor electrode | |
| US7052951B2 (en) | Ferroelectric memory devices with enhanced ferroelectric properties and methods for fabricating such memory devices | |
| US20010051381A1 (en) | Method for manufacturing a ferroelectric memory | |
| US6927121B2 (en) | Method for manufacturing ferroelectric random access memory capacitor | |
| KR100197564B1 (ko) | 강유전체 커패시터 반도체 메모리 장치 및 그 제조방법 | |
| KR100410716B1 (ko) | 캐패시터의 하부전극을 스토리지노드와 연결할 수 있는강유전체 메모리 소자 및 그 제조 방법 | |
| KR100604673B1 (ko) | 반도체 소자의 강유전체 캐패시터 | |
| KR20010061557A (ko) | 반도체 메모리 소자 및 그 제조 방법 | |
| KR20010113271A (ko) | 상하부 전극간의 단락을 방지할 수 있는 강유전체캐패시터 형성 방법 | |
| KR100195262B1 (ko) | 강유전체 메모리 장치 및 그 제조 방법 | |
| KR19980066717A (ko) | 에프램(fram)셀의 제조방법 | |
| KR100488907B1 (ko) | 산화막 형성방법 및 이를 적용한 캐패시터 제조방법 | |
| KR100320612B1 (ko) | 반도체소자의제조방법 | |
| KR100609041B1 (ko) | 트랜지스터 상부에 수소 확산방지막을 구비하는 강유전체메모리 소자 및 그 제조 방법 | |
| KR100468708B1 (ko) | 강유전체커패시터및그제조방법 | |
| KR100238870B1 (ko) | 급경사 식각면이 그대로 유지되는 강유전체 캐패시터의 제조방법 | |
| KR100427031B1 (ko) | 강유전체 소자의 커패시터 제조 방법 | |
| KR100219532B1 (ko) | 강유전체 메모리 장치 및 그 제조방법 | |
| KR100407379B1 (ko) | 강유전체 메모리 소자 제조방법 | |
| KR100991378B1 (ko) | 플라즈마 손상에 의한 강유전체 캐패시터의 유효 정전용량감소를 방지할 수 있는 강유전체 캐패시터 및 그 제조방법 | |
| KR100362182B1 (ko) | 강유전체 메모리 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070125 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |