KR100505445B1 - 반도체 소자의 강유전체 캐패시터 및 그 형성방법 - Google Patents

반도체 소자의 강유전체 캐패시터 및 그 형성방법 Download PDF

Info

Publication number
KR100505445B1
KR100505445B1 KR10-1999-0063777A KR19990063777A KR100505445B1 KR 100505445 B1 KR100505445 B1 KR 100505445B1 KR 19990063777 A KR19990063777 A KR 19990063777A KR 100505445 B1 KR100505445 B1 KR 100505445B1
Authority
KR
South Korea
Prior art keywords
node
cell plate
thin film
forming
storage node
Prior art date
Application number
KR10-1999-0063777A
Other languages
English (en)
Other versions
KR20010061284A (ko
Inventor
정중희
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-1999-0063777A priority Critical patent/KR100505445B1/ko
Priority to US09/735,945 priority patent/US6410344B1/en
Publication of KR20010061284A publication Critical patent/KR20010061284A/ko
Application granted granted Critical
Publication of KR100505445B1 publication Critical patent/KR100505445B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Abstract

본 발명은 반도체 기술에 관한 것으로, 특히 캐패시터 유전체로 SrBi2Ta2O9 박막 및 Pb(ZrxTi1-x)O3 박막을 사용한 반도체 소자의 강유전체 캐패시터 및 그 형성방법에 관한 것이다. 이를 위한 본 발명은 모스 트랜지스터를 포함하는 소정의 하부층 상에 제공되는 셀 플레이트 노드; 상기 셀 플레이트 노드 상부의 일측영역에 적층되는 SBT박막 및 제1 스토리지 노드; 상기 셀 플레이트 노드 상부의 타측영역에 적층되는 PZT박막 및 제2 스토리지 노드; 및 상기 제1 및 상기 제2 스토리지 노드와 상기 모스 트랜지스터를 전기적으로 접속하기 위한 도전성라인을 구비하는 반도체 소자의 강유전체 캐패시터를 제공한다.

Description

반도체 소자의 강유전체 캐패시터 및 그 형성방법{Ferroelectric capacitor and method for forming the same in semiconductor device}
본 발명은 반도체 기술에 관한 것으로, 특히 캐패시터 유전체로 SrBi2Ta2O9(이하, SBT라 약칭함) 박막 및 Pb(ZrxTi1-x)O3 (이하, PZT라 약칭함)박막을 사용한 반도체 소자의 강유전체 캐패시터 및 그 형성방법에 관한 것이다.
강유전체 메모리 소자(Ferroelectric Random Access Memory, FeRAM)는 SBT, PZT 등의 강유전체 물질을 캐패시터 유전체로 사용하는 비휘발성 메모리 소자의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하고 있는 장점이 있을 뿐만 아니라, 동작 속도 측면에서도 기존의 DRAM(Dynamic Random Access Memory)에 필적하기 때문에 차세대 메모리 소자로 각광받고 있다.
이와 같이, 반도체 소자에서 강유전체(ferroelectric) 재료를 캐패시터에 사용함으로써 기존 DRAM 소자에서 필요한 리프레쉬(refresh)의 한계를 극복하고 대용량의 메모리를 이용할 수 있는 소자의 개발이 진행되어왔다.
강유전체는 상온에서 유전상수가 수백에서 수천에 이르며 두 개의 안정한 잔류분극(remanent polarization) 상태를 갖고 있어 이를 박막화하여 비휘발성(nonvolatile) 메모리 소자로의 응용이 실현되고 있다. 강유전체 박막을 비휘발성 메모리 소자로 사용하는 경우 가해주는 전기장의 방향으로 분극의 방향을 조절하여 신호를 입력하고 전기장을 제거하였을 때 남아있는 잔류분극의 방향에 의해 디지털 신호 1과 0을 저장하게 되는 원리를 이용하는 것이다.
강유전체 기억소자의 축전물질로는 SBT와 PZT 박막이 주로 사용되며, 상기와 같은 강유전체막의 우수한 강유전 특성을 얻기 위해서는 일반적으로 백금(Pt), 이리듐(Ir), 루테늄(Ru) 등을 상, 하부 전극물질로 사용하고 있다.
도1은 SBT(A)와 PZT(B)물질의 강유전 특성을 나타내는 이력곡선(hysteresis curve)을 도시한 도면이다.
그러나, 상기 도1에 도시된 바와 같이 상부전극과 하부전극 사이에 유전물질로써 SBT(A)를 사용할 경우에는 비트라인에 실리는 전압의 척도가 되는 잔류분극값(Pr)은 크지만 저전압용 소자의 척도가 될 수 있는 Vc값이 커서 저전압 소자 구현에 어려움이 따르는 문제점이 있다. 또한, PZT(B)를 유전물질로 사용할 경우에는 Vc값이 작아 저전압 구현에는 유리한 반면 잔류분극값이 작아 소자의 안정적인 동작에 매우 불리한 문제점이 발생하고 있다.
본 발명은 잔류분극값을 높이고 Vc값을 낮출 수 있는 강유전체 캐패시터 및 그 형성방법을 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은 모스 트랜지스터를 포함하는 소정의 하부층 상에 제공되는 셀 플레이트 노드; 상기 셀 플레이트 노드 상부의 일측영역에 적층되는 SBT박막 및 제1 스토리지 노드; 상기 셀 플레이트 노드 상부의 타측영역에 적층되는 PZT박막 및 제2 스토리지 노드; 및 상기 제1 및 상기 제2 스토리지 노드와 상기 모스 트랜지스터를 전기적으로 접속하기 위한 도전성라인을 구비하는 반도체 소자의 강유전체 캐패시터를 제공한다.
본 발명은 모스 트랜지스터를 포함하는 소정의 하부층 상에 스토리지 노드 콘택용 개구부를 가진 셀 플레이트 노드를 형성하는 제1 단계; 상기 셀 플레이트 노드 상부의 일측영역에 차례로 SBT박막 및 제1스토리지 노드를 적층하는 제2 단계; 상기 셀 플레이트 노드 상부의 타측영역에 차례로 PZT박막 및 제2스토리지 노드를 적층하는 제3 단계; 상기 제3 단계를 마친 전체 구조 상부에 층간절연막을 형성하는 제4 단계; 상기 층간절연막을 선택적으로 식각하여 상기 제1 스토리지 노드, 상기 제2 스토리지 노드를 노출시키는 제1 콘택홀과 상기 개구부를 관통하여 상기 모스트랜지스터의 접합층을 노출시키는 제2 콘택홀을 형성하는 제5 단계; 상기 제1 및 제2 콘택홀의 측벽에 절연막 스페이서를 형성하는 제6 단계; 및 상기 제1 콘택홀과 제2 콘택홀을 통해 상기 제1 스토리지 노드 및 상기 제2 스토리지 노드와 상기 모스트랜지스터의 접합층을 전기적으로 접속하는 도전성라인을 형성하는 제7 단계를 포함하는 반도체 소자의 강유전체 캐패시터 형성방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도2는 본 발명의 일실시예에 따라 형성된 강유전체 캐패시터의 평면도를 도시한 도면이다.
그리고, 도3a 내지 도3g는 상기 도2에 도시된 도면부호 A-A' 방향의 단면에 따른 강유전체 캐패시터 형성 공정 진행도를 도시한 도면이다.
본 실시예는 먼저, 도3a에 도시된 바와 같이 소정의 공정이 진행된 하부층(30) 상부에 강유전체 캐패시터의 하부전극용 전도막(31)을 증착한 후 이를 패터닝하여 셀 플레이트 노드를 형성한다. 이때, 셀 플레이트 노드는 이후 형성될 금속배선 형성을 위한 콘택홀 형성을 용이하게 하기 위하여 셀 플레이트 노드의 콘택홀 영역을 미리 식각한 상태이다. 하부전극용 전도막(31) 물질로는 백금(Pt) 또는 산화 금속물을 사용한다. 이어서, 전체 구조물의 상부에 졸-겔(sol-gel)방법이나 물리적 또는 화학적 증착법을 사용하여 150 ~ 200㎚ 두께의 SBT 다결정질 박막(32)을 증착한 후 계속하여 제1상부전극용 전도막(33)을 증착한다. 이때, 제1상부전극용 전도막(33) 물질로는 백금 또는 산화 금속물을 사용하여 형성한다.
다음으로, 도3b에 도시된 바와 같이 제1상부전극용 전도막(33) 및 SBT 다결정질 박막(32)을 상기 하부전극용 전도막(31) 상의 일측, 즉 'C'지역에만 형성되도록 선택식각을 실시하여 SBT를 유전체로 사용하는 강유전체 캐패시터를 형성한다.
다음으로, 도3c에 도시된 바와 같이 전체 구조물의 상부에 PZT다결정질 박막(34) 및 제2상부전극용 전도막(35)을 차례로 적층 형성한다. 이때, 제2상부전극용 전도막(35) 물질로는 백금 또는 산화 금속물을 사용하여 형성한다.
다음으로, 도3d에 도시된 바와 같이 제2상부전극용 전도막(35) 및 PZT다결정질 박막(34)을 차례로 선택식각하여 PZT를 유전체로 사용하는 강유전체 캐패시터를 형성한다. 이때, PZT를 유전체로 사용하는 강유전체 캐패시터는 상기 하부전극용 전도막(31) 상부의 타측, 즉 "D"지역에 형성한다.
계속하여, 도3e에 도시된 바와 같이 전체 구조물의 상부에 층간절연막(36)을 증착한 후 800℃에서 열처리를 실시하여 강유전체 캐패시터와 층간절연막(36)간의 상호작용으로 인한 스트레스를 해소시켜 강유전체 캐패시터 구조를 안정화시킨다. 이어서, 층간절연막(36)과 하부층(30)을 선택식각하여 제1상부전극용 전도막(33), 제2상부전극용 전도막(35) 및 하부층(30)에 형성되어 있는 트랜지스터와의 전기적 연결을 위한 금속배선용 콘택홀을 형성한다. 이때, 도면에서는 편의상 하부층(30)에 형성되어 있는 트랜지스터를 도시하지 않았으며, 이에 따라 도면에서의 하부층(30)에는 콘택홀이 도시되지 않았다.
계속하여, 도3f에 도시된 바와 같이 제1상부전극용 전도막(33) 및 제2상부전극용 전도막(35)과 하부전극용 전도막(31)의 단락을 방지하기 위한 목적으로 전체 구조물의 상부에 절연막을 증착하고, 이를 전면 건식식각하여 콘택홀 내부에 절연막 스페이서(37)가 형성되도록 한다.
다음으로, 도3g에 도시된 바와 같이 제1상부전극용 전도막(33) 및 제2상부전극용 전도막(35)과 하부층(30)(실제로는 하부층(30)에 형성된 트랜지스터)과의 전기적인 연결을 위하여 전체 구조물 상부의 표면을 따라 금속막(38)을 증착한 후 이를 패터닝하여 단위 캐패시터를 정의한다.
도4는 본 실시예에 따라 형성된 강유전체 캐패시터의 분극특성을 나타내는 이력곡선을 도시한 도면으로써, 본 발명의 특징을 나타내기 위하여 상기 종래기술에 따른 강유전체 캐패시터의 이력곡선(A, B)와 비교하여 도시하였다. 도4에 도시된 바와 같이 본 실시예에 따라 형성된 강유전체 캐패시터의 이력곡선(C)은 PZT를 사용한 캐패시터의 장점인 높은 잔류분극값을 취할 수 있고, SBT를 사용한 캐패시터의 장점인 낮은 Vc값을 취할 수 있음을 알 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명은 하나의 단위셀 캐패시터에 SBT와 PZT를 동시에 적용함으로써, 잔류분극 및 Vc특성을 개선하는 효과가 있으며, 이로 인하여 보다 안정적인 강유전체 캐패시터 특성을 확보할 수 있다.
도1은 SBT와 PZT물질의 강유전 특성을 나타내는 이력곡선을 도시한 도면.
도2는 본 발명의 일실시예에 따라 형성된 강유전체 캐패시터의 평면도를 도시한 도면.
도3a 내지 도3g는 상기 도2에 도시된 도면부호 A-A' 방향의 단면에 따른 강유전체 캐패시터 형성 공정 진행도를 도시한 도면.
도4는 본 실시예에 따라 형성된 강유전체 캐패시터의 분극특성을 나타내는 이력곡선을 도시한 도면.
*도면의 주요부분에 대한 부호의 간단한 설명
30 : 하부층 31 : 하부전극용 전도막
32 : SBT 다결정질 박막 33 : 제1상부전극용 전도막
34 : PZT다결정질 박막 35 : 제2상부전극용 전도막
36 : 층간절연막 37 : 절연막 스페이서
38 : 금속막

Claims (3)

  1. 모스 트랜지스터를 포함하는 소정의 하부층 상에 제공되는 셀 플레이트 노드;
    상기 셀 플레이트 노드 상부의 일측영역에 적층되는 SBT박막 및 제1 스토리지 노드;
    상기 셀 플레이트 노드 상부의 타측영역에 적층되는 PZT박막 및 제2 스토리지 노드; 및
    상기 제1 및 상기 제2 스토리지 노드와 상기 모스 트랜지스터를 전기적으로 접속하기 위한 도전성라인
    을 구비하는 반도체 소자의 강유전체 캐패시터.
  2. 제1항에 있어서,
    상기 전도라인은,
    상기 셀 플레이트 노드를 관통하여 상기 제1 및 제2스토리지 노드와 상기 모스 트랜지스터의 접합을 전기적으로 접속하되, 상기 셀 플레이트 노드와는 전기적으로 절연된 것을 특징으로 하는 반도체 소자의 강유전체 캐패시터.
  3. 모스 트랜지스터를 포함하는 소정의 하부층 상에 스토리지 노드 콘택용 개구부를 가진 셀 플레이트 노드를 형성하는 제1 단계;
    상기 셀 플레이트 노드 상부의 일측영역에 차례로 SBT박막 및 제1스토리지 노드를 적층하는 제2 단계;
    상기 셀 플레이트 노드 상부의 타측영역에 차례로 PZT박막 및 제2스토리지 노드를 적층하는 제3 단계;
    상기 제3 단계를 마친 전체 구조 상부에 층간절연막을 형성하는 제4 단계;
    상기 층간절연막을 선택적으로 식각하여 상기 제1 스토리지 노드, 상기 제2 스토리지 노드를 노출시키는 제1 콘택홀과 상기 개구부를 관통하여 상기 모스트랜지스터의 접합층을 노출시키는 제2 콘택홀을 형성하는 제5 단계;
    상기 제1 및 제2 콘택홀의 측벽에 절연막 스페이서를 형성하는 제6 단계; 및
    상기 제1 콘택홀과 제2 콘택홀을 통해 상기 제1 스토리지 노드 및 상기 제2 스토리지 노드와 상기 모스트랜지스터의 접합층을 전기적으로 접속하는 도전성라인을 형성하는 제7 단계
    를 포함하는 반도체 소자의 강유전체 캐패시터 형성방법.
KR10-1999-0063777A 1999-12-28 1999-12-28 반도체 소자의 강유전체 캐패시터 및 그 형성방법 KR100505445B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-1999-0063777A KR100505445B1 (ko) 1999-12-28 1999-12-28 반도체 소자의 강유전체 캐패시터 및 그 형성방법
US09/735,945 US6410344B1 (en) 1999-12-28 2000-12-14 Ferroelectric random access memory device and method for the manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0063777A KR100505445B1 (ko) 1999-12-28 1999-12-28 반도체 소자의 강유전체 캐패시터 및 그 형성방법

Publications (2)

Publication Number Publication Date
KR20010061284A KR20010061284A (ko) 2001-07-07
KR100505445B1 true KR100505445B1 (ko) 2005-08-04

Family

ID=19631097

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0063777A KR100505445B1 (ko) 1999-12-28 1999-12-28 반도체 소자의 강유전체 캐패시터 및 그 형성방법

Country Status (2)

Country Link
US (1) US6410344B1 (ko)
KR (1) KR100505445B1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100432881B1 (ko) * 2001-09-21 2004-05-22 삼성전자주식회사 강유전성 메모리 장치 및 그 제조방법
US20030205538A1 (en) 2002-05-03 2003-11-06 Randel Dorian Methods and apparatus for isolating platelets from blood
US7832566B2 (en) 2002-05-24 2010-11-16 Biomet Biologics, Llc Method and apparatus for separating and concentrating a component from a multi-component material including macroparticles
US7992725B2 (en) 2002-05-03 2011-08-09 Biomet Biologics, Llc Buoy suspension fractionation system
US7845499B2 (en) 2002-05-24 2010-12-07 Biomet Biologics, Llc Apparatus and method for separating and concentrating fluids containing multiple components
US20060278588A1 (en) * 2002-05-24 2006-12-14 Woodell-May Jennifer E Apparatus and method for separating and concentrating fluids containing multiple components
AU2003249642A1 (en) 2002-05-24 2003-12-12 Biomet Manufacturing Corp. Apparatus and method for separating and concentrating fluids containing multiple components
US8567609B2 (en) 2006-05-25 2013-10-29 Biomet Biologics, Llc Apparatus and method for separating and concentrating fluids containing multiple components
US8328024B2 (en) 2007-04-12 2012-12-11 Hanuman, Llc Buoy suspension fractionation system
EP2146794B1 (en) 2007-04-12 2016-10-19 Biomet Biologics, LLC Buoy suspension fractionation system
WO2009108890A1 (en) 2008-02-27 2009-09-03 Biomet Biologics, Llc Methods and compositions for delivering interleukin-1 receptor antagonist
WO2009111338A1 (en) * 2008-02-29 2009-09-11 Biomet Manufacturing Corp. A system and process for separating a material
US8187475B2 (en) 2009-03-06 2012-05-29 Biomet Biologics, Llc Method and apparatus for producing autologous thrombin
US8313954B2 (en) 2009-04-03 2012-11-20 Biomet Biologics, Llc All-in-one means of separating blood components
US9011800B2 (en) 2009-07-16 2015-04-21 Biomet Biologics, Llc Method and apparatus for separating biological materials
US8591391B2 (en) 2010-04-12 2013-11-26 Biomet Biologics, Llc Method and apparatus for separating a material
US9642956B2 (en) 2012-08-27 2017-05-09 Biomet Biologics, Llc Apparatus and method for separating and concentrating fluids containing multiple components
US9950035B2 (en) 2013-03-15 2018-04-24 Biomet Biologics, Llc Methods and non-immunogenic compositions for treating inflammatory disorders
US10143725B2 (en) 2013-03-15 2018-12-04 Biomet Biologics, Llc Treatment of pain using protein solutions
US9895418B2 (en) 2013-03-15 2018-02-20 Biomet Biologics, Llc Treatment of peripheral vascular disease using protein solutions
US10208095B2 (en) 2013-03-15 2019-02-19 Biomet Manufacturing, Llc Methods for making cytokine compositions from tissues using non-centrifugal methods
US20140271589A1 (en) 2013-03-15 2014-09-18 Biomet Biologics, Llc Treatment of collagen defects using protein solutions

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09289297A (ja) * 1996-02-22 1997-11-04 Toshiba Corp 半導体記憶装置
KR19990030957A (ko) * 1997-10-07 1999-05-06 윤종용 강유전체 램 장치 및 그 제조방법
KR19990055164A (ko) * 1997-12-27 1999-07-15 김영환 강유전체 캐패시터 형성 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3570153B2 (ja) * 1997-04-28 2004-09-29 ソニー株式会社 電子材料、その製造方法、誘電体キャパシタ、不揮発性メモリおよび半導体装置
EP0907203A3 (de) * 1997-09-03 2000-07-12 Siemens Aktiengesellschaft Strukturierungsverfahren
EP0939434A1 (en) * 1998-02-25 1999-09-01 Interuniversitair Micro-Elektronica Centrum Vzw Method for fabricating ferroelectric thin films using a sol-gel technique
KR100321714B1 (ko) * 1998-12-30 2002-05-09 박종섭 반도체메모리소자의캐패시터제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09289297A (ja) * 1996-02-22 1997-11-04 Toshiba Corp 半導体記憶装置
KR19990030957A (ko) * 1997-10-07 1999-05-06 윤종용 강유전체 램 장치 및 그 제조방법
KR19990055164A (ko) * 1997-12-27 1999-07-15 김영환 강유전체 캐패시터 형성 방법

Also Published As

Publication number Publication date
KR20010061284A (ko) 2001-07-07
US6410344B1 (en) 2002-06-25

Similar Documents

Publication Publication Date Title
KR100505445B1 (ko) 반도체 소자의 강유전체 캐패시터 및 그 형성방법
KR100406536B1 (ko) 산소확산방지막으로서 알루미늄 산화막을 구비하는강유전체 메모리 소자 및 그 제조 방법
JP2002289794A (ja) 強誘電体記憶素子形成方法
KR100362189B1 (ko) 수소 확산을 방지할 수 있는 산화막 및 티타늄막 이중층을구비하는 반도체 메모리 소자 및 그 제조 방법
US7052951B2 (en) Ferroelectric memory devices with enhanced ferroelectric properties and methods for fabricating such memory devices
KR100362179B1 (ko) 수소 확산을 방지할 수 있는 산화막 및 티타늄막 이중층을구비하는 반도체 메모리 소자 및 그 제조 방법
KR100533973B1 (ko) 하부전극과 강유전체막의 접착력을 향상시킬 수 있는강유전체캐패시터 형성 방법
KR100604673B1 (ko) 반도체 소자의 강유전체 캐패시터
JP4289843B2 (ja) 半導体素子のキャパシタ製造方法
KR20010061557A (ko) 반도체 메모리 소자 및 그 제조 방법
JPH05259389A (ja) 半導体記憶装置
KR100349687B1 (ko) 강유전체 캐패시터 및 그의 제조 방법
KR100197564B1 (ko) 강유전체 커패시터 반도체 메모리 장치 및 그 제조방법
KR20010113271A (ko) 상하부 전극간의 단락을 방지할 수 있는 강유전체캐패시터 형성 방법
JP2003282838A (ja) 強誘電体キャパシタおよびその製造方法、メモリセルアレイ、誘電体キャパシタの製造方法、ならびに、メモリ装置
KR100609041B1 (ko) 트랜지스터 상부에 수소 확산방지막을 구비하는 강유전체메모리 소자 및 그 제조 방법
KR100448237B1 (ko) 강유전체 메모리 소자 및 그 제조 방법
KR100362182B1 (ko) 강유전체 메모리 소자의 제조 방법
KR100407379B1 (ko) 강유전체 메모리 소자 제조방법
KR20020043914A (ko) 강유전체 캐패시터 및 그의 제조 방법
KR20010061278A (ko) 반도체 소자의 강유전체 캐패시터 형성방법
KR100599432B1 (ko) 강유전체 메모리 소자의 금속배선 형성 방법
KR20010046427A (ko) 수소 확산을 방지할 수 있는 티타늄 금속배선을 구비하는반도체 메모리 소자 및 그 제조 방법
KR20040059436A (ko) 강유전체 메모리 소자의 제조 방법
US20020001859A1 (en) Method for forming a ferroelectric memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140623

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150623

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160621

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170620

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180625

Year of fee payment: 14