KR0165352B1 - 강유전체막 커패시터의 제조방법 - Google Patents

Abstract

비휘발성 강유전성 MOS RAM(FRAM)의 제조방법에 관해 개시한다. 본 발명은 커패시터의 하부전극을 PtTiN으로 형성하는 것으로서 상기 하부전극은 반도체 기판위에 티타늄층을 형성하는 단계, 상기 티타늄층위에 백금층을 형성하는 단계 및 상기 결과물을 진공조건, 질소분위기하에서 열처리하여 형성하거나, 티타늄과 백금의 더블 타깃과 혼합 타깃중에서 선택된 어느 하나를 사용하고 질소를 반응 개스로 사용하여 반응성 스퍼터링하여 형성하는 강유전체를 사용하는 커패시터의 제조방법을 제공한다.

본 발명에 의하여 제조된 FRAM 디바이스의 하부전극 즉 PtTiN 전극은 전극으로서의 기능은 물론 확산 방지막으로 기능도 병행해서 지니게 되어 강유전체막의 구성 성분인 Pb, O 등의 확산을 억제하여 디바이스의 피로특성이 개선되며 비저항값도 감소하여 보다 우수한 특성을 지나게 된다.

Description

강유전체막 커패시터의 제조방법

제1도 내지 제4도는 본 발명의 제1실시예에 의한 강유전체막 커패시터의 제조방법의 각 단계별로 순차적으로 나타내는 단면도들이다.

제5도는 본 발명의 제조한 강유전체막 커패시터와 종래기술에 의해 제조한 강유전체막 커패시터 있어서의 피로 특성을 비교한 그래프이다.

제6도는 티타늄층과 백금층으로 이루어진 이중층의 열처리 조건에 따른 비저항 변화를 나타내는 그래프이다.

* 도면의 주요부분에 대한 부호의 설명

26 : 도전성 플러그 28 : 티타늄층

30 : 백금층 32 : PtTiN층

34 : 강유전체층 36 : 상부전극층

본 발명은 비휘발성 강유전성 MOS RAM(이하 FRAM)의 제조방법에 관한 것으로, 특히 커패시터의 하부전극을 PtTiN으로 형성하여 강유전체막의 피로 특성을 개선하여 보다 우수한 특성의 강유전체막 커패시터를 제조하는 방법에 관한 것이다.

DRAM은 높은 집적도와 빠른 동작속도라는 장점을 가지는 반면에 데이터의 저장을 위해 계속적인 리프레쉬(refresh)가 요구되는 단점을 지니고 있다. 한편 SRAM, EEPROM, 플래쉬 메모리(Flash MEMORY) 등은 데이터의 저장면에서는 장점을 가지나 동작전압이 높거나, 고집적이 어렵거나, 동작속도가 느린 단점을 지니고 있다.

이에 반해 FRAM 셀은 정보를 반영구적으로 저장하기 위하여 강유전성 커패시터의 전기적 분극(polarization)을 이용하는 것으로서 리프레쉬가 필요없으므로 양자의 장점을 모두 살릴 수 있는 커다란 이점을 지니고 있다.

FRAM 셀은 쓰기 속도(write speed)가 60ns 내지 200ns으로 10¹²쓰기 싸이클(write cycle)후에도 피로가 없는 장점이 있다. FRAM 셀은 전하보존 요소로서 강유전성 커패시터를, 감지와 쓰기 요소로서 MOS 트랜지스터를 포함하고 있다. FRAM 셀의 강유전성 커패시터의 강유전성 절연층은 (+) 또는 (-) 전압이든 어떠한 전압이 인가되더라도 분극되고, 전압을 제거하여도 분극 상태가 그대로 유지된다. (이를 강유전성 효과(ferroelectric effect)라고 함). 이는 강유전성 물질의 특성에 기인하는 것으로 강유전성 물질은 유전상수가 보통 수백에서 1,000 정도인 물질로서 이를 유전체막으로 사용하는 경우 후막(厚膜)으로 형성하여도 등가-산화막 두께(equivalent oxide thickenss),를 10Å 이하로 박막화할 수 있으며, 전압이 인가되면 전기적 다이폴(electric dipole) 들이 전계 방향으로 배열(polarization)되며 이러한 배열은 전계가 제거되어도 감소할 뿐 어느 정도의 잔류분극(remnant polarization)을 보유하게 되며, 반대 전계가 인가되면 배열만 반대로 바뀌게 된다. 따라서 강유전성 물질은 전계의 인가에 이해 영구적으로 분극될 수 있다. 즉 이렇게 남아 있는 분극을 데이터저장으로 이용하면 외부의 전압이 없이도 데이터의 저장이 가능하게 되는 것이다.

이러한 FRAM 디바이스의 실현을 위해서는 강유전성 커패시터의 특성 확보뿐만 아니라 집적(integration)상의 여러 가지 문제들 예를 들면, CMOS층의 보호, 강유전성막 전극과의 문제, 충간절연막과 강유전성막간의 반응, 층간절연막 증착과 패시베이션시의 강유전성막 특성의 열화등을 해결하여야 한다.

그 중에서도 특히 하부전극은 그 증착 상태 및 특성에 따라 위에 증착하게 되는 강유전체의 결정성장 및 전기적 특성에 큰 영향을 미치는 요소로서 하부전극의 제조단계의 강유전체 디바이스의 제조에서 중요한 공정 단계이다.

강유전성막을 유전체막으로 사용하기 위해서는, 커패시터의 전극을 구성하는 물질은 첫째, 전극의 표면에 형성되는 유전체막의 페로브스카이트 결정(perovskite crystallization) 구조 형성시 고온이 필요하므로 전극물질이 고온에서 안정한 것이어야 하고, 둘째 전극과 강유전체와의 계면에서 저유전체막이 생성되지 않아야 하며, 셋째 실리콘 또는 강유전체의 구성 원자들이 상호확산되는 것을 방지할 수 있어야 하며, 넷째 그 패터닝이 용이해야 하는 조건들을 만족하여야 한다.

상기 조건을 만족시키는 대표적인 물질이 백금(Pt)으로서, 전기전도도가 좋고(10μΩ-cm) 반응성이 작으며 강유전체 (예 : PZT(PbZrTiO₃))의 페로브스카이트 결정 온도 범위(500~700℃)에서 매우 안정한 물질이다. 또한 위에 성장하는 강유전체 물질의 결정성도 좋은 장점이 있다.

그러나 백금은 분리층(isolation layer)으로 사용하는 실리콘 산화막에 대한 부착(adhesion) 특성이 좋지 않고 투과성(permeability)이 좋아 후속 공정 과정에서 강유전체(예 : PZT)의 Pb, O가 빠져나감으로써 피로(fatigue)특성 저하 등의 디바이스의 특성에 좋지않은 영향을 미치게 된다.

따라서 부착 특성의 문제점을 해결하기 위하여 티타늄(Ti)등을 부착층으로 사용하여 그 위에 백금을 증착하여 하부 전극막을 형성한다.

그런데 전극막 형성 후 백금 막의 스트레스 완화와 구조 안정화를 위해 열처리를 진행하게 되는 경우 티타늄의 백금과의 반응에 의해 합금을 형성하여 백금 표면까지 확산되어 올라온다. 즉 고온(600℃) 열처리 경우 백금과의 합금 형성에 이해 백금 표면이 고르지 못하게 된다. 따라서 위에 증착하게 되는 강유전체의 균일한 결정성장에 장애요소로 작용하며 표면에 존재하는 티타늄이 강유전체의 산소와 반응하여 강유전체의 티타늄 산화물이 형성되어 특성저하를 가져온다. 또한 백금 박막은 그 자체가 투과성이 크기 때문에 후속공정 열처리 과정에서 납(Pb), 산소(O) 등이 백금 박막을 통해 빠져나가 손실이 일어나므로 디바이스 특성에 좋지 않은 영향을 미치게 된다.

백금막의 문제점을 해결하려은 노력으로 현재 많이 연구되어지고 있는 물질이 이리듐(Iriaium), 루테늄(Ruthenium) 등의 산화물 전극이다. 그러나 산화물 전극을 사용하는 경우 강유전체의 피로 특성은 좋아지나 강유전체의 결정성이 나빠져 분극특성이 저하되고 누설전류가 크다는 단점이 있다.

따라서 본 발명은 상기 문제점을 해결하기 위한 것으로서, 열처리 과정에서 티타늄이 백금을 통해 확산되는 것과 백금의 투과성이 큰 것을 이용해 백금/티타늄을 진공조건하의 질소(N₂) 분위기에서 열처리하여 확산방지막으로서의 특성이 좋은 PtTiN을 FRAM 디바이스의 커패시터 전극으로 형성하여 사용함으로써 피로특성을 개선하는 것을 그 목적으로 한다.

상기 목적을 달성하기 위하여 본 발명은, 강유전체를 사용하는 커패시터의 제조방법에 있어서, 반도체 기판위에 티타늄층을 개재하여 형성된 백금층을 형성하는 단계; 및 상기 결과물을 진공조건, 질소분위기하에서 열처리하여 커패시터의 제1전극을 형성하는 것을 특징으로 하는 강유전체를 사용하는 커패시터의 제조방법을 제공한다.

본 발명에 있어서, 상기 열처리 단계는 400 내지 600℃에서 수행하는 것이 바람직하다. 그리고 상기 제1전극을 형성한 후에, 상기 제1전극 위에 강유전체를 형성하는 단계 및 상기 강유전체 위에 제2전극을 형성하는 단계를 더 구비하는 것이 바람직하며, 이 경우 상기 강유전체는 PbTiO3, PbZrTiO3, Pb(La, Zr)TiO3 중에서 선택된 어느 하나를 이용하여 형성하는 것이 바람직하다.

본 발명의 상기 목적을 달성하기 위하여 본 발명은 또한, 강유전체를 사용하는 커패시터의 제조방법에 있어서, 티타늄과 백금의 더블 타깃과 혼합 타깃중에서 선택된 어느 하나를 이용하고 질소를 반응 개스로 사용하여 반응성 스퍼터링하여 제1전극을 형성하는 것을 특징으로 하는 강유전체를 사용하는 커패시터의 제조방법을 제공한다.

이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세히 설명한다.

제1도 내지 제4도는 본 발명의 제1실시예에 의한 강유전체막 커패시터의 제조방법을 각 단계별로 순차적으로 나타내는 단면도들이다.

제1도는 도전성 플러그(26)를 형성하는 단계를 나타내는 단면도이다.

반도체 기판(10)상에 소자분리방법으로 통상의 LOCOS(LOCal Oxidation) 방법을 이용하여 필드산화막(12)을 형성한다. 이어서 상기 필드산화막(12)에 의해 한정된 소자형성영역 상에 워드라인 게이트 패턴(14)을 형성한 후, 자기-정렬 공정에 의해 불순물을 주입하여 소스/드레인 영역을 형성한다.

다음에, 상기 트랜지스터의 소스/드레인 영역과의 접촉을 위한 다결정실리콘 패드(16)를 형성한 다음 유동성이 우수한 BPSG(Borophos phorus Silica Glass)를 증착하여 평탄화층(18)을 형성한다. 이어서 질화물을 증착하여 식각저지층(20)을 형성한 다음 식각저지층(20) 위에 절연층(22) 예를 들어 산화물층을 형성한다.

다음에 사진식각 공정을 이용하여 상기 절연층(22), 식각저지층(20) 및 평탄화층(18)을 식각하여 상기 패드(16)와 다음 단계에서 형성할 도전성 플러그를 접촉시키기 위한 매몰 콘택트(Buried Contact) 부위를 개구한 후, 상기 사진식각 공정에 사용된 포토레지스트 패턴을 애싱(ashing) 및 스트립 공정으로 제거한다. 상기 개구된 매몰 콘택트의 양측면에 저압화학기상증착(LPCVD) 방식으로 질화막을 약 300Å 정도의 두께로 도포한 후, 이방성 건식식각 방식으로 상기 질화막을 에치-백하여 스페이서(24)를 형성한다.

이어서, 100 : 1 불화수소(HF) 공정으로 자연산화막을 제거한 후, 저압화학기상증착방식으로 n-형 불순물이 첨가된 다결정실리콘을 약 3000Å 증착한 다음, 에치-백하여 상기 패드(16)에 접속된 도전성 플러그(26)를 형성한다.

제2도는 장벽층(28) 및 백금층(30)을 형성하고 고온 진공 상태에서 질소를 처리하는 단계를 나타내는 단면도이다.

상기 결과물 상에 하부전극의 부착력 강화 및 도전성 플러그(26)와의 상호 확산을 방지하기 위한 확산방지층(28)을 예를 들어 티타늄나이트라이드(TiN)층을 형성한 다음 상기 확산방지층(28)위에 백금(Pt)을 증착하여 백금층(30)을 형성한 후, 사진식각공정으로 상기 백금층(30) 및 장벽층(28)을 패터닝하여 하부전극을 형성한다. 이어서 상기 장벽층(28) 및 백금층(30)이 형성되어 있는 실리콘 기판(10)을 진공 챔버내에 위치시킨 후, 진공상태로 한 뒤 일반 불순물 개스를 배출시킨 후 질소 가스를 플로우하여 고온에서 열처리한다.

제3도는 완성된 하부전극(32)을 나타내는 단면도이다.

상기 제2도에서 수행된 진공상태를 질소분위기하에서 고온 열처리에 의해 상기 장벽층(28) 및 백금층(30)이 PtTiN으로 전환되어 단일층의 하부전극(32)을 완성한다.

이렇게 하여 형성된 PtTiN으로 구성된 하부전극(32)은 전극으로서의 기능은 물론 확산방지층으로서의 기능도 함께 가져 Pb, O 등의 확산을 억제하게 된다. 따라서 백금 전극을 사용할 때 나타나는 피로 특성의 문제점을 해결할 수 있다.

제4도는 강유전체층(34) 및 상부전극(36)을 형성하는 단계를 나타내는 단면도이다.

상기 단계를 통하여 스토리지 노드 패턴인 하부전극(32)이 형성된 결과물 전면에 강유전체층(34), 예를 들어 PbTiO₃를 400 내지 600℃에서 스퍼터링 증착방법에 의해 증착한다. 이때, 상기 강유전 박막(30)으로 PbTiO₃대신에, PbZrTiO₃, Pb(La, Zr)TiO₃와 같은 강유전체를 사용할 수 있다.

이어서, 백금(Pt)을 약 1000Å 정도의 두께로 증착하여 상부전극층(46)을 형성한다. 이때에도 역시, 상기 상부 전극층(36)으로 백금(Pt) 대신에 Ir, Ru, Rh, IrO₂, RuO₂, RhO₂를 사용할 수 있다.

도면에는 도시되어 있지 않지만 본 발명의 제2실시예는 도전성 플러그까지 형성하는 공정 및 강유전체막과 상부전극을 형성하는 공정에 있어서 제1실시예와 동일 공정을 거치고 하부전극을 형성하는 공정에 있어서만 다음과 같은 차이가 존재한다. 즉 제1실시예서는 하부전극층을 장벽층(28) 및 백금층(30)의 두 층으로 형성한 뒤 진공상태 질소분위기하에서 고온 열처리에 의해 단일의 PtTiN층을 형성하는 반면, 제2실시예에서는 도전성 플러그를 형성한 다음 티타늄과 백금의 더블 타깃 또는 혼합 타깃을 사용하고 질소를 반응 개스로 사용하여 반응성 스퍼터링하여 PtTiN층으로 형성된 제1전극을 형성하는 점에 있어서 제1실시예와 차이점이 있다.

본 발명에 의한 효과는 하기의 제5도와 제6도에 의해 보다 명확해질 것이다.

제5도는 본 발명에 의해 제조한 강유전체막 커패시터와 종래기술에 의해 제조한 강유전체막 커패시터에 있어서의 피로 특성을 비교한 그래프이다.

시료로 사용된 FRAM 디바이스의 하부전극은 동일 조건에서 300Å의 두께로 형성된 티타늄층과 그 위에 1000Å 두께로 형성된 백금층으로 구성된 하부전극을 사용하였으며, 채워진 원(filled circle)으로 표시된 선은 본 발명에 의하여 진공상태 질소 분위기에서 600℃의 열처리에 의해 제조된 시료의 피로특성을, 채워진 네모(filled square)로 표기된 선은 종래의 방법에 의하여 200℃에서 질소없이 진공하에서 열처리된 시료의 피로특성을 각각 나타낸 것이다. 이 때 피로특성은 진폭 5V, 진동수 1MHz, 파형 펄스의 조건하에서 측정한 값이다.

상기 그래프에 나타나 있는 바와 같이, 종래의 방법에 의해 형성된 FRAM 디바이스의 경우 10⁷cycle 후 2Pr(nonvolatile remanent polarization의 2배 값)이 10μc/㎠미만으로 떨어지나 본 발명에 의한 FRAM 디바이스의 경우 10⁹cycle 후에도 14μc/㎠의 2Pr값을 유지하고 있음을 알 수 있었다.

제6도는 티타늄층과 백금층으로 이루어진 이중층의 열처리 조건에 따른 비저항 변화를 나타내는 그래프이다.

동일 조건에서 300Å의 두께로 형성된 티타늄층과 그 위에 1000Å 두께로 형성된 백금층으로 구성된 하부전극으로 열처리하기 전의 하부전극의 경우는 비워진 원(blanked circle)으로, 진공 열처리한 경우는 채워진 네모(filled square)로, 질소 분위기에서 열처리한 경우는 채워진 원(filled circle)으로 표시되어 있다.

그래프에서 알 수 있듯이 열처리 전의 하부전극의 경우 비저항 값이 13μΩ-cm인 반면 600℃에서 30분간 진공 열처리한 경우 백금과 티타늄의 합금 형성에 의해 57μΩ-cm의 비저항값을 나타내었다. 그러나 600℃ 조건의 질소 분위기하에서 열처리하는 경우에는 34μΩ-cm으로 보다 진공 열처리한 경우에 비해 작은 비저항 값을 가짐을 알 수 있었다.

따라서 본 발명에 의하여 제조된 FRAM 디바이스의 하부전극 즉 PtTiN전극은 전극으로서의 기능은 물론 확산 방지막으로서 기능도 병행해서 지니게 되어 강유전체막의 구성 성분인 Pb, O 등의 확산을 억제하게 된다. 따라서 종래의 백금 전극을 사용할 때 나타나는 피로 특성을 개선할 수 있으며 비저항값도 감소하므로 보다 우수한 특성의 강유전체 디바이스를 제조할 수 있게 된다.

본 발명이 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.

Claims (5)

1. 강유전체를 사용하는 커패시터의 제조방법에 있어서, 반도체 기판위에 티타늄층을 형성하는 단계; 상기 티타늄층 위에 백금층을 형성하는 단계; 및 상기 결과물을 질소분위기하에서 열처리하여 커패시터의 제1전극을 형성하는 것을 특징으로 하는 강유전체를 사용하는 커패시터의 제조방법.
2. 제1항에 있어서, 상기 열처리 단계는 400 내지 600℃에서 수행하는 것을 특징으로 하는 커패시터의 전극 제조방법.
3. 제1항에 있어서, 상기 제1전극을 형성한 후에, 상기 제1전극 위에 강유전체를 형성하는 단계; 및 상기 강유전체 위에 제2전극을 형성하는 단계를 더 구비하는 것을 특징으로 하는 강유전체를 사용하는 커패시터의 제조방법.
4. 제3항에 있어서, 상기 강유전체는 PbTiO₃, PbZrTiO₃, Pb(La, Zr)TiO₃중에서 선택된 어느 하나를 이용하여 형성하는 것을 특징으로 하는 강유전체를 사용하는 커패시터의 제조방법.
5. 강유전체를 사용하는 커패시터의 제조방법에 있어서, 티타늄과 백금의 더블 타깃과 혼합 타깃중에서 선택된 어느 하나를 사용하고 질소를 반응 개스로 사용하여 반응성 스퍼터링하여 제1전극을 형성하는 것을 특징으로 하는 강유전체를 사용하는 커패시터의 제조방법.