KR100284077B1 - 강유전체막을 구비하는 반도체소자 및 그 제조방법 - Google Patents

강유전체막을 구비하는 반도체소자 및 그 제조방법 Download PDF

Info

Publication number
KR100284077B1
KR100284077B1 KR1019970081345A KR19970081345A KR100284077B1 KR 100284077 B1 KR100284077 B1 KR 100284077B1 KR 1019970081345 A KR1019970081345 A KR 1019970081345A KR 19970081345 A KR19970081345 A KR 19970081345A KR 100284077 B1 KR100284077 B1 KR 100284077B1
Authority
KR
South Korea
Prior art keywords
film
diffusion barrier
semiconductor device
ferroelectric
storage electrode
Prior art date
Application number
KR1019970081345A
Other languages
English (en)
Other versions
KR19990061091A (ko
Inventor
김남경
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970081345A priority Critical patent/KR100284077B1/ko
Publication of KR19990061091A publication Critical patent/KR19990061091A/ko
Application granted granted Critical
Publication of KR100284077B1 publication Critical patent/KR100284077B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 강유전체막을 구비하는 반도체 소자 및 그 제조방법에 관한 것으로서, 콘택플러그와 확산방지 금속막 및 하부 도전층 패턴으로된 저장전극과 강유전체막을 중첩되게 형성하고 강유전체막의 보호를 위한 확산방지막을 탄탈륨 산화막이나 STO 재질로 형성하고, 그 상부에 산화막 재질의 절연막을 형성한 후에 강유전체막을 노출시키고 플레이트전극을 형성하였으므로, 강유전체막의 손상이 방지되어 에이징과 퍼티그를 감소시켜 공정상의 마진을 향상시켜 수율이 증가되고, 소자의 신뢰성을 향상시킬 수 있다.

Description

강유전체막을 구비하는 반도체 소자 및 그 제조방법
본 발명은 강유전체막을 구비하는 반도체 소자 및 그 제조방법에 관한 것으로, 특히 강유전체막을 사용하는 FeRAM에서 형성되는 저장전극 콘택플러그 상부에 확산방지막으로 탄탈륨산화막이나 SrTiO3-x(STO)막을 사용하여 강유전체 박막의 열화를 줄이고 소자의 동작시 절연막이 인가되는 전기적 펄스에 의해 캐패시터가 일정한 Pr(remanent polarization) 값을 유지하지 못하고 감소되는 퍼티그(fatigue) 현상이나, 펄스 인가후 시간 경과에 따라 Pr값이 열화(degradation)되는 에이징(aging) 현상에 의해 소자의 동작 특성이 떨어지는 것을 방지하고, 이에 따라 공정 마진이 증가되어 공정수율이 증가되는 반도체소자 및 그 제조방법에 관한 것이다.
일반적으로, 반도체 소자의 고집적화 추세에 따라 셀 크기가 감소되어 작은 면적 내에 충분한 정전용량을 갖는 캐패시터를 형성하기가 어려워지고 있다. 특히, 단위셀이 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게 하면서 면적을 줄이는 것이 디램소자의 고집적화에 중요한 요인이 된다.
캐패시터의 정전용량(C)은 C=(ε0×εr×A)/T (여기서 ε0은 진공 유전율(permitivity of vacuum), εr은 유전막의 유전상수(dielectric constant), A는 캐패시터의 표면적, T는 유전막의 두께)로 표시되는 캐패시터의 정전용량(C)을 증가시키기 위하여 유전상수가 높은 물질을 유전체로 사용하거나, 유전막을 얇게 형성하거나 또는 캐패시터의 표면적을 증가시키는 등의 방법이 있다.
그러나 이러한 방법들은 모두 각각의 문제점을 가지고 있다.
즉, 높은 유전상수를 갖는 유전물질,예를 들어 Ta2O5, TiO2또는 SrTiO3등이 연구되고 있으나, 이러한 물질들의 접합 파괴전압등과 같은 신뢰도 및 박막 특성 등이 확실하게 확인되어 있지 않아 실제 소자에 적용하기가 어렵고, 유전막 두께를 감소시키는 것은 소자 동작시 유전막이 파괴되어 캐패시터의 신뢰도에 심각한 영향을 준다.
더욱이 캐패시터의 전하저장전극의 표면적을 증가시키기 위하여 다결정 실리콘층을 다층으로 형성한 후, 이들을 관통하여 서로 연결시키는 핀(Fin) 구조로 형성하거나, 콘택의 상부에 실린더 형상의 전하저장전극을 형성하는 등의 방법을 사용하기도 한다.
그러나 상기와 같은 종래 기술에 따른 반도체 소자의 전하저장전극 제조방법은 캐패시터의 높이를 증가시키면 단차에 의해 후속 공정이 어려워지고, 디램의 고집적화에 따라 소자의 면적이 감소되어 정전용량 확보가 어려워지는 등의 문제점이 있다.
도 1은 종래 강유전체막을 구비하는 반도체소자의 단면도로서, 티타늄 산화막을 확산방지막으로 사용한 FeRAM의 예이다.
먼저, 반도체기판(10)상에 소자분리 산화막(11)과 게이트 산화막(13), 게이트전극(14)과 제1층간절연막(15) 및 비트라인(16)을 순차적으로 형성하고, 상기 구조의 전표면에 제2층간절연막(17)을 형성한 후, 저장전극 콘택홀(18)을 형성한다.
그다음 상기 저장전극 콘택홀(18)을 메우는 콘택 플러그(19)를 다결정실리콘으로 형성하고, Ti/TiN 패턴의 적층 구조로된 확산방지금속막(20) 패턴과 Pt막(21) 패턴으로 구성되는 저장전극을 형성한다. 이때 상기 Pt막(21) 패턴 상에는 강유전 재질의 강유전체막(22)이 형성되어있고, 상기 강유전체막(22)의 상부를 노출시키는 확산방지막(23)과 절연막(24)이 전면에 형성되어있으며, 상기 강유전체막(22)의 상부에는 Pt막 패턴으로된 플레이트전극(25)을 형성한다.
상기에서 강유전체막(22)이 후속층 절연막 증착시 수소에 의한 열화와 열처리에 의한 열 스트레스에 손상을 받게 되는 것을 방지하기 위하여 절연막(24)과 SBT 유전체막(22)의 사이에 확산방지를 위하여 확산방지막(23)이 필요하다.
이러한 확산방지막으로 티타늄 산화막을 사용하는데, 이 티타늄 산화막은 SBT 박막의 확산방지막으로 사용할 경우, 수소가 티타늄 산화막내의 산소와 결합하여 H2O로 산화되어 확산되지 않아 유전체막을 화학양론(stoichiometry) 상태로 만든다.
또한 티타늄 메탈 원자반경이 작기 때문에 SBT 박막내에서 티타늄이 단일원소로 존재할 경우, 티타늄은 유전체막 내부로 침투(interstitial)되어 틈새가 생기게 되는 결점이 발생하여 전기적 특성이 열화되어 퍼티그나 에이징이 발생되어 공정수율 및 소자동작의 신뢰성을 떨어뜨리는 문제점이 있다.
본 발명의 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 유전체막의 확산방지막으로 탄탈륨산화막이나 STO막을 사용하여 후속 고온공정에 의한 유전체막의 열화에 의한 에이징이나 퍼티그를 방지하여 공정상의 마진을 향상시키고 소자의 신뢰성을 향상시킬 수 있는 강유전체막을 구비하는 반도체소자를 제공함에 있다.
본 발명의 다른 목적은 특성을 향상시킬 수 있는 반도체소자의 제조방법을 제공함에 있다.
도 1은 종래 기술에 따른 강유전체막을 구비하는 반도체 소자의 단면도.
도 2a 및 도 2b는 본 발명에 따른 반도체 소자의 제조공정도.
*도면의 주요부분에 대한 부호의 설명*
10 : 반도체기판 11 : 소자분리 산화막
13 : 게이트 산화막 14 : 게이트전극
15 : 제1층간절연막 16 : 비트라인
17 : 제2층간절연막 18 : 저장전극 콘택홀
19 : 콘택 플러그 20 : 확산방지 금속막
21 : Pt막 22 : 강유전체막
23 : 확산방지막 24 : 절연막
25 : 플레이트전극
상기 목적을 달성하기 위해 본 발명에 따른 반도체소자의 특징은,
반도체 기판 상부에 형성되어 있으며, 저장전극 콘택홀을 구비하는 층간 절연막과,
상기 콘택홀을 메우는 콘택플러그와,
상기 콘택플러그 상부에 적층 구조로 형성되어있는 저장전극 및 강유전체막 패턴과,
상기 구조의 전표면에 형성되되, 상기 티타늄 산화막 또는 STO막으로된 확산방지막과,
상기 확산방지막 상에 형성되어있는 절연막과,
상기 강유전체막 상부의 절연막과 확산방지막이 제거되어 노출된 강유전체막과 접촉되도록 형성되어있는 플레이트전극을 구비함에 있다.
다른 목적을 달성하기 위해 본 발명에 따른 반도체소자 제조방법의 특징은,
반도체 기판 상부에 저장전극 콘택홀을 구비하는 층간 절연막을 형성하는 공정과,
상기 콘택홀을 메우는 콘택플러그를 형성하는 공정과,
상기 콘택플러그 상부에 적층 구조의 저장전극과 강유전체막 패턴을 형성하는 공정과,
상기 구조의 전표면에 확산방지막과 절연막을 형성하되, 상기 확산방지막으로서 티타늄 산화막 또는 STO막으로 형성하는 공정과,
상기 강유전체막 상부의 절연막과 확산방지막을 제거하여 강유전체막을 노출시키는 공정과,
상기 강유전체막과 접촉되는 플레이트전극을 형성하는 공정을 구비함에 있다.
이하 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자 및 그 제조방법에 관하여 상세히 설명하기로 한다.
도 2a 내지 2c는 본 발명에 따른 반도체 소자의 캐패시터 제조공정을 나타낸 단면도로서, 도 2c가 결과물로서 형성된 반도체소자이므로 구성과 제조방법을 함께 설명한다.
먼저, 반도체 기판(10)상에 소자분리 산화막(11)과 게이트 산화막(13), 게이트전극(14), 제1층간절연막(15) 및 비트라인(16)을 순차적으로 형성하고, 상기 구조의 전표면에 제2층간절연막(17)을 형성한 후, 저장전극 콘택홀(18)을 형성한다.
그다음 상기 구조의 전표면에 500∼3000Å 정도 두께의 다결정 실리콘막을 화학기상증착(Chemical Vapor Deposition; 이하 CVD라 칭함)법으로 형성한 다음, 상기 다결정 실리콘막을 화학적 기계적 연마법(chemical mechanical polishing)으로 갈아내 평탄화 시키면서 상기 콘택홀(18)을 메우는 콘택플러그(19)를 형성한다.
그후, 상기 구조의 전표면에 Ti/TiN의 확산방지금속막(20)과 Pt층(21) 및 강유전체막(22)을 순차적으로 형성하고, 이를 저장전극 마스크로 패턴닝하여 상기 콘택 플러그(19)와 접촉되는 Ti/TiN 패턴으로된 확산방지금속막(20) 패턴과 Pt막(21) 패턴으로 구성되는 저장전극과, 상기 Pt막(21) 패턴과 중첩되는 강유전체막(22) 패턴을 형성한다. 이때 상기 강유전체막(22)은 회전코팅법,MOCVD, LSMCD등의 증착방법으로 1000∼2500Å 정도 두께로 형성하되, 소정재질, 예를 들어 소정재질, 예를 들어 SrBi2Ta2O9(SBT), (Pb,Zr)TiO3(PZT), (Pb,La,Zr)TiO3(PLZT) 또는 (Pb,Nb,Zr)TiO3(PNZT) 등의 재질로 형성한다. (도 2a 참조).
그다음 상기 구조의 전표면에 탄탈륨 산화막이나 STO 재질의 확산방지막(23)과 절연막(24)을 형성하고, 상기 강유전체막(22)의 상부가 노출되도록 패턴닝한 후에 상기 강유전체막(22)의 상부에 Pt 패턴으로된 플레이트전극(25)을 형성한다.
여기서 상기 확산방지막(23)은 출발원료는 Ta, Sr, Ti 유기금속 소스를 사용하고, 표면 굴곡에 대한 단차피복성이 우수한 CVD 법으로 형성하거나, 막의 특성을 향상시키기 위하여 플라즈마 파워를 80∼200Watt의 플라즈마 유도(plasma enhanced) CVD 법으로 450∼550Å 정도 두께로 형성하며, 저압(low pressure) CVD 에서는 반응원료로 O2를 사용하고, PECVD에서는 O2나 N2O를 반응원료로 사용한다. 상기에서 탄탈륨산화막은 LPCVD는 350∼400℃, PECVD는 250∼350℃ 온도에서 형성하며, STO막은 LPCVD는 650∼850℃, PECVD는 450∼550℃ 온도에서 형성한다.
또한 상기 확산방지막(23) 형성 후에 확산방지막(23)의 결정화를 증가시키고, 상기 강유전체막(22)의 손상을 줄이기 위해 빠른 열처리공정을 수행할 수도 있으며, 상기 절연막(24)은 실리콘산화막 재질로 형성하는데, 후속 공정에서의 열성의 산화막이나 수소가 다량 함유된 절연층에 의한 영향을 감소시키기 위한 층이다. (도 2b 참조).
이상에서 설명한 바와 같이 본 발명에 따른 강유전체막을 구비하는 반도체소자는 콘택플러그와 확산방지 금속막 및 하부 도전층 패턴으로된 저장전극과 강유전체막을 중첩되게 형성하고 강유전체막의 보호를 위한 확산방지막을 탄탈륨 산화막이나 STO 재질로 형성하고, 그 상부에 산화막 재질의 절연막을 형성한 후에 강유전체막을 노출시키고 플레이트전극을 형성하였으므로, 수소에 의한 강유전체막의 손상이 방지되어 에이징과 퍼티그를 감소시켜 공정상의 마진을 향상시켜 수율이 증가되고, 소자의 신뢰성을 향상시키는 이점이 있다.

Claims (18)

  1. 반도체 기판 상부에 형성되어 있으며, 저장전극 콘택홀을 구비하는 층간 절연막과, 상기 저장전극 콘택홀을 메우는 콘택플러그와, 상기 콘택플러그 상부에 적층 구조로 형성되어 있는 저장전극 및 강유전체막 패턴과, 상기 구조의 전표면에 형성되되, 탄탈륨 산화막 또는 STO막으로 된 확산방지막과, 상기 확산방지막 상에 형성되어 있는 절연막과, 상기 강유전체막 상부의 절연막과 확산방지막이 제거되어 노출된 강유전체막과 접촉되도록 형성되어있는 플레이트전극을 구비하는 것을 특징으로 하는 반도체 소자.
  2. 제1항에 있어서, 상기 콘택 플러그가 다결정실리콘으로 된 것을 특징으로 하는 반도체소자.
  3. 제2항에 있어서, 상기 콘택 플러그가 500~3000Å 두께로 형성된 다결정실리콘층인 것을 특징으로 하는 반도체소자.
  4. 제1항에 있어서, 상기 저장전극이 Ti/TiN 적층 구조의 확산방지 금속층과 Pt막 패턴으로 된 것을 특징으로 하는 반도체소자.
  5. 제1항에 있어서, 상기 강유전체막이 SBT, PZT, PLZT 및 PNZT로 이루어지는 군에서 임의로 선택되는 하나의 재질로 형성되는 것을 특징으로 하는 반도체소자.
  6. 제1항에 있어서, 상기 강유전체막은 1000~2500Å 두께로 형성되는 것을 특징으로 하는 반도체소자.
  7. 제1항에 있어서, 상기 절연막이 산화막인 것을 특징으로 하는 반도체소자.
  8. 제1항에 있어서, 상기 플레이트전극을 Pt막으로 형성된 것을 특징으로 하는 반도체소자.
  9. 제1항에 있어서, 상기 확산방지막이 450~550Å 두께로 형성된 것을 특징으로 하는 반도체 소자.
  10. 반도체 기판 상부에 저장전극 콘택홀을 구비하는 층간 절연막을 형성하는 공정과, 상기 저장전극 콘택홀을 메우는 콘택플러그를 형성하는 공정과, 상기 콘택플러그 상부에 적층 구조의 저장전극과 강유전체막 패턴을 형성하는 공정과, 상기 구조의 전표면에 확산방지막과 절연막을 형성하되, 상기 확산방지막으로서 탄탈륨 산화막 또는 STO막으로 형성하는 공정과, 상기 강유전체막 상부의 절연막과 확산방지막을 제거하여 강유전체막을 노츨시키는 공정과, 상기 강유전체막과 접촉되는 플레이트전극을 형성하는 공정을 구비하는 반도체소자의 제조방법.
  11. 제10항에 있어서, 상기 콘택 플러그를 화학기상증착 방법으로 다결정실리콘층을 전면 증착하고 이를 화학적 기계적 연마방법으로 갈아서 평탄화 시켜 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  12. 제10항에 있어서, 상기 저장전극과 강유전체막 패턴 형성 공정을 Ti/TiN의 확산방지금속막과 Pt층 및 강유전체막을 순차적으로 형성하고, 이를 저장전극 마스크로 패턴닝하여 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  13. 제12항에 있어서, 상기 강유전체막을 회전코팅법, MOCVD 또는 LSMCD 중 어느 하나의 방법으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  14. 제10항에 있어서, 상기 탄탈륨 산화막이나 STO 재질의 확산방지막을 Ta, Sr, Ti 유기금속 소스를 출발물질로하여 LPCVD 나 PECVD 방법으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  15. 제13항에 있어서, 상기 확산방지막을 PECVD 방법으로 형성할 때 플라즈마 파워를 80~200Watt로 하는 것을 특징으로 하는 반도체소자의 제조방법.
  16. 제13항에 있어서, 상기 확산방지막을 LPCVD 방법으로 형성하면, 반응원료로 O2를 사용하고, PECVD에서는 O2나 N2O를 반응원료로 사용하는 것을 특징으로 하는 반도체소자의 제조방법.
  17. 제13항에 있어서, 상기 확산방지막을 탄탈륨산화막으로 형성하면, LPCVD는 350~400℃, PECVD는 250~350℃ 온도에서 형성하며, 상기 확산방지막을 STO막으로 형성하면 LPCVD는 650~850℃, PECVD는 450~550℃ 온도에서 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  18. 제10항에 있어서, 상기 확산방지막의 형성 후에 급속열처리를 진행하는 것을 특징으로 하는 반도체소자의 제조방법.
KR1019970081345A 1997-12-31 1997-12-31 강유전체막을 구비하는 반도체소자 및 그 제조방법 KR100284077B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970081345A KR100284077B1 (ko) 1997-12-31 1997-12-31 강유전체막을 구비하는 반도체소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970081345A KR100284077B1 (ko) 1997-12-31 1997-12-31 강유전체막을 구비하는 반도체소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR19990061091A KR19990061091A (ko) 1999-07-26
KR100284077B1 true KR100284077B1 (ko) 2001-05-02

Family

ID=41716485

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970081345A KR100284077B1 (ko) 1997-12-31 1997-12-31 강유전체막을 구비하는 반도체소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100284077B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009054707A2 (en) * 2007-10-26 2009-04-30 University Of Seoul Industry Cooperation Foundation Mfms-fet, ferroelectric memory device, and methods of manufacturing the same

Also Published As

Publication number Publication date
KR19990061091A (ko) 1999-07-26

Similar Documents

Publication Publication Date Title
KR100450669B1 (ko) 산소 침투 경로 및 캡슐화 장벽막을 구비하는 강유전체메모리 소자 및 그 제조 방법
US6737694B2 (en) Ferroelectric memory device and method of forming the same
US6211005B1 (en) Methods of fabricating integrated circuit ferroelectric memory devices including a material layer on the upper electrodes of the ferroelectric capacitors thereof
US6699725B2 (en) Methods of fabricating ferroelectric memory devices having a ferroelectric planarization layer
JP3636846B2 (ja) 高誘電体キャパシタの製造方法
JPH11126883A (ja) 半導体メモリ素子
KR100432881B1 (ko) 강유전성 메모리 장치 및 그 제조방법
JP3643091B2 (ja) 半導体記憶装置及びその製造方法
US6534810B2 (en) Semiconductor memory device having capacitor structure formed in proximity to corresponding transistor
US6605538B2 (en) Methods for forming ferroelectric capacitors
JP4296375B2 (ja) 強誘電体メモリ素子の製造方法および強誘電体メモリ装置
KR100284077B1 (ko) 강유전체막을 구비하는 반도체소자 및 그 제조방법
US7527984B2 (en) Semiconductor device
KR100464938B1 (ko) 폴리실리콘 플러그 구조를 사용한 반도체 소자의 캐패시터형성방법
US6919212B2 (en) Method for fabricating ferroelectric random access memory device with merged-top electrode-plateline capacitor
KR20030028044A (ko) 강유전체 메모리 소자 및 그 제조방법
KR100448242B1 (ko) 반도체 소자의 캐패시터 상부전극 제조방법
KR100582352B1 (ko) 반도체 장치의 캐패시터 제조방법
KR100430686B1 (ko) 반도체소자의저장전극제조방법
KR19980040654A (ko) 반도체 장치의 커패시터 제조방법
KR0165352B1 (ko) 강유전체막 커패시터의 제조방법
KR19980060624A (ko) 반도체 소자의 캐패시터 제조방법
KR100846368B1 (ko) 메모리 소자 및 그 제조 방법
KR100362182B1 (ko) 강유전체 메모리 소자의 제조 방법
KR20040001899A (ko) 반도체 장치의 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee