JP3636846B2 - 高誘電体キャパシタの製造方法 - Google Patents

高誘電体キャパシタの製造方法 Download PDF

Info

Publication number
JP3636846B2
JP3636846B2 JP30158696A JP30158696A JP3636846B2 JP 3636846 B2 JP3636846 B2 JP 3636846B2 JP 30158696 A JP30158696 A JP 30158696A JP 30158696 A JP30158696 A JP 30158696A JP 3636846 B2 JP3636846 B2 JP 3636846B2
Authority
JP
Japan
Prior art keywords
film
high dielectric
manufacturing
capacitor
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP30158696A
Other languages
English (en)
Other versions
JPH09186299A (ja
Inventor
淳五 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH09186299A publication Critical patent/JPH09186299A/ja
Application granted granted Critical
Publication of JP3636846B2 publication Critical patent/JP3636846B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は超高集積半導体装置の製造方法に係り、特に漏れ電流の増加が防止されて信頼度の向上された高誘電体キャパシタを製造する方法に関する。
【０００２】
【従来の技術】
ＤＲＡＭ(Dynamic Random Access Memory)の集積度が２５６Ｍビット以上に増加するに伴い、キャパシタの有効面積も段々減少されて、既存のNO(Nitride/Oxide) 膜やTa2O5 のような誘電膜を以っては所望するキャパシタンスを確保し難くなりつつある。従って、キャパシタの有効面積を増加させるために、シリンダ型又はフィン型のようにストリッジ電極の立体化が行われている。
【０００３】
しかしながら、シリンダ型又はフィン型のようなキャパシタはその構造が複雑であり、製造工程も大変難しいために、経済性及び信頼度に劣る問題点がある。このようなキャパシタ構造の複雑さによる問題点を解決するために、約１０年前から高誘電膜に対する研究が行われつつあった。特に、ペロブスカイト(perovskite)構造の物質、例えばBaTiO3,PbTiO3,SrTiO3（以下、STO という）、Pb(Zr,Ti)O3(以下、PZT という）、(Ba,Sr)TiO3(以下、BST という）等が高誘電膜の材料として注目されている。このような高誘電膜材料の誘電率はNO膜に比べて約１００倍以上高い。従って、キャパシタ構造を簡単なスタック型構造に形成しても十分なキャパシタンスを得ることができるので、製造段階を大幅に省くことができる。
【０００４】
以下、図１乃至図５を参照して高誘電体キャパシタの製造方法を説明する。
図１はトランジスタの形成された半導体基板１０上にポリシリコンプラグ１２を形成する段階を、図２は前記結果物上に拡散防止膜１３と下部電極１４を形成する段階をそれぞれ示している。
次いで、図３のように結果物の全面に絶縁膜１６を蒸着した後、図４に示されるように、異方性乾式蝕刻方法にて前記絶縁膜１６をエッチバックして絶縁膜スペーサ１６ａを形成する。
【０００５】
このように絶縁膜スペーサ１６ａを形成する理由は次の通りである。一般に、後続工程で形成される高誘電膜（図５の１８参照）はスパッタリング方法により蒸着される。何故ならば、蒸着方法が容易な上に、膜の再現性も優秀であり、所望する膜質を簡単に製造できるからである。ところが、スパッタリング方式に蒸着された高誘電膜は基本的にステップカバレージが不良なため、ストリッジ電極の側面に高誘電膜を蒸着することが不可能である。
【０００６】
従って、ストリッジ電極と電極の間に絶縁膜を塗布した後、エッチバックすることによりストリッジ電極の両側面に絶縁膜スペーサ１６ａを形成するのである。
【０００７】
【発明が解決しようとする課題】
ところが、前記絶縁膜スペーサ１６ａの形成時に前記下部電極１４上の絶縁膜１６残留物を完全に取り除くためには過蝕刻を行わなければならない。従って、前記下部電極１４とスペーサ１６ａの間に段差（Ａ）が発生するようになる。
次に、図５のように前記下部電極１４上に高誘電膜１８と上部電極１９を蒸着する。ところが、高誘電膜１８はステップカバレージが低いため、前記下部電極１４の外周の段差（図４のＡ）で被覆力の不良な高誘電膜１８が形成される。従って、ストリッジ電極の外周部分で漏れ電流が増加される問題点が発生する。
【０００８】
本発明は前述した従来の問題点を解決するために案出されたものであり、制作が容易で、電気的な特性の改善された高誘電体キャパシタの製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
前記目的を達成するために本発明の高誘電体キャパシタは、(a) 半導体基板上に第１導電膜、高誘電膜及び第２導電膜を順次に蒸着する段階と、(b) 前記第１導電膜、高誘電膜及び第２導電膜を順番に蝕刻してキャパシタ電極パターンを形成する段階と、(c) キャパシタ電極パターンの形成された結果物の全面を６００〜８００℃の温度且つ非酸化雰囲気で熱処理して前記蝕刻時発生した損傷を治癒し、第１導電膜パターン、高誘電膜パターン及び第２導電膜パターンのそれぞれの界面を安定化させる熱処理段階と、(d) 前記熱処理段階によって得られた結果物の全面に絶縁膜を所定の厚さで蒸着する段階と、(e) 前記絶縁膜をエッチバックして前記キャパシタ電極パターンの両側面に絶縁膜スペーサを形成する段階とを具備することを特徴とする。
【００１０】
本発明による前記第１導電膜は耐酸化性物質から形成されることが望ましく、前記耐酸化性物質はPt,Ru,Ir,Pd のうち選択された何れか一つであることが望ましい。
かつ、前記(a) 段階の前に、導電性プラグを形成する段階及び拡散防止膜を形成する段階を更に具備し、前記拡散防止膜はチタン窒化膜(TiN) とルテニウム酸化膜(RuO2)のうち選択された何れか一つから形成されることが望ましい。
【００１１】
かつ、前記高誘電膜はBaTiO3,PbTiO3,STO,PZT,BST のうち選択された何れか一つから形成されることが望ましい。
【００１２】
かつ、前記(e) 段階以後、前記絶縁膜スペーサと第２導電膜パターンの上に第３導電膜を蒸着した後、パタニングする段階を更に具備することもできる。
本発明によると、上部電極パターンを形成した後、絶縁膜スペーサを形成することにより、下部電極パターンの外周部に発生した段差の問題点が解決される。従って、下部電極の外周で漏れ電流が発生することが防止されて、優れた電気的特性を有する高誘電体キャパシタを得ることができる。
【００１３】
【発明の実施の形態】
以下、本発明の実施例を添付した図面に基づき更に詳細に説明する。
図６を参照すると、半導体基板１０に局部酸化（ＬＯＣＯＳ）方式にて素子分離領域２２を形成する。次いで、ゲート電極２３を形成した後、不純物をイオン注入してソース／ドレイン領域を形成することによりトランジスタを完成する。次に、ゲート電極２３の間にパッド電極２４を形成してから、素子の絶縁及び平坦化のための層間絶縁膜２６を形成する。前記層間絶縁膜２６はＣＶＤ(Chemical Vapor Deposition) を用いたＢＰＳＧ(Boro-Phosphorous Silica Glass) やシリコン酸化膜を用いて形成する。前記層間絶縁膜２６を蝕刻してパッド電極２４を露出させるコンタクトホールを形成した後、コンタクトホールに多結晶シリコンを埋立てて、フラグ２８を形成する。この際、多結晶シリコンを埋立てる前に、コンタクトホールの側壁を保護するために窒化膜等を用いてスペーサ２７を形成することもできる。
【００１４】
引き続き、スパッタリング方法にて拡散防止膜３１、下部電極３２、高誘電膜３３及び上部電極３４を順次に積層する。前記拡散防止膜３１は半導体基板１０及びポリシリコンフラグ２８等の導電物質にドーピングされている不純物又はシリコンが下部電極３２に拡散されることを防止するために形成し、主にチタン窒化膜(TiN) 又はルテニウム酸化膜(RuO2)とから形成する。
【００１５】
かつ、前記下部電極３２は白金(Pt), ルテニウム(Ru), イリジウム(Ir), パラジウム(Pd)のような耐酸化性物質から形成する。
かつ、前記高誘電膜３３はBaTiO3,PbTiO3,STO,PZT,BST のうち選択された何れか一つから形成される。
図７を参照すると、所定のマスクパターン（ＰＲ）を用いて前記上部電極３４、高誘電膜３３、下部電極３２及び拡散防止膜３１を異方性乾式方法にて順番に蝕刻して各セル単位で分離されたキャパシタの電極パターン３１Ａ、３２Ａ、３３Ａおよび３４Ａを形成する。
【００１６】
前記マスクパターン（ＰＲ）を取り除いた後、前記異方性乾式蝕刻により招かれ得る高誘電膜の蝕刻損傷を防止し、前記高誘電膜の電極パターン３３Ａと上部電極パターン３４Ａとの界面安定化のために、かつ高誘電膜の誘電率を高めるために、約６００〜８００℃、望ましくは約７５０℃の高温で非酸化性雰囲気、例えばN2雰囲気下で熱処理工程を行うこともできる。
【００１７】
次に、図８に示すように、前記キャパシタ電極パターン３１Ａ、３２Ａ、３３Ａおよび３４Ａが十分に塗布され得る程度の厚さで絶縁膜３６を蒸着する。この際、前記絶縁膜３６として、シリコン酸化膜、ＳＯＧ(spin on glass) 膜又はシリコン窒化膜を用いることができる。
次いで、前記上部電極パターン３４Ａ上に塗布されている絶縁膜３６が全部取り除かれ得るようにエッチバック工程を施し、図９のように絶縁膜スペーサ３６ａを形成する。この際、前記上部電極パターン３４Ａの下部に形成された高誘電膜パターン３３Ａの表面を前記エッチバック工程の終末点として用いる。図９を参照すると、過蝕刻により上部電極パターン３４Ａの外周部に段差（Ｂ）が発生したが、このような段差（Ｂ）は素子の電気的特性に全然影響を及ぼさない。
【００１８】
最終的に、前記結果物の全面に電極物質を蒸着した後、前記電極物質をセル単位でパタニングして、図１０のように電極物質パターン４４Ａを形成してキャパシタを完成した。
即ち、本発明による高誘電体キャパシタ製造方法は、下部電極パターンのみを形成した後、絶縁膜スペーサを形成した従来技術とは異なり、上部電極パターン３４Ａまで形成した後、絶縁膜スペーサ３６ａを形成するので、従来の高誘電体キャパシタ製造方法と区別される。従って、従来技術では下部電極パターンの外周部に段差（図４のＡ参照）が形成される反面、本発明では上部電極パターン３４Ａの外周部に段差（図９のＢ参照）が形成される。従って、漏れ電流が減少し、優れた電気的な特性を有する高誘電体キャパシタを製造することができる。
【００１９】
【発明の効果】
本発明による高誘電体キャパシタ製造方法は、下部電極パターンのみを形成した後、絶縁膜スペーサを形成した従来技術とは異なり、上部電極パターンまで形成した後、絶縁膜スペーサを形成することにより、漏れ電流が減少し、優れた電気的な特性を有する高誘電体キャパシタを製造することができる。
【００２０】
本発明は前記実施例に限られず、多くの変形が本発明の技術的思想内で当分野において通常の知識を有する者により可能であることは明白である。
【図面の簡単な説明】
【図１】従来の技術による高誘電体キャパシタの製造方法を各段階別に順次に示した断面図である。
【図２】従来の技術による高誘電体キャパシタの製造方法を各段階別に順次に示した断面図である。
【図３】従来の技術による高誘電体キャパシタの製造方法を各段階別に順次に示した断面図である。
【図４】従来の技術による高誘電体キャパシタの製造方法を各段階別に順次に示した断面図である。
【図５】従来の技術による高誘電体キャパシタの製造方法を各段階別に順次に示した断面図である。
【図６】本発明による高誘電体キャパシタの製造方法を各段階別に順次に示した断面図である。
【図７】本発明による高誘電体キャパシタの製造方法を各段階別に順次に示した断面図である。
【図８】本発明による高誘電体キャパシタの製造方法を各段階別に順次に示した断面図である。
【図９】本発明による高誘電体キャパシタの製造方法を各段階別に順次に示した断面図である。
【図１０】本発明による高誘電体キャパシタの製造方法を各段階別に順次に示した断面図である。
【符号の説明】
１０ 半導体基板
２２ 素子分離領域
２３ ゲート電極
２４ パッド電極
２６ 層間絶縁膜
２７ スペーサ
２８ フラグ
３１ 拡散防止膜
３２ 下部電極（第１導電膜）
３３ 高誘電膜
３４ 上部電極（第２導電膜）
３６ 絶縁膜
３６ａ 絶縁膜スペーサ
４４Ａ 電極物質パターン

Claims (7)

  1. (a) 半導体基板上に第１導電膜、高誘電膜及び第２導電膜を順次に形成する段階と、
    (b) 前記第１導電膜、高誘電膜及び第２導電膜を順番に蝕刻してキャパシタ電極パターンを形成する段階と、
    (c) キャパシタ電極パターンの形成された結果物の全面を６００〜８００℃の温度且つ非酸化雰囲気で熱処理して前記蝕刻時発生した損傷を治癒し、第１導電膜パターン、高誘電膜パターン及び第２導電膜パターンのそれぞれの界面を安定化させる熱処理段階と、
    (d) 前記熱処理段階によって得られた結果物の全面に絶縁膜を所定の厚さで蒸着する段階と、
    (e) 前記絶縁膜をエッチバックして前記キャパシタ電極パターンの両側面に絶縁膜スペーサを形成する段階とを具備することを特徴とする高誘電体キャパシタの製造方法。
  2. 前記第１導電膜は耐酸化性物質から形成されることを特徴とする請求項１に記載の高誘電体キャパシタの製造方法。
  3. 前記耐酸化性物質はPt,Ru,Ir,Pd のうち選択された何れか一つであることを特徴とする請求項２に記載の高誘電体キャパシタの製造方法。
  4. 前記(a) 段階の前に、導電性プラグを形成する段階及び拡散防止膜を形成する段階を更に具備することを特徴とする請求項１に記載の高誘電体キャパシタの製造方法。
  5. 前記拡散防止膜はチタン窒化膜(TiN) とルテニウム酸化膜(RuO2)のうち選択された何れか一つから形成されることを特徴とする請求項４に記載の高誘電体キャパシタの製造方法。
  6. 前記高誘電膜はBaTiO3,PbTiO3,SrTiO3,Pb(Zr,Ti)O3,(Ba,Sr)TiO3のうち選択された何れか一つから形成されることを特徴とする請求項１に記載の高誘電体キャパシタの製造方法。
  7. 前記(e) 段階以後、前記絶縁膜スペーサと第２導電膜パターンの上に第３導電膜を蒸着した後、パタニングする段階を更に具備することを特徴とする請求項１に記載の高誘電体キャパシタの製造方法。
JP30158696A 1995-11-29 1996-11-13 高誘電体キャパシタの製造方法 Expired - Lifetime JP3636846B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1995P44902 1995-11-29
KR1019950044902A KR100189982B1 (ko) 1995-11-29 1995-11-29 고유전체 캐패시터의 제조방법

Publications (2)

Publication Number Publication Date
JPH09186299A JPH09186299A (ja) 1997-07-15
JP3636846B2 true JP3636846B2 (ja) 2005-04-06

Family

ID=19436542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30158696A Expired - Lifetime JP3636846B2 (ja) 1995-11-29 1996-11-13 高誘電体キャパシタの製造方法

Country Status (3)

Country Link
US (2) US5774327A (ja)
JP (1) JP3636846B2 (ja)
KR (1) KR100189982B1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3683972B2 (ja) * 1995-03-22 2005-08-17 三菱電機株式会社 半導体装置
KR0147639B1 (ko) * 1995-05-29 1998-08-01 김광호 고유전율 캐패시터의 하부전극 형성방법
US6144546A (en) * 1996-12-26 2000-11-07 Kabushiki Kaisha Toshiba Capacitor having electrodes with two-dimensional conductivity
JP3749776B2 (ja) 1997-02-28 2006-03-01 株式会社東芝 半導体装置
KR100555445B1 (ko) * 1997-08-13 2007-08-16 삼성전자주식회사 고유전체막을갖는반도체장치의커패시터전극및커패시터형성방법
JP3090198B2 (ja) * 1997-08-21 2000-09-18 日本電気株式会社 半導体装置の構造およびその製造方法
JP3209175B2 (ja) 1998-02-23 2001-09-17 日本電気株式会社 薄膜キャパシタの製造方法
KR100284737B1 (ko) * 1998-03-26 2001-03-15 윤종용 고유전율의유전막을갖는반도체장치의커패시터제조방법
KR100290895B1 (ko) * 1998-06-30 2001-07-12 김영환 반도체 소자의 커패시터 구조 및 이의 제조 방법
KR100301371B1 (ko) * 1998-07-03 2001-10-27 윤종용 반도체메모리장치및그의제조방법
US6349456B1 (en) 1998-12-31 2002-02-26 Motorola, Inc. Method of manufacturing photodefined integral capacitor with self-aligned dielectric and electrodes
WO2000046856A1 (fr) * 1999-02-04 2000-08-10 Rohm Co., Ltd. Condensateur et son procede de fabrication
JP3914681B2 (ja) 2000-03-08 2007-05-16 エルピーダメモリ株式会社 半導体装置およびその製造方法
US6346466B1 (en) 2000-03-30 2002-02-12 Advanced Micro Devices, Inc. Planarization of a polysilicon layer surface by chemical mechanical polish to improve lithography and silicide formation
US7217615B1 (en) 2000-08-31 2007-05-15 Micron Technology, Inc. Capacitor fabrication methods including forming a conductive layer
US7192827B2 (en) * 2001-01-05 2007-03-20 Micron Technology, Inc. Methods of forming capacitor structures
KR100395765B1 (ko) * 2001-02-02 2003-08-25 삼성전자주식회사 강유전체 기억 소자 및 그 형성 방법
KR100407575B1 (ko) * 2001-04-18 2003-12-01 삼성전자주식회사 강유전체 메모리 장치 및 그 형성 방법
TW564550B (en) 2001-06-05 2003-12-01 Hitachi Ltd Semiconductor device
KR100399073B1 (ko) * 2001-11-21 2003-09-26 주식회사 하이닉스반도체 반도체 소자의 캐패시터 및 그 제조방법
US6916722B2 (en) * 2002-12-02 2005-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method to fabricate high reliable metal capacitor within copper back-end process
US7440255B2 (en) * 2003-07-21 2008-10-21 Micron Technology, Inc. Capacitor constructions and methods of forming
US7045368B2 (en) * 2004-05-19 2006-05-16 Headway Technologies, Inc. MRAM cell structure and method of fabrication
JP2006190809A (ja) * 2005-01-06 2006-07-20 Fujitsu Ltd 半導体装置の製造方法
US8304349B2 (en) * 2008-08-18 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method to integrate gate etching as all-in-one process for high K metal gate

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5046043A (en) * 1987-10-08 1991-09-03 National Semiconductor Corporation Ferroelectric capacitor and memory cell including barrier and isolation layers
US5206788A (en) * 1991-12-12 1993-04-27 Ramtron Corporation Series ferroelectric capacitor structure for monolithic integrated circuits and method
US5382817A (en) * 1992-02-20 1995-01-17 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a ferroelectric capacitor with a planarized lower electrode
US5523964A (en) * 1994-04-07 1996-06-04 Symetrix Corporation Ferroelectric non-volatile memory unit
US5367195A (en) * 1993-01-08 1994-11-22 International Business Machines Corporation Structure and method for a superbarrier to prevent diffusion between a noble and a non-noble metal
KR950009813B1 (ko) * 1993-01-27 1995-08-28 삼성전자주식회사 반도체장치 및 그 제조방법
JPH0794600A (ja) * 1993-06-29 1995-04-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH08316430A (ja) * 1995-05-15 1996-11-29 Mitsubishi Electric Corp 半導体メモリとその製造方法、スタックドキャパシタ
US5654222A (en) * 1995-05-17 1997-08-05 Micron Technology, Inc. Method for forming a capacitor with electrically interconnected construction
US5663088A (en) * 1995-05-19 1997-09-02 Micron Technology, Inc. Method of forming a Ta2 O5 dielectric layer with amorphous diffusion barrier layer and method of forming a capacitor having a Ta2 O5 dielectric layer and amorphous diffusion barrier layer
US5665625A (en) * 1995-05-19 1997-09-09 Micron Technology, Inc. Method of forming capacitors having an amorphous electrically conductive layer
US5786248A (en) * 1995-10-12 1998-07-28 Micron Technology, Inc. Semiconductor processing method of forming a tantalum oxide containing capacitor
JPH09260600A (ja) * 1996-03-19 1997-10-03 Sharp Corp 半導体メモリ素子の製造方法
KR100230422B1 (ko) * 1997-04-25 1999-11-15 윤종용 반도체장치의 커패시터 제조방법

Also Published As

Publication number Publication date
KR970030834A (ko) 1997-06-26
KR100189982B1 (ko) 1999-06-01
JPH09186299A (ja) 1997-07-15
US5774327A (en) 1998-06-30
US6025223A (en) 2000-02-15

Similar Documents

Publication Publication Date Title
JP3636846B2 (ja) 高誘電体キャパシタの製造方法
US6211005B1 (en) Methods of fabricating integrated circuit ferroelectric memory devices including a material layer on the upper electrodes of the ferroelectric capacitors thereof
US7045416B2 (en) Methods of manufacturing ferroelectric capacitors for integrated circuit memory devices
KR0147640B1 (ko) 반도체 장치의 커패시터 및 그 제조방법
US6376325B1 (en) Method for fabricating a ferroelectric device
KR100227843B1 (ko) 반도체 소자의 콘택 배선 방법 및 이를 이용한 커패시터 제조방법
US20020098645A1 (en) Triple metal line 1T/1C ferroelectric memory device and method for fabrication thereof
KR100287187B1 (ko) 반도체소자의 커패시터 및 그 제조방법
US20060183252A1 (en) Ferroelectric memory devices
KR100273689B1 (ko) 반도체메모리장치및그제조방법
KR100432881B1 (ko) 강유전성 메모리 장치 및 그 제조방법
KR0147639B1 (ko) 고유전율 캐패시터의 하부전극 형성방법
US20020109231A1 (en) Composite structure of storage node and method of fabrication thereof
KR20010004369A (ko) 강유전체 메모리 소자의 캐패시터 및 그 제조 방법
KR100318453B1 (ko) 이리듐막및백금막의이중막구조의하부전극을갖는캐패시터형성방법
KR0165408B1 (ko) 고유전막 캐패시터의 제조방법
JP4004682B2 (ja) 半導体装置及びその製造方法
KR100464938B1 (ko) 폴리실리콘 플러그 구조를 사용한 반도체 소자의 캐패시터형성방법
KR19980040654A (ko) 반도체 장치의 커패시터 제조방법
KR100284077B1 (ko) 강유전체막을 구비하는 반도체소자 및 그 제조방법
KR100476380B1 (ko) 반도체 장치의 실린더형 캐패시터 제조방법
KR20030028044A (ko) 강유전체 메모리 소자 및 그 제조방법
KR100475024B1 (ko) 반도체소자의캐패시터형성방법
KR100612941B1 (ko) 반도체 장치의 캐패시터 제조방법
KR100468708B1 (ko) 강유전체커패시터및그제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050106

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100114

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110114

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120114

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130114

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term