JP4004682B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4004682B2 JP4004682B2 JP11291599A JP11291599A JP4004682B2 JP 4004682 B2 JP4004682 B2 JP 4004682B2 JP 11291599 A JP11291599 A JP 11291599A JP 11291599 A JP11291599 A JP 11291599A JP 4004682 B2 JP4004682 B2 JP 4004682B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- capacitor
- contact plug
- insulating film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、複合酸化物誘電体キャパシタを持つ半導体装置とその製造方法に関する。
【０００２】
【従来の技術】
強誘電体キャパシタを用いた不揮発性メモリ（ＦＲＡＭ）は、バッテリーレスで使用可能であり、且つ高速動作が可能であることから、ＲＦ−ＩＤ（Radio Frequency-Identification）等の非接触カードへの展開が始まりつつある。また、既存のＳＲＡＭ、ＤＲＡＭ、フラッシュメモリ等との置き換えに対する期待も大きい。
【０００３】
１トランジスタ／１キャパシタのメモリセル構造を持つＦＲＡＭの基本的な製造工程は、次の通りである。シリコン基板にまずＭＯＳトランジスタを形成する。次いでトランジスタが形成された基板にＢＰＳＧ膜等の層間絶縁膜を堆積し、これを平坦化する。その後、層間絶縁膜上に強誘電体キャパシタを形成する。強誘電体キャパシタは、下部電極、強誘電体膜及び上部電極の積層構造からなる。強誘電体キャパシタの形成後、層間絶縁膜を堆積して、各素子を接続する金属配線を形成する。必要に応じて金属配線は多層配線構造とする。
【０００４】
ＦＲＡＭの高集積化に適した構造として、キャパシタ・オン・プラグ（Capacitor 0n Plug：ＣＯＰ）構造が知られている。これは、トランジスタが形成されたシリコン基板上の層間絶縁膜にトランジスタ活性領域に対するコンタクトプラグを埋め込み、このコンタクトプラグ上に強誘電体キャパシタを形成するものである。このようなＣＯＰ構造を採用すると、シリコン基板と強誘電体キャパシタの間の接続を、強誘電体キャパシタの形成工程で同時に行うことができるから、キャパシタ形成後に配線接続を行う場合に比べて、無用な配線やコンタクトのスペースをなくすことができる。
【０００５】
しかし本発明者らの研究によると、ＣＯＰ構造を採用した場合、強誘電体キャパシタにはＣＯＰ構造に起因する問題が生じることが明らかになった。この問題を具体的に、図４及び図５を参照して説明する。図４（ａ）は、トランジスタ２が形成されたシリコン基板１に層間絶縁膜３を形成し、この層間絶縁膜３にコンタクトプラグ４を埋め込んだ状態を示している。コンタクトプラグ４の埋め込みは例えば、タングステン等の導電材料を堆積した後、化学的機械的研磨（Chemical Mechanical Polishing：ＣＭＰ）による平坦化処理を行うことによりなされる。このＣＭＰ工程では、導電材料膜と層間絶縁膜の研磨速度が異なるため、図示のように段差５が残る。この段差５は、数百ｎｍ程度となる。
【０００６】
図４（ｂ）は、上述のように段差５が残るコンタクトプラグ４上に強誘電体キャパシタ６を形成した状態である。強誘電体キャパシタ６は、下部電極６１、強誘電体膜６２及び上部電極６３により構成される。強誘電体膜６２は例えばＰＺＴ（ＰｂＺｒ1-xＴｉxＯ3）であり、この場合下部電極６１及び上部電極６３は代表的には白金（Ｐｔ）である。ところが下部電極６１にＰｔを用いた場合、Ｐｔの成長は自己配向性が強く、平坦部ではその平坦面に垂直に、また段差部では段差部の面に垂直な方向に結晶粒が成長する結果、段差部５において、結晶粒界に大きな隙間（空孔）が発生する。強誘電体膜６２は、スパッタ法或いはゾルゲル法により堆積した後、結晶化の熱処理を行うが、その結晶成長は下部電極６１の結晶に依存するため、強誘電体膜６２も段差部５で空孔が多いものとなる。上部電極８３がＰｔの場合、下部電極６１と同様の理由で段差部５に空孔が多いものとなる。
【０００７】
以上のように、強誘電体キャパシタ６の各多結晶粒成長過程で、段差部５では結晶粒配列の乱れが連鎖的に起こる。図５は、そのように形成される強誘電体キャパシタ６の模式的な結晶粒の構造を示しており、段差部５に大きな空孔が形成される領域Ａが生じる様子を示している。
【０００８】
【発明が解決しようとする課題】
以上のように、段差の影響を受けて強誘電体キャパシタが空孔の多いものとなると、次のような問題が生じる。
▲１▼強誘電体膜６２の材料が下部電極６１の結晶粒界を介して下地に拡散し、下地材料と反応して膜剥がれの原因となる。具体的に例えば、強誘電体膜６２としてＰＺＴ膜を用いた場合、ＰＺＴ中の鉛（Ｐｂ）が下地の層間絶縁膜にまで拡散すると、熱工程でシリコン酸化物と鉛の反応により鉛ガラスが形成される。鉛ガラスは低融点であるために、ドーム状の剥がれを生じる。
▲２▼強誘電体膜６２の結晶粒界に他の物質が拡散すると、本来絶縁体である強誘電体膜６２は導電性の大きいものとなる。例えば、上部電極６３として、ＩｒＯ２、ＲｕＯ２、ＳｒＲｕＯ３等の酸化物電極材料を用いた場合には、その構成元素が強誘電体膜６２の粒界に拡散して、上下電極間のリークが大きいものとなる。
▲３▼上部電極６３に形成される粒界の空孔は、その後の各種プロセスのダメージを強誘電体膜６２に伝え、強誘電性の劣化の原因となる。例えば、強誘電体膜６２がＰＺＴ膜の場合、水分や水素が上部電極６３を貫通することにより、ＰＺＴ膜の特性を劣化させる。特に電極材料にＰｔ等を用いた場合には、その触媒作用により、強誘電体膜の残留分極特性が劣化することが知られている。
同様の現象は、他の複合酸化物誘電体材料を用いたキャパシタの場合にも生じ得る。
【０００９】
この発明は、上記事情を考慮してなされたもので、ＣＯＰ構造のキャパシタの特性向上と信頼性向上を図った半導体装置とその製造方法を提供することを目的としている。
【００１０】
【課題を解決するための手段】
この発明に係る半導体装置は、半導体基板と、この半導体基板に形成された絶縁膜と、この絶縁膜の表面のキャパシタ形成領域に形成された溝、及びこの溝の底部から前記半導体基板に達するように形成されたコンタクト孔に埋め込まれたコンタクトプラグと、このコンタクトプラグ上に形成されて、コンタクトプラグのエッジより内側に位置するようにパターニングされた下部電極、複合酸化物誘電体膜及び上部電極を有するキャパシタとを有することを特徴としている。
【００１１】
この発明に係る半導体装置の製造方法は、半導体基板に絶縁膜を形成する工程と、前記絶縁膜に前記半導体基板に達するコンタクト孔を形成する工程と、前記絶縁膜の表面の前記コンタクト孔の領域を含むキャパシタ形成領域に溝を形成する工程と、前記コンタクト孔及び溝にコンタクトプラグを埋め込み形成する工程と、前記コンタクトプラグ上に、コンタクトプラグのエッジより内側に位置するようにパターニングされた下部電極、複合酸化物誘電体膜及び上部電極を有するキャパシタを形成する工程とを有することを特徴としている。
【００１２】
この発明において用いられる複合酸化物誘電体膜は、代表的にはＰＺＴ等の強誘電体膜であり、従って形成されるキャパシタは大きな残留分極特性を示す強誘電体キャパシタである。このような強誘電体キャパシタの残留分極特性を用いることにより、不揮発性メモリが得られる。
【００１３】
この発明において好ましくは、半導体基板にトランジスタが形成され、このトランジスタとキャパシタによりメモリセルが構成される。即ち、キャパシタの下部電極は、コンタクトプラグを介してトランジスタの拡散層に接続され、１トランジスタ／１キャパシタのメモリセルが構成される。
【００１４】
更にこの発明において好ましくは、コンタクトプラグ埋め込み用の溝を形成する工程で同時に層間絶縁膜表面に配線溝が形成され、この配線溝にコンタクトプラグと同時に同じ材料により配線が埋め込まれる。
【００１５】
この発明によると、キャパシタのコンタクトプラグは、デュアルダマシーン技術を利用して、層間絶縁膜のコンタクト孔とこれを含むキャパシタ形成領域に形成された溝に埋め込まれる。即ち、コンタクト孔のみに埋め込む従来法に比べて、コンタクトプラグの表面積が大きいものとなる。そして、キャパシタはこのコンタクトプラグ上に、コンタクトプラグのエッジより内側に位置するようにパターン形成される。従って、コンタクトプラグ埋め込みの工程で形成される段差部で下部電極、複合酸化物誘電体膜及び上部電極の結晶粒界に大きな空孔が生じたとしても、パターン加工時にその大きな空孔を含む部分を除去することによって、キャパシタ内部には大きな空孔は含まれないようにすることができる。
以上の結果、キャパシタ内部の結晶粒界に無用の拡散パスがなくなり、良好な特性を示し、且つ信頼性の高いキャパシタが得られる。
【００１６】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態を説明する。
図１〜図３は、この発明の実施の形態によるＦＲＡＭの一つのメモリセル部に着目した製造工程を示している。この実施の形態の場合メモリセルは、通常のＤＲＡＭと同様に、一つのＭＯＳトランジスタＱとキャパシタＣにより構成される。
【００１７】
図１（ａ）に示すように、［１００］方位を持つｐ型シリコン基板１１に素子分離絶縁膜１２を形成する。素子分離絶縁膜１２はこの実施の形態の場合、浅い溝を加工してこの溝に絶縁膜を埋め込むＳＴＩ（Shallow Trench Isolation）法により形成しているが、ＬＯＣＯＳ法により形成することもできる。次に、トランジスタのチャネル領域にしきい値調整のためのチャネルイオン注入を行った後、ゲート酸化膜１３を形成してゲート電極１４をパターン形成する。ゲート電極１４は好ましくは、ｎ型ポリシリコン膜にタングステン・シリサイド膜を積層したものとする。
【００１８】
ゲート電極１４は具体的には、紙面に直交する方向に連続的にパターン形成されて、ワード線となる。その後ゲート電極１４の表面を酸化して保護膜となる酸化膜１５を形成した後、イオン注入を行ってソース、ドレインとなるｎ型拡散層１６を形成する。酸化膜１５は、ＣＶＤ法等による酸化膜或いは窒化膜等の堆積膜であってもよい。以上により、ＭＯＳトランジスタＱが完成する。
【００１９】
次に、図１（ｂ）に示すように、ＢＰＳＧ膜等の層間絶縁膜１７を堆積する。この層間絶縁膜１７に、リソグラフィとＲＩＥによりトランジスタＱの拡散層１６に達するコンタクト孔１８を形成する。再び層間絶縁膜１７に対してリソグラフィとＲＩＥを行って、コンタクト孔１８の領域を含むキャパシタ形成領域にコンタクトプラグ埋め込み用の浅い溝１９を形成する。なおここでは、溝１９の形成後に、コンタクト孔１８の形成を行ってもよい。この溝１９の形成と同時に、層間絶縁膜１７の別の箇所には、配線層埋め込み用の溝１９ｂを形成する。
【００２０】
次に、図１（ｃ）に示すように、コンタクトプラグとなる電極材料膜２０を堆積する。電極材料膜２０は好ましくはタングステンであり、その堆積法はスパッタ法或いはＣＶＤ法である。その後、電極材料膜２０にＣＭＰ処理を施す。これにより、図２（ａ）に示すように、溝１９とコンタクト孔１８に断面Ｔ字状をなしてコンタクトプラグ２１が略平坦に埋め込まれる。
【００２１】
以上のコンタクトプラグ２１の埋め込み工程は、デュアルダマシーン法として知られる配線埋め込みの技術を応用したものである。このコンタクトプラグ２１の埋め込みと同時に、配線用溝１９ｂにも埋め込み配線層２１ｂが形成される。図示のように、埋め込まれるコンタクトプラグ２１のエッジには、層間絶縁膜１７との間に数百ｎｍ程度の段差が避けられない。
【００２２】
次に、コンタクトプラグ２１上への強誘電体キャパシタの形成を行う。まず、図２（ｂ）に示すように、下部電極材料膜２２0、強誘電体膜２３及び上部電極材料膜２４0を順次堆積する。下部電極材料膜２２0は、スパッタによるＰｔ膜又はイリジウム（Ｉｒ）膜である。Ｐｔを用いる場合には、下地にチタン（Ｔｉ）又は窒化チタン（ＴｉＮ）を堆積する。これは、Ｐｔ膜の密着性を良好にして膜剥がれを防止するためである。
【００２３】
強誘電体膜２３には、ペロブスカイト型結晶構造を持つＰＺＴを用いるが、同様の強誘電体膜であるＳＢＴ（ＳｒＢｉ2Ｔａ2Ｏ9）等を用いてもよい。強誘電体膜２３は、スパッタ法又はゾルゲル法により堆積し、酸素雰囲気中で７００℃、１時間程度の熱処理を行って結晶化させる。先に説明したように、段差部で成長する下部電極材料膜２２0、強誘電体膜２３及び上部電極材料膜２４0は、結晶粒界の空孔が多いものとなる。図２（ｂ）には、この空孔の多くなる領域Ａを示している。
【００２４】
上部電極材料膜２４0には下部電極材料膜２２0と同様にＰｔ膜又はＩｒ膜を用いる。或いは上部電極材料膜２４0として、イリジウム酸化物膜又はストロンチウム・ルテニウム酸化物膜とＰｔ膜の積層構造、更にはイリジウム酸化物膜又はストロンチウム・ルテニウム酸化物膜とＩｒ膜の積層構造を用いることも有効である。これらの積層電極構造は、キャパシタの疲労耐性を向上させる。
【００２５】
次に、図２（ｃ）に示すように、上部電極材料膜２４0をリソグラフィと異方性エッチングにより上部電極２２としてパターン形成する。このとき、レジストパターンは、コンタクトプラグ２１のエッジより所定距離だけ内側に位置するように形成されるものとし、従って上部電極２４がコンタクトプラグ２１のエッジ上方にある空孔の多い領域Ａを含まないようにする。続いて、別のリソグラフィと異方性エッチングにより、強誘電体膜２３をパターン形成する。この場合のレジストパターンは、上部電極２２の加工時のそれより僅かに広い範囲を覆うものとするが、コンタクトプラグ２１のエッジより所定距離だけ内側に位置するようにし、残される強誘電体膜２３がコンタクトプラグ２１のエッジ上方にある空孔の多い領域Ａを含まないようにする。更に、下部電極材料膜２２0をリソグラフィと異方性エッチングにより下部電極２２としてパターン形成する。この工程でも、レジストパターンは、コンタクトプラグ２１のエッジより所定距離だけ内側に位置するようにし、残される下部電極２２がコンタクトプラグ２１のエッジ上方にある空孔の多い領域Ａ、即ち拡散パスを含まないようにする。
【００２６】
以上のパターニング工程により、ＣＯＰ構造の強誘電体キャパシタＣが完成する。強誘電体キャパシタＣは、断面Ｔ字型のコンタクトプラグ２１の上に、コンタクトプラグ２１のエッジより内側に位置するように形成されたことになる。
この後、図３に示すように、再度層間絶縁膜２５を堆積し、Ａｌをパターニングして、例えば紙面に直交する方向に並ぶ複数の強誘電体キャパシタＣの上部電極２４を連結するプレート２６を形成する。プレート２６は、この上に信号配線を形成する場合にはその配線のコンタクト部を除いて、層間絶縁膜２５上に全面的に形成してもよい。以下図示しないが、必要に応じて更に層間絶縁膜を介して第２層Ａｌ配線を形成する。この第２層Ａｌ配線により、ＭＯＳトランジスタＱのキャパシタＣと反対側の拡散層１６に接続されるビット線等も形成される。
【００２７】
以上のようにこの実施の形態では、コンタクトプラグ埋め込みにデュアルダマシーン法を利用することにより、コンタクトプラグの表面積を最終的に形成される強誘電体キャパシタの面積より大きく確保している。そして、強誘電体キャパシタは、コンタクトプラグの埋め込み工程で生じる段差に起因する結晶粒の空孔の多い部分を除去するようにパターン形成している。これにより、強誘電体キャパシタは、無用な拡散パスが結晶粒界に残されず、上下電極間のリーク増大、強誘電体材料元素の下地との反応による膜剥がれ、水素や水分が上部電極を貫通することによる強誘電体膜の残留分極特性の劣化等が防止される。
【００２８】
またこの実施の形態によると、コンタクトプラグの埋め込み工程でキャパシタ用の溝と同時に配線溝を形成することにより、コンタクトプラグと同時に埋め込み配線が形成される。この埋め込み配線は例えば、キャパシタのプレートの裏打ち配線として利用することができ、これによりプレートの低抵抗化を図ることができる。また埋め込み配線は、基板の拡散層等と接続される信号配線の一部としても利用できる。
【００２９】
なお、ＣＯＰ構造のキャパシタに関して、この発明と類似の断面Ｔ字型のコンタクトプラグを形成する例は、いくつか提案されている。例えば、（Ａ）特開平８−３３０４５１号公報、（Ｂ）特開平５−２９９６０１号公報、（Ｃ）特開平１０−２７０６５２号公報等である。しかし、（Ａ）と（Ｃ）は強誘電体膜をエピタキシャル成長により形成し、残留歪みによる強誘電性を利用するもので、強誘電体キャパシタが完全にコンタクトプラグのエッジの内側に位置するようには形成されておらず、この発明におけるような多結晶粒の空孔は問題とされていない。
【００３０】
（Ｂ）の図１の実施例では、コンタクトプラグをコンタクト孔の外側にも残して平坦化し、その上にキャパシタを形成している。しかし、コンタクトプラグ材料をコンタクト孔の外側に一定厚み残して平坦化することは、実際上研磨制御が極めて難しい。また、コンタクトプラグ電極をコンタクト孔の外側にも残すと、その分だけこの上に形成されるキャパシタ全体の厚みが大きくなり、その後の配線工程でアスペクト比が問題になる。従って、この発明のようにコンタクトプラグの埋め込みにデュアルダマシーン法を適用することの優位性は明らかである。しかも、（Ｂ）では図３０等の実施例において、コンタクトプラグを段差のある状態でコンタクト孔に埋め込む構造が示されている。これは、この発明が解決しようとする課題をそのまま残しているものということができ、言い換えればこの発明の趣旨は、（Ｂ）においては意図されていない。
【００３１】
この発明は、上記実施の形態に限られない。実施の形態では強誘電体キャパシタを持つＦＲＡＭを説明したが、この発明は、他の複合酸化物誘電体例えば、ＢＳＴＯ（Ｂａ1-xＳｒxＴｉＯ3）等の高誘電体を用いたキャパシタを持つ半導体装置にも同様に適用することができる。誘電体膜としてＢＳＴＯ膜を用いた場合には、上下電極としてルテニウム（Ｒｕ）やその酸化物（ＲｕＯ2）等を用い得る。
【００３２】
【発明の効果】
以上述べたようにこの発明によれば、絶縁膜に埋め込まれた断面Ｔ字状のコンタクトプラグ上にそのエッジより内側に位置するようにキャパシタを形成することにより、ＣＯＰ構造のキャパシタの特性向上と信頼性向上を図ることができる。
【図面の簡単な説明】
【図１】この発明の一実施の形態によるＦＲＡＭの製造工程を示す断面図である。
【図２】同実施の形態のＦＲＡＭの製造工程を示す断面図である。
【図３】同実施の形態のＦＲＡＭの断面図である。
【図４】従来のＦＲＡＭの製造工程を示す断面図である。
【図５】従来技術の問題点を説明するためのキャパシタの模式断面図である。
【符号の説明】
１１…シリコン基板、１２…素子分離絶縁膜、１３…ゲート酸化膜、１４…ゲート電極、１６…ｎ型拡散層、１７…層間絶縁膜、１８…コンタクト孔、１９…溝、２０…電極材料膜、２１…コンタクトプラグ、２２…下部電極、２３…強誘電体膜、２４…上部電極、２５…層間絶縁膜、２６…プレート、Ｑ…トランジスタ、Ｃ…強誘電体キャパシタ。
【発明の属する技術分野】
この発明は、複合酸化物誘電体キャパシタを持つ半導体装置とその製造方法に関する。
【０００２】
【従来の技術】
強誘電体キャパシタを用いた不揮発性メモリ（ＦＲＡＭ）は、バッテリーレスで使用可能であり、且つ高速動作が可能であることから、ＲＦ−ＩＤ（Radio Frequency-Identification）等の非接触カードへの展開が始まりつつある。また、既存のＳＲＡＭ、ＤＲＡＭ、フラッシュメモリ等との置き換えに対する期待も大きい。
【０００３】
１トランジスタ／１キャパシタのメモリセル構造を持つＦＲＡＭの基本的な製造工程は、次の通りである。シリコン基板にまずＭＯＳトランジスタを形成する。次いでトランジスタが形成された基板にＢＰＳＧ膜等の層間絶縁膜を堆積し、これを平坦化する。その後、層間絶縁膜上に強誘電体キャパシタを形成する。強誘電体キャパシタは、下部電極、強誘電体膜及び上部電極の積層構造からなる。強誘電体キャパシタの形成後、層間絶縁膜を堆積して、各素子を接続する金属配線を形成する。必要に応じて金属配線は多層配線構造とする。
【０００４】
ＦＲＡＭの高集積化に適した構造として、キャパシタ・オン・プラグ（Capacitor 0n Plug：ＣＯＰ）構造が知られている。これは、トランジスタが形成されたシリコン基板上の層間絶縁膜にトランジスタ活性領域に対するコンタクトプラグを埋め込み、このコンタクトプラグ上に強誘電体キャパシタを形成するものである。このようなＣＯＰ構造を採用すると、シリコン基板と強誘電体キャパシタの間の接続を、強誘電体キャパシタの形成工程で同時に行うことができるから、キャパシタ形成後に配線接続を行う場合に比べて、無用な配線やコンタクトのスペースをなくすことができる。
【０００５】
しかし本発明者らの研究によると、ＣＯＰ構造を採用した場合、強誘電体キャパシタにはＣＯＰ構造に起因する問題が生じることが明らかになった。この問題を具体的に、図４及び図５を参照して説明する。図４（ａ）は、トランジスタ２が形成されたシリコン基板１に層間絶縁膜３を形成し、この層間絶縁膜３にコンタクトプラグ４を埋め込んだ状態を示している。コンタクトプラグ４の埋め込みは例えば、タングステン等の導電材料を堆積した後、化学的機械的研磨（Chemical Mechanical Polishing：ＣＭＰ）による平坦化処理を行うことによりなされる。このＣＭＰ工程では、導電材料膜と層間絶縁膜の研磨速度が異なるため、図示のように段差５が残る。この段差５は、数百ｎｍ程度となる。
【０００６】
図４（ｂ）は、上述のように段差５が残るコンタクトプラグ４上に強誘電体キャパシタ６を形成した状態である。強誘電体キャパシタ６は、下部電極６１、強誘電体膜６２及び上部電極６３により構成される。強誘電体膜６２は例えばＰＺＴ（ＰｂＺｒ1-xＴｉxＯ3）であり、この場合下部電極６１及び上部電極６３は代表的には白金（Ｐｔ）である。ところが下部電極６１にＰｔを用いた場合、Ｐｔの成長は自己配向性が強く、平坦部ではその平坦面に垂直に、また段差部では段差部の面に垂直な方向に結晶粒が成長する結果、段差部５において、結晶粒界に大きな隙間（空孔）が発生する。強誘電体膜６２は、スパッタ法或いはゾルゲル法により堆積した後、結晶化の熱処理を行うが、その結晶成長は下部電極６１の結晶に依存するため、強誘電体膜６２も段差部５で空孔が多いものとなる。上部電極８３がＰｔの場合、下部電極６１と同様の理由で段差部５に空孔が多いものとなる。
【０００７】
以上のように、強誘電体キャパシタ６の各多結晶粒成長過程で、段差部５では結晶粒配列の乱れが連鎖的に起こる。図５は、そのように形成される強誘電体キャパシタ６の模式的な結晶粒の構造を示しており、段差部５に大きな空孔が形成される領域Ａが生じる様子を示している。
【０００８】
【発明が解決しようとする課題】
以上のように、段差の影響を受けて強誘電体キャパシタが空孔の多いものとなると、次のような問題が生じる。
▲１▼強誘電体膜６２の材料が下部電極６１の結晶粒界を介して下地に拡散し、下地材料と反応して膜剥がれの原因となる。具体的に例えば、強誘電体膜６２としてＰＺＴ膜を用いた場合、ＰＺＴ中の鉛（Ｐｂ）が下地の層間絶縁膜にまで拡散すると、熱工程でシリコン酸化物と鉛の反応により鉛ガラスが形成される。鉛ガラスは低融点であるために、ドーム状の剥がれを生じる。
▲２▼強誘電体膜６２の結晶粒界に他の物質が拡散すると、本来絶縁体である強誘電体膜６２は導電性の大きいものとなる。例えば、上部電極６３として、ＩｒＯ２、ＲｕＯ２、ＳｒＲｕＯ３等の酸化物電極材料を用いた場合には、その構成元素が強誘電体膜６２の粒界に拡散して、上下電極間のリークが大きいものとなる。
▲３▼上部電極６３に形成される粒界の空孔は、その後の各種プロセスのダメージを強誘電体膜６２に伝え、強誘電性の劣化の原因となる。例えば、強誘電体膜６２がＰＺＴ膜の場合、水分や水素が上部電極６３を貫通することにより、ＰＺＴ膜の特性を劣化させる。特に電極材料にＰｔ等を用いた場合には、その触媒作用により、強誘電体膜の残留分極特性が劣化することが知られている。
同様の現象は、他の複合酸化物誘電体材料を用いたキャパシタの場合にも生じ得る。
【０００９】
この発明は、上記事情を考慮してなされたもので、ＣＯＰ構造のキャパシタの特性向上と信頼性向上を図った半導体装置とその製造方法を提供することを目的としている。
【００１０】
【課題を解決するための手段】
この発明に係る半導体装置は、半導体基板と、この半導体基板に形成された絶縁膜と、この絶縁膜の表面のキャパシタ形成領域に形成された溝、及びこの溝の底部から前記半導体基板に達するように形成されたコンタクト孔に埋め込まれたコンタクトプラグと、このコンタクトプラグ上に形成されて、コンタクトプラグのエッジより内側に位置するようにパターニングされた下部電極、複合酸化物誘電体膜及び上部電極を有するキャパシタとを有することを特徴としている。
【００１１】
この発明に係る半導体装置の製造方法は、半導体基板に絶縁膜を形成する工程と、前記絶縁膜に前記半導体基板に達するコンタクト孔を形成する工程と、前記絶縁膜の表面の前記コンタクト孔の領域を含むキャパシタ形成領域に溝を形成する工程と、前記コンタクト孔及び溝にコンタクトプラグを埋め込み形成する工程と、前記コンタクトプラグ上に、コンタクトプラグのエッジより内側に位置するようにパターニングされた下部電極、複合酸化物誘電体膜及び上部電極を有するキャパシタを形成する工程とを有することを特徴としている。
【００１２】
この発明において用いられる複合酸化物誘電体膜は、代表的にはＰＺＴ等の強誘電体膜であり、従って形成されるキャパシタは大きな残留分極特性を示す強誘電体キャパシタである。このような強誘電体キャパシタの残留分極特性を用いることにより、不揮発性メモリが得られる。
【００１３】
この発明において好ましくは、半導体基板にトランジスタが形成され、このトランジスタとキャパシタによりメモリセルが構成される。即ち、キャパシタの下部電極は、コンタクトプラグを介してトランジスタの拡散層に接続され、１トランジスタ／１キャパシタのメモリセルが構成される。
【００１４】
更にこの発明において好ましくは、コンタクトプラグ埋め込み用の溝を形成する工程で同時に層間絶縁膜表面に配線溝が形成され、この配線溝にコンタクトプラグと同時に同じ材料により配線が埋め込まれる。
【００１５】
この発明によると、キャパシタのコンタクトプラグは、デュアルダマシーン技術を利用して、層間絶縁膜のコンタクト孔とこれを含むキャパシタ形成領域に形成された溝に埋め込まれる。即ち、コンタクト孔のみに埋め込む従来法に比べて、コンタクトプラグの表面積が大きいものとなる。そして、キャパシタはこのコンタクトプラグ上に、コンタクトプラグのエッジより内側に位置するようにパターン形成される。従って、コンタクトプラグ埋め込みの工程で形成される段差部で下部電極、複合酸化物誘電体膜及び上部電極の結晶粒界に大きな空孔が生じたとしても、パターン加工時にその大きな空孔を含む部分を除去することによって、キャパシタ内部には大きな空孔は含まれないようにすることができる。
以上の結果、キャパシタ内部の結晶粒界に無用の拡散パスがなくなり、良好な特性を示し、且つ信頼性の高いキャパシタが得られる。
【００１６】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態を説明する。
図１〜図３は、この発明の実施の形態によるＦＲＡＭの一つのメモリセル部に着目した製造工程を示している。この実施の形態の場合メモリセルは、通常のＤＲＡＭと同様に、一つのＭＯＳトランジスタＱとキャパシタＣにより構成される。
【００１７】
図１（ａ）に示すように、［１００］方位を持つｐ型シリコン基板１１に素子分離絶縁膜１２を形成する。素子分離絶縁膜１２はこの実施の形態の場合、浅い溝を加工してこの溝に絶縁膜を埋め込むＳＴＩ（Shallow Trench Isolation）法により形成しているが、ＬＯＣＯＳ法により形成することもできる。次に、トランジスタのチャネル領域にしきい値調整のためのチャネルイオン注入を行った後、ゲート酸化膜１３を形成してゲート電極１４をパターン形成する。ゲート電極１４は好ましくは、ｎ型ポリシリコン膜にタングステン・シリサイド膜を積層したものとする。
【００１８】
ゲート電極１４は具体的には、紙面に直交する方向に連続的にパターン形成されて、ワード線となる。その後ゲート電極１４の表面を酸化して保護膜となる酸化膜１５を形成した後、イオン注入を行ってソース、ドレインとなるｎ型拡散層１６を形成する。酸化膜１５は、ＣＶＤ法等による酸化膜或いは窒化膜等の堆積膜であってもよい。以上により、ＭＯＳトランジスタＱが完成する。
【００１９】
次に、図１（ｂ）に示すように、ＢＰＳＧ膜等の層間絶縁膜１７を堆積する。この層間絶縁膜１７に、リソグラフィとＲＩＥによりトランジスタＱの拡散層１６に達するコンタクト孔１８を形成する。再び層間絶縁膜１７に対してリソグラフィとＲＩＥを行って、コンタクト孔１８の領域を含むキャパシタ形成領域にコンタクトプラグ埋め込み用の浅い溝１９を形成する。なおここでは、溝１９の形成後に、コンタクト孔１８の形成を行ってもよい。この溝１９の形成と同時に、層間絶縁膜１７の別の箇所には、配線層埋め込み用の溝１９ｂを形成する。
【００２０】
次に、図１（ｃ）に示すように、コンタクトプラグとなる電極材料膜２０を堆積する。電極材料膜２０は好ましくはタングステンであり、その堆積法はスパッタ法或いはＣＶＤ法である。その後、電極材料膜２０にＣＭＰ処理を施す。これにより、図２（ａ）に示すように、溝１９とコンタクト孔１８に断面Ｔ字状をなしてコンタクトプラグ２１が略平坦に埋め込まれる。
【００２１】
以上のコンタクトプラグ２１の埋め込み工程は、デュアルダマシーン法として知られる配線埋め込みの技術を応用したものである。このコンタクトプラグ２１の埋め込みと同時に、配線用溝１９ｂにも埋め込み配線層２１ｂが形成される。図示のように、埋め込まれるコンタクトプラグ２１のエッジには、層間絶縁膜１７との間に数百ｎｍ程度の段差が避けられない。
【００２２】
次に、コンタクトプラグ２１上への強誘電体キャパシタの形成を行う。まず、図２（ｂ）に示すように、下部電極材料膜２２0、強誘電体膜２３及び上部電極材料膜２４0を順次堆積する。下部電極材料膜２２0は、スパッタによるＰｔ膜又はイリジウム（Ｉｒ）膜である。Ｐｔを用いる場合には、下地にチタン（Ｔｉ）又は窒化チタン（ＴｉＮ）を堆積する。これは、Ｐｔ膜の密着性を良好にして膜剥がれを防止するためである。
【００２３】
強誘電体膜２３には、ペロブスカイト型結晶構造を持つＰＺＴを用いるが、同様の強誘電体膜であるＳＢＴ（ＳｒＢｉ2Ｔａ2Ｏ9）等を用いてもよい。強誘電体膜２３は、スパッタ法又はゾルゲル法により堆積し、酸素雰囲気中で７００℃、１時間程度の熱処理を行って結晶化させる。先に説明したように、段差部で成長する下部電極材料膜２２0、強誘電体膜２３及び上部電極材料膜２４0は、結晶粒界の空孔が多いものとなる。図２（ｂ）には、この空孔の多くなる領域Ａを示している。
【００２４】
上部電極材料膜２４0には下部電極材料膜２２0と同様にＰｔ膜又はＩｒ膜を用いる。或いは上部電極材料膜２４0として、イリジウム酸化物膜又はストロンチウム・ルテニウム酸化物膜とＰｔ膜の積層構造、更にはイリジウム酸化物膜又はストロンチウム・ルテニウム酸化物膜とＩｒ膜の積層構造を用いることも有効である。これらの積層電極構造は、キャパシタの疲労耐性を向上させる。
【００２５】
次に、図２（ｃ）に示すように、上部電極材料膜２４0をリソグラフィと異方性エッチングにより上部電極２２としてパターン形成する。このとき、レジストパターンは、コンタクトプラグ２１のエッジより所定距離だけ内側に位置するように形成されるものとし、従って上部電極２４がコンタクトプラグ２１のエッジ上方にある空孔の多い領域Ａを含まないようにする。続いて、別のリソグラフィと異方性エッチングにより、強誘電体膜２３をパターン形成する。この場合のレジストパターンは、上部電極２２の加工時のそれより僅かに広い範囲を覆うものとするが、コンタクトプラグ２１のエッジより所定距離だけ内側に位置するようにし、残される強誘電体膜２３がコンタクトプラグ２１のエッジ上方にある空孔の多い領域Ａを含まないようにする。更に、下部電極材料膜２２0をリソグラフィと異方性エッチングにより下部電極２２としてパターン形成する。この工程でも、レジストパターンは、コンタクトプラグ２１のエッジより所定距離だけ内側に位置するようにし、残される下部電極２２がコンタクトプラグ２１のエッジ上方にある空孔の多い領域Ａ、即ち拡散パスを含まないようにする。
【００２６】
以上のパターニング工程により、ＣＯＰ構造の強誘電体キャパシタＣが完成する。強誘電体キャパシタＣは、断面Ｔ字型のコンタクトプラグ２１の上に、コンタクトプラグ２１のエッジより内側に位置するように形成されたことになる。
この後、図３に示すように、再度層間絶縁膜２５を堆積し、Ａｌをパターニングして、例えば紙面に直交する方向に並ぶ複数の強誘電体キャパシタＣの上部電極２４を連結するプレート２６を形成する。プレート２６は、この上に信号配線を形成する場合にはその配線のコンタクト部を除いて、層間絶縁膜２５上に全面的に形成してもよい。以下図示しないが、必要に応じて更に層間絶縁膜を介して第２層Ａｌ配線を形成する。この第２層Ａｌ配線により、ＭＯＳトランジスタＱのキャパシタＣと反対側の拡散層１６に接続されるビット線等も形成される。
【００２７】
以上のようにこの実施の形態では、コンタクトプラグ埋め込みにデュアルダマシーン法を利用することにより、コンタクトプラグの表面積を最終的に形成される強誘電体キャパシタの面積より大きく確保している。そして、強誘電体キャパシタは、コンタクトプラグの埋め込み工程で生じる段差に起因する結晶粒の空孔の多い部分を除去するようにパターン形成している。これにより、強誘電体キャパシタは、無用な拡散パスが結晶粒界に残されず、上下電極間のリーク増大、強誘電体材料元素の下地との反応による膜剥がれ、水素や水分が上部電極を貫通することによる強誘電体膜の残留分極特性の劣化等が防止される。
【００２８】
またこの実施の形態によると、コンタクトプラグの埋め込み工程でキャパシタ用の溝と同時に配線溝を形成することにより、コンタクトプラグと同時に埋め込み配線が形成される。この埋め込み配線は例えば、キャパシタのプレートの裏打ち配線として利用することができ、これによりプレートの低抵抗化を図ることができる。また埋め込み配線は、基板の拡散層等と接続される信号配線の一部としても利用できる。
【００２９】
なお、ＣＯＰ構造のキャパシタに関して、この発明と類似の断面Ｔ字型のコンタクトプラグを形成する例は、いくつか提案されている。例えば、（Ａ）特開平８−３３０４５１号公報、（Ｂ）特開平５−２９９６０１号公報、（Ｃ）特開平１０−２７０６５２号公報等である。しかし、（Ａ）と（Ｃ）は強誘電体膜をエピタキシャル成長により形成し、残留歪みによる強誘電性を利用するもので、強誘電体キャパシタが完全にコンタクトプラグのエッジの内側に位置するようには形成されておらず、この発明におけるような多結晶粒の空孔は問題とされていない。
【００３０】
（Ｂ）の図１の実施例では、コンタクトプラグをコンタクト孔の外側にも残して平坦化し、その上にキャパシタを形成している。しかし、コンタクトプラグ材料をコンタクト孔の外側に一定厚み残して平坦化することは、実際上研磨制御が極めて難しい。また、コンタクトプラグ電極をコンタクト孔の外側にも残すと、その分だけこの上に形成されるキャパシタ全体の厚みが大きくなり、その後の配線工程でアスペクト比が問題になる。従って、この発明のようにコンタクトプラグの埋め込みにデュアルダマシーン法を適用することの優位性は明らかである。しかも、（Ｂ）では図３０等の実施例において、コンタクトプラグを段差のある状態でコンタクト孔に埋め込む構造が示されている。これは、この発明が解決しようとする課題をそのまま残しているものということができ、言い換えればこの発明の趣旨は、（Ｂ）においては意図されていない。
【００３１】
この発明は、上記実施の形態に限られない。実施の形態では強誘電体キャパシタを持つＦＲＡＭを説明したが、この発明は、他の複合酸化物誘電体例えば、ＢＳＴＯ（Ｂａ1-xＳｒxＴｉＯ3）等の高誘電体を用いたキャパシタを持つ半導体装置にも同様に適用することができる。誘電体膜としてＢＳＴＯ膜を用いた場合には、上下電極としてルテニウム（Ｒｕ）やその酸化物（ＲｕＯ2）等を用い得る。
【００３２】
【発明の効果】
以上述べたようにこの発明によれば、絶縁膜に埋め込まれた断面Ｔ字状のコンタクトプラグ上にそのエッジより内側に位置するようにキャパシタを形成することにより、ＣＯＰ構造のキャパシタの特性向上と信頼性向上を図ることができる。
【図面の簡単な説明】
【図１】この発明の一実施の形態によるＦＲＡＭの製造工程を示す断面図である。
【図２】同実施の形態のＦＲＡＭの製造工程を示す断面図である。
【図３】同実施の形態のＦＲＡＭの断面図である。
【図４】従来のＦＲＡＭの製造工程を示す断面図である。
【図５】従来技術の問題点を説明するためのキャパシタの模式断面図である。
【符号の説明】
１１…シリコン基板、１２…素子分離絶縁膜、１３…ゲート酸化膜、１４…ゲート電極、１６…ｎ型拡散層、１７…層間絶縁膜、１８…コンタクト孔、１９…溝、２０…電極材料膜、２１…コンタクトプラグ、２２…下部電極、２３…強誘電体膜、２４…上部電極、２５…層間絶縁膜、２６…プレート、Ｑ…トランジスタ、Ｃ…強誘電体キャパシタ。
Claims (8)
- 半導体基板と、
この半導体基板に形成された絶縁膜と、
この絶縁膜の表面のキャパシタ形成領域に形成された溝、及びこの溝の底部から前記半導体基板に達するように形成されたコンタクト孔に埋め込まれたコンタクトプラグと、
このコンタクトプラグ上に形成されて、コンタクトプラグのエッジより内側に位置するようにパターニングされた下部電極、複合酸化物誘電体膜及び上部電極を有するキャパシタと
を有することを特徴とする半導体装置。 - 前記複合酸化物誘電体膜は、強誘電体膜である
ことを特徴とする請求項１記載の半導体装置。 - 前記半導体基板に前記キャパシタと共にメモリセルを構成するトランジスタが形成され、前記キャパシタの下部電極は前記コンタクトプラグを介して前記トランジスタの拡散層に接続されている
ことを特徴とする請求項１記載の半導体装置。 - 前記絶縁膜の表面に、前記コンタクト孔と重なる前記溝と共に配線溝が形成され、この配線溝に前記コンタクトプラグと同じ材料膜により配線が埋め込まれている
ことを特徴とする請求項１記載の半導体装置。 - 半導体基板に絶縁膜を形成する工程と、
前記絶縁膜に前記半導体基板に達するコンタクト孔を形成する工程と、
前記絶縁膜の表面の前記コンタクト孔の領域を含むキャパシタ形成領域に溝を形成する工程と、
前記コンタクト孔及び溝にコンタクトプラグを埋め込み形成する工程と、
前記コンタクトプラグ上に、コンタクトプラグのエッジより内側に位置するようにパターニングされた下部電極、複合酸化物誘電体膜及び上部電極を有するキャパシタを形成する工程と
を有することを特徴とする半導体装置の製造方法。 - 前記複合酸化物誘電体膜は、強誘電体膜である
ことを特徴とする請求項５記載の半導体装置の製造方法。 - 前記半導体基板に、前記絶縁膜を形成する前に前記キャパシタと共にメモリセルを構成するトランジスタを形成する工程を有し、前記コンタクト孔は前記トランジスタの拡散層上に形成する
ことを特徴とする請求項５記載の半導体装置の製造方法。 - 前記絶縁膜の表面の前記キャパシタ形成領域に前記溝を形成する工程で同時に配線溝を形成し、この配線溝に前記コンタクトプラグの埋め込み工程で同時に配線を埋め込む
ことを特徴とする請求項５記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11291599A JP4004682B2 (ja) | 1999-04-20 | 1999-04-20 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11291599A JP4004682B2 (ja) | 1999-04-20 | 1999-04-20 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000307079A JP2000307079A (ja) | 2000-11-02 |
| JP4004682B2 true JP4004682B2 (ja) | 2007-11-07 |
Family
ID=14598684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11291599A Expired - Fee Related JP4004682B2 (ja) | 1999-04-20 | 1999-04-20 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4004682B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003086772A (ja) * | 2001-09-07 | 2003-03-20 | Canon Inc | 磁気メモリ装置およびその製造方法 |
| KR100442103B1 (ko) * | 2001-10-18 | 2004-07-27 | 삼성전자주식회사 | 강유전성 메모리 장치 및 그 형성 방법 |
| US6847073B2 (en) | 2002-11-07 | 2005-01-25 | Kabushiki Kaisha Toshiba | Semiconductor device using ferroelectric film in cell capacitor, and method for fabricating the same |
-
1999
- 1999-04-20 JP JP11291599A patent/JP4004682B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000307079A (ja) | 2000-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4053647B2 (ja) | 半導体記憶装置及びその製造方法 | |
| US6825082B2 (en) | Ferroelectric memory device and method of forming the same | |
| JP3331334B2 (ja) | 半導体装置の製造方法 | |
| KR100343287B1 (ko) | 고집적 강유전체 메모리 소자의 형성 방법 | |
| US20040229429A1 (en) | Semiconductor device and method of fabricating the same | |
| JP3636846B2 (ja) | 高誘電体キャパシタの製造方法 | |
| KR100399072B1 (ko) | 강유전체 메모리 소자의 제조 방법 | |
| KR100973703B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4050004B2 (ja) | 半導体装置及びその製造方法 | |
| JP5168273B2 (ja) | 半導体装置とその製造方法 | |
| US6291292B1 (en) | Method for fabricating a semiconductor memory device | |
| US6503792B2 (en) | Method for fabricating a patterned metal-oxide-containing layer | |
| JP4105656B2 (ja) | 半導体装置及びその製造方法 | |
| JP2008135543A (ja) | 不揮発性記憶装置およびその製造方法 | |
| JP2006310637A (ja) | 半導体装置 | |
| US20020061604A1 (en) | Method for fabricating a ferroelectric or paraelectric metal oxide-containing layer and a memory component therefrom | |
| KR20000048277A (ko) | 반도체 장치 및 그 제조 방법 | |
| US7052951B2 (en) | Ferroelectric memory devices with enhanced ferroelectric properties and methods for fabricating such memory devices | |
| JP4004682B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004039699A (ja) | 半導体装置及びその製造方法 | |
| JP3813476B2 (ja) | 半導体装置 | |
| US20020109231A1 (en) | Composite structure of storage node and method of fabrication thereof | |
| JP4296375B2 (ja) | 強誘電体メモリ素子の製造方法および強誘電体メモリ装置 | |
| JP4095582B2 (ja) | 半導体装置及びその製造方法 | |
| JPH09289291A (ja) | 誘電体キャパシタ及び誘電体メモリ装置と、これらの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050307 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070815 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070822 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |