JP2000307079A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2000307079A JP2000307079A JP11112915A JP11291599A JP2000307079A JP 2000307079 A JP2000307079 A JP 2000307079A JP 11112915 A JP11112915 A JP 11112915A JP 11291599 A JP11291599 A JP 11291599A JP 2000307079 A JP2000307079 A JP 2000307079A
- Authority
- JP
- Japan
- Prior art keywords
- film
- capacitor
- contact plug
- insulating film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【課題】 ＣＯＰ構造のキャパシタの特性向上と信頼性
向上を図った半導体装置とその製造方法を提供する。 【解決手段】 シリコン基板１１にトランジスタＱを形
成し、層間絶縁膜１７で覆う。層間絶縁膜１７にコンタ
クト孔１８を形成し、更にコンタクト孔１８の領域を含
む溝１９を形成して、コンタクト孔１８及び溝１９にコ
ンタクトプラグ２１を埋め込む。このコンタクトプラグ
２１上に、そのエッジより内側に位置するように、下部
電極２２、強誘電体膜２３及び上部電極２４からなる強
誘電体キャパシタＣを形成する。
向上を図った半導体装置とその製造方法を提供する。 【解決手段】 シリコン基板１１にトランジスタＱを形
成し、層間絶縁膜１７で覆う。層間絶縁膜１７にコンタ
クト孔１８を形成し、更にコンタクト孔１８の領域を含
む溝１９を形成して、コンタクト孔１８及び溝１９にコ
ンタクトプラグ２１を埋め込む。このコンタクトプラグ
２１上に、そのエッジより内側に位置するように、下部
電極２２、強誘電体膜２３及び上部電極２４からなる強
誘電体キャパシタＣを形成する。
Description
【０００１】
【発明の属する技術分野】この発明は、複合酸化物誘電
体キャパシタを持つ半導体装置とその製造方法に関す
る。
体キャパシタを持つ半導体装置とその製造方法に関す
る。
【０００２】
【従来の技術】強誘電体キャパシタを用いた不揮発性メ
モリ（ＦＲＡＭ）は、バッテリーレスで使用可能であ
り、且つ高速動作が可能であることから、ＲＦ−ＩＤ
（Radio Frequency-Identification）等の非接触カード
への展開が始まりつつある。また、既存のＳＲＡＭ、Ｄ
ＲＡＭ、フラッシュメモリ等との置き換えに対する期待
も大きい。
モリ（ＦＲＡＭ）は、バッテリーレスで使用可能であ
り、且つ高速動作が可能であることから、ＲＦ−ＩＤ
（Radio Frequency-Identification）等の非接触カード
への展開が始まりつつある。また、既存のＳＲＡＭ、Ｄ
ＲＡＭ、フラッシュメモリ等との置き換えに対する期待
も大きい。
【０００３】１トランジスタ／１キャパシタのメモリセ
ル構造を持つＦＲＡＭの基本的な製造工程は、次の通り
である。シリコン基板にまずＭＯＳトランジスタを形成
する。次いでトランジスタが形成された基板にＢＰＳＧ
膜等の層間絶縁膜を堆積し、これを平坦化する。その
後、層間絶縁膜上に強誘電体キャパシタを形成する。強
誘電体キャパシタは、下部電極、強誘電体膜及び上部電
極の積層構造からなる。強誘電体キャパシタの形成後、
層間絶縁膜を堆積して、各素子を接続する金属配線を形
成する。必要に応じて金属配線は多層配線構造とする。
ル構造を持つＦＲＡＭの基本的な製造工程は、次の通り
である。シリコン基板にまずＭＯＳトランジスタを形成
する。次いでトランジスタが形成された基板にＢＰＳＧ
膜等の層間絶縁膜を堆積し、これを平坦化する。その
後、層間絶縁膜上に強誘電体キャパシタを形成する。強
誘電体キャパシタは、下部電極、強誘電体膜及び上部電
極の積層構造からなる。強誘電体キャパシタの形成後、
層間絶縁膜を堆積して、各素子を接続する金属配線を形
成する。必要に応じて金属配線は多層配線構造とする。
【０００４】ＦＲＡＭの高集積化に適した構造として、
キャパシタ・オン・プラグ（Capacitor 0n Plug：ＣＯ
Ｐ）構造が知られている。これは、トランジスタが形成
されたシリコン基板上の層間絶縁膜にトランジスタ活性
領域に対するコンタクトプラグを埋め込み、このコンタ
クトプラグ上に強誘電体キャパシタを形成するものであ
る。このようなＣＯＰ構造を採用すると、シリコン基板
と強誘電体キャパシタの間の接続を、強誘電体キャパシ
タの形成工程で同時に行うことができるから、キャパシ
タ形成後に配線接続を行う場合に比べて、無用な配線や
コンタクトのスペースをなくすことができる。
キャパシタ・オン・プラグ（Capacitor 0n Plug：ＣＯ
Ｐ）構造が知られている。これは、トランジスタが形成
されたシリコン基板上の層間絶縁膜にトランジスタ活性
領域に対するコンタクトプラグを埋め込み、このコンタ
クトプラグ上に強誘電体キャパシタを形成するものであ
る。このようなＣＯＰ構造を採用すると、シリコン基板
と強誘電体キャパシタの間の接続を、強誘電体キャパシ
タの形成工程で同時に行うことができるから、キャパシ
タ形成後に配線接続を行う場合に比べて、無用な配線や
コンタクトのスペースをなくすことができる。
【０００５】しかし本発明者らの研究によると、ＣＯＰ
構造を採用した場合、強誘電体キャパシタにはＣＯＰ構
造に起因する問題が生じることが明らかになった。この
問題を具体的に、図４及び図５を参照して説明する。図
４（ａ）は、トランジスタ２が形成されたシリコン基板
１に層間絶縁膜３を形成し、この層間絶縁膜３にコンタ
クトプラグ４を埋め込んだ状態を示している。コンタク
トプラグ４の埋め込みは例えば、タングステン等の導電
材料を堆積した後、化学的機械的研磨（Chemical Mecha
nical Polishing：ＣＭＰ）による平坦化処理を行うこ
とによりなされる。このＣＭＰ工程では、導電材料膜と
層間絶縁膜の研磨速度が異なるため、図示のように段差
５が残る。この段差５は、数百ｎｍ程度となる。
構造を採用した場合、強誘電体キャパシタにはＣＯＰ構
造に起因する問題が生じることが明らかになった。この
問題を具体的に、図４及び図５を参照して説明する。図
４（ａ）は、トランジスタ２が形成されたシリコン基板
１に層間絶縁膜３を形成し、この層間絶縁膜３にコンタ
クトプラグ４を埋め込んだ状態を示している。コンタク
トプラグ４の埋め込みは例えば、タングステン等の導電
材料を堆積した後、化学的機械的研磨（Chemical Mecha
nical Polishing：ＣＭＰ）による平坦化処理を行うこ
とによりなされる。このＣＭＰ工程では、導電材料膜と
層間絶縁膜の研磨速度が異なるため、図示のように段差
５が残る。この段差５は、数百ｎｍ程度となる。
【０００６】図４（ｂ）は、上述のように段差５が残る
コンタクトプラグ４上に強誘電体キャパシタ６を形成し
た状態である。強誘電体キャパシタ６は、下部電極６
１、強誘電体膜６２及び上部電極６３により構成され
る。強誘電体膜６２は例えばＰＺＴ（ＰｂＺｒ1-xＴｉx
Ｏ3）であり、この場合下部電極６１及び上部電極６３
は代表的には白金（Ｐｔ）である。ところが下部電極６
１にＰｔを用いた場合、Ｐｔの成長は自己配向性が強
く、平坦部ではその平坦面に垂直に、また段差部では段
差部の面に垂直な方向に結晶粒が成長する結果、段差部
５において、結晶粒界に大きな隙間（空孔）が発生す
る。強誘電体膜６２は、スパッタ法或いはゾルゲル法に
より堆積した後、結晶化の熱処理を行うが、その結晶成
長は下部電極６１の結晶に依存するため、強誘電体膜６
２も段差部５で空孔が多いものとなる。上部電極８３が
Ｐｔの場合、下部電極６１と同様の理由で段差部５に空
孔が多いものとなる。
コンタクトプラグ４上に強誘電体キャパシタ６を形成し
た状態である。強誘電体キャパシタ６は、下部電極６
１、強誘電体膜６２及び上部電極６３により構成され
る。強誘電体膜６２は例えばＰＺＴ（ＰｂＺｒ1-xＴｉx
Ｏ3）であり、この場合下部電極６１及び上部電極６３
は代表的には白金（Ｐｔ）である。ところが下部電極６
１にＰｔを用いた場合、Ｐｔの成長は自己配向性が強
く、平坦部ではその平坦面に垂直に、また段差部では段
差部の面に垂直な方向に結晶粒が成長する結果、段差部
５において、結晶粒界に大きな隙間（空孔）が発生す
る。強誘電体膜６２は、スパッタ法或いはゾルゲル法に
より堆積した後、結晶化の熱処理を行うが、その結晶成
長は下部電極６１の結晶に依存するため、強誘電体膜６
２も段差部５で空孔が多いものとなる。上部電極８３が
Ｐｔの場合、下部電極６１と同様の理由で段差部５に空
孔が多いものとなる。
【０００７】以上のように、強誘電体キャパシタ６の各
多結晶粒成長過程で、段差部５では結晶粒配列の乱れが
連鎖的に起こる。図５は、そのように形成される強誘電
体キャパシタ６の模式的な結晶粒の構造を示しており、
段差部５に大きな空孔が形成される領域Ａが生じる様子
を示している。
多結晶粒成長過程で、段差部５では結晶粒配列の乱れが
連鎖的に起こる。図５は、そのように形成される強誘電
体キャパシタ６の模式的な結晶粒の構造を示しており、
段差部５に大きな空孔が形成される領域Ａが生じる様子
を示している。
【０００８】
【発明が解決しようとする課題】以上のように、段差の
影響を受けて強誘電体キャパシタが空孔の多いものとな
ると、次のような問題が生じる。 強誘電体膜６２の材料が下部電極６１の結晶粒界を介
して下地に拡散し、下地材料と反応して膜剥がれの原因
となる。具体的に例えば、強誘電体膜６２としてＰＺＴ
膜を用いた場合、ＰＺＴ中の鉛（Ｐｂ）が下地の層間絶
縁膜にまで拡散すると、熱工程でシリコン酸化物と鉛の
反応により鉛ガラスが形成される。鉛ガラスは低融点で
あるために、ドーム状の剥がれを生じる。 強誘電体膜６２の結晶粒界に他の物質が拡散すると、
本来絶縁体である強誘電体膜６２は導電性の大きいもの
となる。例えば、上部電極６３として、ＩｒＯ２、Ｒｕ
Ｏ２、ＳｒＲｕＯ３等の酸化物電極材料を用いた場合に
は、その構成元素が強誘電体膜６２の粒界に拡散して、
上下電極間のリークが大きいものとなる。 上部電極６３に形成される粒界の空孔は、その後の各
種プロセスのダメージを強誘電体膜６２に伝え、強誘電
性の劣化の原因となる。例えば、強誘電体膜６２がＰＺ
Ｔ膜の場合、水分や水素が上部電極６３を貫通すること
により、ＰＺＴ膜の特性を劣化させる。特に電極材料に
Ｐｔ等を用いた場合には、その触媒作用により、強誘電
体膜の残留分極特性が劣化することが知られている。同
様の現象は、他の複合酸化物誘電体材料を用いたキャパ
シタの場合にも生じ得る。
影響を受けて強誘電体キャパシタが空孔の多いものとな
ると、次のような問題が生じる。 強誘電体膜６２の材料が下部電極６１の結晶粒界を介
して下地に拡散し、下地材料と反応して膜剥がれの原因
となる。具体的に例えば、強誘電体膜６２としてＰＺＴ
膜を用いた場合、ＰＺＴ中の鉛（Ｐｂ）が下地の層間絶
縁膜にまで拡散すると、熱工程でシリコン酸化物と鉛の
反応により鉛ガラスが形成される。鉛ガラスは低融点で
あるために、ドーム状の剥がれを生じる。 強誘電体膜６２の結晶粒界に他の物質が拡散すると、
本来絶縁体である強誘電体膜６２は導電性の大きいもの
となる。例えば、上部電極６３として、ＩｒＯ２、Ｒｕ
Ｏ２、ＳｒＲｕＯ３等の酸化物電極材料を用いた場合に
は、その構成元素が強誘電体膜６２の粒界に拡散して、
上下電極間のリークが大きいものとなる。 上部電極６３に形成される粒界の空孔は、その後の各
種プロセスのダメージを強誘電体膜６２に伝え、強誘電
性の劣化の原因となる。例えば、強誘電体膜６２がＰＺ
Ｔ膜の場合、水分や水素が上部電極６３を貫通すること
により、ＰＺＴ膜の特性を劣化させる。特に電極材料に
Ｐｔ等を用いた場合には、その触媒作用により、強誘電
体膜の残留分極特性が劣化することが知られている。同
様の現象は、他の複合酸化物誘電体材料を用いたキャパ
シタの場合にも生じ得る。
【０００９】この発明は、上記事情を考慮してなされた
もので、ＣＯＰ構造のキャパシタの特性向上と信頼性向
上を図った半導体装置とその製造方法を提供することを
目的としている。
もので、ＣＯＰ構造のキャパシタの特性向上と信頼性向
上を図った半導体装置とその製造方法を提供することを
目的としている。
【００１０】
【課題を解決するための手段】この発明に係る半導体装
置は、半導体基板と、この半導体基板に形成された絶縁
膜と、この絶縁膜の表面のキャパシタ形成領域に形成さ
れた溝、及びこの溝の底部から前記半導体基板に達する
ように形成されたコンタクト孔に埋め込まれたコンタク
トプラグと、このコンタクトプラグ上に形成されて、コ
ンタクトプラグのエッジより内側に位置するようにパタ
ーニングされた下部電極、複合酸化物誘電体膜及び上部
電極を有するキャパシタとを有することを特徴としてい
る。
置は、半導体基板と、この半導体基板に形成された絶縁
膜と、この絶縁膜の表面のキャパシタ形成領域に形成さ
れた溝、及びこの溝の底部から前記半導体基板に達する
ように形成されたコンタクト孔に埋め込まれたコンタク
トプラグと、このコンタクトプラグ上に形成されて、コ
ンタクトプラグのエッジより内側に位置するようにパタ
ーニングされた下部電極、複合酸化物誘電体膜及び上部
電極を有するキャパシタとを有することを特徴としてい
る。
【００１１】この発明に係る半導体装置の製造方法は、
半導体基板に絶縁膜を形成する工程と、前記絶縁膜に前
記半導体基板に達するコンタクト孔を形成する工程と、
前記絶縁膜の表面の前記コンタクト孔の領域を含むキャ
パシタ形成領域に溝を形成する工程と、前記コンタクト
孔及び溝にコンタクトプラグを埋め込み形成する工程
と、前記コンタクトプラグ上に、コンタクトプラグのエ
ッジより内側に位置するようにパターニングされた下部
電極、複合酸化物誘電体膜及び上部電極を有するキャパ
シタを形成する工程とを有することを特徴としている。
半導体基板に絶縁膜を形成する工程と、前記絶縁膜に前
記半導体基板に達するコンタクト孔を形成する工程と、
前記絶縁膜の表面の前記コンタクト孔の領域を含むキャ
パシタ形成領域に溝を形成する工程と、前記コンタクト
孔及び溝にコンタクトプラグを埋め込み形成する工程
と、前記コンタクトプラグ上に、コンタクトプラグのエ
ッジより内側に位置するようにパターニングされた下部
電極、複合酸化物誘電体膜及び上部電極を有するキャパ
シタを形成する工程とを有することを特徴としている。
【００１２】この発明において用いられる複合酸化物誘
電体膜は、代表的にはＰＺＴ等の強誘電体膜であり、従
って形成されるキャパシタは大きな残留分極特性を示す
強誘電体キャパシタである。このような強誘電体キャパ
シタの残留分極特性を用いることにより、不揮発性メモ
リが得られる。
電体膜は、代表的にはＰＺＴ等の強誘電体膜であり、従
って形成されるキャパシタは大きな残留分極特性を示す
強誘電体キャパシタである。このような強誘電体キャパ
シタの残留分極特性を用いることにより、不揮発性メモ
リが得られる。
【００１３】この発明において好ましくは、半導体基板
にトランジスタが形成され、このトランジスタとキャパ
シタによりメモリセルが構成される。即ち、キャパシタ
の下部電極は、コンタクトプラグを介してトランジスタ
の拡散層に接続され、１トランジスタ／１キャパシタの
メモリセルが構成される。
にトランジスタが形成され、このトランジスタとキャパ
シタによりメモリセルが構成される。即ち、キャパシタ
の下部電極は、コンタクトプラグを介してトランジスタ
の拡散層に接続され、１トランジスタ／１キャパシタの
メモリセルが構成される。
【００１４】更にこの発明において好ましくは、コンタ
クトプラグ埋め込み用の溝を形成する工程で同時に層間
絶縁膜表面に配線溝が形成され、この配線溝にコンタク
トプラグと同時に同じ材料により配線が埋め込まれる。
クトプラグ埋め込み用の溝を形成する工程で同時に層間
絶縁膜表面に配線溝が形成され、この配線溝にコンタク
トプラグと同時に同じ材料により配線が埋め込まれる。
【００１５】この発明によると、キャパシタのコンタク
トプラグは、デュアルダマシーン技術を利用して、層間
絶縁膜のコンタクト孔とこれを含むキャパシタ形成領域
に形成された溝に埋め込まれる。即ち、コンタクト孔の
みに埋め込む従来法に比べて、コンタクトプラグの表面
積が大きいものとなる。そして、キャパシタはこのコン
タクトプラグ上に、コンタクトプラグのエッジより内側
に位置するようにパターン形成される。従って、コンタ
クトプラグ埋め込みの工程で形成される段差部で下部電
極、複合酸化物誘電体膜及び上部電極の結晶粒界に大き
な空孔が生じたとしても、パターン加工時にその大きな
空孔を含む部分を除去することによって、キャパシタ内
部には大きな空孔は含まれないようにすることができ
る。以上の結果、キャパシタ内部の結晶粒界に無用の拡
散パスがなくなり、良好な特性を示し、且つ信頼性の高
いキャパシタが得られる。
トプラグは、デュアルダマシーン技術を利用して、層間
絶縁膜のコンタクト孔とこれを含むキャパシタ形成領域
に形成された溝に埋め込まれる。即ち、コンタクト孔の
みに埋め込む従来法に比べて、コンタクトプラグの表面
積が大きいものとなる。そして、キャパシタはこのコン
タクトプラグ上に、コンタクトプラグのエッジより内側
に位置するようにパターン形成される。従って、コンタ
クトプラグ埋め込みの工程で形成される段差部で下部電
極、複合酸化物誘電体膜及び上部電極の結晶粒界に大き
な空孔が生じたとしても、パターン加工時にその大きな
空孔を含む部分を除去することによって、キャパシタ内
部には大きな空孔は含まれないようにすることができ
る。以上の結果、キャパシタ内部の結晶粒界に無用の拡
散パスがなくなり、良好な特性を示し、且つ信頼性の高
いキャパシタが得られる。
【００１６】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態を説明する。図１〜図３は、この発明の実
施の形態によるＦＲＡＭの一つのメモリセル部に着目し
た製造工程を示している。この実施の形態の場合メモリ
セルは、通常のＤＲＡＭと同様に、一つのＭＯＳトラン
ジスタＱとキャパシタＣにより構成される。
の実施の形態を説明する。図１〜図３は、この発明の実
施の形態によるＦＲＡＭの一つのメモリセル部に着目し
た製造工程を示している。この実施の形態の場合メモリ
セルは、通常のＤＲＡＭと同様に、一つのＭＯＳトラン
ジスタＱとキャパシタＣにより構成される。
【００１７】図１（ａ）に示すように、［１００］方位
を持つｐ型シリコン基板１１に素子分離絶縁膜１２を形
成する。素子分離絶縁膜１２はこの実施の形態の場合、
浅い溝を加工してこの溝に絶縁膜を埋め込むＳＴＩ（Sh
allow Trench Isolation）法により形成しているが、Ｌ
ＯＣＯＳ法により形成することもできる。次に、トラン
ジスタのチャネル領域にしきい値調整のためのチャネル
イオン注入を行った後、ゲート酸化膜１３を形成してゲ
ート電極１４をパターン形成する。ゲート電極１４は好
ましくは、ｎ型ポリシリコン膜にタングステン・シリサ
イド膜を積層したものとする。
を持つｐ型シリコン基板１１に素子分離絶縁膜１２を形
成する。素子分離絶縁膜１２はこの実施の形態の場合、
浅い溝を加工してこの溝に絶縁膜を埋め込むＳＴＩ（Sh
allow Trench Isolation）法により形成しているが、Ｌ
ＯＣＯＳ法により形成することもできる。次に、トラン
ジスタのチャネル領域にしきい値調整のためのチャネル
イオン注入を行った後、ゲート酸化膜１３を形成してゲ
ート電極１４をパターン形成する。ゲート電極１４は好
ましくは、ｎ型ポリシリコン膜にタングステン・シリサ
イド膜を積層したものとする。
【００１８】ゲート電極１４は具体的には、紙面に直交
する方向に連続的にパターン形成されて、ワード線とな
る。その後ゲート電極１４の表面を酸化して保護膜とな
る酸化膜１５を形成した後、イオン注入を行ってソー
ス、ドレインとなるｎ型拡散層１６を形成する。酸化膜
１５は、ＣＶＤ法等による酸化膜或いは窒化膜等の堆積
膜であってもよい。以上により、ＭＯＳトランジスタＱ
が完成する。
する方向に連続的にパターン形成されて、ワード線とな
る。その後ゲート電極１４の表面を酸化して保護膜とな
る酸化膜１５を形成した後、イオン注入を行ってソー
ス、ドレインとなるｎ型拡散層１６を形成する。酸化膜
１５は、ＣＶＤ法等による酸化膜或いは窒化膜等の堆積
膜であってもよい。以上により、ＭＯＳトランジスタＱ
が完成する。
【００１９】次に、図１（ｂ）に示すように、ＢＰＳＧ
膜等の層間絶縁膜１７を堆積する。この層間絶縁膜１７
に、リソグラフィとＲＩＥによりトランジスタＱの拡散
層１６に達するコンタクト孔１８を形成する。再び層間
絶縁膜１７に対してリソグラフィとＲＩＥを行って、コ
ンタクト孔１８の領域を含むキャパシタ形成領域にコン
タクトプラグ埋め込み用の浅い溝１９を形成する。なお
ここでは、溝１９の形成後に、コンタクト孔１８の形成
を行ってもよい。この溝１９の形成と同時に、層間絶縁
膜１７の別の箇所には、配線層埋め込み用の溝１９ｂを
形成する。
膜等の層間絶縁膜１７を堆積する。この層間絶縁膜１７
に、リソグラフィとＲＩＥによりトランジスタＱの拡散
層１６に達するコンタクト孔１８を形成する。再び層間
絶縁膜１７に対してリソグラフィとＲＩＥを行って、コ
ンタクト孔１８の領域を含むキャパシタ形成領域にコン
タクトプラグ埋め込み用の浅い溝１９を形成する。なお
ここでは、溝１９の形成後に、コンタクト孔１８の形成
を行ってもよい。この溝１９の形成と同時に、層間絶縁
膜１７の別の箇所には、配線層埋め込み用の溝１９ｂを
形成する。
【００２０】次に、図１（ｃ）に示すように、コンタク
トプラグとなる電極材料膜２０を堆積する。電極材料膜
２０は好ましくはタングステンであり、その堆積法はス
パッタ法或いはＣＶＤ法である。その後、電極材料膜２
０にＣＭＰ処理を施す。これにより、図２（ａ）に示す
ように、溝１９とコンタクト孔１８に断面Ｔ字状をなし
てコンタクトプラグ２１が略平坦に埋め込まれる。
トプラグとなる電極材料膜２０を堆積する。電極材料膜
２０は好ましくはタングステンであり、その堆積法はス
パッタ法或いはＣＶＤ法である。その後、電極材料膜２
０にＣＭＰ処理を施す。これにより、図２（ａ）に示す
ように、溝１９とコンタクト孔１８に断面Ｔ字状をなし
てコンタクトプラグ２１が略平坦に埋め込まれる。
【００２１】以上のコンタクトプラグ２１の埋め込み工
程は、デュアルダマシーン法として知られる配線埋め込
みの技術を応用したものである。このコンタクトプラグ
２１の埋め込みと同時に、配線用溝１９ｂにも埋め込み
配線層２１ｂが形成される。図示のように、埋め込まれ
るコンタクトプラグ２１のエッジには、層間絶縁膜１７
との間に数百ｎｍ程度の段差が避けられない。
程は、デュアルダマシーン法として知られる配線埋め込
みの技術を応用したものである。このコンタクトプラグ
２１の埋め込みと同時に、配線用溝１９ｂにも埋め込み
配線層２１ｂが形成される。図示のように、埋め込まれ
るコンタクトプラグ２１のエッジには、層間絶縁膜１７
との間に数百ｎｍ程度の段差が避けられない。
【００２２】次に、コンタクトプラグ２１上への強誘電
体キャパシタの形成を行う。まず、図２（ｂ）に示すよ
うに、下部電極材料膜２２0、強誘電体膜２３及び上部
電極材料膜２４0を順次堆積する。下部電極材料膜２２0
は、スパッタによるＰｔ膜又はイリジウム（Ｉｒ）膜で
ある。Ｐｔを用いる場合には、下地にチタン（Ｔｉ）又
は窒化チタン（ＴｉＮ）を堆積する。これは、Ｐｔ膜の
密着性を良好にして膜剥がれを防止するためである。
体キャパシタの形成を行う。まず、図２（ｂ）に示すよ
うに、下部電極材料膜２２0、強誘電体膜２３及び上部
電極材料膜２４0を順次堆積する。下部電極材料膜２２0
は、スパッタによるＰｔ膜又はイリジウム（Ｉｒ）膜で
ある。Ｐｔを用いる場合には、下地にチタン（Ｔｉ）又
は窒化チタン（ＴｉＮ）を堆積する。これは、Ｐｔ膜の
密着性を良好にして膜剥がれを防止するためである。
【００２３】強誘電体膜２３には、ペロブスカイト型結
晶構造を持つＰＺＴを用いるが、同様の強誘電体膜であ
るＳＢＴ（ＳｒＢｉ2Ｔａ2Ｏ9）等を用いてもよい。強
誘電体膜２３は、スパッタ法又はゾルゲル法により堆積
し、酸素雰囲気中で７００℃、１時間程度の熱処理を行
って結晶化させる。先に説明したように、段差部で成長
する下部電極材料膜２２0、強誘電体膜２３及び上部電
極材料膜２４0は、結晶粒界の空孔が多いものとなる。
図２（ｂ）には、この空孔の多くなる領域Ａを示してい
る。
晶構造を持つＰＺＴを用いるが、同様の強誘電体膜であ
るＳＢＴ（ＳｒＢｉ2Ｔａ2Ｏ9）等を用いてもよい。強
誘電体膜２３は、スパッタ法又はゾルゲル法により堆積
し、酸素雰囲気中で７００℃、１時間程度の熱処理を行
って結晶化させる。先に説明したように、段差部で成長
する下部電極材料膜２２0、強誘電体膜２３及び上部電
極材料膜２４0は、結晶粒界の空孔が多いものとなる。
図２（ｂ）には、この空孔の多くなる領域Ａを示してい
る。
【００２４】上部電極材料膜２４0には下部電極材料膜
２２0と同様にＰｔ膜又はＩｒ膜を用いる。或いは上部
電極材料膜２４0として、イリジウム酸化物膜又はスト
ロンチウム・ルテニウム酸化物膜とＰｔ膜の積層構造、
更にはイリジウム酸化物膜又はストロンチウム・ルテニ
ウム酸化物膜とＩｒ膜の積層構造を用いることも有効で
ある。これらの積層電極構造は、キャパシタの疲労耐性
を向上させる。
２２0と同様にＰｔ膜又はＩｒ膜を用いる。或いは上部
電極材料膜２４0として、イリジウム酸化物膜又はスト
ロンチウム・ルテニウム酸化物膜とＰｔ膜の積層構造、
更にはイリジウム酸化物膜又はストロンチウム・ルテニ
ウム酸化物膜とＩｒ膜の積層構造を用いることも有効で
ある。これらの積層電極構造は、キャパシタの疲労耐性
を向上させる。
【００２５】次に、図２（ｃ）に示すように、上部電極
材料膜２４0をリソグラフィと異方性エッチングにより
上部電極２２としてパターン形成する。このとき、レジ
ストパターンは、コンタクトプラグ２１のエッジより所
定距離だけ内側に位置するように形成されるものとし、
従って上部電極２４がコンタクトプラグ２１のエッジ上
方にある空孔の多い領域Ａを含まないようにする。続い
て、別のリソグラフィと異方性エッチングにより、強誘
電体膜２３をパターン形成する。この場合のレジストパ
ターンは、上部電極２２の加工時のそれより僅かに広い
範囲を覆うものとするが、コンタクトプラグ２１のエッ
ジより所定距離だけ内側に位置するようにし、残される
強誘電体膜２３がコンタクトプラグ２１のエッジ上方に
ある空孔の多い領域Ａを含まないようにする。更に、下
部電極材料膜２２0をリソグラフィと異方性エッチング
により下部電極２２としてパターン形成する。この工程
でも、レジストパターンは、コンタクトプラグ２１のエ
ッジより所定距離だけ内側に位置するようにし、残され
る下部電極２２がコンタクトプラグ２１のエッジ上方に
ある空孔の多い領域Ａ、即ち拡散パスを含まないように
する。
材料膜２４0をリソグラフィと異方性エッチングにより
上部電極２２としてパターン形成する。このとき、レジ
ストパターンは、コンタクトプラグ２１のエッジより所
定距離だけ内側に位置するように形成されるものとし、
従って上部電極２４がコンタクトプラグ２１のエッジ上
方にある空孔の多い領域Ａを含まないようにする。続い
て、別のリソグラフィと異方性エッチングにより、強誘
電体膜２３をパターン形成する。この場合のレジストパ
ターンは、上部電極２２の加工時のそれより僅かに広い
範囲を覆うものとするが、コンタクトプラグ２１のエッ
ジより所定距離だけ内側に位置するようにし、残される
強誘電体膜２３がコンタクトプラグ２１のエッジ上方に
ある空孔の多い領域Ａを含まないようにする。更に、下
部電極材料膜２２0をリソグラフィと異方性エッチング
により下部電極２２としてパターン形成する。この工程
でも、レジストパターンは、コンタクトプラグ２１のエ
ッジより所定距離だけ内側に位置するようにし、残され
る下部電極２２がコンタクトプラグ２１のエッジ上方に
ある空孔の多い領域Ａ、即ち拡散パスを含まないように
する。
【００２６】以上のパターニング工程により、ＣＯＰ構
造の強誘電体キャパシタＣが完成する。強誘電体キャパ
シタＣは、断面Ｔ字型のコンタクトプラグ２１の上に、
コンタクトプラグ２１のエッジより内側に位置するよう
に形成されたことになる。この後、図３に示すように、
再度層間絶縁膜２５を堆積し、Ａｌをパターニングし
て、例えば紙面に直交する方向に並ぶ複数の強誘電体キ
ャパシタＣの上部電極２４を連結するプレート２６を形
成する。プレート２６は、この上に信号配線を形成する
場合にはその配線のコンタクト部を除いて、層間絶縁膜
２５上に全面的に形成してもよい。以下図示しないが、
必要に応じて更に層間絶縁膜を介して第２層Ａｌ配線を
形成する。この第２層Ａｌ配線により、ＭＯＳトランジ
スタＱのキャパシタＣと反対側の拡散層１６に接続され
るビット線等も形成される。
造の強誘電体キャパシタＣが完成する。強誘電体キャパ
シタＣは、断面Ｔ字型のコンタクトプラグ２１の上に、
コンタクトプラグ２１のエッジより内側に位置するよう
に形成されたことになる。この後、図３に示すように、
再度層間絶縁膜２５を堆積し、Ａｌをパターニングし
て、例えば紙面に直交する方向に並ぶ複数の強誘電体キ
ャパシタＣの上部電極２４を連結するプレート２６を形
成する。プレート２６は、この上に信号配線を形成する
場合にはその配線のコンタクト部を除いて、層間絶縁膜
２５上に全面的に形成してもよい。以下図示しないが、
必要に応じて更に層間絶縁膜を介して第２層Ａｌ配線を
形成する。この第２層Ａｌ配線により、ＭＯＳトランジ
スタＱのキャパシタＣと反対側の拡散層１６に接続され
るビット線等も形成される。
【００２７】以上のようにこの実施の形態では、コンタ
クトプラグ埋め込みにデュアルダマシーン法を利用する
ことにより、コンタクトプラグの表面積を最終的に形成
される強誘電体キャパシタの面積より大きく確保してい
る。そして、強誘電体キャパシタは、コンタクトプラグ
の埋め込み工程で生じる段差に起因する結晶粒の空孔の
多い部分を除去するようにパターン形成している。これ
により、強誘電体キャパシタは、無用な拡散パスが結晶
粒界に残されず、上下電極間のリーク増大、強誘電体材
料元素の下地との反応による膜剥がれ、水素や水分が上
部電極を貫通することによる強誘電体膜の残留分極特性
の劣化等が防止される。
クトプラグ埋め込みにデュアルダマシーン法を利用する
ことにより、コンタクトプラグの表面積を最終的に形成
される強誘電体キャパシタの面積より大きく確保してい
る。そして、強誘電体キャパシタは、コンタクトプラグ
の埋め込み工程で生じる段差に起因する結晶粒の空孔の
多い部分を除去するようにパターン形成している。これ
により、強誘電体キャパシタは、無用な拡散パスが結晶
粒界に残されず、上下電極間のリーク増大、強誘電体材
料元素の下地との反応による膜剥がれ、水素や水分が上
部電極を貫通することによる強誘電体膜の残留分極特性
の劣化等が防止される。
【００２８】またこの実施の形態によると、コンタクト
プラグの埋め込み工程でキャパシタ用の溝と同時に配線
溝を形成することにより、コンタクトプラグと同時に埋
め込み配線が形成される。この埋め込み配線は例えば、
キャパシタのプレートの裏打ち配線として利用すること
ができ、これによりプレートの低抵抗化を図ることがで
きる。また埋め込み配線は、基板の拡散層等と接続され
る信号配線の一部としても利用できる。
プラグの埋め込み工程でキャパシタ用の溝と同時に配線
溝を形成することにより、コンタクトプラグと同時に埋
め込み配線が形成される。この埋め込み配線は例えば、
キャパシタのプレートの裏打ち配線として利用すること
ができ、これによりプレートの低抵抗化を図ることがで
きる。また埋め込み配線は、基板の拡散層等と接続され
る信号配線の一部としても利用できる。
【００２９】なお、ＣＯＰ構造のキャパシタに関して、
この発明と類似の断面Ｔ字型のコンタクトプラグを形成
する例は、いくつか提案されている。例えば、（Ａ）特
開平８−３３０４５１号公報、（Ｂ）特開平５−２９９
６０１号公報、（Ｃ）特開平１０−２７０６５２号公報
等である。しかし、（Ａ）と（Ｃ）は強誘電体膜をエピ
タキシャル成長により形成し、残留歪みによる強誘電性
を利用するもので、強誘電体キャパシタが完全にコンタ
クトプラグのエッジの内側に位置するようには形成され
ておらず、この発明におけるような多結晶粒の空孔は問
題とされていない。
この発明と類似の断面Ｔ字型のコンタクトプラグを形成
する例は、いくつか提案されている。例えば、（Ａ）特
開平８−３３０４５１号公報、（Ｂ）特開平５−２９９
６０１号公報、（Ｃ）特開平１０−２７０６５２号公報
等である。しかし、（Ａ）と（Ｃ）は強誘電体膜をエピ
タキシャル成長により形成し、残留歪みによる強誘電性
を利用するもので、強誘電体キャパシタが完全にコンタ
クトプラグのエッジの内側に位置するようには形成され
ておらず、この発明におけるような多結晶粒の空孔は問
題とされていない。
【００３０】（Ｂ）の図１の実施例では、コンタクトプ
ラグをコンタクト孔の外側にも残して平坦化し、その上
にキャパシタを形成している。しかし、コンタクトプラ
グ材料をコンタクト孔の外側に一定厚み残して平坦化す
ることは、実際上研磨制御が極めて難しい。また、コン
タクトプラグ電極をコンタクト孔の外側にも残すと、そ
の分だけこの上に形成されるキャパシタ全体の厚みが大
きくなり、その後の配線工程でアスペクト比が問題にな
る。従って、この発明のようにコンタクトプラグの埋め
込みにデュアルダマシーン法を適用することの優位性は
明らかである。しかも、（Ｂ）では図３０等の実施例に
おいて、コンタクトプラグを段差のある状態でコンタク
ト孔に埋め込む構造が示されている。これは、この発明
が解決しようとする課題をそのまま残しているものとい
うことができ、言い換えればこの発明の趣旨は、（Ｂ）
においては意図されていない。
ラグをコンタクト孔の外側にも残して平坦化し、その上
にキャパシタを形成している。しかし、コンタクトプラ
グ材料をコンタクト孔の外側に一定厚み残して平坦化す
ることは、実際上研磨制御が極めて難しい。また、コン
タクトプラグ電極をコンタクト孔の外側にも残すと、そ
の分だけこの上に形成されるキャパシタ全体の厚みが大
きくなり、その後の配線工程でアスペクト比が問題にな
る。従って、この発明のようにコンタクトプラグの埋め
込みにデュアルダマシーン法を適用することの優位性は
明らかである。しかも、（Ｂ）では図３０等の実施例に
おいて、コンタクトプラグを段差のある状態でコンタク
ト孔に埋め込む構造が示されている。これは、この発明
が解決しようとする課題をそのまま残しているものとい
うことができ、言い換えればこの発明の趣旨は、（Ｂ）
においては意図されていない。
【００３１】この発明は、上記実施の形態に限られな
い。実施の形態では強誘電体キャパシタを持つＦＲＡＭ
を説明したが、この発明は、他の複合酸化物誘電体例え
ば、ＢＳＴＯ（Ｂａ1-xＳｒxＴｉＯ3）等の高誘電体を
用いたキャパシタを持つ半導体装置にも同様に適用する
ことができる。誘電体膜としてＢＳＴＯ膜を用いた場合
には、上下電極としてルテニウム（Ｒｕ）やその酸化物
（ＲｕＯ2）等を用い得る。
い。実施の形態では強誘電体キャパシタを持つＦＲＡＭ
を説明したが、この発明は、他の複合酸化物誘電体例え
ば、ＢＳＴＯ（Ｂａ1-xＳｒxＴｉＯ3）等の高誘電体を
用いたキャパシタを持つ半導体装置にも同様に適用する
ことができる。誘電体膜としてＢＳＴＯ膜を用いた場合
には、上下電極としてルテニウム（Ｒｕ）やその酸化物
（ＲｕＯ2）等を用い得る。
【００３２】
【発明の効果】以上述べたようにこの発明によれば、絶
縁膜に埋め込まれた断面Ｔ字状のコンタクトプラグ上に
そのエッジより内側に位置するようにキャパシタを形成
することにより、ＣＯＰ構造のキャパシタの特性向上と
信頼性向上を図ることができる。
縁膜に埋め込まれた断面Ｔ字状のコンタクトプラグ上に
そのエッジより内側に位置するようにキャパシタを形成
することにより、ＣＯＰ構造のキャパシタの特性向上と
信頼性向上を図ることができる。
【図１】この発明の一実施の形態によるＦＲＡＭの製造
工程を示す断面図である。
工程を示す断面図である。
【図２】同実施の形態のＦＲＡＭの製造工程を示す断面
図である。
図である。
【図３】同実施の形態のＦＲＡＭの断面図である。
【図４】従来のＦＲＡＭの製造工程を示す断面図であ
る。
る。
【図５】従来技術の問題点を説明するためのキャパシタ
の模式断面図である。
の模式断面図である。
１１…シリコン基板、１２…素子分離絶縁膜、１３…ゲ
ート酸化膜、１４…ゲート電極、１６…ｎ型拡散層、１
７…層間絶縁膜、１８…コンタクト孔、１９…溝、２０
…電極材料膜、２１…コンタクトプラグ、２２…下部電
極、２３…強誘電体膜、２４…上部電極、２５…層間絶
縁膜、２６…プレート、Ｑ…トランジスタ、Ｃ…強誘電
体キャパシタ。
ート酸化膜、１４…ゲート電極、１６…ｎ型拡散層、１
７…層間絶縁膜、１８…コンタクト孔、１９…溝、２０
…電極材料膜、２１…コンタクトプラグ、２２…下部電
極、２３…強誘電体膜、２４…上部電極、２５…層間絶
縁膜、２６…プレート、Ｑ…トランジスタ、Ｃ…強誘電
体キャパシタ。
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/8247 29/788 29/792 Ｆターム(参考） 4M104 BB18 CC01 DD37 DD43 GG16 HH20 5F001 AA17 AD12 AD33 AD41 AF07 AG21 AG30 5F033 JJ19 MM02 PP06 PP15 RR15 VV16 XX28 5F083 AD21 FR02 GA21 GA25 JA15 JA17 JA36 JA38 JA39 JA43 MA06 MA17 NA01 PR33 PR40
Claims (8)
- 【請求項１】 半導体基板と、 この半導体基板に形成された絶縁膜と、 この絶縁膜の表面のキャパシタ形成領域に形成された
溝、及びこの溝の底部から前記半導体基板に達するよう
に形成されたコンタクト孔に埋め込まれたコンタクトプ
ラグと、 このコンタクトプラグ上に形成されて、コンタクトプラ
グのエッジより内側に位置するようにパターニングされ
た下部電極、複合酸化物誘電体膜及び上部電極を有する
キャパシタとを有することを特徴とする半導体装置。 - 【請求項２】 前記複合酸化物誘電体膜は、強誘電体膜
であることを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記半導体基板に前記キャパシタと共に
メモリセルを構成するトランジスタが形成され、前記キ
ャパシタの下部電極は前記コンタクトプラグを介して前
記トランジスタの拡散層に接続されていることを特徴と
する請求項１記載の半導体装置。 - 【請求項４】 前記絶縁膜の表面に、前記コンタクト孔
と重なる前記溝と共に配線溝が形成され、この配線溝に
前記コンタクトプラグと同じ材料膜により配線が埋め込
まれていることを特徴とする請求項１記載の半導体装
置。 - 【請求項５】 半導体基板に絶縁膜を形成する工程と、 前記絶縁膜に前記半導体基板に達するコンタクト孔を形
成する工程と、 前記絶縁膜の表面の前記コンタクト孔の領域を含むキャ
パシタ形成領域に溝を形成する工程と、 前記コンタクト孔及び溝にコンタクトプラグを埋め込み
形成する工程と、 前記コンタクトプラグ上に、コンタクトプラグのエッジ
より内側に位置するようにパターニングされた下部電
極、複合酸化物誘電体膜及び上部電極を有するキャパシ
タを形成する工程とを有することを特徴とする半導体装
置の製造方法。 - 【請求項６】 前記複合酸化物誘電体膜は、強誘電体膜
であることを特徴とする請求項５記載の半導体装置の製
造方法。 - 【請求項７】 前記半導体基板に、前記絶縁膜を形成す
る前に前記キャパシタと共にメモリセルを構成するトラ
ンジスタを形成する工程を有し、前記コンタクト孔は前
記トランジスタの拡散層上に形成することを特徴とする
請求項５記載の半導体装置の製造方法。 - 【請求項８】 前記絶縁膜の表面の前記キャパシタ形成
領域に前記溝を形成する工程で同時に配線溝を形成し、
この配線溝に前記コンタクトプラグの埋め込み工程で同
時に配線を埋め込むことを特徴とする請求項５記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11291599A JP4004682B2 (ja) | 1999-04-20 | 1999-04-20 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11291599A JP4004682B2 (ja) | 1999-04-20 | 1999-04-20 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000307079A true JP2000307079A (ja) | 2000-11-02 |
| JP4004682B2 JP4004682B2 (ja) | 2007-11-07 |
Family
ID=14598684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11291599A Expired - Fee Related JP4004682B2 (ja) | 1999-04-20 | 1999-04-20 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4004682B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003086772A (ja) * | 2001-09-07 | 2003-03-20 | Canon Inc | 磁気メモリ装置およびその製造方法 |
| KR100442103B1 (ko) * | 2001-10-18 | 2004-07-27 | 삼성전자주식회사 | 강유전성 메모리 장치 및 그 형성 방법 |
| US6847073B2 (en) | 2002-11-07 | 2005-01-25 | Kabushiki Kaisha Toshiba | Semiconductor device using ferroelectric film in cell capacitor, and method for fabricating the same |
-
1999
- 1999-04-20 JP JP11291599A patent/JP4004682B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003086772A (ja) * | 2001-09-07 | 2003-03-20 | Canon Inc | 磁気メモリ装置およびその製造方法 |
| KR100442103B1 (ko) * | 2001-10-18 | 2004-07-27 | 삼성전자주식회사 | 강유전성 메모리 장치 및 그 형성 방법 |
| US7067329B2 (en) | 2001-10-18 | 2006-06-27 | Samsung Electronics Co., Ltd | Methods of forming ferroelectric memory devices |
| US6847073B2 (en) | 2002-11-07 | 2005-01-25 | Kabushiki Kaisha Toshiba | Semiconductor device using ferroelectric film in cell capacitor, and method for fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4004682B2 (ja) | 2007-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3331334B2 (ja) | 半導体装置の製造方法 | |
| KR100725451B1 (ko) | 강유전체 캐패시터의 제조 방법 및 이를 이용한 반도체장치의 제조 방법 | |
| KR100399072B1 (ko) | 강유전체 메모리 소자의 제조 방법 | |
| JP4930371B2 (ja) | 半導体装置及びその製造方法 | |
| US7803640B2 (en) | Semiconductor device and semiconductor product | |
| KR100504693B1 (ko) | 강유전체 메모리 소자 및 그 제조방법 | |
| WO2006134663A1 (ja) | 半導体装置及びその製造方法 | |
| US6291292B1 (en) | Method for fabricating a semiconductor memory device | |
| JP2002280528A (ja) | 半導体装置及びその製造方法 | |
| US20050230728A1 (en) | Semiconductor device and method of manufacturing the same | |
| US20090321803A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2006261483A (ja) | 強誘電体キャパシタ及びその製造方法 | |
| US20020061604A1 (en) | Method for fabricating a ferroelectric or paraelectric metal oxide-containing layer and a memory component therefrom | |
| KR20000048277A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2001237402A (ja) | 構造化された金属酸化物含有層および半導体構造素子の製造方法 | |
| JP2004039699A (ja) | 半導体装置及びその製造方法 | |
| JP4004682B2 (ja) | 半導体装置及びその製造方法 | |
| JP4296375B2 (ja) | 強誘電体メモリ素子の製造方法および強誘電体メモリ装置 | |
| JP4924035B2 (ja) | 半導体装置の製造方法 | |
| JP4095582B2 (ja) | 半導体装置及びその製造方法 | |
| JP2005093605A (ja) | 半導体装置およびその製造方法 | |
| US6958501B2 (en) | Contact-making structure for a ferroelectric storage capacitor and method for fabricating the structure | |
| JP2002043540A (ja) | 半導体装置 | |
| KR100846366B1 (ko) | 강유전체 메모리 소자 및 그 제조 방법 | |
| JP5007723B2 (ja) | キャパシタを含む半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050307 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070815 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070822 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |