JPH11121696A - 誘電体キャパシタの製造方法および半導体記憶装置の製造方法 - Google Patents

誘電体キャパシタの製造方法および半導体記憶装置の製造方法

Info

Publication number
JPH11121696A
JPH11121696A JP9286761A JP28676197A JPH11121696A JP H11121696 A JPH11121696 A JP H11121696A JP 9286761 A JP9286761 A JP 9286761A JP 28676197 A JP28676197 A JP 28676197A JP H11121696 A JPH11121696 A JP H11121696A
Authority
JP
Japan
Prior art keywords
film
dielectric capacitor
dielectric
precursor film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9286761A
Other languages
English (en)
Inventor
Katsuyuki Hironaka
克行 広中
Masataka Sugiyama
正隆 杉山
Chiharu Isobe
千春 磯辺
Takaaki Ami
隆明 網
Yuji Ikeda
裕司 池田
Koji Watabe
浩司 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9286761A priority Critical patent/JPH11121696A/ja
Publication of JPH11121696A publication Critical patent/JPH11121696A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 ペロブスカイト型結晶構造の誘電体膜を用い
た誘電体キャパシタおよびそのような誘電体キャパシタ
を有する半導体記憶装置を製造する際に、誘電体キャパ
シタの面積が縮小した場合であっても、特性の良好な誘
電体キャパシタを実現することができる誘電体キャパシ
タの製造方法および半導体記憶装置の製造方法を提供す
る。 【解決手段】 誘電体膜としてＳＢＴ膜を用いた誘電体
キャパシタを製造する際に、Ｓｉ基板１上に下部電極と
してのＩｒＯ2 膜２およびＩｒ膜３、ＳＢＴ膜の前駆体
膜としてのアモルファス膜４ならびに上部電極としての
Ｐｔ膜５を順次成膜し、Ｐｔ膜５、アモルファス膜４、
Ｉｒ膜３およびＩｒＯ2 膜２を誘電体キャパシタの形状
にパターニングした後、アモルファス膜４を熱処理する
ことにより、アモルファス膜４中のアモルファス相をペ
ロブスカイト型結晶構造の結晶相に相変化させてＳＢＴ
膜６を得る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、誘電体キャパシ
タの製造方法および半導体記憶装置の製造方法に関し、
特に、ペロブスカイト型結晶構造の誘電体からなる誘電
体膜を用いた誘電体キャパシタの製造、および、そのよ
うな誘電体キャパシタを有する半導体記憶装置の製造に
適用して好適なものである。
【０００２】
【従来の技術】近年、半導体記憶装置の記憶容量の増大
に伴ってメモリセルの面積は急速に縮小され、それに伴
って、メモリセルを構成するキャパシタにおいては、３
次元化された複雑な構造を採用することにより必要な電
荷容量の確保がなされている。こうした中、構造の簡素
化による歩留まりの改善や工程数の削減を図るため、誘
電率の高い誘電体膜を用いた簡素な構造の誘電体キャパ
シタの採用が検討されている。このような誘電体キャパ
シタに用いられる誘電率の高い誘電体膜としては、ペロ
ブスカイト型結晶構造を有し、その粒径が２０〜３００
ｎｍ程度の多結晶状の酸化物からなるものが知られてい
る。
【０００３】従来、ペロブスカイト型結晶構造の誘電体
からなる誘電体膜を用いた誘電体キャパシタを形成する
ためには、基体上に成膜された下部電極上に誘電体膜を
成膜した後、この誘電体膜を熱処理することにより結晶
化し、さらに、この結晶化された誘電体膜上に上部電極
を成膜した後、反応性イオンエッチング（ＲＩＥ）法ま
たはイオンミリング法により、上部電極、誘電体膜およ
び下部電極をエッチングして誘電体キャパシタの形状に
パターニングしていた。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
た従来技術によりペロブスカイト型結晶構造の誘電体か
らなる誘電体膜を用いた誘電体キャパシタを形成した場
合、ＲＩＥ法またはイオンミリング法によるエッチング
の際に、誘電体膜の加工表面において特定元素がエッチ
ングされたり酸素欠陥が発生するなどして、加工後の誘
電体キャパシタの特性が著しく劣化するという問題があ
った。特に、半導体メモリの大記憶容量化に伴って誘電
体キャパシタの面積が１０μｍ2 以下、数μｍ2 程度に
まで縮小した場合、キャパシタ全体の面積に対して誘電
体膜中の個々の結晶粒が占める面積の割合が増大し、キ
ャパシタの側壁部分に属する各結晶粒がエッチングプロ
セス中に受けるダメージの影響が相対的に大きくなり、
誘電体キャパシタの特性の劣化の度合いも増大する傾向
にあった。
【０００５】また、従来技術によりペロブスカイト型結
晶構造の誘電体からなる誘電体膜を用いた誘電体キャパ
シタを形成した場合、エッチングプロセスの際や、その
後に行われる熱処理プロセスの際に、誘電体キャパシタ
の側壁に特定の金属が析出したり、あるいは、導電性の
酸化物が生成されるなどして、特に、大記憶容量の半導
体メモリにおいて誘電体キャパシタの面積が１０μｍ2
以下、数μｍ2 程度にまで縮小した場合、誘電体キャパ
シタのリーク電流が増大する傾向にあり、信頼性を損な
う大きな問題となっていた。
【０００６】したがって、この発明の目的は、ペロブス
カイト型結晶構造の誘電体膜を用いた誘電体キャパシタ
およびそのような誘電体キャパシタを有する半導体記憶
装置を製造する際に、誘電体キャパシタの面積が縮小し
た場合であっても、特性の良好な誘電体キャパシタを実
現することができる誘電体キャパシタの製造方法および
半導体記憶装置の製造方法を提供することにある。
【０００７】この発明の他の目的は、ペロブスカイト型
結晶構造の誘電体膜を用いた誘電体キャパシタおよびそ
のような誘電体キャパシタを有する半導体記憶装置を製
造する際に、誘電体キャパシタの面積が縮小した場合で
あっても、特性の良好な誘電体キャパシタを実現するこ
とができるとともに、信頼性の向上を図ることができる
誘電体キャパシタの製造方法および半導体記憶装置の製
造方法を提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、この発明の第１の発明は、ペロブスカイト型結晶構
造の誘電体からなる誘電体膜を用いた誘電体キャパシタ
の製造方法において、下部電極を形成する工程と、下部
電極上に、誘電体の構成元素からなるアモルファス相ま
たはフルオライト相を主成分とする前駆体膜を形成する
工程と、前駆体膜上に上部電極を形成する工程と、少な
くとも上部電極および前駆体膜をエッチングにより誘電
体キャパシタの形状にパターニングする工程と、誘電体
キャパシタの形状にパターニングされた前駆体膜を熱処
理することにより、アモルファス相またはフルオライト
相をペロブスカイト型結晶構造の結晶相に相変化させて
誘電体膜を得る工程とを有することを特徴とするもので
ある。
【０００９】この発明の第２の発明は、ペロブスカイト
型結晶構造の誘電体からなる誘電体膜を用いた誘電体キ
ャパシタの製造方法において、下部電極を形成する工程
と、下部電極上に、誘電体の構成元素からなるアモルフ
ァス相またはフルオライト相を主成分とする前駆体膜を
形成する工程と、前駆体膜上に上部電極を形成する工程
と、上部電極および前駆体膜をエッチングにより誘電体
キャパシタの形状にパターニングする工程と、誘電体キ
ャパシタの形状にパターニングされた上部電極および前
駆体膜の側壁を覆うように保護膜を形成する工程と、誘
電体キャパシタの形状にパターニングされ、かつ、その
側壁が保護膜で覆われた前駆体膜を熱処理することによ
り、アモルファス相またはフルオライト相をペロブスカ
イト型結晶構造の結晶相に相変化させて誘電体膜を得る
工程とを有することを特徴とするものである。
【００１０】この発明の第３の発明は、ペロブスカイト
型結晶構造の誘電体からなる誘電体膜を用いた誘電体キ
ャパシタを有する半導体記憶装置の製造方法において、
誘電体キャパシタの下部電極を形成する工程と、下部電
極上に、誘電体の構成元素からなるアモルファス相また
はフルオライト相を主成分とする前駆体膜を形成する工
程と、前駆体膜上に誘電体キャパシタの上部電極を形成
する工程と、少なくとも上部電極および前駆体膜をエッ
チングにより誘電体キャパシタの形状にパターニングす
る工程と、誘電体キャパシタの形状にパターニングされ
た前駆体膜を熱処理することにより、アモルファス相ま
たはフルオライト相をペロブスカイト型結晶構造に相変
化させて誘電体膜を得る工程とを有することを特徴とす
るものである。
【００１１】この発明の第４の発明は、ペロブスカイト
型結晶構造の誘電体からなる誘電体膜を用いた誘電体キ
ャパシタを有する半導体記憶装置の製造方法において、
誘電体キャパシタの下部電極を形成する工程と、下部電
極上に、誘電体の構成元素からなるアモルファス相また
はフルオライト相を主成分とする前駆体膜を形成する工
程と、前駆体膜上に誘電体キャパシタの上部電極を形成
する工程と、上部電極および前駆体膜をエッチングによ
り誘電体キャパシタの形状にパターニングする工程と、
誘電体キャパシタの形状にパターニングされた上部電極
および前駆体膜の側壁を覆うように保護膜を形成する工
程と、誘電体キャパシタの形状にパターニングされ、か
つ、その側壁が保護膜で覆われた前駆体膜を熱処理する
ことにより、アモルファス相またはフルオライト相をペ
ロブスカイト型結晶構造の結晶相に相変化させて誘電体
膜を得る工程とを有することを特徴とするものである。
【００１２】この発明において、前駆体膜としては、典
型的には、Ｂｉ、Ｓｒ、Ｔａ、ＮｂおよびＯからなるア
モルファス相またはフルオライト相を主成分とする膜
（ただし、その原子組成比の範囲は２．０≦２Ｂｉ／
（Ｔａ＋Ｎｂ）≦２．６、０．６≦２Ｓｒ／（Ｔａ＋Ｎ
ｂ）≦１．２）が用いられる。この場合、この前駆体膜
を熱処理することにより、組成式Ｂｉx Ｓｒy （Ｔａz
Ｎｂ1-z ）2 Ｏw （ただし、２．０≦ｘ≦２．６、０．
６≦ｙ≦１．２、０≦ｚ≦１．０、ｗ＝９±ｄ、０≦ｄ
≦１．０）で表されるＢｉ系層状構造ペロブスカイト型
結晶構造の強誘電体からなる誘電体膜が得られる。
【００１３】また、前駆体膜としては、Ｐｂ、Ｚｒ、Ｔ
ｉおよびＯからなるアモルファス相を主成分とする膜
（ただし、その原子組成比の範囲は０．１≦Ｚｒ／Ｐｂ
≦０．６、０．４≦Ｔｉ／Ｐｂ≦０．９）、あるいは、
Ｐｂ、Ｚｒ、ＴｉおよびＯからなるアモルファス相を主
成分とする膜（ただし、その原子組成比の範囲は０．１
≦Ｚｒ／Ｐｂ≦０．６、０．４≦Ｔｉ／Ｐｂ≦０．９、
０．０３≦Ｎｂ／Ｐｂ≦０．３０）を用いてもよい。前
者の場合、前駆体膜を熱処理することにより、組成式Ｐ
ｂ1.0 （Ｚｒx Ｔｉ1-x ）1.0 Ｏ3 （ただし、０．１≦
ｘ≦０．６）で表されるペロブスカイト型結晶構造の強
誘電体からなる誘電体膜が得られ、後者の場合、前駆体
膜を熱処理することにより、組成式Ｐｂ1.0-y Ｎｂ
y （Ｚｒx Ｔｉ1-x ）1.0 Ｏ3 （ただし、０．１≦ｘ≦
０．６、０．０３≦ｙ≦０．３０）で表されるペロブス
カイト型結晶構造の強誘電体からなる誘電体膜が得られ
る。
【００１４】上述したこれらの強誘電体は、強誘電体メ
モリの強誘電体膜材料に用いて好適なものである。
【００１５】前駆体膜としては、さらに、Ｂａ、Ｓｒ、
ＴｉおよびＯからなるアモルファス相を主成分とする膜
（ただし、その原子組成比の範囲は０≦Ｓｒ／Ｔｉ≦
１．０、０≦Ｂａ／Ｔｉ≦１．０）を用いてもよい。こ
の場合、この前駆体膜を熱処理することにより、組成式
（Ｂａx Ｓｒ1-x ）1.0 Ｔｉ1.0 Ｏ3 （ただし、０≦ｘ
≦１．０）で表される高誘電体からなる誘電体膜が得ら
れる。この高誘電体は、例えばＤＲＡＭにおけるキャパ
シタの誘電体膜材料に用いて好適なものである。
【００１６】この発明においては、誘電体膜を得るため
に、誘電体キャパシタの形状にパターニングされた前駆
体膜を、典型的には、酸化性ガス雰囲気中で熱処理し、
この酸化性ガス雰囲気中での熱処理は、好適には５００
℃以上９００℃以下の温度で行われる。また、誘電体膜
を得るためには、誘電体キャパシタの形状にパターニン
グされた前駆体膜を、窒素ガス雰囲気中で６００℃以上
９００℃以下の温度で熱処理した後、酸化性ガス雰囲気
中で５００℃以上９００℃以下の温度で熱処理してもよ
く、窒素ガス雰囲気中で６００℃以上９００℃以下の温
度で熱処理した後、オゾンを０．５％以上含む酸化性ガ
ス雰囲気中で３００℃以上６００℃以下の温度で熱処理
してもよく、あるいは、１００Ｔｏｒｒ以下の減圧雰囲
気中で５００℃以上８００℃以下の温度で熱処理した
後、オゾンを０．５％以上含む酸化性ガス雰囲気中で３
００℃以上６００℃以下の温度で熱処理してもよい。
【００１７】この発明の第１の発明および第３の発明に
おいて、少なくとも上部電極および前駆体膜をエッチン
グにより誘電体キャパシタの形状にパターニングする工
程は、典型的には、例えば、反応性イオンエッチング法
またはイオンミリング法により行われ、同様に、この発
明の第２の発明および第４の発明において、上部電極お
よび前駆体膜をエッチングにより誘電体キャパシタの形
状にパターニングする工程は、典型的には、例えば、反
応性イオンエッチング法またはイオンミリング法により
行われる。
【００１８】この発明の第２の発明および第４の発明に
おいて、保護膜は、典型的には絶縁膜である。なお、こ
の保護膜の材料と誘電体膜の材料との組み合わせ、した
がって、保護膜の材料と前駆体膜の材料との組み合わせ
は、互いの構成元素同士が反応しないもの、あるいは、
仮に反応が起きても安定な絶縁膜を形成するものである
ことが好ましい。この観点から、この保護膜の材料とし
ては、誘電体膜の構成元素に応じて、例えば、ＳｒＴａ
2 Ｏ6 、ＳｒＢｉ2 Ｔａ2 Ｏ9 、ＴｉＯ2 、Ｔａ
2 Ｏ5 、Ｎｂ2 Ｏ5 、ＺｒＯ2 、ＣｅＯ2 、Ｙ2 Ｏ3 ま
たはＨｆＯ2 が用いられる。
【００１９】上述のように構成されたこの発明の第１ま
たは第３の発明によれば、ペロブスカイト型結晶構造の
誘電体を誘電体膜として用いた誘電体キャパシタを形成
する際に、下部電極、誘電体の構成元素からなるアモル
ファス相またはフルオライト相を主成分とする前駆体膜
および上部電極を順次形成し、少なくとも上部電極およ
び前駆体膜をエッチングにより誘電体キャパシタの形状
にパターニングした後、誘電体キャパシタの形状にパタ
ーニングされた前駆体膜を熱処理することにより、アモ
ルファス相またはフルオライト相をペロブスカイト型結
晶構造の結晶相に相変化させて誘電体膜を得るようにし
ていることにより、最終的に得られる誘電体膜中の結晶
粒は、エッチング加工によってダメージを受けることが
なく、したがって、エッチング加工による誘電体キャパ
シタの特性の劣化を防止することができる。
【００２０】上述のように構成されたこの発明の第２の
発明または第４の発明によれば、ペロブスカイト型結晶
構造の誘電体を誘電体膜として用いた誘電体キャパシタ
を形成する際に、下部電極、誘電体の構成元素からなる
アモルファス相またはフルオライト相を主成分とする前
駆体膜および上部電極を順次形成し、上部電極および前
駆体膜をエッチングにより誘電体キャパシタの形状にパ
ターニングした後、これらの上部電極および前駆体膜の
側壁を覆うように保護膜を形成していることにより、下
部電極のエッチングの際や、その後に行われる熱処理の
際に、誘電体キャパシタの側壁に特定の金属が析出した
り、導電性の酸化物が生成されることを防止することが
できるため、誘電体キャパシタのリーク電流特性の劣化
を防止することができる。また、この第２、第４の発明
によれば、第１、第３の発明の場合と同様に、誘電体キ
ャパシタの形状にパターニングされた前駆体膜を熱処理
することにより誘電体膜を得るようにしていることによ
り、エッチング加工による誘電体キャパシタの特性の劣
化を防止することもできる。
【００２１】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。まず、以下に示すこの
発明の第１〜第４の実施形態においては、この発明によ
る誘電体キャパシタの製造方法を、誘電体膜としてＳＢ
Ｔ膜を用いた誘電体キャパシタの製造に適用した場合に
ついて説明する。なお、第１〜第４の実施形態の全図に
おいて、同一または対応する部分には、同一の符号を付
す。
【００２２】図１は、この第１の実施形態による誘電体
キャパシタの製造方法を説明するための断面図である。
【００２３】すなわち、この第１の実施形態による誘電
体キャパシタの製造方法においては、まず、図１Ａに示
すように、導電性のＳｉ基板１上に、例えばスパッタリ
ング法により通常の条件で、下部電極としてのＩｒＯ2
膜２およびＩｒ膜３を順次成膜する。ここで、ＩｒＯ2
膜２の膜厚は例えば１００ｎｍに選ばれ、Ｉｒ膜３の膜
厚は例えば２００ｎｍに選ばれる。
【００２４】次に、Ｉｒ膜３上に、例えばＭＯＣＶＤ法
により、最終的に得るＳＢＴ膜の構成元素であるＳｒ、
Ｂｉ、ＴａおよびＯからなるＳＢＴの前駆体膜としての
アモルファス膜４を成膜する。具体的には、Ｉｒ膜３ま
で成膜したＳｉ基板１を図示省略したＭＯＣＶＤ装置の
反応室（成膜室）のサセプタ上に設置して４００〜６５
０℃の基板温度に加熱し、保持する。そして、Ｂｉ
3 （Ｃ6 Ｈ5 ）3 、Ｓｒ（ＤＰＭ）2 テトラグリム（te
traglyme）（ＤＰＭ＝ジピバロイルメタネート）および
Ｔａ（ｉ−ＯＣ3 Ｈ7 ）4 ＤＰＭの各有機金属原料を所
定の組成比に混合したものを気化させる。そして、これ
により得られるガスをアルゴンキャリアガスと混合して
それらの総流量が１０００ＳＣＣＭになるように設定し
て反応室の直前で流量１０００ＳＣＣＭの酸素ガスと混
合した後、この混合ガスを原料ガスとして反応室に導入
し０．１〜５０Ｔｏｒｒの圧力で成膜を行う。これによ
って、ＳＢＴの前駆体膜としてのアモルファス膜４が成
膜される。このアモルファス膜４の膜厚は例えば１５０
ｎｍに選ばれ、原子組成比の範囲は、例えば、２．０≦
２Ｂｉ／Ｔｉ≦２．６、０．６≦２Ｓｒ／Ｔａ≦１．２
に選ばれる。
【００２５】次に、このアモルファス膜４上に、例えば
スパッタリング法により通常の条件で上部電極としての
Ｐｔ膜５を成膜する。このＰｔ膜５の膜厚は例えば１０
０ｎｍに選ばれる。
【００２６】次に、図１Ｂに示すように、Ｐｔ膜５、ア
モルファス膜４、Ｉｒ膜３およびＩｒＯ2 膜２を、例え
ばＲＩＥ法により、例えば２μｍ×２μｍのサイズの誘
電体キャパシタの形状にパターニングする。
【００２７】次に、このようにして誘電体キャパシタの
形状にパターニングされたアモルファス膜４を、例えば
常圧の酸素雰囲気中において例えば７５０℃の温度で１
時間熱処理することにより、アモルファス膜４中のアモ
ルファス相をＢｉ系層状構造ペロブスカイト型結晶構造
の結晶相に相変化させ、アモルファス膜４を結晶化す
る。これによって、図１Ｃに示すように、Ｉｒ膜３およ
びＰｔ膜５の間にＳＢＴ膜６を得る。このＳＢＴ膜６
は、組成式Ｂｉx Ｓｒy Ｔａ2 Ｏz （ただし、２．０≦
ｘ≦２．６、０．６≦ｙ≦１．２、ｚ＝９±ｄ、０≦ｄ
≦１．０）で表されるＢｉ系層状構造ペロブスカイト型
結晶構造の強誘電体からなる。
【００２８】次に、図１Ｄに示すように、全面に層間絶
縁膜７を成膜する。次に、層間絶縁膜７のうちＰｔ膜５
の上の所定部分をエッチング除去してコンタクトホール
７ａを形成する。次に、全面に例えばスパッタリング法
によりＡｌ合金膜を成膜した後、このＡｌ合金膜をエッ
チングにより所定形状にパターニングして引き出し電極
８を形成する。
【００２９】以上の工程により、誘電体膜としてＳＢＴ
膜を用いた目的とする誘電体キャパシタが製造される。
【００３０】以上のようにして製造された誘電体キャパ
シタのＳｉ基板１と引き出し電極８との間に電圧を印加
して分極（Ｐ）−電圧（Ｖ）ヒステリシスを測定したと
ころ、誘電分極値（残留分極値）２Ｐr として、２Ｐr
＝１０〜２５μＣ／ｃｍ2 の値が得られた。この２Ｐr
はＳＢＴ膜を用いた誘電体キャパシタとしては良好な値
であり、これがＳｉ基板１を通した測定で得られた。こ
れに対して、従来技術と同様に、アモルファス膜４を熱
処理することにより結晶化してＳＢＴ膜６を得た後、こ
のＳＢＴ膜６上にＰｔ膜５を成膜し、この後、Ｐｔ膜
５、ＳＢＴ膜６、Ｉｒ膜３およびＩｒＯ2 膜２をエッチ
ングにより誘電体キャパシタの形状にパターニングする
ことにより製造された、２μｍ×２μｍのサイズの誘電
体キャパシタの残留分極値２Ｐr は１０μＣ／ｃｍ2 以
下であった。以上のことから、この発明による誘電体キ
ャパシタの製造方法を適用することにより、ＳＢＴ膜を
用いた誘電体キャパシタにおいて、残留分極値２Ｐr が
著しく改善されることがわかる。
【００３１】以上のように、この第１の実施形態によれ
ば、誘電体膜としてＳＢＴ膜を用いた誘電体キャパシタ
を製造する際に、ＩｒＯ2 膜２とＩｒ膜３とからなる下
部電極、ＳＢＴの前駆体膜としてのアモルファス膜４お
よび上部電極としてのＰｔ膜５を順次成膜し、これらを
エッチングにより誘電体キャパシタの形状にパターニン
グし、この後、誘電体キャパシタの形状にパターニング
されたアモルファス膜４を熱処理することにより、この
アモルファス膜４中のアモルファス相をペロブスカイト
型結晶構造の結晶相に相変化させ誘電体膜としてのＳＢ
Ｔ膜６を得るようにしていることにより、最終的に得ら
れるＳＢＴ膜６中の結晶粒は、エッチングによってダメ
ージを受けることがなく、エッチング加工による誘電体
キャパシタの残留分極値２Ｐr の劣化を効果的に防止す
ることができ、従来技術と比較して、残留分極値２Ｐr
が著しく改善されるという利点を有する。これによっ
て、誘電体キャパシタの面積を１０μｍ2 以下（この例
では、２μｍ×２μｍ）に縮小した場合であっても、特
性の良好な誘電体キャパシタを実現することができる。
【００３２】図２は、この第２の実施形態による誘電体
キャパシタの製造方法を説明するための断面図である。
【００３３】すなわち、この第２の実施形態による誘電
体キャパシタの製造方法においては、第１の実施形態に
おけると同様の工程に従って、Ｓｉ基板１上にＩｒＯ2
膜２、Ｉｒ膜３およびアモルファス膜４を順次成膜した
後、アモルファス膜４を、例えばＲＴＡ（Rapid Therma
l Annealing ）法により７００〜８００℃の温度で３０
秒間熱処理することにより、このアモルファス膜４中の
アモルファス相をフルオライト相に相変化させ、図２Ａ
に示すように、Ｉｒ膜３上にＳｒ、Ｂｉ、ＴａおよびＯ
からなるＳＢＴの前駆体膜としてのフルオライト膜９を
得る。ここで、フルオライト膜９の膜厚は例えば１５０
ｎｍに選ばれ、原子組成比の範囲は、例えば、２．０≦
２Ｂｉ／Ｔｉ≦２．６、０．６≦２Ｓｒ／Ｔａ≦１．２
に選ばれる。次に、このフルオライト膜９上に、例えば
スパッタリング法により通常の条件で上部電極としての
Ｉｒ膜１０を成膜する。このＩｒ膜１０の膜厚は例えば
１００ｎｍに選ばれる。
【００３４】次に、図２Ｂに示すように、Ｉｒ膜１０、
フルオライト膜９、Ｉｒ膜３およびＩｒＯ2 膜２を、例
えばＲＩＥ法により、例えば２μｍ×２μｍのサイズの
誘電体キャパシタの形状にパターニングする。
【００３５】次に、このようにして誘電体キャパシタの
形状にパターニングされたフルオライト膜９を、例えば
常圧の酸素雰囲気中において例えば７５０℃の温度で１
時間熱処理することにより、このフルオライト膜９中の
フルオライト相をＢｉ系層状構造ペロブスカイト型結晶
構造の結晶相に相変化させ、フルオライト膜９を結晶化
する。これによって、図２Ｃに示すように、Ｉｒ膜３お
よびＩｒ膜１０の間にＳＢＴ膜６を得る。このＳＢＴ膜
６は、組成式Ｂｉx Ｓｒy Ｔａ2 Ｏz （ただし、２．０
≦ｘ≦２．６、０．６≦ｙ≦１．２、ｚ＝９±ｄ、０≦
ｄ≦１．０）で表されるＢｉ系層状構造ペロブスカイト
型結晶構造の強誘電体からなる。
【００３６】次に、第１の実施形態におけると同様の工
程に従って、図２Ｄに示すように、層間絶縁膜７、コン
タクトホール７ａ、引き出し電極８を形成し、誘電体膜
としてＳＢＴ膜を用いた目的とする誘電体キャパシタが
製造される。
【００３７】以上のようにして製造された誘電体キャパ
シタについて、第１の実施形態におけると同様にＰ−Ｖ
ヒステリシスを測定したところ、残留分極値２Ｐr とし
て２Ｐr ＝１０〜２５μＣ／ｃｍ2 の値が得られた。こ
の２Ｐr はＳＢＴ膜を用いた誘電体キャパシタとしては
良好な値であり、これがＳｉ基板１を通した測定で得ら
れた。これに対して、従来技術と同様に、フルオライト
膜９を熱処理することにより結晶化してＳＢＴ膜６を得
た後、このＳＢＴ膜６上にＩｒ膜１０を成膜し、この
後、Ｉｒ膜１０、ＳＢＴ膜６、Ｉｒ膜３およびＩｒＯ2
膜２をエッチングにより誘電体キャパシタの形状にパタ
ーニングすることにより製造された、２μｍ×２μｍの
サイズの誘電体キャパシタの残留分極値２Ｐr は１０μ
Ｃ／ｃｍ2以下であった。以上のことから、この発明に
よる誘電体キャパシタの製造方法を適用することによ
り、ＳＢＴ膜を用いた誘電体キャパシタにおいて、残留
分極値２Ｐr が著しく改善されることがわかる。
【００３８】以上のように、この第２の実施形態によれ
ば、誘電体膜としてＳＢＴ膜を用いた誘電体キャパシタ
を製造する際に、ＩｒＯ2 膜２とＩｒ膜３とからなる下
部電極、ＳＢＴの前駆体膜としてのフルオライト膜９お
よび上部電極としてのＩｒ膜１０を順次成膜し、これら
をエッチングにより誘電体キャパシタの形状にパターニ
ングした後、パターニングされたフルオライト膜９を熱
処理することにより、このフルオライト膜９中のフルオ
ライト相をペロブスカイト型結晶構造の結晶相に相変化
させ誘電体膜としてのＳＢＴ膜６を得るようにしている
ことにより、第１の実施形態と同様の利点を得ることが
できる。
【００３９】図３は、この第３の実施形態による誘電体
キャパシタの製造方法を説明するための断面図である。
【００４０】すなわち、この第３の実施形態による誘電
体キャパシタの製造方法においては、第１の実施形態に
おけると同様の工程に従って、Ｓｉ基板１上にＩｒＯ2
膜２とＩｒ膜３からなる下部電極およびＳＢＴの前駆体
膜としてのアモルファス膜４を順次成膜した後、このア
モルファス膜４上に、例えばＣＶＤ法により、上部電極
として膜厚１００ｎｍのＲｕ膜１１を成膜し、Ｒｕ膜１
１およびアモルファス膜４を、例えばＲＩＥ法により、
例えば２μｍ×２μｍのサイズの誘電体キャパシタの形
状にパターニングする。次に、このように誘電体キャパ
シタの形状にパターニングされたＲｕ膜１１およびアモ
ルファス膜４の側壁を覆うように、全面に、例えばＭＯ
ＣＶＤ法により、保護膜としてのＴａ2 Ｏ5 膜１２を成
膜する。このＴａ2 Ｏ5 膜１２の膜厚は例えば３０ｎｍ
に選ばれる。
【００４１】次に、このように誘電体キャパシタの形状
にパターニングされたアモルファス膜４を、その側壁が
Ｔａ2 Ｏ5 膜１２で覆われた状態で、例えば常圧の酸素
雰囲気中において例えば７５０℃の温度で１時間熱処理
することにより、アモルファス膜４中のアモルファス相
をペロブスカイト型結晶構造の結晶相に相変化させ、こ
のアモルファス膜４を結晶化する。これによって、図３
Ｂに示すように、Ｉｒ膜３およびＲｕ膜１１の間にＳＢ
Ｔ膜６を得る。このＳＢＴ膜６は、組成式Ｂｉx Ｓｒy
Ｔａ2 Ｏz （ただし、２．０≦ｘ≦２．６、０．６≦ｙ
≦１．２、ｚ＝９±ｄ、０≦ｄ≦１．０）で表されるＢ
ｉ系層状構造ペロブスカイト型結晶構造の強誘電体から
なる。
【００４２】次に、図３Ｃに示すように、Ｒｕ膜１１お
よびＳＢＴ膜６の側壁にＴａ2 Ｏ５膜１２を残すよう
に、Ｔａ２ Ｏ5 膜１２、Ｉｒ膜３およびＩｒＯ2 膜２
をエッチングにより所定形状にパターニングする。
【００４３】次に、図３Ｄに示すように、全面に層間絶
縁膜７を成膜する。次に、層間絶縁膜７およびＴａ2 Ｏ
5 膜１２のうち、Ｒｕ膜１１の上の所定部分をエッチン
グ除去してコンタクトホール７ａを形成する。次に、全
面に例えばスパッタリング法によりＡｌ合金膜を成膜し
た後、このＡｌ合金膜をエッチングにより所定形状にパ
ターニングして引き出し電極８を形成する。
【００４４】以上の工程により、誘電体膜としてＳＢＴ
膜を用いた目的とする誘電体キャパシタが製造される。
【００４５】以上のようにして製造された誘電体キャパ
シタのＳｉ基板１と引き出し電極８との間に電圧を印加
してリーク電流を測定したところ、その値は印加電界が
３００ｋＶ／ｃｍのとき１×１０-8Ａ／ｃｍ2 であっ
た。これはＳＢＴ膜を用いた誘電体キャパシタとしては
良好な値である。これに対して、Ｔａ2 Ｏ5 膜１２を形
成せずにアモルファス膜４を熱処理することによりＳＢ
Ｔ膜６を得た誘電体キャパシタのリーク電流は、印加電
界が３００ｋＶ／ｃｍのとき５×１０-7Ａ／ｃｍ2 であ
った。以上の結果から、この発明による誘電体キャパシ
タの製造方法を適用することにより、ＳＢＴ膜を用いた
誘電体キャパシタのリーク電流特性が著しく改善される
ことがわかる。
【００４６】以上のように、この第３の実施形態によれ
ば、ＳＢＴ膜を用いた誘電体キャパシタを形成する際
に、ＩｒＯ2 膜２とＩｒ膜３とからなる下部電極、ＳＢ
Ｔの前駆体膜としてのアモルファス膜４および上部電極
としてのＲｕ膜１１を順次形成し、Ｒｕ膜１１およびア
モルファス膜４をエッチングにより誘電体キャパシタの
形状にパターニングした後、Ｒｕ膜１１およびアモルフ
ァス膜４の側壁を覆うように保護膜としてのＴａ2 Ｏ5
膜１２を形成していることにより、ＩｒＯ2 膜２とＩｒ
膜３とからなる下部電極のエッチングの際や、その後に
行われる熱処理の際に、誘電体キャパシタの側壁に特定
の金属が析出したり、導電性の酸化物が生成されること
を防止することができるので、誘電体キャパシタのリー
ク電流特性の劣化を効果的に防止することができ、従来
と比較して、リーク電流特性が著しく改善されるという
利点を有する。
【００４７】また、この第３の実施形態によれば、ＳＢ
Ｔの前駆体膜としてのアモルファス膜４を誘電体キャパ
シタの形状にパターニングした後、このアモルファス膜
４を熱処理して結晶化することによりＳＢＴ膜６を得る
ようにしていることにより、第１の実施形態と同様に、
残留分極値２Ｐr が改善されるという利点をも得ること
ができる。
【００４８】したがって、この第３の実施形態によれ
ば、誘電体キャパシタの面積を１０μｍ2 以下とした場
合であっても、特性の良好な誘電体キャパシタを実現す
ることができるとともに、信頼性の向上を図ることがで
きる。
【００４９】図４は、この第４の実施形態による誘電体
キャパシタの製造方法を説明するための断面図である。
【００５０】すなわち、この第４の実施形態による誘電
体キャパシタの製造方法においては、第２の実施形態に
おけると同様の工程に従って、Ｓｉ基板１上にＩｒＯ2
膜２とＩｒ膜３とからなる下部電極、ＳＢＴの前駆体膜
としてのフルオライト膜９および上部電極としてのＩｒ
膜１０を順次成膜した後、図４Ａに示すように、Ｉｒ膜
１０およびフルオライト膜９を、例えばＲＩＥ法によ
り、例えば２μｍ×２μｍのサイズの誘電体キャパシタ
の形状にパターニングする。次に、このように誘電体キ
ャパシタの形状にパターニングされたＩｒ膜１０および
フルオライト膜９の側壁を覆うように、全面に、例えば
ＭＯＣＶＤ法により、保護膜としてのＴａ2 Ｏ5 膜１２
を成膜する。このＴａ2 Ｏ5 膜１２の膜厚は例えば３０
ｎｍに選ばれる。
【００５１】次に、第３の実施形態におけると同様に、
側壁がＴａ2 Ｏ5 膜１２で覆われた状態で、誘電体キャ
パシタの形状にパターニングされたフルオライト膜９
を、例えば常圧の酸素雰囲気中において例えば７５０℃
の温度で１時間熱処理することにより、フルオライト膜
９中のアモルファス相をペロブスカイト型結晶構造の結
晶相に相変化させ、このフルオライト膜９を結晶化す
る。これによって、図４Ｂにように、Ｉｒ膜３およびＩ
ｒ膜１０の間にＳＢＴ膜６を得る。このＳＢＴ膜６は、
組成式Ｂｉx Ｓｒy Ｔａ2 Ｏz （ただし、２．０≦ｘ≦
２．６、０．６≦ｙ≦１．２、ｚ＝９±ｄ、０≦ｄ≦
１．０）で表されるＢｉ系層状構造ペロブスカイト型結
晶構造の強誘電体からなる。
【００５２】次に、図４Ｃに示すように、Ｉｒ膜１０お
よびフルオライト膜９の側壁にＴａ2 Ｏ5 膜１２を残す
ように、Ｔａ2 Ｏ5 膜１２、Ｉｒ膜３およびＩｒＯ2 膜
２をエッチングにより所定形状にパターニングする。
【００５３】次に、第３の実施形態におけると同様の工
程に従って、図４Ｄに示すように、層間絶縁膜７、コン
タクトホール７ａおよび引き出し配線８を形成し、誘電
体膜としてＳＢＴ膜を用いた目的とする誘電体キャパシ
タを製造する。
【００５４】以上のようにして製造された誘電体キャパ
シタについて、第３の実施形態におけると同様にリーク
電流を測定したところ、その値は印加電界が３００ｋＶ
／ｃｍのとき１×１０-8Ａ／ｃｍ2 であった。これに対
して、Ｔａ2 Ｏ5 膜１２を形成せずにフルオライト膜９
を熱処理することによりＳＢＴ膜６を得た誘電体キャパ
シタのリーク電流は、印加電界が３００ｋＶ／ｃｍのと
き５×１０-7Ａ／ｃｍ2 であった。以上の結果から、こ
の発明による誘電体キャパシタの製造方法を適用するこ
とにより、ＳＢＴ膜を用いた誘電体キャパシタのリーク
電流特性が著しく改善されることがわかる。
【００５５】この第４の実施形態によれば、誘電体膜と
してＳＢＴ膜を用いた誘電体キャパシタを製造する際
に、フルオライト相をＢｉ系層状構造ペロブスカイト型
結晶構造に相変化させてＳＢＴ膜を得る場合において、
第３の実施形態と同様の効果を得ることができる。
【００５６】次に、以下に示すこの発明の第５および第
６の実施形態においては、この発明による誘電体キャパ
シタの製造方法を、誘電体膜としてＰＺＴ膜を用いた誘
電体キャパシタの製造に適用した場合について説明す
る。なお、第５および第６の実施形態の全図において、
同一または対応する部分には、同一の符号を付す。
【００５７】図５は、この発明の第５の実施形態による
誘電体キャパシタの製造方法を説明するための断面図で
ある。
【００５８】すなわち、この第５の実施形態による誘電
体キャパシタの製造方法においては、図５Ａに示すよう
に、導電性のＳｉ基板２１上に、例えばスパッタリング
法により通常の条件で、下部電極としてのＩｒＯ2 膜２
２およびＩｒ膜２３を順次成膜する。ここで、ＩｒＯ2
膜２２の膜厚は例えば１００ｎｍに選ばれ、Ｉｒ膜２３
の膜厚は例えば１００ｎｍに選ばれる。
【００５９】次に、Ｉｒ膜２３上に、ＭＯＣＶＤ法によ
り、最終的に得るＰＺＴ膜の構成元素であるＰｂ、Ｚ
ｒ、ＴｉおよびＯからなるＰＺＴの前駆体膜としてのア
モルファス膜２４を成膜する。具体的には、Ｉｒ膜２３
まで成膜したＳｉ基板２１を図示省略したＭＯＣＶＤ装
置の反応室（成膜室）のサセプタ上に設置して４００〜
６５０℃の基板温度に加熱し、保持する。そして、Ｐｂ
（ＤＰＭ）2 、Ｚｒ（ＤＰＭ）2 およびＴｉ（ｉ−ＯＣ
3 Ｈ7 ）2 （ＤＰＭ）2 の各有機金属原料を所定の組成
比に混合したものを気化させる。そして、これにより得
られるガスをアルゴンキャリアガスと混合してそれらの
総流量が１０００ＳＣＣＭになるように設定して反応室
の直前で流量１０００ＳＣＣＭの酸素ガスと混合した
後、この混合ガスを原料ガスとして反応室に導入し０．
１〜５０Ｔｏｒｒの圧力で成膜を行う。これによって、
ＰＺＴの前駆体膜としてのアモルファス膜２４が成膜さ
れる。このアモルファス膜２４の膜厚は例えば１５０ｎ
ｍに選ばれ、原子組成比の範囲は、例えば、０．１≦Ｚ
ｒ／Ｐｂ≦０．６、０．４≦Ｔｉ／Ｐｂ≦０．９に選ば
れる。
【００６０】次に、このアモルファス膜２４上に、例え
ばスパッタリング法により通常の条件で上部電極として
のＩｒ膜２５を成膜する。このＩｒ膜２５の膜厚は例え
ば１００ｎｍに選ばれる。
【００６１】次に、図５Ｂに示すように、Ｉｒ膜２５、
アモルファス膜２４、Ｉｒ膜２３およびＩｒＯ2 膜２２
を、例えばＲＩＥ法により、例えば２μｍ×２μｍのサ
イズの誘電体キャパシタの形状にパターニングする。
【００６２】次に、このようにして誘電体キャパシタの
形状にパターニングされたアモルファス膜２４を、例え
ば常圧の酸素雰囲気中において、例えばＲＴＡ法により
例えば６５０℃の温度で３０分間熱処理することによ
り、アモルファス膜２４中のアモルファス相をペロブス
カイト型結晶構造の結晶相に相変化させて、このアモル
ファス膜２４を結晶化する。これによって、図５Ｃに示
すように、Ｉｒ膜２３およびＩｒ膜２５の間にＰＺＴ膜
２６を得る。このＰＺＴ膜２６は、組成式Ｐｂ1.0 （Ｚ
ｒx Ｔｉ1-x ）1.0 Ｏ3 （ただし、０．１≦ｘ≦０．
６）で表されるペロブスカイト型結晶構造の強誘電体か
らなる。
【００６３】次に、図５Ｄに示すように、全面に層間絶
縁膜２７を形成する。次に、この層間絶縁膜２７のうち
Ｉｒ膜２５の上の所定部分をエッチング除去してコンタ
クトホール２７ａを形成する。次に、全面に例えばスパ
ッタリング法によりＡｌ合金膜を成膜した後、このＡｌ
合金膜をエッチングにより所定形状にパターニングして
引き出し電極２８を形成する。
【００６４】以上の工程により、誘電体膜としてＰＺＴ
膜を用いた目的とする誘電体キャパシタが製造される。
【００６５】以上のようにして製造された誘電体キャパ
シタのＳｉ基板２１と引き出し電極２８との間に電圧を
印加してＰ−Ｖヒステリシスを測定したところ、残留分
極値２Ｐr として、２Ｐr ＝２０〜６０μＣ／ｃｍ2 の
値が得られた。この２Ｐr はＰＺＴ膜を用いた誘電体キ
ャパシタとしては良好な値であり、これがＳｉ基板２１
を通した測定で得られた。これに対して、従来技術と同
様に、アモルファス膜２４を熱処理することにより結晶
化してＰＺＴ膜２６を得た後、このＰＺＴ膜２６上にＩ
ｒ膜２５を成膜し、この後、Ｉｒ膜２５、ＰＺＴ膜２
６、Ｉｒ膜２３およびＩｒＯ2 膜２２をエッチングによ
り誘電体キャパシタの形状にパターニングすることによ
り製造された、２μｍ×２μｍのサイズの誘電体キャパ
シタの残留分極値２Ｐr は１０μＣ／ｃｍ2 以下であっ
た。以上のことから、この発明による誘電体キャパシタ
の製造方法を適用することにより、ＰＺＴ膜を用いた誘
電体キャパシタにおいて、残留分極値２Ｐr が著しく改
善されることがわかる。
【００６６】この第５の実施形態によれば、誘電体膜と
してＰＺＴ膜を用いた誘電体キャパシタを製造する場合
において、第１の実施形態と同様の効果を得ることがで
きる。
【００６７】図６は、この第６の実施形態による誘電体
キャパシタの製造方法を説明するための断面図である。
【００６８】すなわち、この第６の実施形態による誘電
体キャパシタの製造方法においては、第５の実施形態に
おけると同様の工程に従って、Ｓｉ基板２１上に、Ｉｒ
Ｏ2膜２２とＩｒ膜２３とからなる下部電極、ＰＺＴの
前駆体膜としてのアモルファス膜２４および上部電極と
してのＩｒ膜２５を順次成膜した後、図６Ａに示すよう
に、Ｉｒ膜２５およびアモルファス膜２４を、例えばＲ
ＩＥ法により、例えば２μｍ×２μｍのサイズの誘電体
キャパシタの形状にパターニングする。次に、このよう
に誘電体キャパシタの形状にパターニングされたＩｒ膜
２５およびアモルファス膜２４の側壁を覆うように、全
面に、例えばＭＯＣＶＤ法により、保護膜としてのＴｉ
Ｏ2 膜２９を成膜する。このＴｉＯ2 膜２９の膜厚は例
えば３０ｎｍに選ばれる。次に、このように側壁がＴｉ
Ｏ2 膜２９で覆われた状態で、誘電体キャパシタの形状
にパターニングされたアモルファス膜２４を、例えば常
圧の酸素雰囲気中において例えば７５０℃の温度で１時
間熱処理することにより、アモルファス膜２４中のアモ
ルファス相をペロブスカイト型結晶構造の結晶相に相変
化させ、このアモルファス膜２４を結晶化する。これに
よって、図６Ｂに示すように、Ｉｒ膜２３およびＩｒ膜
２５の間にＰＺＴ膜２６を得る。このＰＺＴ膜２６は、
組成式Ｐｂ1.0 （Ｚｒx Ｔｉ1-x ）1.0 Ｏ3 （ただし、
０．１≦ｘ≦０．６）で表されるペロブスカイト型結晶
構造の強誘電体からなる。
【００６９】次に、図６Ｃに示すように、Ｉｒ膜２５お
よびＰＺＴ膜２６の側壁にＴｉＯ2膜２９を残すよう
に、ＴｉＯ2 膜２９、Ｉｒ膜２３およびＩｒＯ2 膜２２
をエッチングにより所定形状にパターニングする。
【００７０】次に、図６Ｄに示すように、全面に層間絶
縁膜２７を成膜する。次に、層間絶縁膜２７およびＴｉ
Ｏ2 膜２９のうち、Ｉｒ膜２５の上の所定部分をエッチ
ング除去してコンタクトホール２７ａを形成する。次
に、全面に例えばスパッタリング法によりＡｌ合金膜を
成膜した後、このＡｌ合金膜をエッチングにより所定形
状にパターニングして引き出し電極２８を形成する。
【００７１】以上の工程により、誘電体膜としてＰＺＴ
膜を用いた目的とする誘電体キャパシタが製造される。
【００７２】以上のようにして製造された誘電体キャパ
シタのＳｉ基板２１と引き出し電極１８との間に電圧を
印加してリーク電流を測定したところ、その値は印加電
界が３００ｋＶ／ｃｍのとき１×１０-8Ａ／ｃｍ2 であ
った。これはＰＺＴ膜を用いた誘電体キャパシタとして
は良好な値である。これに対して、ＴｉＯ2 膜２９を形
成せずにアモルファス膜２４を熱処理することによりＰ
ＺＴ膜２６を得た誘電体キャパシタのリーク電流は、印
加電界が３００ｋＶ／ｃｍのとき５×１０-7Ａ／ｃｍ2
であった。以上の結果から、この発明による誘電体キャ
パシタの製造方法を適用することにより、ＰＺＴ膜を用
いた誘電体キャパシタのリーク電流特性が著しく改善さ
れることがわかる。
【００７３】この第６の実施形態によれば、誘電体膜と
してＰＺＴ膜を用いた誘電体キャパシタを製造する場合
において、第３の実施形態と同様の効果を得ることがで
きる。
【００７４】次に、以下に示すこの発明の第７および第
８の実施形態においては、この発明による誘電体キャパ
シタの製造方法を、誘電体膜としてＰＮＺＴ膜を用いた
誘電体キャパシタの製造に適用した場合について説明す
る。なお、第７および第８の実施形態の全図において、
同一または対応する部分には、同一の符号を付す。
【００７５】図７は、この発明の第７の実施形態による
誘電体キャパシタの製造方法を説明するための断面図で
ある。
【００７６】すなわち、この第７実施形態による誘電体
キャパシタの製造方法においては、図７Ａに示すよう
に、導電性のＳｉ基板３１上に、例えばスパッタリング
法により通常の条件で、下部電極としてのＩｒＯ2 膜３
２およびＩｒ膜３３を順次成膜する。ここで、ＩｒＯ2
膜３２の膜厚は例えば１００ｎｍに選ばれ、Ｉｒ膜３３
の膜厚は例えば２００ｎｍに選ばれる。
【００７７】次に、Ｉｒ膜３３上に、ゾル−ゲルスピン
コート法により、最終的に得るＰＮＺＴ膜の構成元素で
あるＰｂ、Ｚｒ、Ｔｉ、ＮｂおよびＯからなるＰＮＺＴ
の前駆体膜としてのアモルファス膜３４を成膜する。こ
のアモルファス膜３４の膜厚は例えば１５０ｎｍに選ば
れ、原子組成比の範囲は、例えば、０．１≦Ｚｒ／Ｐｂ
≦０．６、０．４≦Ｔｉ／Ｐｂ≦０．９、０．０３≦Ｎ
ｂ／Ｐｂ≦０．３に選ばれる。
【００７８】次に、このアモルファス膜３４上に、例え
ばスパッタリング法により通常の条件で上部電極として
のＩｒ膜３５を成膜する。このＩｒ膜３５の膜厚は例え
ば１００ｎｍに選ばれる。
【００７９】次に、図７Ｂに示すように、Ｉｒ膜３５、
アモルファス膜３４、Ｉｒ膜３３およびＩｒＯ2 膜３２
を、例えばＲＩＥ法により、例えば２μｍ×２μｍのサ
イズの誘電体キャパシタの形状にパターニングする。
【００８０】次に、このようにして誘電体キャパシタの
形状にパターニングされた後のアモルファス膜３４を、
例えば常圧の酸素雰囲気中において、例えばＲＴＡ法に
より例えば６５０℃の温度で３０分間熱処理することに
より、アモルファス膜３４中のアモルファス相をペロブ
スカイト型結晶構造の結晶相に相変化させて、このアモ
ルファス膜３４を結晶化する。これによって、図７Ｃに
示すように、Ｉｒ膜３３およびＩｒ膜３５の間にＰＮＺ
Ｔ膜３６を得る。このＰＮＺＴ膜３６は、組成式Ｐｂ
1.0-y Ｎｂy （Ｚｒx Ｔｉ1-x ）1.0 Ｏ3 （ただし、
０．１≦ｘ≦０．６、０．０３≦ｙ≦０．３０）で表さ
れるペロブスカイト型結晶構造の強誘電体からなる。
【００８１】次に、図７Ｄに示すように、全面に層間絶
縁膜３７を形成する。次に、この層間絶縁膜３７のうち
Ｉｒ膜３４の上の所定部分をエッチング除去してコンタ
クトホール３７ａを形成する。次に、全面に例えばスパ
ッタリング法によりＡｌ合金膜を成膜した後、このＡｌ
合金膜をエッチングにより所定形状にパターニングして
引き出し電極３８を形成する。
【００８２】以上の工程により、誘電体膜としてＰＮＺ
Ｔ膜を用いた目的とする誘電体キャパシタが製造され
る。
【００８３】以上のようにして製造された誘電体キャパ
シタのＳｉ基板３１と引き出し電極３８との間に電圧を
印加してＰ−Ｖヒステリシスを測定したところ、残留分
極値２Ｐr として、２Ｐr ＝１０〜５０μＣ／ｃｍ2 の
値が得られた。この２Ｐr はＰＮＺＴ膜を用いた誘電体
キャパシタとしては良好な値であり、これがＳｉ基板３
１を通した測定で得られた。これに対して、従来技術と
同様に、アモルファス膜３４を熱処理することにより結
晶化してＰＮＺＴ膜３６を得た後、このＰＮＺＴ膜３６
上にＩｒ膜３５を成膜し、この後、Ｉｒ膜３５、ＰＮＺ
Ｔ膜３６、Ｉｒ膜３３およびＩｒＯ2 膜３２をエッチン
グにより誘電体キャパシタの形状にパターニングするこ
とにより製造された、２μｍ×２μｍのサイズの誘電体
キャパシタの残留分極値２Ｐr は１０μＣ／ｃｍ2 以下
であった。以上のことから、この発明による誘電体キャ
パシタの製造方法を適用することにより、ＰＮＺＴ膜を
用いた誘電体キャパシタにおいて、残留分極値２Ｐr が
著しく改善されることがわかる。
【００８４】この第７の実施形態によれば、誘電体膜と
してＰＮＺＴ膜を用いた誘電体キャパシタを製造する場
合において、第１の実施形態と同様の効果を得ることが
できる。
【００８５】図８は、この第８の実施形態による誘電体
キャパシタの製造方法を説明するための断面図である。
【００８６】すなわち、この第８の実施形態による誘電
体キャパシタの製造方法においては、第７の実施形態に
おけると同様の工程に従って、Ｓｉ基板３１上に、Ｉｒ
Ｏ2膜３２とＩｒ膜３３とからなる下部電極、ＰＮＺＴ
の前駆体膜としてのアモルファス膜３４および上部電極
としてのＩｒ膜３５を順次成膜した後、図８Ａに示すよ
うに、Ｉｒ膜３５およびアモルファス膜３４を、例えば
ＲＩＥ法により、例えば２μｍ×２μｍのサイズの誘電
体キャパシタの形状にパターニングする。次に、このよ
うに誘電体キャパシタの形状にパターニングされたＩｒ
膜３５およびアモルファス膜３４の側壁を覆うように、
全面に、例えばＭＯＣＶＤ法により、保護膜としてのＴ
ｉＯ2 膜３９を成膜する。このＴｉＯ2 膜３９の膜厚は
例えば３０ｎｍに選ばれる。
【００８７】次に、このように誘電体キャパシタの形状
にパターニングされたアモルファス膜３４を、その側壁
がＴｉＯ2 膜３９で覆われた状態で、例えば常圧の酸素
雰囲気中において、例えばＲＴＡ法により例えば６５０
℃の温度で３０分間熱処理することにより、アモルファ
ス膜３４中のアモルファス相をペロブスカイト型結晶構
造の結晶相に相変化させ、このアモルファス膜３４を結
晶化する。これによって、図８Ｂに示すように、Ｉｒ膜
３３およびＩｒ膜３５の間にＰＮＺＴ膜３６を得る。こ
のＰＮＺＴ膜３６は、組成式Ｐｂ1.0-y Ｎｂy （Ｚｒx
Ｔｉ1-x ）1.0Ｏ3 （ただし、０．１≦ｘ≦０．６、
０．０３≦ｙ≦０．３０）で表されるペロブスカイト型
結晶構造の強誘電体からなる。
【００８８】次に、図８Ｃに示すように、Ｉｒ膜３５お
よびＰＮＺＴ膜３６の側壁にＴｉＯ2 膜３９を残すよう
に、ＴｉＯ2 膜３９、Ｉｒ膜３３およびＩｒＯ2 膜３２
をエッチングにより所定形状にパターニングする。
【００８９】次に、図８Ｄに示すように、全面に層間絶
縁膜３７を成膜する。次に、層間絶縁膜３７およびＴｉ
Ｏ2 膜３９のうち、Ｉｒ膜３５の上の所定部分をエッチ
ング除去してコンタクトホール３７ａを形成する。次
に、全面に例えばスパッタリング法によりＡｌ合金膜を
成膜した後、このＡｌ合金膜をエッチングにより所定形
状にパターニングして引き出し電極３８を形成する。
【００９０】以上の工程により、誘電体膜としてＰＮＺ
Ｔ膜を用いた目的とする誘電体キャパシタが製造され
る。
【００９１】以上のようにして製造された誘電体キャパ
シタのＳｉ基板３１と引き出し電極３８との間に電圧を
印加してリーク電流を測定したところ、その値は印加電
界が３００ｋＶのとき１×１０-8Ａ／ｃｍ2 であった。
この値はＰＮＺＴ膜を用いた誘電体キャパシタとしては
良好な値である。これに対して、ＴｉＯ2 膜３９を形成
せずにアモルファス膜３４を熱処理することによりＰＮ
ＺＴ膜３６を得た誘電体キャパシタのリーク電流は、印
加電界が３００ｋＶ／ｃｍのとき１×１０-6Ａ／ｃｍ2
であった。以上の結果から、この発明による誘電体キャ
パシタの製造方法を適用することにより、ＰＮＺＴ膜を
用いた誘電体キャパシタのリーク電流特性が著しく改善
されることがわかる。
【００９２】この第８の実施形態によれば、誘電体膜と
してＰＮＺＴ膜を用いた誘電体キャパシタを製造する場
合において、第３の実施形態と同様の効果を得ることが
できる。
【００９３】次に、以下に示すこの発明の第９および第
１０の実施形態においては、この発明による誘電体キャ
パシタの製造方法を、誘電体膜としてＢＳＴ膜を用いた
誘電体キャパシタの製造に適用した場合について説明す
る。なお、第９および第１０の実施形態の全図におい
て、同一または対応する部分には、同一の符号を付す。
【００９４】図９は、この発明の第９の実施形態による
誘電体キャパシタの製造方法を説明するための断面図で
ある。
【００９５】すなわち、この第９実施形態による誘電体
キャパシタの製造方法においては、図９Ａに示すよう
に、導電性のＳｉ基板４１上に、例えばスパッタリング
法により通常の条件で、下部電極としてのＴｉ膜４２、
ＴｉＮ膜４３およびＲｕＯ2 膜４４を順次成膜する。こ
こで、Ｔｉ膜４２の膜厚は例えば３０ｎｍに選ばれ、Ｔ
ｉＮ膜４３の膜厚は例えば５０ｎｍに選ばれ、ＲｕＯ2
膜４４の膜厚は１００ｎｍに選ばれる。
【００９６】次に、ＲｕＯ2 膜４４上に、例えばＭＯＣ
ＶＤ法により、最終的に得るＢＳＴ膜の構成元素である
Ｂａ、Ｓｒ、ＴｉおよびＯからなるＢＳＴの前駆体膜と
してのアモルファス膜４５を成膜する。具体的には、Ｒ
ｕＯ2 膜４４まで成膜したＳｉ基板４１を図示省略した
ＭＯＣＶＤ装置の反応室（成膜室）のサセプタ上に設置
して４００〜６５０℃の基板温度に加熱し、保持する。
そして、Ｂａ（ＤＰＭ）2 、Ｓｒ（ＤＰＭ）2 およびＴ
ｉ（ｉ−ＯＣ3 Ｈ7 ）2 （ＤＰＭ）2 の各有機金属原料
を所定の組成比に混合したものを気化させる。そして、
これにより得られるガスをアルゴンキャリアガスと混合
してそれらの総流量が１０００ＳＣＣＭになるように設
定して反応室の直前で流量１０００ＳＣＣＭの酸素ガス
と混合した後、この混合ガスを原料ガスとして反応室に
導入し０．１〜５０Ｔｏｒｒの圧力で成膜を行う。これ
によって、ＢＳＴの前駆体膜としてのアモルファス膜４
５が成膜される。このアモルファス膜４５の膜厚は例え
ば５０ｎｍに選ばれ、原子組成比の範囲は、例えば、０
≦Ｓｒ／Ｔｉ≦１．０、０≦Ｂａ／Ｔｉ≦１．０に選ば
れる。
【００９７】次に、このアモルファス膜４５上に、例え
ばＣＶＤ法により通常の条件で上部電極としてのＲｕ膜
４６を成膜する。このＲｕ膜４６の膜厚は例えば５０ｎ
ｍに選ばれる。
【００９８】次に、図９Ｂに示すように、Ｔｉ膜４２、
ＴｉＮ膜４３、ＲｕＯ2 膜４４、アモルファス膜４５お
よびＲｕ膜４６を、例えばＲＩＥ法により、例えば１μ
ｍ×１μｍのサイズの誘電体キャパシタの形状にパター
ニングする。
【００９９】次に、このようにして誘電体キャパシタの
形状にパターニングされた後のアモルファス膜４５を、
例えば常圧の酸素雰囲気中において、例えばＲＴＡ法に
より例えば７００℃の温度で３０分間熱処理した後、常
圧の酸素雰囲気中において、例えば６００℃の温度で３
０分間熱処理することにより、アモルファス膜４５中の
アモルファス相をペロブスカイト型結晶構造の結晶相に
相変化させて、このアモルファス膜４５を結晶化する。
これによって、図９Ｃに示すように、ＲｕＯ2膜４４お
よびＲｕ膜４６の間にＢＳＴ膜４７を得る。このＢＳＴ
膜４７は、組成式（Ｂａx Ｓｒ1-x ）1.0 Ｔｉ1.0 Ｏ3
（ただし、０≦ｘ≦１．０）で表されるペロブスカイト
型結晶構造の高誘電体からなる。
【０１００】次に、図９Ｄに示すように、全面に層間絶
縁膜４８を形成する。次に、この層間絶縁膜４８のうち
Ｒｕ膜４６の上の所定部分をエッチング除去してコンタ
クトホール４８ａを形成する。次に、全面に例えばスパ
ッタリング法によりＡｌ合金膜を成膜した後、このＡｌ
合金膜をエッチングにより所定形状にパターニングして
引き出し電極４９を形成する。
【０１０１】以上の工程により、誘電体膜としてＢＳＴ
膜を用いた目的とする誘電体キャパシタが製造される。
【０１０２】以上のようにして製造された誘電体キャパ
シタにおけるＢＳＴ膜４７の誘電率εを測定したとこ
ろ、ε＝８０〜１８０の値が得られた。このεはＢＳＴ
膜としては良好な値である。これに対して、従来技術と
同様に、アモルファス膜４５を熱処理することにより結
晶化してＢＳＴ膜４７を得た後、このＢＳＴ膜４７上に
Ｒｕ膜４６を成膜し、この後、Ｒｕ膜４６、ＢＳＴ膜４
７、ＲｕＯ2 膜４４、ＴｉＮ膜４３およびＴｉ膜４２を
エッチングにより誘電体キャパシタの形状にパターニン
グすることにより製造された、１μｍ×１μｍのサイズ
の誘電体キャパシタにおけるＢＳＴ膜４７の誘電率εは
５０以下であった。以上のことから、この発明による誘
電体キャパシタの製造方法を適用することにより、ＢＳ
Ｔ膜を用いた誘電体キャパシタにおいて、ＢＳＴ膜の誘
電率εが著しく改善されることがわかる。
【０１０３】この第９の実施形態によれば、誘電体膜と
してＢＳＴ膜を用いた誘電体キャパシタを製造する場合
において、第１の実施形態と同様の利点を得ることがで
きる。
【０１０４】図１０は、この発明の第１０の実施形態に
よる誘電体キャパシタの製造方法を説明するための断面
図である。
【０１０５】すなわち、この第１０の実施形態による誘
電体キャパシタの製造方法においては、第９の実施形態
におけると同様の工程に従って、Ｓｉ基板４１上に、Ｔ
ｉ膜４２とＴｉＮ膜４３とＲｕＯ2 膜４４とからなる下
部電極、ＢＳＴの前駆体膜としてのアモルファス膜４５
および上部電極としてのＲｕ膜４６を順次成膜した後、
図１０Ａに示すように、Ｒｕ膜４６およびアモルファス
膜４５を、例えばＲＩＥ法により、例えば１μｍ×１μ
ｍのサイズの誘電体キャパシタの形状にパターニングす
る。なお、この場合、アモルファス膜４５の膜厚は例え
ば１００ｎｍに選ばれ、Ｒｕ膜４６の膜厚は例えば１０
０ｎｍに選ばれる。次に、このように誘電体キャパシタ
の形状にパターニングされたＲｕ膜４６およびアモルフ
ァス膜４５の側壁を覆うように、全面に、例えばＭＯＣ
ＶＤ法により、保護膜としてのＴｉＯ2 膜５０を成膜す
る。このＴｉＯ2 膜５０の膜厚は例えば３０ｎｍに選ば
れる。
【０１０６】次に、このように誘電体キャパシタの形状
にパターニングされたアモルファス膜４５を、その側壁
がＴｉＯ2 膜５０で覆われた状態で、例えば常圧の酸素
雰囲気中において、例えばＲＴＡ法により例えば７００
℃の温度で３０分間熱処理した後、常圧の酸素雰囲気中
において、例えば６００℃の温度で３０分間熱処理する
ことにより、アモルファス膜４５中のアモルファス相を
ペロブスカイト型結晶構造の結晶相に相変化させ、この
アモルファス膜４５を結晶化する。これによって、図１
０Ｂに示すように、ＲｕＯ2 膜４４およびＲｕ膜４６の
間にＢＳＴ膜４７を得る。このＢＳＴ膜４７は、組成式
（Ｂａx Ｓｒ1-x ）1.0 Ｔｉ1.0 Ｏ3 （ただし、０≦ｘ
≦１．０）で表されるペロブスカイト型結晶構造の高誘
電体からなる。
【０１０７】次に、図１０Ｃに示すように、Ｒｕ膜４６
およびＢＳＴ膜４５の側壁にＴｉＯ2 膜５０を残すよう
に、ＴｉＯ2 膜５０、ＲｕＯ2 膜４４、ＴｉＮ膜４３お
よびＴｉ膜４２をエッチングにより所定形状にパターニ
ングする。
【０１０８】次に、図１０Ｄに示すように、全面に層間
絶縁膜４８を成膜する。次に、層間絶縁膜４８およびＴ
ｉＯ2 膜５０のうち、Ｒｕ膜４６の上の所定部分をエッ
チング除去してコンタクトホール４８ａを形成する。次
に、全面に例えばスパッタリング法によりＡｌ合金膜を
成膜した後、このＡｌ合金膜をエッチングにより所定形
状にパターニングして引き出し電極４９を形成する。
【０１０９】以上の工程により、誘電体膜としてＢＳＴ
膜を用いた目的とする誘電体キャパシタが製造される。
【０１１０】以上のようにして製造された誘電体キャパ
シタのＳｉ基板４１と引き出し電極４９との間に電圧を
印加してリーク電流を測定したところ、その値は印加電
界が３００ｋＶ／ｃｍのとき５×１０-9Ａ／ｃｍ2 であ
った。この値はＢＳＴ膜を用いた誘電体キャパシタとし
ては良好な値である。これに対して、ＴｉＯ2 膜５０を
形成せずにアモルファス膜４５を熱処理することにより
ＢＳＴ膜４７を得た誘電体キャパシタのリーク電流は、
印加電界が３００ｋＶ／ｃｍのとき１×１０-7Ａ／ｃｍ
2 であった。以上の結果から、この発明による誘電体キ
ャパシタの製造方法を適用することにより、ＢＳＴ膜を
用いた誘電体キャパシタのリーク電流特性が著しく改善
されることがわかる。
【０１１１】この第１０の実施形態によれば、誘電体膜
としてＢＳＴ膜を用いた誘電体キャパシタを製造する場
合において、第３の実施形態と同様の効果を得ることが
できる。
【０１１２】次に、以下に示す第１１および第１２の実
施形態においては、この発明による半導体記憶装置の製
造方法を、誘電体膜としてＳＢＴ膜を用いた誘電体キャ
パシタを有する強誘電体不揮発性メモリの製造に適用し
た場合について説明する。なお、第１１および第１２の
実施形態の全図において、同一または対応する部分には
同一の符号を付す。
【０１１３】図１１〜図１４は、この第１１の実施形態
による強誘電体不揮発性メモリの製造方法を説明するた
めの断面図である。この強誘電体不揮発性メモリは、メ
モリセルを構成する誘電体キャパシタとしてスタック型
誘電体キャパシタを用いたものである。
【０１１４】すなわち、この第１１の実施形態による強
誘電体不揮発性メモリの製造方法においては、まず、図
１１に示すように、例えば、ｐ型Ｓｉ基板５１の表面
に、例えばＬＯＣＯＳ法により二酸化シリコン（ＳｉＯ
2 ）膜のようなフィールド絶縁膜５２を選択的に形成し
て素子間分離を行う。このとき、素子間分離領域におけ
るｐ型Ｓｉ基板５１中に予めイオン注入法などにより導
入しておいたホウ素（Ｂ）などのｐ型不純物が拡散し
て、フィールド絶縁膜５２の下側にｐ+ 型のチャネルス
トッパ（図示せず）が形成される。この後、フィールド
絶縁膜５２で囲まれた活性領域の表面に、例えば熱酸化
法により所定の厚さのＳｉＯ2 膜からなるゲート絶縁膜
５３を形成する。
【０１１５】次に、例えば化学気相成長（ＣＶＤ）法に
より、全面に多結晶Ｓｉ膜を形成する。次に、抵抗値を
低減するために、この多結晶Ｓｉ膜に例えばリン（Ｐ）
のようなｎ型不純物を高濃度にドープする。次に、この
多結晶Ｓｉ膜をパターニングすることにより、ゲート絶
縁膜５３上に多結晶Ｓｉからなるゲート電極５４を形成
する。
【０１１６】次に、このゲート電極５４をマスクとし
て、フィールド絶縁膜５２で囲まれた活性領域中にイオ
ン注入法により、例えばＰのようなｎ型不純物をドープ
する。これによって、この活性領域中に、ゲート電極５
４に対して自己整合的にｎ- 型領域が形成される。
【０１１７】次に、例えばＣＶＤ法により所定の厚さの
ＳｉＯ2 膜を全面に形成した後、反応性イオンエッチン
グ（ＲＩＥ）法により、このＳｉＯ2 膜をｐ型Ｓｉ基板
５１の表面に対して垂直方向にエッチバックする。これ
によって、ゲート電極５４の側壁にＳｉＯ2 からなるサ
イドウォールスペーサ５５が形成される。
【０１１８】次に、このサイドウォールスペーサ５５お
よびゲート電極５４をマスクとして、フィールド絶縁膜
５２で囲まれた活性領域中にイオン注入法により、例え
ばヒ素（Ａｓ）のようなｎ型不純物をドープする。この
後、必要に応じて、注入不純物の電気的活性化のための
アニールを行う。これによって、サイドウォールスペー
サ５５に対して自己整合的にｎ+ 型のソース領域５６お
よびドレイン領域５７が形成される。これらのソース領
域５６およびドレイン領域５７は、サイドウォールスペ
ーサ５５の下側の部分にｎ- 型の低不純物濃度部５６
ａ、５７ａを有する。ここで、これらの低不純物濃度部
５６ａ、５７ａは、それぞれ、ゲート電極５４に対して
自己整合的に形成されたｎ- 型領域からなる。ここまで
の工程で、ｎチャネルＭＯＳトランジスタＱが形成され
る。
【０１１９】次に、例えば、ＣＶＤ法により所定の厚さ
のホウ素リンシリケートガラス（ＢＰＳＧ）膜のような
層間絶縁膜５８を全面に形成した後、所定の温度で熱処
理を行うことにより層間絶縁膜５８をリフローさせ、表
面の平坦化を行う。次に、例えばリソグラフィー法およ
びＲＩＥ法により、ソース領域５６上の所定部分におけ
る層間絶縁膜５８およびゲート絶縁膜５３に、コンタク
トホール５９を形成する。次に、例えば、ＣＶＤ法によ
り多結晶Ｓｉ膜を全面に形成した後、例えばＲＩＥ法に
より、この多結晶Ｓｉ膜をｐ型Ｓｉ基板５１の表面に対
して垂直方向に、層間絶縁膜５８の表面が露出するまで
エッチバックする。これにより、コンタクトホール５９
内を埋めるように多結晶Ｓｉプラグ６０が形成される。
【０１２０】次に、第１の実施形態におけると同様の工
程に従って、図１２に示すように、層間絶縁膜５８上に
下部電極としてのＩｒＯ2 膜６１およびＩｒ膜６２、Ｓ
ＢＴの前駆体膜としてのアモルファス膜６３ならびに上
部電極としてのＰｔ膜６４を順次成膜する。次に、Ｐｔ
膜６４およびアモルファス膜６３を、例えばＲＩＥ法に
より、例えば２μｍ×２μｍのサイズの誘電体キャパシ
タＣの形状にパターニングする。次に、Ｉｒ膜６２およ
びＩｒＯ2 膜６１を、多結晶Ｓｉプラグ６０およびその
近傍の層間絶縁膜５８の上に延在するように、所定形状
にパターニングする。
【０１２１】次に、このようにして誘電体キャパシタＣ
の形状にパターニングされたアモルファス膜６３を、例
えば常圧の酸素雰囲気中において例えば７５０℃の温度
で１時間熱処理することにより、アモルファス膜６３中
のアモルファス相をＢｉ系層状構造ペロブスカイト型結
晶構造の結晶相に相変化させ、アモルファス膜６３を結
晶化する。これによって、図１３に示すように、Ｉｒ膜
６２およびＰｔ膜６４の間にＳＢＴ膜６５を得る。この
ＳＢＴ膜６５は、組成式Ｂｉx Ｓｒy （Ｔａ，Ｎｂ）2
Ｏz （ただし、２．０≦ｘ≦２．６、０．６≦ｙ≦１．
２、ｚ＝９±ｄ、０≦ｄ≦１．０）で表されるＢｉ系層
状構造ペロブスカイト型結晶構造の強誘電体からなる。
【０１２２】次に、図１４に示すように、全面に層間絶
縁膜６６を成膜する。次に、層間絶縁膜６６および層間
絶縁膜５８のうち、ドレイン領域５７上の所定部分をエ
ッチング除去してコンタクトホール６７を形成する。次
に、全面に例えばスパッタリング法によりＡｌ合金膜を
成膜した後、このＡｌ合金膜をエッチングにより所定形
状にパターニングして配線電極６８を形成する。
【０１２３】以上の工程により、目的とする強誘電体不
揮発性メモリが製造される。
【０１２４】この第１１の実施形態によれば、誘電体膜
としてＳＢＴ膜を用いた誘電体キャパシタの形成する際
に、第１の実施形態による誘電体キャパシタの製造方法
を用いていることにより、誘電体キャパシタＣの残留分
極値２Ｐr を著しく改善することができるので、誘電体
キャパシタＣの面積が１０μｍ2 以下となった場合にお
いても、特性の良好な誘電体キャパシタを実現すること
ができる。これによって、高集積の強誘電体不揮発性メ
モリの実現が可能となる。
【０１２５】図１５〜図１８は、この第１２の実施形態
による強誘電体不揮発性メモリの製造方法を説明するた
めの断面図である。この強誘電体不揮発性メモリは、メ
モリセルを構成する誘電体キャパシタとしてスタック型
誘電体キャパシタを用いたものである。
【０１２６】すなわち、この第１２の実施形態による半
導体記憶装置の製造方法においては、第１１の実施形態
におけると同様の工程に従って、多結晶Ｓｉプラグ６０
まで形成した後、図１５に示すように、第３の実施形態
におけると同様の工程に従って、層間絶縁膜５８上に下
部電極としてのＩｒＯ2 膜６１およびＩｒ膜６２、ＳＢ
Ｔの前駆体膜としてのアモルファス膜６３ならびに上部
電極としてのＲｕ膜６９を順次成膜し、Ｒｕ膜６９およ
びアモルファス膜６３を、例えばＲＩＥ法により、例え
ば２μｍ×２μｍのサイズの誘電体キャパシタＣの形状
にパターニングする。次に、Ｒｕ膜６９およびアモルフ
ァス膜６３の側壁を覆うように、全面に、例えばＭＯＣ
ＶＤ法により、保護膜としてのＴａ2 Ｏ5 膜７０を成膜
する。このＴａ2 Ｏ5 膜７０の膜厚は例えば３０ｎｍに
選ばれる。
【０１２７】次に、このように誘電体キャパシタＣの形
状にパターニングされたアモルファス膜６３を、その側
壁がＴａ2 Ｏ5 膜７０で覆われた状態で、例えば常圧の
酸素雰囲気中において例えば７５０℃の温度で１時間熱
処理することにより、アモルファス膜６３中のアモルフ
ァス相をペロブスカイト型結晶構造の結晶相に相変化さ
せ、このアモルファス膜６３を結晶化する。これによっ
て、図１６に示すように、Ｉｒ膜６２およびＲｕ膜６９
の間にＳＢＴ膜６５を得る。このＳＢＴ膜６５は、組成
式Ｂｉx Ｓｒy （Ｔａ，Ｎｂ）2 Ｏz （ただし、２．０
≦ｘ≦２．６、０．６≦ｙ≦１．２、ｚ＝９±ｄ、０≦
ｄ≦１．０）で表されるＢｉ系層状構造ペロブスカイト
型結晶構造の強誘電体からなる。
【０１２８】次に、図１７に示すように、Ｔａ2 Ｏ5 膜
７０、Ｉｒ膜６２およびＩｒＯ2 膜６１をエッチングに
より所定形状にパターニングする。このとき、Ｔａ2 Ｏ
5 膜７０がＲｕ膜６９およびＳＢＴ膜６５の側壁に残さ
れ、かつ、Ｉｒ膜６２およびＩｒＯ2 膜６１が、多結晶
Ｓｉプラグ６０およびその近傍の層間絶縁膜５８の上に
延在するようにパターニングする。
【０１２９】次に、図１８に示すように、全面に層間絶
縁膜６６を成膜する。次に、層間絶縁膜６６および層間
絶縁膜５８のうち、ドレイン領域５７上の所定部分をエ
ッチング除去してコンタクトホール６７を形成する。次
に、全面に例えばスパッタリング法によりＡｌ合金膜を
成膜した後、このＡｌ合金膜をエッチングにより所定形
状にパターニングして配線電極６８を形成する。
【０１３０】以上の工程により、目的とする強誘電体不
揮発性メモリが製造される。
【０１３１】この第１２の実施形態によれば、誘電体膜
としてＳＢＴ膜を用いた誘電体キャパシタの形成する際
に、第３の実施形態による誘電体キャパシタの製造方法
を用いていることにより、誘電体キャパシタＣの残留分
極値２Ｐr およびリーク電流特性を著しく改善すること
ができるので、誘電体キャパシタＣの面積が１０μｍ2
以下となった場合においても、特性の良好な誘電体キャ
パシタを実現することができるとともに、信頼性の向上
を図ることができる。これによって、高集積の強誘電体
不揮発性メモリの実現が可能となる。
【０１３２】以上この発明の実施形態について具体的に
説明したが、この発明は、上述の実施形態に限定される
ものではなく、この発明の技術的思想に基づく各種の変
形が可能である。例えば、実施形態において挙げた数
値、材料、構造などはあくまで例にすぎず、これに限定
されるものではない。具体的には、例えば、上述の実施
形態において、誘電体キャパシタの下部電極を構成する
導電膜および上部電極を構成する導電膜としては、例示
したものと異なるものをものを用いてもよい。
【０１３３】また、第２および第４の実施形態におい
て、ＳＢＴの前駆体膜としてのフルオライト膜９は、Ｓ
ＢＴの前駆体膜としてのアモルファス膜を、例えば、常
圧の酸素雰囲気中において、６００℃の温度で３０分間
熱処理することによって形成してもよい。
【０１３４】また、第３、第４および第１２の実施形態
においては、保護膜としてのＴａ2Ｏ5 膜１２、７０に
代えて、それぞれ、例えばＨｆＯ2 膜などを用いてもよ
く、第６、第８および第１０の実施形態においては、保
護膜としてのＴｉＯ2 膜２９、３９、５０に代えて、そ
れぞれ、例えばＹ2 Ｏ3 膜などを用いてもよい。
【０１３５】また、第１１の実施形態においては、誘電
体膜としてＳＢＴ膜を用いた誘電体キャパシタＣの形成
に、第１の実施形態による誘電体キャパシタの製造方法
を用いているが、これは、第２の実施形態による誘電体
キャパシタの製造方法を用いることも可能である。ま
た、誘電体キャパシタＣの誘電体膜としてＰＺＴ膜また
はＰＮＺＴ膜を用いることも可能である。誘電体キャパ
シタＣの誘電体膜としてＰＺＴ膜を用いる場合は、この
誘電体キャパシタＣの形成に、第５の実施形態による誘
電体キャパシタの製造方法を用いることができ、ＰＮＺ
Ｔ膜を用いる場合は、この誘電体キャパシタＣの形成
に、第７の実施形態による誘電体キャパシタの製造方法
を用いることができる。また、この第１１の実施形態に
よる強誘電体不揮発性メモリの製造方法は、誘電体キャ
パシタＣの誘電体膜としてＢＳＴ膜を用いることによ
り、ＤＲＡＭの製造に適用することも可能である。この
場合、誘電体キャパシタＣの形成には、第９の実施形態
による誘電体キャパシタの製造方法を用いることができ
る。
【０１３６】また、同様に、第１２の実施形態において
は、誘電体膜としてＳＢＴ膜を用いた誘電体キャパシタ
Ｃの形成に、第３の実施形態による誘電体キャパシタの
製造方法を用いているが、これは、第４の実施形態によ
る誘電体キャパシタの製造方法を用いることも可能であ
る。また、誘電体キャパシタＣの誘電体膜としてＰＺＴ
膜またはＰＮＺＴ膜を用いることも可能である。誘電体
キャパシタＣの誘電体膜としてＰＺＴ膜を用いる場合
は、この誘電体キャパシタＣの形成に、第６の実施形態
による誘電体キャパシタの製造方法を用いることがで
き、ＰＮＺＴ膜を用いる場合は、この誘電体キャパシタ
Ｃの形成に、第８の実施形態による誘電体キャパシタの
製造方法を用いることができる。また、この第１２の実
施形態による強誘電体不揮発性メモリの製造方法は、誘
電体キャパシタＣの誘電体膜としてＢＳＴ膜を用いるこ
とにより、ＤＲＡＭの製造に適用することも可能であ
る。この場合、誘電体キャパシタＣの形成には、第１０
の実施形態による誘電体キャパシタの製造方法を用いる
ことができる。
【０１３７】また、この発明は、単体の誘電体キャパシ
タの製造、誘電体キャパシタを有する強誘電体不揮発性
メモリまたはＤＲＡＭのような半導体記憶装置の製造以
外に、誘電体キャパシタを有する半導体装置または電子
装置の製造に適用することが可能である。
【０１３８】
【発明の効果】以上説明したように、この発明の第１お
よび第３の発明によれば、下部電極、誘電体の構成元素
からなるアモルファス相またはフルオライト相を主成分
とする前駆体膜および上部電極を順次形成し、少なくと
も上部電極および前駆体膜を誘電体キャパシタの形状に
パターニングした後、誘電体キャパシタの形状にパター
ニングされた前駆体膜を熱処理することにより誘電体膜
を得るようにしていることにより、誘電体キャパシタの
特性を著しく改善することができる。これによって、誘
電体キャパシタの面積が縮小した場合であっても、特性
の良好な誘電体キャパシタを実現することができる。
【０１３９】この発明の第２の発明および第４の発明に
よれば、下部電極、誘電体の構成元素からなるアモルフ
ァス相またはフルオライト相を主成分とする前駆体膜お
よび上部電極を順次形成し、上部電極および前駆体膜を
エッチングにより誘電体キャパシタの形状にパターニン
グした後、これらの上部電極および前駆体膜の側壁を覆
うように保護膜を形成していることにより、誘電体キャ
パシタのリーク電流特性を著しく改善することができ
る。また、第１、第３の発明の場合と同様に、誘電体キ
ャパシタの形状にパターニングされた前駆体膜を熱処理
することにより誘電体膜を得るようにしていることによ
り、誘電体キャパシタの特性を著しく改善することもで
きる。これによって、誘電体キャパシタの面積が縮小し
た場合であっても、特性の良好な誘電体キャパシタを実
現することができるとともに、信頼性の向上を図ること
ができる。
【図面の簡単な説明】
【図１】 この発明の第１の実施形態による誘電体キャ
パシタの製造方法を説明するための断面図である。
【図２】 この発明の第２の実施形態による誘電体キャ
パシタの製造方法を説明するための断面図である。
【図３】 この発明の第３の実施形態による誘電体キャ
パシタの製造方法を説明するための断面図である。
【図４】 この発明の第４の実施形態による誘電体キャ
パシタの製造方法を説明するための断面図である。
【図５】 この発明の第５の実施形態による誘電体キャ
パシタの製造方法を説明するための断面図である。
【図６】 この発明の第６の実施形態による誘電体キャ
パシタの製造方法を説明するための断面図である。
【図７】 この発明の第７の実施形態による誘電体キャ
パシタの製造方法を説明するための断面図である。
【図８】 この発明の第８の実施形態による誘電体キャ
パシタの製造方法を説明するための断面図である。
【図９】 この発明の第９の実施形態による誘電体キャ
パシタの製造方法を説明するための断面図である。
【図１０】 この発明の第１０の実施形態による誘電体
キャパシタの製造方法を説明するための断面図である。
【図１１】 この発明の第１１の実施形態による強誘電
体不揮発性メモリの製造方法を説明するための断面図で
ある。
【図１２】 この発明の第１１の実施形態による強誘電
体不揮発性メモリの製造方法を説明するための断面図で
ある。
【図１３】 この発明の第１１の実施形態による強誘電
体不揮発性メモリの製造方法を説明するための断面図で
ある。
【図１４】 この発明の第１１の実施形態による強誘電
体不揮発性メモリの製造方法を説明するための断面図で
ある。
【図１５】 この発明の第１２の実施形態による強誘電
体不揮発性メモリの製造方法を説明するための断面図で
ある。
【図１６】 この発明の第１２の実施形態による強誘電
体不揮発性メモリの製造方法を説明するための断面図で
ある。
【図１７】 この発明の第１２の実施形態による強誘電
体不揮発性メモリの製造方法を説明するための断面図で
ある。
【図１８】 この発明の第１２の実施形態による強誘電
体不揮発性メモリの製造方法を説明するための断面図で
ある。
【符号の説明】
１・・・Ｓｉ基板、２，６１・・・ＩｒＯ2 膜、３，１
０，６２・・・Ｉｒ膜、４，６３・・・アモルファス
膜、５，６４・・・Ｐｔ膜、６，６５・・・ＳＢＴ膜、
９・・・フルオライト膜、１１，６９・・・Ｒｕ膜、１
２，７０・・・Ｔａ2 Ｏ5 膜、Ｑ・・・ｎチャネルＭＯ
Ｓトランジスタ、Ｃ・・・誘電体キャパシタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 網 隆明 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 池田 裕司 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 渡部 浩司 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内

Claims (46)

    【特許請求の範囲】
  1. 【請求項１】 ペロブスカイト型結晶構造の誘電体から
    なる誘電体膜を用いた誘電体キャパシタの製造方法にお
    いて、 下部電極を形成する工程と、 上記下部電極上に、上記誘電体の構成元素からなるアモ
    ルファス相またはフルオライト相を主成分とする前駆体
    膜を形成する工程と、 上記前駆体膜上に上部電極を形成する工程と、 少なくとも上記上部電極および上記前駆体膜をエッチン
    グにより上記誘電体キャパシタの形状にパターニングす
    る工程と、 上記誘電体キャパシタの形状にパターニングされた上記
    前駆体膜を熱処理することにより、上記アモルファス相
    またはフルオライト相をペロブスカイト型結晶構造の結
    晶相に相変化させて上記誘電体膜を得る工程とを有する
    ことを特徴とする誘電体キャパシタの製造方法。
  2. 【請求項２】 上記前駆体膜はＢｉ、Ｓｒ、Ｔａ、Ｎｂ
    およびＯからなるアモルファス相またはフルオライト相
    を主成分とする膜（ただし、その原子組成比の範囲は
    ２．０≦２Ｂｉ／（Ｔａ＋Ｎｂ）≦２．６、０．６≦２
    Ｓｒ／（Ｔａ＋Ｎｂ）≦１．２）であることを特徴とす
    る請求項１記載の誘電体キャパシタの製造方法。
  3. 【請求項３】 上記前駆体膜は上記下部電極上にＢｉ、
    Ｓｒ、Ｔａ、ＮｂおよびＯからなるアモルファス相を主
    成分とする膜（ただし、その原子組成比の範囲は２．０
    ≦２Ｂｉ／（Ｔａ＋Ｎｂ）≦２．６、０．６≦２Ｓｒ／
    （Ｔａ＋Ｎｂ）≦１．２）を形成した後、熱処理により
    上記アモルファス相をフルオライト相に相変化させるこ
    とにより形成されることを特徴とする請求項１記載の誘
    電体キャパシタの製造方法。
  4. 【請求項４】 上記前駆体膜はＰｂ、Ｚｒ、Ｔｉおよび
    Ｏからなるアモルファス相を主成分とする膜（ただし、
    その原子組成比の範囲は０．１≦Ｚｒ／Ｐｂ≦０．６、
    ０．４≦Ｔｉ／Ｐｂ≦０．９）であることを特徴とする
    請求項１記載の誘電体キャパシタの製造方法。
  5. 【請求項５】 上記前駆体膜はＰｂ、Ｚｒ、Ｔｉ、Ｎｂ
    およびＯからなるアモルファス相を主成分とする膜（た
    だし、その原子組成比の範囲は０．１≦Ｚｒ／Ｐｂ≦
    ０．６、０．４≦Ｔｉ／Ｐｂ≦０．９、０．０３≦Ｎｂ
    ／Ｐｂ≦０．３０）であることを特徴とする請求項１記
    載の誘電体キャパシタの製造方法。
  6. 【請求項６】 上記前駆体膜はＢａ、Ｓｒ、Ｔｉおよび
    Ｏからなるアモルファス相を主成分とする膜（ただし、
    その原子組成比の範囲は０≦Ｓｒ／Ｔｉ≦１．０、０≦
    Ｂａ／Ｔｉ≦１．０）であることを特徴とする請求項１
    記載の誘電体キャパシタの製造方法。
  7. 【請求項７】 上記誘電体キャパシタの形状にパターニ
    ングされた上記前駆体膜を、酸化性ガス雰囲気中で熱処
    理するようにしたことを特徴とする請求項１記載の誘電
    体キャパシタの製造方法。
  8. 【請求項８】 上記酸化性ガス雰囲気中での熱処理を５
    ００℃以上９００℃以下の温度で行うようにしたことを
    特徴とする請求項７記載の誘電体キャパシタの製造方
    法。
  9. 【請求項９】 上記誘電体キャパシタの形状にパターニ
    ングされた上記前駆体膜を、窒素ガス雰囲気中で６００
    ℃以上９００℃以下の温度で熱処理した後、酸化性ガス
    雰囲気中で５００℃以上９００℃以下の温度で熱処理す
    るようにしたことを特徴とする請求項１記載の誘電体キ
    ャパシタの製造方法。
  10. 【請求項１０】 上記誘電体キャパシタの形状にパター
    ニングされた上記前駆体膜を、窒素ガス雰囲気中で６０
    ０℃以上９００℃以下の温度で熱処理した後、オゾンを
    ０．５％以上含む酸化性ガス雰囲気中で３００℃以上６
    ００℃以下の温度で熱処理するようにしたことを特徴と
    する請求項１記載の誘電体キャパシタの製造方法。
  11. 【請求項１１】 上記誘電体キャパシタの形状にパター
    ニングされた上記前駆体膜を、１００Ｔｏｒｒ以下の減
    圧雰囲気中で５００℃以上８００℃以下の温度で熱処理
    した後、オゾンを０．５％以上含む酸化性ガス雰囲気中
    で３００℃以上６００℃以下の温度で熱処理するように
    したことを特徴とする請求項１記載の誘電体キャパシタ
    の製造方法。
  12. 【請求項１２】 ペロブスカイト型結晶構造の誘電体か
    らなる誘電体膜を用いた誘電体キャパシタの製造方法に
    おいて、 下部電極を形成する工程と、 上記下部電極上に、上記誘電体の構成元素からなるアモ
    ルファス相またはフルオライト相を主成分とする前駆体
    膜を形成する工程と、 上記前駆体膜上に上部電極を形成する工程と、 上記上部電極および上記前駆体膜をエッチングにより上
    記誘電体キャパシタの形状にパターニングする工程と、 上記誘電体キャパシタの形状にパターニングされた上記
    上部電極および上記前駆体膜の側壁を覆うように保護膜
    を形成する工程と、 上記誘電体キャパシタの形状にパターニングされ、か
    つ、その側壁が上記保護膜で覆われた上記前駆体膜を熱
    処理することにより、上記アモルファス相またはフルオ
    ライト相をペロブスカイト型結晶構造の結晶相に相変化
    させて上記誘電体膜を得る工程とを有することを特徴と
    する誘電体キャパシタの製造方法。
  13. 【請求項１３】 上記前駆体膜はＢｉ、Ｓｒ、Ｔａ、Ｎ
    ｂおよびＯからなるアモルファス相またはフルオライト
    相を主成分とする膜（ただし、その原子組成比の範囲は
    ２．０≦２Ｂｉ／（Ｔａ＋Ｎｂ）≦２．６、０．６≦２
    Ｓｒ／（Ｔａ＋Ｎｂ）≦１．２）であることを特徴とす
    る請求項１２記載の誘電体キャパシタの製造方法。
  14. 【請求項１４】 上記前駆体膜は、上記下部電極上にＢ
    ｉ、Ｓｒ、Ｔａ、ＮｂおよびＯからなるアモルファス相
    を主成分とする膜（ただし、その原子組成比の範囲は
    ２．０≦２Ｂｉ／（Ｔａ＋Ｎｂ）≦２．６、０．６≦２
    Ｓｒ／（Ｔａ＋Ｎｂ）≦１．２）を形成した後、熱処理
    により上記アモルファス相をフルオライト相に相変化さ
    せることにより形成されることを特徴とする請求項１２
    記載の誘電体キャパシタの製造方法。
  15. 【請求項１５】 上記前駆体膜はＰｂ、Ｚｒ、Ｔｉおよ
    びＯからなるアモルファス相を主成分とする膜（ただ
    し、その原子組成比の範囲は０．１≦Ｚｒ／Ｐｂ≦０．
    ６、０．４≦Ｔｉ／Ｐｂ≦０．９）であることを特徴と
    する請求項１２記載の誘電体キャパシタの製造方法。
  16. 【請求項１６】 上記前駆体膜はＰｂ、Ｚｒ、Ｔｉ、Ｎ
    ｂおよびＯからなるアモルファス相を主成分とする膜
    （ただし、その原子組成比の範囲は０．１≦Ｚｒ／Ｐｂ
    ≦０．６、０．４≦Ｔｉ／Ｐｂ≦０．９、０．０３≦Ｎ
    ｂ／Ｐｂ≦０．３０）であることを特徴とする請求項１
    ２記載の誘電体キャパシタの製造方法。
  17. 【請求項１７】 上記前駆体膜はＢａ、Ｓｒ、Ｔｉおよ
    びＯからなるアモルファス相を主成分とする膜（ただ
    し、その原子組成比の範囲は０≦Ｓｒ／Ｔｉ≦１．０、
    ０≦Ｂａ／Ｔｉ≦１．０）であることを特徴とする請求
    項１２記載の誘電体キャパシタの製造方法。
  18. 【請求項１８】 上記保護膜はＳｒＴａ2 Ｏ6 、ＳｒＢ
    ｉ2 Ｔａ2 Ｏ9 、ＴｉＯ2 、Ｔａ2 Ｏ5 、Ｎｂ2 Ｏ5 、
    ＺｒＯ2 、ＣｅＯ2 、Ｙ2 Ｏ3 またはＨｆＯ2 からなる
    ことを特徴とする請求項１２記載の誘電体キャパシタの
    製造方法。
  19. 【請求項１９】 上記誘電体キャパシタの形状にパター
    ニングされた上記前駆体膜を、酸化性ガス雰囲気中で熱
    処理するようにしたことを特徴とする請求項１２記載の
    誘電体キャパシタの製造方法。
  20. 【請求項２０】 上記酸化性ガス雰囲気中での熱処理を
    ５００℃以上９００℃以下の温度で行うようにしたこと
    を特徴とする請求項１９記載の誘電体キャパシタの製造
    方法。
  21. 【請求項２１】 上記誘電体キャパシタの形状にパター
    ニングされた上記前駆体膜を、窒素ガス雰囲気中で６０
    ０℃以上９００℃以下の温度で熱処理した後、酸化性ガ
    ス雰囲気中で５００℃以上９００℃以下の温度で熱処理
    するようにしたことを特徴とする請求項１２記載の誘電
    体キャパシタの製造方法。
  22. 【請求項２２】 上記誘電体キャパシタの形状にパター
    ニングされた上記前駆体膜を、窒素ガス雰囲気中で６０
    ０℃以上９００℃以下の温度で熱処理した後、オゾンを
    ０．５％以上含む酸化性ガス雰囲気中で３００℃以上６
    ００℃以下の温度で熱処理するようにしたことを特徴と
    する請求項１２記載の誘電体キャパシタの製造方法。
  23. 【請求項２３】 上記誘電体キャパシタの形状にパター
    ニングされた上記前駆体膜を、１００Ｔｏｒｒ以下の減
    圧雰囲気中で５００℃以上８００℃以下の温度で熱処理
    した後、オゾンを０．５％以上含む酸化性ガス雰囲気中
    で３００℃以上６００℃以下の温度で熱処理するように
    したことを特徴とする請求項１２記載の誘電体キャパシ
    タの製造方法。
  24. 【請求項２４】 ペロブスカイト型結晶構造の誘電体か
    らなる誘電体膜を用いた誘電体キャパシタを有する半導
    体記憶装置の製造方法において、 上記誘電体キャパシタの下部電極を形成する工程と、 上記下部電極上に、上記誘電体の構成元素からなるアモ
    ルファス相またはフルオライト相を主成分とする前駆体
    膜を形成する工程と、 上記前駆体膜上に上記誘電体キャパシタの上部電極を形
    成する工程と、 少なくとも上記上部電極および上記前駆体膜をエッチン
    グにより上記誘電体キャパシタの形状にパターニングす
    る工程と、 上記誘電体キャパシタの形状にパターニングされた上記
    前駆体膜を熱処理することにより、上記アモルファス相
    またはフルオライト相をペロブスカイト型結晶構造の結
    晶相に相変化させて上記誘電体膜を得る工程とを有する
    ことを特徴とする半導体記憶装置の製造方法。
  25. 【請求項２５】 上記前駆体膜はＢｉ、Ｓｒ、Ｔａ、Ｎ
    ｂおよびＯからなるアモルファス相またはフルオライト
    相を主成分とする膜（ただし、その原子組成比の範囲は
    ２．０≦２Ｂｉ／（Ｔａ＋Ｎｂ）≦２．６、０．６≦２
    Ｓｒ／（Ｔａ＋Ｎｂ）≦１．２）であることを特徴とす
    る請求項２４記載の半導体記憶装置の製造方法。
  26. 【請求項２６】 上記前駆体膜は、上記下部電極上にＢ
    ｉ、Ｓｒ、Ｔａ、ＮｂおよびＯからなるアモルファス相
    を主成分とする膜（ただし、その原子組成比の範囲は
    ２．０≦２Ｂｉ／（Ｔａ＋Ｎｂ）≦２．６、０．６≦２
    Ｓｒ／（Ｔａ＋Ｎｂ）≦１．２）を形成した後、熱処理
    により上記アモルファス相をフルオライト相に相変化さ
    せることにより形成されることを特徴とする請求項２４
    記載の半導体記憶装置の製造方法。
  27. 【請求項２７】 上記前駆体膜はＰｂ、Ｚｒ、Ｔｉおよ
    びＯからなるアモルファス相を主成分とする膜（ただ
    し、その原子組成比の範囲は０．１≦Ｚｒ／Ｐｂ≦０．
    ６、０．４≦Ｔｉ／Ｐｂ≦０．９）であることを特徴と
    する請求項２４記載の半導体記憶装置の製造方法。
  28. 【請求項２８】 上記前駆体膜はＰｂ、Ｚｒ、Ｔｉ、Ｎ
    ｂおよびＯからなるアモルファス相を主成分とする膜
    （ただし、その原子組成比の範囲は０．１≦Ｚｒ／Ｐｂ
    ≦０．６、０．４≦Ｔｉ／Ｐｂ≦０．９、０．０３≦Ｎ
    ｂ／Ｐｂ≦０．３０）であることを特徴とする請求項２
    ４記載の半導体記憶装置の製造方法。
  29. 【請求項２９】 上記前駆体膜はＢａ、Ｓｒ、Ｔｉおよ
    びＯからなるアモルファス相を主成分とする膜（ただ
    し、その原子組成比の範囲は０≦Ｓｒ／Ｔｉ≦１．０、
    ０≦Ｂａ／Ｔｉ≦１．０）であることを特徴とする請求
    項２４記載の半導体記憶装置の製造方法。
  30. 【請求項３０】 上記誘電体キャパシタの形状にパター
    ニングされた上記前駆体膜を、酸化性ガス雰囲気中で熱
    処理するようにしたことを特徴とする請求項２４記載の
    半導体記憶装置の製造方法。
  31. 【請求項３１】 上記酸化性ガス雰囲気中での熱処理を
    ５００℃以上９００℃以下の温度で行うようにしたこと
    を特徴とする請求項３０記載の半導体記憶装置の製造方
    法。
  32. 【請求項３２】 上記誘電体キャパシタの形状にパター
    ニングされた上記前駆体膜を、窒素ガス雰囲気中で６０
    ０℃以上９００℃以下の温度で熱処理した後、酸化性ガ
    ス雰囲気中で５００℃以上９００℃以下の温度で熱処理
    するようにしたことを特徴とする請求項２４記載の半導
    体記憶装置の製造方法。
  33. 【請求項３３】 上記誘電体キャパシタの形状にパター
    ニングされた上記前駆体膜を、窒素ガス雰囲気中で６０
    ０℃以上９００℃以下の温度で熱処理した後、オゾンを
    ０．５％以上含む酸化性ガス雰囲気中で３００℃以上６
    ００℃以下の温度で熱処理するようにしたことを特徴と
    する請求項２４記載の半導体記憶装置の製造方法。
  34. 【請求項３４】 上記誘電体キャパシタの形状にパター
    ニングされた上記前駆体膜を、１００Ｔｏｒｒ以下の減
    圧雰囲気中で５００℃以上８００℃以下の温度で熱処理
    した後、オゾンを０．５％以上含む酸化性ガス雰囲気中
    で３００℃以上６００℃以下の温度で熱処理するように
    したことを特徴とする請求項２４記載の半導体記憶装置
    の製造方法。
  35. 【請求項３５】 ペロブスカイト型結晶構造の誘電体か
    らなる誘電体膜を用いた誘電体キャパシタを有する半導
    体記憶装置の製造方法において、 上記誘電体キャパシタの下部電極を形成する工程と、 上記下部電極上に、上記誘電体の構成元素からなるアモ
    ルファス相またはフルオライト相を主成分とする前駆体
    膜を形成する工程と、 上記前駆体膜上に上記誘電体キャパシタの上部電極を形
    成する工程と、 上記上部電極および上記前駆体膜をエッチングにより上
    記誘電体キャパシタの形状にパターニングする工程と、 上記誘電体キャパシタの形状にパターニングされた上記
    上部電極および上記前駆体膜の側壁を覆うように保護膜
    を形成する工程と、 上記誘電体キャパシタの形状にパターニングされ、か
    つ、その側壁が上記保護膜で覆われた上記前駆体膜を熱
    処理することにより、上記アモルファス相またはフルオ
    ライト相をペロブスカイト型結晶構造の結晶相に相変化
    させて上記誘電体膜を得る工程とを有することを特徴と
    する半導体記憶装置の製造方法。
  36. 【請求項３６】 上記前駆体膜はＢｉ、Ｓｒ、Ｔａ、Ｎ
    ｂおよびＯからなるアモルファス相またはフルオライト
    相を主成分とする膜（ただし、その原子組成比の範囲は
    ２．０≦２Ｂｉ／（Ｔａ＋Ｎｂ）≦２．６、０．６≦２
    Ｓｒ／（Ｔａ＋Ｎｂ）≦１．２）であることを特徴とす
    る請求項３５記載の半導体記憶装置の製造方法。
  37. 【請求項３７】 上記前駆体膜は、上記下部電極上にＢ
    ｉ、Ｓｒ、Ｔａ、ＮｂおよびＯからなるアモルファス相
    を主成分とする膜（ただし、その原子組成比の範囲は
    ２．０≦２Ｂｉ／（Ｔａ＋Ｎｂ）≦２．６、０．６≦２
    Ｓｒ／（Ｔａ＋Ｎｂ）≦１．２）を形成した後、熱処理
    により上記アモルファス相をフルオライト相に相変化さ
    せることにより形成されることを特徴とする請求項３５
    記載の半導体記憶装置の製造方法。
  38. 【請求項３８】 上記前駆体膜はＰｂ、Ｚｒ、Ｔｉおよ
    びＯからなるアモルファス相を主成分とする膜（ただ
    し、その原子組成比の範囲は０．１≦Ｚｒ／Ｐｂ≦０．
    ６、０．４≦Ｔｉ／Ｐｂ≦０．９）であることを特徴と
    する請求項３５記載の半導体記憶装置の製造方法。
  39. 【請求項３９】 上記前駆体膜はＰｂ、Ｚｒ、Ｔｉ、Ｎ
    ｂおよびＯからなるアモルファス相を主成分とする膜
    （ただし、その原子組成比の範囲は０．１≦Ｚｒ／Ｐｂ
    ≦０．６、０．４≦Ｔｉ／Ｐｂ≦０．９、０．０３≦Ｎ
    ｂ／Ｐｂ≦０．３０）であることを特徴とする請求項３
    ５記載の半導体記憶装置の製造方法。
  40. 【請求項４０】 上記前駆体膜はＢａ、Ｓｒ、Ｔｉおよ
    びＯからなるアモルファス相を主成分とする膜（ただ
    し、その原子組成比の範囲は０≦Ｓｒ／Ｔｉ≦１．０、
    ０≦Ｂａ／Ｔｉ≦１．０）であることを特徴とする請求
    項３５記載の半導体記憶装置の製造方法。
  41. 【請求項４１】 上記保護膜はＳｒＴａ2 Ｏ6 、ＳｒＢ
    ｉ2 Ｔａ2 Ｏ9 、ＴｉＯ2 、Ｔａ2 Ｏ5 、Ｎｂ2 Ｏ5 、
    ＺｒＯ2 、ＣｅＯ2 、Ｙ2 Ｏ3 またはＨｆＯ2 からなる
    ことを特徴とする請求項３５記載の半導体記憶装置の製
    造方法。
  42. 【請求項４２】 上記誘電体キャパシタの形状にパター
    ニングされた上記前駆体膜を、酸化性ガス雰囲気中で熱
    処理するようにしたことを特徴とする請求項３５記載の
    半導体記憶装置の製造方法。
  43. 【請求項４３】 上記酸化性ガス雰囲気中での熱処理を
    ５００℃以上９００℃以下の温度で行うようにしたこと
    を特徴とする請求項４２記載の半導体記憶装置の製造方
    法。
  44. 【請求項４４】 上記誘電体キャパシタの形状にパター
    ニングされた上記前駆体膜を、窒素ガス雰囲気中で６０
    ０℃以上９００℃以下の温度で熱処理した後、酸化性ガ
    ス雰囲気中で５００℃以上９００℃以下の温度で熱処理
    するようにしたことを特徴とする請求項３５記載の半導
    体記憶装置の製造方法。
  45. 【請求項４５】 上記誘電体キャパシタの形状にパター
    ニングされた上記前駆体膜を、窒素ガス雰囲気中で６０
    ０℃以上９００℃以下の温度で熱処理した後、オゾンを
    ０．５％以上含む酸化性ガス雰囲気中で３００℃以上６
    ００℃以下の温度で熱処理するようにしたことを特徴と
    する請求項３５記載の半導体記憶装置の製造方法。
  46. 【請求項４６】 上記誘電体キャパシタの形状にパター
    ニングされた上記前駆体膜を、１００Ｔｏｒｒ以下の減
    圧雰囲気中で５００℃以上８００℃以下の温度で熱処理
    した後、オゾンを０．５％以上含む酸化性ガス雰囲気中
    で３００℃以上６００℃以下の温度で熱処理するように
    したことを特徴とする請求項３５記載の半導体記憶装置
    の製造方法。
JP9286761A 1997-10-20 1997-10-20 誘電体キャパシタの製造方法および半導体記憶装置の製造方法 Pending JPH11121696A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9286761A JPH11121696A (ja) 1997-10-20 1997-10-20 誘電体キャパシタの製造方法および半導体記憶装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9286761A JPH11121696A (ja) 1997-10-20 1997-10-20 誘電体キャパシタの製造方法および半導体記憶装置の製造方法

Publications (1)

Publication Number Publication Date
JPH11121696A true JPH11121696A (ja) 1999-04-30

Family

ID=17708714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9286761A Pending JPH11121696A (ja) 1997-10-20 1997-10-20 誘電体キャパシタの製造方法および半導体記憶装置の製造方法

Country Status (1)

Country Link
JP (1) JPH11121696A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6436838B1 (en) 2000-04-21 2002-08-20 Applied Materials, Inc. Method of patterning lead zirconium titanate and barium strontium titanate
JP2006182642A (ja) * 2002-10-24 2006-07-13 Seiko Epson Corp 強誘電体膜、強誘電体メモリ、圧電素子、半導体素子及び強誘電体膜の製造方法
US7157348B2 (en) 2002-03-15 2007-01-02 Matsushita Electric Industrial Co., Ltd. Method for fabricating capacitor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6436838B1 (en) 2000-04-21 2002-08-20 Applied Materials, Inc. Method of patterning lead zirconium titanate and barium strontium titanate
US7157348B2 (en) 2002-03-15 2007-01-02 Matsushita Electric Industrial Co., Ltd. Method for fabricating capacitor device
JP2006182642A (ja) * 2002-10-24 2006-07-13 Seiko Epson Corp 強誘電体膜、強誘電体メモリ、圧電素子、半導体素子及び強誘電体膜の製造方法

Similar Documents

Publication Publication Date Title
JP4428500B2 (ja) 容量素子及びその製造方法
US6730951B2 (en) Capacitor, semiconductor memory device, and method for manufacturing the same
US20070045689A1 (en) Ferroelectric Structures Including Multilayer Lower Electrodes and Multilayer Upper Electrodes, and Methods of Manufacturing Same
JP4160638B2 (ja) 半導体装置
US20060214204A1 (en) Ferroelectric structures and devices including upper/lower electrodes of different metals and methods of forming the same
JPH11126883A (ja) 半導体メモリ素子
US20090127603A1 (en) Semiconductor memory device and manufacturing method thereof
KR19990030200A (ko) 커패시터와 ｍｏｓ 트랜지스터를 갖는 반도체 기억소자
US6995069B2 (en) Dielectric capacitor manufacturing method and semiconductor storage device manufacturing method
KR20080098680A (ko) 반도체 장치 및 그 제조 방법
US8664011B2 (en) Semiconductor device and method of manufacturing the semiconductor device
US20150084160A1 (en) Semiconductor device and method of manufacturing the same
JP5655585B2 (ja) 半導体装置の製造方法
US6987308B2 (en) Ferroelectric capacitors with metal oxide for inhibiting fatigue
US6503792B2 (en) Method for fabricating a patterned metal-oxide-containing layer
US6365420B2 (en) Method of forming dielectric film with good crystallinity and low leak
US6919593B2 (en) Semiconductor memory device and method of fabricating the same
US7049650B1 (en) Semiconductor device
JPH11121696A (ja) 誘電体キャパシタの製造方法および半導体記憶装置の製造方法
JP3830652B2 (ja) 半導体装置及びその製造方法
JP2007081443A (ja) 半導体装置およびその製造方法
KR100443362B1 (ko) 2단계 열처리를 적용한 반도체 소자의 캐패시터 제조방법
US20070158715A1 (en) Ferroelectric capacitor and method for fabricating the same
KR100448242B1 (ko) 반도체 소자의 캐패시터 상부전극 제조방법
US20070249065A1 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041222

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070418

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090324