KR100443362B1 - 2단계 열처리를 적용한 반도체 소자의 캐패시터 제조방법 - Google Patents

2단계 열처리를 적용한 반도체 소자의 캐패시터 제조방법 Download PDF

Info

Publication number
KR100443362B1
KR100443362B1 KR10-2002-0022999A KR20020022999A KR100443362B1 KR 100443362 B1 KR100443362 B1 KR 100443362B1 KR 20020022999 A KR20020022999 A KR 20020022999A KR 100443362 B1 KR100443362 B1 KR 100443362B1
Authority
KR
South Korea
Prior art keywords
dielectric
atmosphere
heat treatment
semiconductor device
oxygen
Prior art date
Application number
KR10-2002-0022999A
Other languages
English (en)
Other versions
KR20030084331A (ko
Inventor
윤동수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0022999A priority Critical patent/KR100443362B1/ko
Priority to US10/316,832 priority patent/US20030203567A1/en
Publication of KR20030084331A publication Critical patent/KR20030084331A/ko
Application granted granted Critical
Publication of KR100443362B1 publication Critical patent/KR100443362B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 소자의 캐패시터 제조시, 유전체 형성후 열처리를 2단계로 수행하여 유전체와 하부전극간의 계면에 저유전율을 갖는 산화물이 생성되는 것을 억제한 발명으로, 이를 위한 본 발명은 기판상에 하부전극을 형성하는 단계; 상기 하부전극상에 유전체를 형성하는 단계; 상기 유전체를 결정화시키기 위한 제1 열처리를 수행하는 단계; 상기 유전체에 산소를 충진시키는 제2 열처리를 수행하되, 상기 제2 열처리는 산소분위기, 산소플라즈마 분위기, 오존(O3)분위기, N2O분위기, N2O 플라즈마분위기, N2+O2분위기, N2+O2플라즈마분위기 또는 이들을 혼합한 분위기와 400 ∼ 700℃의 온도에서 1분 ∼ 3분 동안 급속열처리하는 단계: 및 상기 유전체 상에 상부전극을 형성하는 단계를 포함하여 이루어진다.

Description

2단계 열처리를 적용한 반도체 소자의 캐패시터 제조방법{Method for fabricating capacitor with 2 step annealing in semiconductor device}
본 발명은 반도체 소자의 캐패시터 제조시, 유전체 형성 후 열처리를 2단계로 실시하여 유전체와 하부전극간의 계면에 저유전율을 갖는 부산물이 생성되는 것을 억제하여 캐패시터의 특성을 향상시킨 것이다.
현재, 반도체 메모리 소자에 사용되는 캐패시터는 하부전극, 유전체 및 상부전극이 적층되어 구성되는데, 이와 같은 캐패시터 제조공정을 도1을 참조하여 설명한다.
도1은 종래의 캐패시터 제조공정을 도시한 순서도로서 먼저, 소정공정이 완료된 반도체 기판상에 캐패시터의 하부전극을 형성하는 단계가 도시되어 있다. 캐패시터의 하부전극으로는 폴리실리콘이나 금속물질이 사용될 수 있으며, 또는 여러가지 물질이 적층된 구조가 캐패시터의 하부전극으로 적용되기도 한다.
다음으로, 하부전극 상에 캐패시터의 유전체를 형성하는 단계를 수행한다. 초기에는 캐패시터의 유전체로 SiO2/Si3N4등의 실리콘 화합물을 이용하였는데, 메모리 셀의 집적도가 증가함에 따라, 좁은 면적에서도 충분한 캐패시턴스를 확보하기 위해서 고유전율을 갖는 새로운 유전물질을 사용하게 되었다.
탄탈륨산화막(Ta2O5), Al2O3, SrTiO3, TaON 등의 고유전물질이나 (Bi,La)4Ti3O12(이하 BLT), SrBi2Ta2O9(이하 SBT), SrxBiy(TaiNbj)2O9(이하 SBTN),BaxSr(1-x)TiO3(이하, BST), Pb(Zr,Ti)O3(이하 PZT) 와 같은 강유전체는 종래의 ONO 유전물질에 비해 수배에서 수십배에 달하는 유전율을 가지고 있기 때문에 제한된 면적에서도 충분한 캐패시턴스를 확보할 수 있어, 이에 대한 연구가 활발히 이루어지고 있으며 탄탈륨 유전체(Ta2O5, TaON)의 경우는 공정에 적용되고 있다.
탄탈륨 유전체을 캐패시터의 유전체로 사용할 경우에는, 800℃ 이상의 고온에서 탄탈륨 유전체를 증착한 뒤에, 탄탈륨 유전체를 결정화시키면서 탄탈륨 유전체에 산소를 공급하기 위한 열처리 단계가 수행된다.
이와 같은 유전체 열처리 단계 이후에, 유전체상에 상부전극을 형성하여 캐패시터 형성공정을 마무리한다. 캐패시터의 상부전극으로는 폴리실리콘이나 티타늄질화막을 사용할 수도 있으며 또는 백금, 이리듐, 루테늄 등 귀금속물질을 상부전극으로 사용하기도 한다.
전술한 바와 같이, 종래의 탄탈륨 유전체 형성공정은 800℃ 이상의 고온에서 수행되며 유전체를 형성하고 난 후, 유전체의 결정화 및 산소공급을 위하여 800℃ 이상의 온도와 산소분위기에서 열처리가 수행된다.
탄탈륨 유전체는 저온에서 증착될 경우, 다결정(polycrystaline) 상태가 아닌 비정질(amorphorous) 상태에 있게 되며 비정질상태의 탄탈륨 유전체가 갖는 유전상수는 다결정상태의 탄타륨 유전체에 비해 매우 적은 값을 갖기 때문에, 후속공정으로 탄탈륨 유전체를 결정화시켜주는 열처리 공정이 필요하다.
또한, Ta2O5, TaON 유전체의 경우에, 유전체내에 산소성분이 부족해지면 고유전율을 갖는 유전체로서의 특성이 저하되기 때문에, 유전체를 증착하고 난 후 유전체에 산소를 충진시켜주는 열처리 공정이 필요하다. 종래에는 유전체의 결정화를 위한 열처리와 유전체에 산소를 공급하기 위한 열처리를 하나의 열처리 공정를 통하여 수행하여 왔다.
이와같이 유전체를 증착하는 공정이 800℃ 이상의 고온에서 수행되며, 또한 유전체 형성후 열처리 역시 800℃ 이상의 고온과 산소분위기에서 진행되기 때문에, 하부전극과 유전체 사이의 계면에 산화물이 형성되며, 이렇게 되면 유전체와 하부전극 사이에 또 하나의 유전체가 형성되는 셈이므로 충전용량 및 누설전류 특성을 약화시키게 되는 단점이 있었다.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 유전체의 열처리시 저유전율을 갖는 산화막의 생성을 억제하여 캐패시터의 특성을 향상시킨 캐패시터 제조방법을 제공함을 그 목적으로 한다.
도1은 종래기술에 따른 캐패시터 제조공정을 도시한 순서도,
도2a 내지 도2b는 본 발명의 일실시예에 따른 캐패시터 제조공정을 도시한 단면도,
도3은 본 발명의 일실시예에 따른 캐패시터 제조공정을 도시한 순서도.
*도면의 주요부분에 대한 부호의 설명*
20 : 기판
21 : 제1 절연막
22 : 플러그
23 : 제2 절연막
24 : 하부전극
25 : 유전체
26 : 티타늄질화막
27 : 폴리실리콘
상기한 목적을 달성하기 위한 본 발명은, 기판상에 하부전극을 형성하는 단계; 상기 하부전극상에 유전체를 형성하는 단계; 상기 유전체를 결정화시키기 위한 제1 열처리를 수행하는 단계; 상기 유전체에 산소를 충진시키는 제2 열처리를 수행하되, 상기 제2 열처리는 산소분위기, 산소플라즈마 분위기, 오존(O3)분위기, N2O분위기, N2O 플라즈마분위기, N2+O2분위기, N2+O2플라즈마분위기 또는 이들을 혼합한 분위기와 400 ∼ 700℃의 온도에서 1분 ∼ 3분 동안 급속열처리하는 단계: 및 상기 유전체 상에 상부전극을 형성하는 단계를 포함하여 이루어진다.
본 발명은 캐패시터를 형성하는 경우에, 유전체의 형성 후 열처리를 2단계로 실시함으로써 유전체와 하부전극간의 계면에 저유전율을 갖는 산화물의 생성을 억제하여 캐패시터의 특성을 향상시킨 발명이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.
도2a 내지 도2b는 본 발명의 일실시예에 따른 캐패시터 제조공정을 도시한 단면도이고, 도3은 본 발명의 일실시예에 따른 캐패시터 제조공정을 도시한 순서도로서, 이들 도면을 참조하여 본 발명의 일실시예에 따른 캐패시터 제조공정을 설명한다.
먼저 도2a에 도시된 바와 같이, 소정공정이 완료된 반도체 기판(20) 상에 제1 절연막(21)을 형성한 후에, 제1 절연막(21)을 관통하여 상기 기판(20)에 콘택되는 플러그(22)를 형성한다. 플러그 물질로는 폴리실리콘 또는 텅스텐 등이 사용될 수 있으며, 플러그 구조에는 물질 상호간의 확산을 막는 확산방지막과 오믹접촉을 이루는 실리사이드층이 통상적으로 적용된다.
다음으로 콘택 플러그를 포함하는 제1 절연막(21) 상에 제2 절연막(23)을 형성하고 상기 제2 절연막(23)을 선택적으로 식각하여 콘택플러그 부분을 노출시키는 트렌치 홀을 형성한다. 여기서 트렌치 홀은 캐패시터의 하부전극이 정의되는 영역이다.
상기 제1 내지 제2 절연막(21, 23)은 모든 종류의 유리질 실리콘 산화막 (예를 들면, USG, PSG, TEOS, HTO, PE-TEOS, SOG 등)을 이용하여 형성할 수 있으며, 통상적인 화학기상증착법 (Chemical Vapor Deposition : CVD)또는 플라즈마 인핸스드 화학기상증착법 (Plasma Enhanced CVD)을 이용하여 형성한다.
다음으로 트렌치 홀을 포함한 제2 절연막(23) 상에 하부전극을 적절한 두께로 증착하고, 제2 절연막(23)의 표면이 노출될 때까지 화학기계연마 (Chemical Mechanical Polishing : CMP)를 수행하여 고립된 하부전극(24)을 형성한다.
하부전극(24)으로는 폴리실리콘, 백금(Pt), 티타늄질화막(TiN), 루테늄(Ru), 루테늄산화막(RuO2), 이리듐(Ir), 이리듐산화막(IrO2) 등이 사용될 수 있으며 또는 이들을 적층하여 사용할 수도 있다.
하부전극(24)을 형성하고 난 뒤에, 하부전극을 포함한 제2 절연막(23) 상에 유전체(25)를 형성하는데, 본 발명의 일실시예에 따른 유전체 형성공정은 200 ∼ 700℃의 비교적 저온에서 수행되며 또한, 유전체 형성후 열처리 공정은 2단계로 수행한다.
유전체 증착공정이 저온에서 수행되면, 전술한 바와 같이 저유전 상수를 갖는 비정질의 유전체가 증착되지만, 유전체를 결정화시키는 후속 열처리 공정이 수행되므로 소자의 특성이 열화되는 것은 방지할 수 있으며 또한, 저온에서 유전체 증착이 수행되기 때문에 산소와의 반응성이 감소하여 유전체와 하부전극간의 계면에 저유전율을 갖는 산화물이 생성되는 것을 방지할 수 있다.
유전체로는 Ta2O5, TaON 등의 고유전체와 SiO2/Si3N4등의 통상적인 유전체 또는 (Bi,La)4Ti3O12(이하 BLT), SrBi2Ta2O9(이하 SBT), SrxBiy(TaiNbj)2O9(이하 SBTN), BaxSr(1-x)TiO3(이하, BST), Pb(Zr,Ti)O3(이하 PZT) 와 같은 강유전체가 사용될 수 있으며, 화학기상증착법 또는 원자층증착법 (Atomic Layer Deposition : ALD)을 이용하여 200 ∼ 700℃의 온도에서 50 ∼ 500Å의 두께로 형성한다.
본 발명의 일실시예어서는 탄탈륨 유전체를 적용하였는데, 탄탈륨 유전체 형성 후, 수행되는 2단계 열처리 중 첫번째 열처리는 탄탈륨 유전체(25)를 결정화 시키는 공정이고, 두 번째 열처리는 저온 또는 중간 정도의 온도에서 짧은 시간동안 산소를 포함한 분위기에서 급속열처리하여 탄탈륨 유전체에 산소를 공급하는 공정이다.
첫번째 열처리 공정은 탄탈륨 유전체를 결정화하기 위해서, 700 ∼ 900℃ 의 온도와 질소 분위기에서 1분 ∼ 3분동안 급속열처리 (Rapid Thermal Process : RTP) 한다.
두번째 열처리 공정은 여러가지 방법이 사용될 수 있는데 이에 대해 상술하면, 먼저 400 ∼ 700℃의 온도에서 UV 오존분위기(O3), 산소분위기 또는 산소플라즈마 분위기, N2O 분위기, N2O 플라즈마 분위기, N2+ O2분위기, N2+ O2플라즈마 분위기, 또는 전술한 여러 분위기를 혼합한 분위기에서 1분 ∼ 3분 동안 급속열처리하여 탄탈륨 유전체에 산소를 공급해 줄 수 있다.
본 발명의 일실시예에서는 종래기술에 비해, 저온에서 탄탈륨 유전체에 산소를 충진하는 열처리를 수행하는데, 탄탈륨 유전체의 두께가 매우 얇기 때문에 저온에서도 탄탈륨 유전체에 산소를 충진시켜주는 것이 가능하다.
또한, 산소는 탄탈륨 유전체를 통과하여 하부전극과 유전체 사이의 계면에 저유전율의 산화물을 형성하는데, 이러한 산소의 침투깊이는 온도에 많이 의존하는 것으로 알려져 있으며, 400 ∼ 700℃ 의 저온에서는 침투깊이가 감소하기 때문에 산화물이 하부전극과 탄탈륨 유전체 사이의 계면에 형성되는 것을 억제할 수 있다.
이러한 2단계 열처리 공정의 도입은 하부전극과 유전체 사이에 형성되는 저유전율을 갖는 산화물의 생성을 억제할 수 있을 뿐만 아니라, 동시에 유전체 내부로 충분한 양의 산소를 공급해 줄 수 있기 때문에 캐패시터의 특성을 향상시킬 수 있다.
이와 같이 탄탈륨 유전체(25)를 열처리한 이후에, 도2b에 도시된 바와 같이, 유전체(25) 상에 상부전극을 형성하는데 상부전극으로는 티타늄질화막(TiN)(26)을 300Å 정도의 두께로 형성하고 상기 티타늄질화막(26) 상에 도핑된 폴리실리콘(27)을 1000 ∼ 3000 Å의 두께로 증착하여 상부전극을 형성한다.
이와 같이 상부전극을 형성한 이후에, 도핑된 폴리실리콘(27) 내의 도판트(dopant)들의 활성화, 유전체(25)와 상부전극간의 계면특성향상, 유전체의 안정화 등을 위하여 600 ∼ 800℃의 온도와 질소분위기에서 30분 정도의 열처리를 수행하거나 질소분위기에서 1분 내지 3분 동안 급속열처리를 수행한다.
상부전극물질로 전술한 티타늄질화막과 폴리실리콘이 적층된 구조 이외에도 루테늄, 루테늄산화물, 이리듐, 이리듐산화물 등을 사용할 수도 있다.
본 발명은 도3에 도시된 바와 같이, 저온에서 유전체를 증착한 후 열처리를 2단계로 나누어 실시함으로써 하부전극과 유전체 사이의 계면에 저유전율을 갖는 산화물의 생성을 억제한 것이다. 즉, 저온에서 유전체를 증착하는 공정을 수행하고 난 뒤에 유전체를 결정화시키는 제1 열처리는 질소분위기에서 짧은 시간동안 수행하고, 유전체에 산소를 충진시키는 제2 열처리는 저온 또는 중간온도와 산소를 포함한 분위기에서 짧은 시간동안 수행함으로서 저유전율을 갖는 산화물의 생성을 억제할 수 있다.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명을 반도체 소자의 캐패시터 제조공정에 적용하면, 저유전율막의 생성을 억제할 수 있어 신뢰성 있고 전기적인 특성이 우후한 캐패시터를 제조할 수 있는 효과가 있다.

Claims (12)

  1. 기판상에 하부전극을 형성하는 단계;
    상기 하부전극상에 유전체를 형성하는 단계;
    상기 유전체를 결정화시키기 위한 제1 열처리를 수행하는 단계;
    상기 유전체에 산소를 충진시키는 제2 열처리를 수행하되, 상기 제2 열처리는 산소분위기, 산소플라즈마 분위기, 오존(O3)분위기, N2O분위기, N2O 플라즈마분위기, N2+O2분위기, N2+O2플라즈마분위기 또는 이들을 혼합한 분위기와 400 ∼ 700℃의 온도에서 1분 ∼ 3분 동안 급속열처리하는 단계: 및
    상기 유전체 상에 상부전극을 형성하는 단계
    를 포함하는 반도체 소자의 캐패시터 제조방법.
  2. 제1항에 있어서,
    상기 제1 열처리는
    질소분위기, 700 ∼ 900℃의 온도에서 1분 ∼ 3분 동안 급속열처리 하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
  3. 삭제
  4. 제1항에 있어서,
    상기 유전체를 형성하는 단계는 200 ∼ 700 ℃의 기판온도에서 수행되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
  5. 제1항에 있어서,
    상기 유전체는 Ta2O5, TaON, SiO2/Si3N4,BLT, SBT, SBTN, BST, PZT 중 어느 하나인 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
  6. 제5항에 있어서,
    상기 Ta2O5, TaON 은 화학기상증착법 또는 원자층증착법으로 200 ∼ 700℃의 온도에서 50 ∼ 500Å 의 두께를 갖게 형성하는 하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
  7. 제1항에 있어서,
    상기 하부전극은 폴리실리콘, 백금, 루테늄, 루테늄산화막, 이리듐, 이리듐산화막, 티타늄질화막 또는 이들을 적층한 것 중 어느 하나인 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
KR10-2002-0022999A 2002-04-26 2002-04-26 2단계 열처리를 적용한 반도체 소자의 캐패시터 제조방법 KR100443362B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0022999A KR100443362B1 (ko) 2002-04-26 2002-04-26 2단계 열처리를 적용한 반도체 소자의 캐패시터 제조방법
US10/316,832 US20030203567A1 (en) 2002-04-26 2002-12-12 Method of fabricating capacitor with two step annealing in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0022999A KR100443362B1 (ko) 2002-04-26 2002-04-26 2단계 열처리를 적용한 반도체 소자의 캐패시터 제조방법

Publications (2)

Publication Number Publication Date
KR20030084331A KR20030084331A (ko) 2003-11-01
KR100443362B1 true KR100443362B1 (ko) 2004-08-09

Family

ID=29244791

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0022999A KR100443362B1 (ko) 2002-04-26 2002-04-26 2단계 열처리를 적용한 반도체 소자의 캐패시터 제조방법

Country Status (2)

Country Link
US (1) US20030203567A1 (ko)
KR (1) KR100443362B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7582549B2 (en) 2006-08-25 2009-09-01 Micron Technology, Inc. Atomic layer deposited barium strontium titanium oxide films
CN107527803B (zh) * 2017-08-24 2019-11-19 中国科学院上海微系统与信息技术研究所 SiC器件栅介质层及SiC器件结构的制备方法
US20240172451A1 (en) * 2021-03-26 2024-05-23 Ferroelectric Memory Gmbh Capacitive memory structure, memory cell, electronic device, and methods thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990062504A (ko) * 1997-12-09 1999-07-26 사와무라 시코 커패시터를 구비한 반도체 장치 및 그 제조 방법
KR20010080167A (ko) * 1998-10-14 2001-08-22 조셉 제이. 스위니 계면 조절을 위한 유전체막의 후증착 처리
KR20020028336A (ko) * 2000-10-09 2002-04-17 박종섭 반도체 소자의 커패시터 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990062504A (ko) * 1997-12-09 1999-07-26 사와무라 시코 커패시터를 구비한 반도체 장치 및 그 제조 방법
KR20010080167A (ko) * 1998-10-14 2001-08-22 조셉 제이. 스위니 계면 조절을 위한 유전체막의 후증착 처리
KR20020028336A (ko) * 2000-10-09 2002-04-17 박종섭 반도체 소자의 커패시터 제조 방법

Also Published As

Publication number Publication date
US20030203567A1 (en) 2003-10-30
KR20030084331A (ko) 2003-11-01

Similar Documents

Publication Publication Date Title
KR100449949B1 (ko) 강유전체 메모리 소자의 캐패시터 제조방법
US7605007B2 (en) Semiconductor device and method of manufacturing the same
JP2006270095A (ja) 強誘電体構造物、これの製造方法、これを含む半導体装置及びそれの製造方法
US7573120B2 (en) Semiconductor device and method of manufacturing the same
JP5832715B2 (ja) 半導体装置の製造方法
US6503792B2 (en) Method for fabricating a patterned metal-oxide-containing layer
US20050255663A1 (en) Semiconductor device and method of manufacturing the same
US6180482B1 (en) Method for manufacturing high dielectric capacitor
KR100443362B1 (ko) 2단계 열처리를 적용한 반도체 소자의 캐패시터 제조방법
KR100395507B1 (ko) 반도체 소자 및 그 제조방법
CN1954430B (zh) 半导体装置及其制造方法
KR100633330B1 (ko) 반도체 장치의 캐패시터 제조방법
KR100448242B1 (ko) 반도체 소자의 캐패시터 상부전극 제조방법
US20070158715A1 (en) Ferroelectric capacitor and method for fabricating the same
KR19990080412A (ko) 이중 유전막을 가지는 고유전율 커패시터 및 그제조방법
KR100652354B1 (ko) 하부전극과 콘택 플러그 사이에 낮은 접촉 저항을 갖는 반도체장치의 커패시터 및 그 제조방법
KR100772707B1 (ko) 강유전체 메모리 소자의 캐패시터 및 그 제조방법
KR20020045157A (ko) 반도체 소자의 강유전체 캐패시터 형성방법
KR100388465B1 (ko) 루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법
KR100582352B1 (ko) 반도체 장치의 캐패시터 제조방법
KR20090114994A (ko) 유전막 및 캐패시터의 제조방법
JPH11121696A (ja) 誘電体キャパシタの製造方法および半導体記憶装置の製造方法
KR100472724B1 (ko) 분극특성을 향상시킨 강유전체 캐패시터 제조방법
KR100470159B1 (ko) 이리듐 플러그를 구비한 강유전체 메모리 소자 및 그 제조방법
KR100390844B1 (ko) 반도체 소자의 강유전체 캐패시터 및 그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080619

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee