KR100207484B1 - 강유전체 메모리 장치의 캐패시터 및 그 제조방법 - Google Patents

강유전체 메모리 장치의 캐패시터 및 그 제조방법 Download PDF

Info

Publication number
KR100207484B1
KR100207484B1 KR1019960029870A KR19960029870A KR100207484B1 KR 100207484 B1 KR100207484 B1 KR 100207484B1 KR 1019960029870 A KR1019960029870 A KR 1019960029870A KR 19960029870 A KR19960029870 A KR 19960029870A KR 100207484 B1 KR100207484 B1 KR 100207484B1
Authority
KR
South Korea
Prior art keywords
capacitor
diffusion barrier
barrier material
ferroelectric
insulator
Prior art date
Application number
KR1019960029870A
Other languages
English (en)
Other versions
KR980012497A (ko
Inventor
이상민
박인선
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960029870A priority Critical patent/KR100207484B1/ko
Publication of KR980012497A publication Critical patent/KR980012497A/ko
Application granted granted Critical
Publication of KR100207484B1 publication Critical patent/KR100207484B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

강유전체 메모리 장치에서 기판 위에 직접 캐패시터를 형성할 수 있는 확산 장벽의 증착방법을 개시한다. 활성 영역과 비활성 영역이 한정된 반도체 기판상에 층간절연물질(ILD,interlayer dielectric material)을 증착하고, 콘택홀을 형성하는 단계; 상기 콘택홀이 형성된 층간유전물질 표면에 확산 장벽 물질을 증착하여 콘택홀부분이 굴곡진 입체적인 모양으로 만드는 단계; 상기 확산 장벽 물질 표면에 절연체를 증착하는 단계; 상기 절연체와 확산 장벽의 일부를 확산 장벽 물질이 들어날 정도로 화학기계적 연마하는 단계; 및 상기 절연체와 확산 장벽 물질의 일부 위에 하부전극, 강유전체, 상부전극의 캐패시터를 형성하는 단계를 포함하는 것을 특징으로하는 강유전체 메모리 장치의 커패시터 제조 방법을 제공하는 것이다. 따라서, 본 발명에 의하면 반도체 기판위에 직접 커패시터를 형성할 수 있음으로써 고집적화 할 수 있을 뿐만아니라 강유전체 성분의 확산을 방지할 수 있는 우수한 강유전체 메모리 장치의 커패시터 및 그 제조 방법을 얻을 수 있다.

Description

강유전체 메모리 장치의 캐패시터 및 그 제조 방법
본 발명은 강유전체 메모리 장치에서의 캐패시터 및 그 제조 방법에 관한 것으로, 특히 고집적화가 가능하고 강유전체 성분의 확산을 방지할 수 있는 강유전체 메모리 장치의 커패시터 및 그 제조 방법에 관한 것이다.
최근 메모리 장치를 제작함에 있어서 고집적의 메모리 장치에 대한 연구가 활발히 진행되고 있다. DRAM(Dynamic Random Access Memory)은 높은 집적도와 빠른 동작 속도를 가지지만 데이터의 저장을 위해 계속적인 리플레쉬(refresh)가 요구되는 단점이 있다.
또한 SRAM(Static Random Access Memory), EEPROM(Electrically Eraseable Programmable Read Only Memory), 플래쉬 메모리(flash memory) 등은 데이터의 저장에는 유리하나, 동작 전압, 집적도, 동작 속도에서는 불리한 면을 가지고 있다. 그 이외에도 소자의 셀 정전용량을 증가시키고자 하는 시도는 디자인-룰의 한계, 복잡한 공정에 의한 에러율 증가 등의 문제점이 지적되어 그 제조 가능성에 대해 회의적인 평가를 받게 되었고, 이들 문제점을 극복하는 새로운 셀 캐패시터 제조방법에 대한 필요성은 더욱 더 높아가고 있는 실정에 있다.
강유전성을 이용하는 FRAM(Ferroelectric Random Access Memory)은 상기 소자들의 장점을 모두 지닐수 있는 뛰어난 소자이다. 강유전체 메모리 장치는 강유전체막의 분극 반전 특성 및 그 잔류 분극을 이용한 것으로서 고속으로 읽기(read)/쓰기(write) 동작이 가능한 장점을 가지고 있다.
강유전체막의 분극 반전은 쌍극자(dipole)의 회전에 의한 것이기 때문에 다른 불활성 메모리, 예컨대 EEPROM 또는 플래시 메모리 장치와 비교하여 동작 속도가 104∼105배 정도 빠르다. 또한 미세화 및 최적 설계를 통하여 쓰기 동작 속도가 수 백 내지 수십 nsec 범위로 DRAM에 필적하는 고속성의 실현이 가능하다. 그리고 분극 반전에 필요한 전압도 2∼5 V로서 충분하기 때문에 쓰기 동작에 10∼12 V 정도의 높은 전압이 요구되는 EEPROM 또는 플래시 메모리 장치와 달리 저전압 단일 전원으로 동작이 가능한 장점이 있다.
강유전체로 PZT(PbZrxTi1-xO3)를 사용하는 FRAM에서는 일반적으로 백금(Pt)을 전극 물질로 사용하는데, PZT의 납(Pb)이 캐패시터 형성후 후속 열처리 동안에 전극 백금을 통하여 기판까지 확산되어 소자의 특성을 변질시키는 문제를 야기시킨다. 이러한 문제를 해결하기 위하여 하부 전극과 기판 사이에 확산 장벽을 증착하거나, 기판 위가 아닌 필드 산화막 위에 캐패시터를 형성한 후 금속 라인을 통해 연결한다.
도 1 내지 도 2는 기존의 FRAM에서의 캐패시터 구조를 나타낸 소자의 단면도이다.
도 1은 종래 기술의 FRAM에서 기판 위가 아닌 필드 산화막 위에 캐패시터를 형성한 후 메탈 라인을 통해 연결한 커패시터 구조를 나타낸 단면도이다.
참조 번호 10은 반도체 기판, 12는 필드 산화막, 14는 하부 전극 백금, 16은 PZT, 18은 상부 전극 백금, 20은 절연막, 22는 메탈 라인을 나타낸다.
참조 도면은 강유전체를 이용한 캐패시터를 기존의 방법으로 제작한 것으로 반도체 기판 위가 아닌 필드 산화막 위에 캐패시터를 형성한 것이다. 즉, 반도체 기판(10)위에 형성되어 있는, 필드 산화막(12) 위에 하부 전극 백금(14)과 강유전체 PZT(16), 상부 전극 백금(18)이 적층된 캐패시터 장치로 금속라인(22)에 의해 반도체 기판과 연결된다. 이같이 형성된 캐패시터는 고집적시에는 사용할 수 없는 단점이 있다.
도 2는 종래의 또다른 FRAM에서 하부 전극과 기판 사이에 확산 장벽을 증착하여 형성한 커패시터 구조를 나타낸 단면도이다.
참조 번호 30은 반도체 기판, 32는 필드 산화막, 34는 층간 절연막, 36은 접속 폴리 실리콘, 38은 확산 장벽 물질, 40은 하부 전극 백금, 42는 PZT, 44는 상부 전극 백금을 나타낸다.
참조 도면은 반도체 기판(30)위에 필드 산화막(32)을 형성한 후 하부 전극(40)과 반도체 기판(30)사이에 확산 장벽(38)을 형성한 후, 상부 전극(44)과 하부 전극(40) 사이에 강유전체(42)를 형성하여 캐패시터를 완성한 경우로 이같이 단순한 증착방법을 통한 확산 장벽을 사용해서는 납(Pb)의 확산을 효과적으로 막을 수 없다.
다시말하면, 상술한 바와 같은 종래 기술의 필드 산화막 위에 캐패시터를 형성하는 방법은 고집적시에는 사용할 수가 없고, 확산 장벽을 사용하는 경우도 현재의 단순한 증착 방법을 통해서는 납(Pb)의 확산을 효과적으로 막을 수 없다.
따라서, 본 발명에서는 종래 기술의 문제점을 해소하여 고집적화 할 수 있을 뿐만아니라 강유전체 성분의 확산을 방지할 수 있는 강유전체 메모리 장치의 커패시터를 제공하는 것이다.
본 발명의 다른 목적은 상기와 같은 강유전체 메모리 장치의 커패시터 제조 방법을 제공하는 것이다.
도 1 내지 도 2는 기존의 FRAM에서의 캐패시터 구조를 나타낸 소자의 단면도이다.
도 3은 본 발명에 의해 형성된 확산장벽(diffusion barrier) 구조를 이용한 강유전체 메모리 장치의 커패시터의 단면도이다.
도 4 내지 도 8는 본 발명에 의해 형성된 확산장벽(diffusion barrier) 구조를 이용한 강유전체 메모리 장치의 커패시터 제조 방법을 공정 순서대로 나타낸 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
100 : 실리콘 기판 104 : 층간 절연 물질
108 : 확산 장벽 물질 110a : 절연체
112 : 하부 전극 114 : 강유전체
116 : 상부 전극
상기 목적을 달성하기 위하여 본 발명은, 필드 산화막에 의해 활성 영역과 비활성 영역이 한정된 반도체 기판과, 상기 반도체 기판 전면에 증착된 층간절연물질(interlayer dielectric material) 및 상기 반도체 기판의 활성 영역과 전기적으로 연결되어진 커패시터를 구비하는 강유전체 메모리 장치에 있어서, 상기 활성 영역이 커패시터와 전기적으로 연결시키기 위하여 확산 장벽 물질과 절연체를 차례로 형성하여 채워진 콘택과, 상기 확산 장벽 물질을 통하여 일부가 상기 반도체 기판에 접속된 커패시터 하부 전극과, 상기 하부 전극상에 형성된 강유전체막 및 상기 강유전체막상에 적층된 상부 전극으로 구성되어진 것을 특징으로 하는 강유전체 메모리 장치의 커패시터를 제공한다.
바람직하게는, 상기 콘택을 채우는 확산 장벽 물질과 절연체는 각각 TiN과 유동성 있는 산화막이다.
또한 바람직하게는, 상기 커패시터의 강유전체막은 PZT (PbZrxTi1-xO3)로 이루어지고, 상기 커패시터의 하부 및 상부 전극은 백금으로 이루어진다.
상기 다른 목적을 달성하기 위하여 본 발명은, 활성 영역과 비활성 영역이 한정된 반도체 기판상에 층간절연물질(ILD,interlayer dielectric material)을 증착하고, 콘택홀을 형성하는 단계; 상기 콘택홀이 형성된 층간유전물질 표면에 확산 장벽 물질을 증착하여 콘택홀부분이 굴곡진 입체적인 모양으로 만드는 단계; 상기 확산 장벽 물질 표면에 절연체를 증착하는 단계; 상기 절연체와 확산 장벽의 일부를 확산 장벽 물질이 들어날 정도로 화학기계적 연마하는 단계; 및 상기 절연체와 확산 장벽 물질의 일부 위에 하부전극, 강유전체, 상부전극의 캐패시터를 형성하는 단계를 포함하는 것을 특징으로하는 강유전체 메모리 장치의 커패시터 제조 방법을 제공하는 것이다.
바람직하게는, 상기 확산 장벽 물질과 절연체는 각각 TiN과 유동성 있는 산화막이다.
또한 바람직하게는, 상기 커패시터의 강유전체막은 PZT (PbZrxTi1-xO3)로 이루어지고, 상기 커패시터의 하부 및 상부 전극은 백금으로 이루어진다.
따라서, 본 발명에 의하면 반도체 기판위에 직접 커패시터를 형성할 수 있음으로써 고집적화 할 수 있을 뿐만아니라 강유전체 성분의 확산을 방지할 수 있는 우수한 강유전체 메모리 장치의 커패시터 및 그 제조 방법을 얻을 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명한다.
도 3은 본 발명에 의해 형성된 확산장벽(diffusion barrier) 구조를 이용한 강유전체 메모리 장치의 커패시터의 단면도이다.
구체적으로, 본 발명의 실시예는 실리콘 기판(100) 전면에 층간절연물질(interlayer dielectric material)로서 실리콘 산화막(104)을 증착하여 콘택이 형성되어, 실리콘 기판이 커패시터와 전기적으로 연결시키기 위하여 확산 장벽 물질(108)과 절연체(110a)를 차례로 형성하여 채워진 콘택(106)과, 확산 장벽 물질을 통하여 일부가 상기 반도체 기판에 접속된 커패시터 하부 전극(112)과, 상기 하부 전극상에 형성된 강유전체막(114) 및 상기 강유전체막상에 적층된 상부 전극(116)으로 구성된다.
이때, 콘택을 채우는 확산 장벽 물질(108)과 절연체(110)는 각각 티타늄 질화막(TiN)과 유동성 있는 산화막이고, 커패시터의 강유전체막은 PZT (PbZrxTi1-xO3)로 이루어지고, 커패시터의 하부 및 상부 전극은 백금으로 이루어진다.
이와같이 강유전체 메모리 장치의 커패시터를 제작함으로써 절연체(110)을 이용하여 확산층의 길이를 늘이는 동시에 그레인 경계(grain boundary)의 방향을 확산 방향과 수직으로 만들어 강유전체의 납(Pb)의 기판으로의 확산을 막을 수 있어 보다 우수한 강유전체 메모리 장치를 얻을 수 있다.
도 4 내지 도 8은 본 발명에 의해 형성된 확산장벽(diffusion barrier) 구조를 이용한 강유전체 메모리 장치의 커패시터 제조 방법을 공정 순서대로 나타낸 단면도이다.
더욱 세부적으로 살펴보면, 도 4는 실리콘 기판(100)위에 저압 화학 기상법(LPCVD), 산화공정(oxidation), ECR-CVD 등의 방법으로 층간유전물질인 실리콘 산화막(104)을 증착하고 콘택(106)을 형성한 단계를 나타낸다.
도 5는 도 4의 공정 결과에 스텝 커버리지가 좋은 화학기상법으로 확산 장벽인 티타늄 질화막(TiN:108)을 증착한 후의 공정 단면도이다.
도 6은 도 5의 공정 결과에 유동성 있는 산화막(FOX:Flowable OXide:110)을 사용하여 절연체로 콘택 부분을 메우는 공정 후의 공정 단면도이다.
도 7은 도 6의 공정 결과후 유동성 있는 산화막(FOX:110)과 티타늄 질화막(TiN:108)의 일부를 화학기계적연마(CMP)로 갈아낸 후의 공정 단면도이다.
도 8은 도 7의 공정 결과후 하부전극(112)을 백금(Pt)으로 형성하고, 강유전체는 PZT(114)로 형성하였다. 상부전극(116)도 백금으로 형성하여, 상부전극과 하부전극 중간에 강유전체 PZT가 끼인 구조의 캐패시터를 완성한 소자의 단면도이다.
따라서, 본 발명에 의하면 반도체 기판위에 직접 커패시터를 형성할 수 있음으로써 고집적화 할 수 있을 뿐만아니라 강유전체 성분의 확산을 방지할 수 있는 우수한 강유전체 메모리 장치의 커패시터 및 그 제조 방법을 얻을 수 있다.
이상, 본 발명을 구체적인 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.

Claims (10)

  1. 필드 산화막에 의해 활성 영역과 비활성 영역이 한정된 반도체 기판과,
    상기 반도체 기판 전면에 증착된 층간절연물질(interlayer dielectric material) 및
    상기 반도체 기판의 활성 영역과 전기적으로 연결되어진 커패시터를 구비하는 강유전체 메모리 장치에 있어서,
    상기 활성 영역이 커패시터와 전기적으로 연결시키기 위하여 확산 장벽 물질과 절연체를 차례로 형성하여 채워진 콘택과,
    상기 확산 장벽 물질을 통하여 일부가 상기 반도체 기판에 접속된 커패시터 하부 전극과,
    상기 하부 전극상에 형성된 강유전체막 및
    상기 강유전체막상에 적층된 상부 전극으로 구성되어진 것을 특징으로 하는 강유전체 메모리 장치의 커패시터.
  2. 제1항에 있어서, 상기 콘택을 채우는 확산 장벽 물질은 티타늄 질화막(TiN)인 것을 특징으로 하는 강유전체 메모리 장치의 커패시터.
  3. 제1항에 있어서, 상기 콘택을 채우는 절연체는 유동성 있는 산화막(FOX)인 것을 특징으로 하는 강유전체 메모리 장치의 커패시터.
  4. 제1항에 있어서, 상기 커패시터의 강유전체막은 PZT (PbZrxTi1-xO3)인 것을 특징으로 하는 강유전체 메모리 장치의 커패시터.
  5. 제1항에 있어서, 상기 커패시터의 하부 및 상부 전극은 백금으로 이루어진 것을 특징으로 하는 강유전체 메모리 장치의 커패시터.
  6. 활성 영역과 비활성 영역이 한정된 반도체 기판상에 층간절연물질(ILD,interlayer dielectric material)을 증착하고, 콘택홀을 형성하는 단계;
    상기 콘택홀이 형성된 층간유전물질 표면에 확산 장벽 물질을 증착하여 콘택홀부분이 굴곡진 입체적인 모양으로 만드는 단계;
    상기 확산 장벽 물질 표면에 절연체를 증착하는 단계;
    상기 절연체와 확산 장벽의 일부를 확산 장벽 물질이 들어날 정도로 화학기계적 연마하는 단계; 및
    상기 절연체와 확산 장벽 물질의 일부 위에 하부전극, 강유전체, 상부전극의 캐패시터를 형성하는 단계를 포함하는 것을 특징으로하는 강유전체 메모리 장치의 커패시터 제조 방법.
  7. 제6항에 있어서, 상기 확산 장벽 물질은 티타늄 질화막(TiN)인 것을 특징으로하는 강유전체 메모리 장치의 커패시터 제조 방법.
  8. 제6항에 있어서, 상기 절연체는 유동성 있는 산화막(FOX)인 것을 특징으로하는 강유전체 메모리 장치의 커패시터 제조 방법.
  9. 제6항에 있어서, 상기 커패시터의 강유전체막은 PZT (PbZrxTi1-xO3)인 것을 특징으로하는 강유전체 메모리 장치의 커패시터 제조 방법.
  10. 제6항에 있어서, 상기 커패시터의 하부 및 상부 전극은 백금으로 이루어진 것을 특징으로하는 강유전체 메모리 장치의 커패시터 제조 방법.
KR1019960029870A 1996-07-23 1996-07-23 강유전체 메모리 장치의 캐패시터 및 그 제조방법 KR100207484B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960029870A KR100207484B1 (ko) 1996-07-23 1996-07-23 강유전체 메모리 장치의 캐패시터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960029870A KR100207484B1 (ko) 1996-07-23 1996-07-23 강유전체 메모리 장치의 캐패시터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR980012497A KR980012497A (ko) 1998-04-30
KR100207484B1 true KR100207484B1 (ko) 1999-07-15

Family

ID=19467225

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960029870A KR100207484B1 (ko) 1996-07-23 1996-07-23 강유전체 메모리 장치의 캐패시터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100207484B1 (ko)

Also Published As

Publication number Publication date
KR980012497A (ko) 1998-04-30

Similar Documents

Publication Publication Date Title
US6043529A (en) Semiconductor configuration with a protected barrier for a stacked cell
US6579756B2 (en) DRAM processing methods
JP3833841B2 (ja) 半導体装置及びその製造方法
US20080108203A1 (en) Multi-Layer Electrode and Method of Forming the Same
US7498179B2 (en) Semiconductor device having ferroelectric material capacitor and method of making the same
US20030141528A1 (en) Semiconductor memory device and method for producing the same
JP3343055B2 (ja) 半導体装置の製造方法および半導体装置
EP0784347A2 (en) Semiconductor device having capacitor
US6828611B2 (en) Integrated circuit ferroelectric memory devices including plate lines directly on ferroelectric capacitors
US20060133129A1 (en) Methods for enhancing performance of ferroelectric memory with polarization treatment
KR0144921B1 (ko) 반도체 메모리소자의 커패시터 구조 및 그 제조방법
JPH02304796A (ja) メモリセル
US6844581B2 (en) Storage capacitor and associated contact-making structure and a method for fabricating the storage capacitor and the contact-making structure
US7052951B2 (en) Ferroelectric memory devices with enhanced ferroelectric properties and methods for fabricating such memory devices
KR100207484B1 (ko) 강유전체 메모리 장치의 캐패시터 및 그 제조방법
US8257984B2 (en) Ferroelectric capacitor and method of manufacturing the same
KR100604673B1 (ko) 반도체 소자의 강유전체 캐패시터
KR19980066717A (ko) 에프램(fram)셀의 제조방법
KR100195262B1 (ko) 강유전체 메모리 장치 및 그 제조 방법
KR100200709B1 (ko) 반도체 장치의 고유전체 캐패시터 및 그 제조 방법
KR19980077149A (ko) 다층전극 구조를 갖는 강유전체 메모리의 커패시터 및 그 제조방법
JP3715551B2 (ja) 半導体装置の製造方法
KR100197564B1 (ko) 강유전체 커패시터 반도체 메모리 장치 및 그 제조방법
KR100427031B1 (ko) 강유전체 소자의 커패시터 제조 방법
JP3611446B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090316

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee