JP3833841B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3833841B2 JP3833841B2 JP07449199A JP7449199A JP3833841B2 JP 3833841 B2 JP3833841 B2 JP 3833841B2 JP 07449199 A JP07449199 A JP 07449199A JP 7449199 A JP7449199 A JP 7449199A JP 3833841 B2 JP3833841 B2 JP 3833841B2
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- insulating film
- ferroelectric capacitor
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関するものであり、特に強誘電体キャパシター(ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｃａｐａｃｉｔｏｒ)を有する半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
最近、電源オフ時にもデータを維持する機能を有する不揮発性メモリはヒステリシス特性(ｈｙｓｔｅｒｅｓｉｓ ｃｈａｒａｃｔｅｒｉｓｔｉｃ)を示すＰＺＴのような強誘電物質の使用を通じて実現されてきた。メモリセルにそのような強誘電物質を使用することによって、不揮発性メモリは簡単な構造で具現できる。強誘電体ランダムアクセスメモリ(ＦＲＡＭ：Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ)は不揮発性の特性を有し、高速低電圧動作が可能するため多くのメモリチップメーカの関心と競争が高くなっている。
【０００３】
強誘電体キャパシターとスイッチングトランジスターで構成されたメモリセルは強誘電体キャパシター(ＣＦ：Ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｃａｐａｃｉｔｏｒ)の電気的分極状態にしたがって、データの論理的状態(‘１’或は‘０’)を蓄積する。強誘電体キャパシター(ＣＦ)の両端に電圧が印加されるとき、電界の方向にしたがって強誘電物質が分極(ｐｏｒａｉｚａｔｉｏｎ)され、そのような分極状態が変わるスイッチングスレシシュホールド電圧(ｓｗｉｔｃｈｉｎｇｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ）を強制電圧(ｃｏｅｒｃｉｖｅ ｖｏｌｔａｇｅ)と称する。そして、メモリセルに蓄積されたデータを読出するため、強誘電体キャパシターの両電極との間の電圧差を印加してビットラインに励起される電荷量の変化によって、メモリセルに蓄積されたデータの状態が感知される。
【０００４】
図１は強誘電体キャパシターのヒステリシス特性を示すグラフである。グラフの横座標(ａｂｓｃｉｓｓａ)はキャパシターの両電極との間の電位差、即ち、キャパシター両端の電圧(ｖｏｌｔｓ)を示し、縦座標(ｏｒｄｉｎａｔｅ)は強誘電物質の自発分極(ｓｐｏｎｔａｎｅｏｕｓ ｐｏｌａｒｉｚａｔｉｏｎ)にしたがい、その表面に発生される単位面積あたりの電荷の量、即ち、分極［μＣ／ｃｍ2］を示す。
【０００５】
もし、０Ｖの電圧が印加されて強誘電物質にはどんな電界が印加されていない場合、代々に、分極ドメイン(ｐｏｌａｒｉｚａｔｉｏｎ ｄｏｍａｉｎｓ)は不均一であり、分極が発生されない。キャパシター両端の電圧が正の方向に増加されるとき、分極(或は電荷量)は０(ｚｅｒｏ)から正の分極領域内の点Ａまで増加する。点Ａにおいて、すべてのドメインは一つの方向に分極され、点Ａからの分極は最大値に到るようにする。この時、分極、即ち、強誘電物質が保有する電荷の量はＱsで表示され、キャパシター両端に印加された電圧の大きさが動作電圧(+Ｖs)である。以後、キャパシター両端の電圧が再び０Ｖまで下降しても、分極は０まで低くならなくて、点Ｂに残留される。このような残留分極によって強誘電物質が保有する電荷の量、即ち、残留分極はＱrで表示される。
【０００６】
次に、キャパシター両端の電圧が負の方向に増加すると、分極は点Ｂから負の電荷分極領域内の点Ｃに変わる。点Ｃにおいて、強誘電物質のすべてのドメインは点Ａからの分極方向に反対になる方向に分極される。この時、分極は−Ｑsで表示され、キャパシター両端に印加される電圧の大きさは−Ｖsである。以後、キャパシター両端の電圧が再び０Ｖまで下がっても、分極値は０まで下がらないで、点Ｄに残留する。この時の残留分極は−Ｑrで表示される。キャパシター両端に印加される電圧の大きさが再び一度正の方向に増加されると、強誘電物質の分極は点Ｄから点Ａに変わる。
【０００７】
前述したように、電界を発生するため電圧が二つの電極との間に強誘電物質が挿入された強誘電体キャパシターに一回印加されると、以後電極がフローティング状態(ｆｌｏａｔｉｎｇ ｓｔａｔｅ)に設定されても自発分極による分極方向は維持される。自発分極のため、強誘電物質の表面電荷(ｓｕｒｆａｃｅ ｃｈａｒｇｅ)は漏洩等によって自然には損失しない。分極が０になるように反対方向に電圧が印加されていないと、分極方向はそのまま維持される。
【０００８】
次には、ＦＲＡＭの書込/読出は前述したように分極反転によって遂行される。したがって、ＦＲＡＭの動作速度は分極反転時間によって決定される。強誘電体キャパシターの分極反転速度はキャパシターの面積、強誘電体薄膜の厚さ、印加電圧等によって結晶され、単位は通常ｎｓである。これはμｓ単位の読出/書込時間を有するＥＥＰＲＯＭ（ｅｌｅｃｔｒｉｃａｌｌｙ ｅｒａｓａｂｌｅ ａｎｄ ｐｒｏｇｒａｍｍａｂｌｅ ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ）又はフラッシュメモリと比べると、より早い速度で動作可能であることを意味する。
【０００９】
強誘電体キャパシターを利用してメモリセルを形成するとき、強誘電体キャパシターの二つの電極（下部電極及び上部電極）との間に挿入される強誘電物質の特性のため、その製造に相当な難しさが伴う。特に強誘電体キャパシター上に層間絶縁膜を蒸着する工程が強誘電体キャパシターの特性を左右するもっとも重要な工程である。強誘電体キャパシターを有する半導体メモリ装置は次のような手順を通じて形成される。
【００１０】
まず、拡散層、ゲート絶縁膜及びゲート電極を含むＭＯＳトランジスターが形成される。次に、３つの層、即ち、下部から順序に、形成された下部電極、強誘電体膜及び上部電極で構成される、強誘電体キャパシターが半導体基板及びＭＯＳトランジスターを覆うように使用される絶縁膜上に形成される。最終的に、１つの拡散層及び下部電極用コンタクトホールと上部電極用コンタクトホールが形成され、金属配線が形成される。
【００１１】
【発明が解決しようとする課題】
前述した製造工程のうち、強誘電体キャパシターを形成する間に強誘電体膜の物質は要求される強誘電性(図１に図示されたヒステリシス特性)を示す結晶構造(ｐｅｒｖｏｓｋｉｔｅ)を有しなければならない。しかしながら、強誘電体キャパシター上に絶縁膜が蒸着されるとき、圧縮応力（ｃｏｍｐｒｅｓｓｉｖｅ ｓｔｒｅｓｓ）或いは水素ガス等が発生され、下部のキャパシターに影響を及ぼし、その影響によって、強誘電体特性、例えば、残留分極が低下されるようになる。２つの強誘電体キャパシターと２つのトランジスターで構成された２T/２C構造において、強誘電体キャパシターの残留分極が製造工程うちに低下されても感知マージン(ｓｅｎｓｉｎｇ ｍａｒｇｉｎ)に関することは大きな問題にならない。しかし、高集積に適する１Ｔ／１Ｃ構造では、製造工程うちに残留分極が低下されると、２Ｔ/２Ｃ構造と異なり感知マージンに関することが大きく問題になる。この時、漸次的に半導体メモリ装置が低電圧下で動作する傾向では、１Ｔ／１Ｃ構造の感知マージンに関する問題がもっと深刻な問題になる。
【００１２】
したがって、本発明の目的は向上された強誘電性(即ち、残留分極)を有する低電圧半導体装置を提供することである。
【００１３】
本発明のその他の目的は強誘電性の劣化を防止できる低電圧半導体装置の製造方法を提供することである。
【００１４】
【課題を解決するための手段】
上述したような目的を達成するための本発明の１つの特徴によると、少なくとも１つの拡散層を有する集積回路が形成される半導体基板上に前記集積回路を覆う第１層間絶縁膜を形成する段階と、前記第１層間絶縁膜上に下部電極、強誘電体膜及び上部電極で構成された強誘電体キャパシターを形成する段階と、前記強誘電体キャパシターに対して引張応力を有するように、前記強誘電体キャパシター及び前記第１層間絶縁膜を覆う第２層間絶縁膜を形成する段階と、前記第２層間絶縁膜及び前記第１層間絶縁膜に前記拡散層に到達する第１コンタクトホールを形成し、前記第２層間絶縁膜に前記下部電極に到達する第３コンタクトホールを形成する段階と、前記第１及び第３コンタクトホールを形成した後、酸素雰囲気で第１熱処理を遂行する段階と、前記第１熱処理を遂行した後、前記第１及び第３コンタクトホールを通じて前記拡散層及び前記下部電極に到達する第１金属配線を形成する段階と、前記強誘電体キャパシターに対して引張応力を有するように、前記第１金属配線及び前記第２層間絶縁膜を覆う第３層間絶縁膜を形成する段階と、前記第３層間絶縁膜に前記上部電極に到達する第２コンタクトホールを形成する段階と、前記第２コンタクトホールを形成した後、酸素雰囲気で第２熱処理を遂行する段階と、前記第２コンタクトホールを通じて前記上部電極に到達する第２金属配線を形成する段階とを含む。
【００１５】
この実施の形態において、第２及び第３層間絶縁膜は低温酸化膜で形成され、ＰＥ−ＴＥＯＳ（Plasma Enhanced-Tetraethylorthosilicate）膜と、ＵＳＧ（Undoped Silicate Glass）膜と、ＥＣＲ−ＯＸ（Electron Cyclotron Resonance - Oxide）膜とのうち、ある１つの酸化膜であることを特徴とする。
【００１６】
本発明のその特徴によると、少なくとも１つの拡散層を有する集積回路が形成された半導体基板と、前記半導体基板及び前記集積回路を覆うように形成された第１層間絶縁膜と、前記第１層間絶縁膜上に形成されているが、下部電極、強誘電体膜及び上部電極で構成された強誘電体キャパシターと、前記強誘電体キャパシターに対して引張応力を有するように前記強誘電体キャパシター及び前記第１層間絶縁膜上に形成された第２層間絶縁膜と、前記第２層間絶縁膜及び前記第１層間絶縁膜に形成された第１コンタクトホールを通じて前記拡散層に到達すると共に、前記第２層間絶縁膜に形成された第３コンタクトホールを通じて前記下部電極に到達する第１金属配線と、前記強誘電体キャパシターに対して引張応力を有するように、前記第１金属配線及び前記第２層間絶縁膜を覆う第３層間絶縁膜と、前記第３層間絶縁膜の第２コンタクホールを通じて前記上部電極に到達するように形成された第２金属配線とを含む。
【００１７】
この実施の形態において、第２及び第３層間絶縁膜は低温酸化膜で形成され、ＰＥ−ＴＥＯＳと、ＵＳＧと、ＥＣＲ−ＯＸとのうち、ある１つの酸化膜であることを特徴とする。
【００１８】
このような方法によって、低電圧下で感知マージンが向上される強誘電体キャパシターを形成することできる。これを達成するための本発明の新規な半導体装置の製造方法において、強誘電体キャパシターが形成された後、キャパシターを覆う絶縁膜が形成される。このとき、絶縁膜は強誘電体キャパシターに対する大きい引張応力を有するように低温酸化膜で形成する。これによって、強誘電体キャパシターは要求される強誘電性を有する結晶構造で形成されることができる。結果的に、キャパシター特性(即ち、ヒステリシス特性)が改善することによって、その残留分極が増加される。
【００１９】
【発明の実施の形態】
本発明による図面の図２乃至図６を参照して、本発明の望ましい実施の形態による半導体装置の製造工程が以下詳細に説明される。
【００２０】
図２に図示されたように、まず、拡散層２、ゲート絶縁膜３及びゲート電極４を含むＭＯＳトランジスター５が半導体基板１に形成される。ＭＯＳトランジスター５は、通常の半導体製造方法によって形成される。その次に、ＭＯＳトランジスター５が形成された半導体基板１は第１層間絶縁膜(ｆｉｒｓｔ ｉｎｔｅｒｌａｙｅｒ ｉｎｓｕｌａｔｉｎｇ ｆｉｌｍ)６によって完全に覆う。下部電極(ｌｏｗｅｒｅｌｅｃｔｒｏｄｅ)７、強誘電体膜(ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｆｉｌｍ)８及び上部電極(ｕｐｐｅｒ ｅｌｅｃｔｒｏｄｅ)９が第１層間絶縁膜６上に通常の製造方法で順次的に形成され、その７、８及び９は１つの強誘電体キャパシター１０として形成される。
【００２１】
次に第２層間絶縁膜１１が第１層間絶縁膜６及び強誘電体キャパシター１０上に形成される。本発明において第２層間絶縁膜１１が強誘電体キャパシター１０に対して引張応力を有するようにするため低温酸化膜、例えば、ＥＣＲ−ＯＸ膜、ＵＳＧ膜或いはＰＥ−ＴＥＯＳ膜等で形成される。具体的には、ＥＣＲ−ＯＸ膜はＮ2Ｏ、ＳｉＨ4、そしてＯ2を使用して約２００℃の低い温度でＲＦパーワ（ｐｏｗｅｒ）が約４００Ｗで蒸着される。ＥＣＲ−ＯＸ膜は低い温度で、高いエネルギーを有するプラズマを形成することが大きな長所である。ＵＳＧ膜はＯ３−ＴＥＯＳを使用して約４００℃でＬＰＣＶＤによって蒸着されられる。そして、ＰＥ−ＴＥＯＳ膜はＰＥ−ＴＥＯＳ膜はＴＥＯＳとＮ２Ｏを使用して約４００ＷのＲＦパーワ、約４００℃でプラズマＣＶＤによって蒸着されられる。
【００２２】
図６及び図７は各々ＥＣＲ−ＯＸ膜の蒸着温度とフローレート（ｆｌｏｗ ｒａｔｅ）に従う残留分極を示すグラプである。図６及び図７において、’ａｓ．ｃａｐ’は強誘電体キャパシター上にＥＣＲ−ＯＸ膜が形成される前の状態を示した。図示したように、残留分極はＥＣＲ−ＯＸ膜の蒸着温度及び酸素フローレートが増加することによって、減少する傾向を示している。一方、図８及び図９はＥＣＲ−ＯＸ膜の蒸着温度及び酸素フローレートによる強誘電体キャパシターに印加されるストレスの変化を示している。示したように温度が増加することによって、強誘電体キャパシターに印加される引張応力を低下する傾向であることがわかる。尚、図８及び図９において、on cap.は、on capacitorを意味する。
【００２３】
というわけで、強誘電体キャパシターの特性（残留分極)を向上させるためにできるだけ低温で層間絶縁膜を蒸着するのが望ましいことである。前述のようにＥＣＲ−ＯＸ膜の場合、約２００℃で蒸着されるのが望ましいことである。
【００２４】
次に、図３に図示されたように、ＭＯＳトランジスター５の拡散層２及び強誘電体キャパシター１０の下部電極６に各々到達する第１コンタクトホール１２ａがエッチング技術によって第２層間絶縁膜１１及び第１層間絶縁膜に形成される。次に、エッチングによるプラズマ損傷を除去するため、約４５０℃以下で熱処理(ｈｅａｔ ｔｒｅａｔｍｅｎｔ)が酸素雰囲気で遂行される。
【００２５】
次に、図４に図示されたように、第１コンタクトホール１２ａを通じて各々拡散層２及び下部電極７に到達する金属配線１２が形成される。金属配線１２は通常の金属配線技術によって形成される。
【００２６】
その次に、金属配線１２を含む第２層間絶縁膜１１上に第３層間絶縁膜１３が蒸着される。第３層間絶縁膜１３は又第２層間絶縁膜１１ののようにキャパシター特性の劣化を防止するため、上述したように酸化膜で形成する。
【００２７】
次に、図１０で図示されなかったが、強誘電体キャパシター１０の上部電極９に到達する第２コンタクトホール(図示せず)がエッチング技術によって第３層間絶縁膜１３に形成される。その次に、エッチングによるプラズマ損傷を除去するため、４５０℃以下で熱処理が酸素雰囲気で遂行される。最終的に、第２コンタクトホールを通じて上部電極９に到達する金属配線１４が形成される。金属配線１４は通常の金属配線技術によって形成される。
【００２８】
低温酸化膜が下部キャパシターに対して示す引張応力は工程全般を通じて一定の値を有することがキャパシターの特性に望ましい。言い換えれば、酸化膜蒸着後、後続熱処理工程などでその引張応力等でその引張応力の変化量が少ないほど下部のキャパシター特性におよぶ影響は小さい。図１０は多様な低温酸化膜の蒸着後、熱処理温度による下部の半導体基板に印加されるストレス変化を示している。ここで、酸化膜のストレスは、半導体基板上に強誘電体キャパシターを形成しないで、直ぐ低温酸化膜を蒸着した後、熱処理温度に従う下部半導体基板に印加されるストレスを示している。図１０において、’Ａ’は低温酸化膜蒸着直後、半導体基板に印加されるストレスを示し、’Ｄ’は約４５０℃で熱処理進行時ストレスを示し、’Ｂ’は約４５０℃で熱処理後始めの状態に下降したときのストレスの示し、’Ｃ’は’Ａ’と’Ｂ’との間のストレスの差を示している。図示されたように約４５０℃で熱処理進行時ストレスを示し、ＥＣＲ−ＯＸ膜は他の低温酸化膜に比べ、熱処理工程の間そのストレス変化量が相対的に小さく示されることを知られる。
【００２９】
図１１は各々ＥＣＲ−ＯＸ(２０００オングストローム）／ＵＳＧ（２５００オングストローム）を第２層間絶縁膜／第３層間絶縁膜として使用するとき強誘電体キャパシターの両端に印加される電圧変化による電流及び残留分極の変化を示す図面であり、図１２はＥＣＲ−ＯＸ（４５００オングストローム）を第２層間絶縁膜／第３層間絶縁膜として使用するとき強誘電体キャパシターの両端に印加される電圧変化による電流及び残留分極の変化を示す図面である。図１１と図１２とを比べると、第３絶縁膜として、ＥＣＲ−ＯＸ膜を使用すること（図１２）がＵＳＧとして第３絶縁膜（図１１）を使用することに比べ相対的に供給電圧は低いし、残留分極は高いことを知られる。これは上述したようにＵＳＧ膜はＥＣＲ−ＯＸ膜に比べ、蒸着温度が高い（４００℃）し、後続熱処理工程でそのストレス変化量が多きためである。図１１及び図１２から理解できるのは第３絶縁膜又は第２絶縁膜のように、キャパシター特性を向上させるために、低温酸化膜を低温酸化膜をしようすることが望ましいことである。
【００３０】
例示的に望ましい実施の形態を利用して本発明を説明したが、本発明の範囲は開示された実施の形態に限定されない。専ら、本発明の範囲に多様な変形例及びその類似な構成をすべて含まれるようにしようものである。したがって、請求範囲はそのような変形例及びその類似な構成全てを含むものであり、できれば幅広く解釈されなければならない。
【００３１】
【発明の効果】
上述したように、層間絶縁膜はそのストレスが強誘電体キャパシターに対して大きい引張応力を有する物質である低温酸化膜として構成される。というわけで、強誘電体キャパシターの残留分極は低い電圧下で要求された量の分極を得ることができ、結果的に低電圧で、感知マージンが向上された強誘電体キャパシターを具現することができる。
【図面の簡単な説明】
【図１】 強誘電体キャパシターのヒステリシス特性を示すグラフである。
【図２】 本発明の実施形態である半導体装置の製造方法において、半導体基板上に第１層間絶縁膜を形成し、その第１層間絶縁膜上に下部電極、強誘電体膜及び上部電極で構成された強誘電体キャパシターを形成し、その強誘電体キャパシターに対して引張応力を有するように、強誘電体キャパシター及び第１層間絶縁膜を覆う第２層間絶縁膜を形成する段階とを示す半導体装置の断面図である。
【図３】 本発明の実施形態である半導体装置の製造方法において、第２層間絶縁膜に拡散層及び下部電極に到達する第１コンタクトホールを形成し、次いで、第１コンタクトホールを形成した後、酸素雰囲気で第１熱処理を遂行する段階を示す半導体装置の断面図である。
【図４】 本発明の実施形態である半導体装置の製造方法において、第１熱処理を遂行した後、第１コンタクトホールを通じて拡散層及び下部電極に到達する第１金属配線を形成し、次いで強誘電体キャパシターに対して引張応力を有するように、第１金属配線及び第２層間絶縁膜を覆う第３層間絶縁膜を形成する段階とを示す半導体装置の断面図である。
【図５】 本発明の実施形態である半導体装置の製造方法において、第３層間絶縁膜に上部電極に到達する第２コンタクトホールを形成し、その第２コンタクトホールを形成した後、酸素雰囲気で第２熱処理を遂行し、次いで、第２コンタクトホールを通じて前記上部電極に到達する第２金属配線を形成する段階とを示す半導体装置の断面図である。
【図６】 ＥＣＲーＯＸ膜の蒸着温度と残留分極を示すグラフである。
【図７】 ＥＣＲーＯＸ膜の酸素ガスフローレートと残留分極を示すグラフである。
【図８】 ＥＣＲーＯＸ膜の蒸着温度とストレスを示すグラフである。
【図９】 ＥＣＲーＯＸ膜の酸素ガスフローレートとストレスを示すグラフである。
【図１０】 低温酸化膜の熱処理温度と下部基板に与えるストレスを示すグラフである。
【図１１】 ＥＣＲ−ＯＸ（２０００オングストローム）／ＵＳＧ（２５００オングストローム）を第２層間絶縁膜／第３層間絶縁膜として使用するとき、強誘電体キャパシターの両端に印加される電圧に対する電流変化及び残留分極を示すグラフである。
【図１２】 ＥＣＲ−ＯＸ（４５００オングストローム）を第２層間絶縁膜／第３層間絶縁膜として使用するとき強誘電体キャパシターの両端に印加される電圧に対する電流変化及び残留分極を示すグラフである。
【符号の説明】
１ 半導体基板
２ 拡散層
３ ゲート酸化膜
４ ゲート電極
５ ＭＯＳトランジスター
６ 層間絶縁膜
７ 下部電極
８ 強誘電体膜
９ 上部電極
１０ 強誘電体キャパシター
１１ 第２層間絶縁膜
１２ 第１金属配線
１２ａ コンタクトホール
１３ 第３層間絶縁膜
１４ 第２金属配線
【発明の属する技術分野】
本発明は半導体装置に関するものであり、特に強誘電体キャパシター(ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｃａｐａｃｉｔｏｒ)を有する半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
最近、電源オフ時にもデータを維持する機能を有する不揮発性メモリはヒステリシス特性(ｈｙｓｔｅｒｅｓｉｓ ｃｈａｒａｃｔｅｒｉｓｔｉｃ)を示すＰＺＴのような強誘電物質の使用を通じて実現されてきた。メモリセルにそのような強誘電物質を使用することによって、不揮発性メモリは簡単な構造で具現できる。強誘電体ランダムアクセスメモリ(ＦＲＡＭ：Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ)は不揮発性の特性を有し、高速低電圧動作が可能するため多くのメモリチップメーカの関心と競争が高くなっている。
【０００３】
強誘電体キャパシターとスイッチングトランジスターで構成されたメモリセルは強誘電体キャパシター(ＣＦ：Ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｃａｐａｃｉｔｏｒ)の電気的分極状態にしたがって、データの論理的状態(‘１’或は‘０’)を蓄積する。強誘電体キャパシター(ＣＦ)の両端に電圧が印加されるとき、電界の方向にしたがって強誘電物質が分極(ｐｏｒａｉｚａｔｉｏｎ)され、そのような分極状態が変わるスイッチングスレシシュホールド電圧(ｓｗｉｔｃｈｉｎｇｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ）を強制電圧(ｃｏｅｒｃｉｖｅ ｖｏｌｔａｇｅ)と称する。そして、メモリセルに蓄積されたデータを読出するため、強誘電体キャパシターの両電極との間の電圧差を印加してビットラインに励起される電荷量の変化によって、メモリセルに蓄積されたデータの状態が感知される。
【０００４】
図１は強誘電体キャパシターのヒステリシス特性を示すグラフである。グラフの横座標(ａｂｓｃｉｓｓａ)はキャパシターの両電極との間の電位差、即ち、キャパシター両端の電圧(ｖｏｌｔｓ)を示し、縦座標(ｏｒｄｉｎａｔｅ)は強誘電物質の自発分極(ｓｐｏｎｔａｎｅｏｕｓ ｐｏｌａｒｉｚａｔｉｏｎ)にしたがい、その表面に発生される単位面積あたりの電荷の量、即ち、分極［μＣ／ｃｍ2］を示す。
【０００５】
もし、０Ｖの電圧が印加されて強誘電物質にはどんな電界が印加されていない場合、代々に、分極ドメイン(ｐｏｌａｒｉｚａｔｉｏｎ ｄｏｍａｉｎｓ)は不均一であり、分極が発生されない。キャパシター両端の電圧が正の方向に増加されるとき、分極(或は電荷量)は０(ｚｅｒｏ)から正の分極領域内の点Ａまで増加する。点Ａにおいて、すべてのドメインは一つの方向に分極され、点Ａからの分極は最大値に到るようにする。この時、分極、即ち、強誘電物質が保有する電荷の量はＱsで表示され、キャパシター両端に印加された電圧の大きさが動作電圧(+Ｖs)である。以後、キャパシター両端の電圧が再び０Ｖまで下降しても、分極は０まで低くならなくて、点Ｂに残留される。このような残留分極によって強誘電物質が保有する電荷の量、即ち、残留分極はＱrで表示される。
【０００６】
次に、キャパシター両端の電圧が負の方向に増加すると、分極は点Ｂから負の電荷分極領域内の点Ｃに変わる。点Ｃにおいて、強誘電物質のすべてのドメインは点Ａからの分極方向に反対になる方向に分極される。この時、分極は−Ｑsで表示され、キャパシター両端に印加される電圧の大きさは−Ｖsである。以後、キャパシター両端の電圧が再び０Ｖまで下がっても、分極値は０まで下がらないで、点Ｄに残留する。この時の残留分極は−Ｑrで表示される。キャパシター両端に印加される電圧の大きさが再び一度正の方向に増加されると、強誘電物質の分極は点Ｄから点Ａに変わる。
【０００７】
前述したように、電界を発生するため電圧が二つの電極との間に強誘電物質が挿入された強誘電体キャパシターに一回印加されると、以後電極がフローティング状態(ｆｌｏａｔｉｎｇ ｓｔａｔｅ)に設定されても自発分極による分極方向は維持される。自発分極のため、強誘電物質の表面電荷(ｓｕｒｆａｃｅ ｃｈａｒｇｅ)は漏洩等によって自然には損失しない。分極が０になるように反対方向に電圧が印加されていないと、分極方向はそのまま維持される。
【０００８】
次には、ＦＲＡＭの書込/読出は前述したように分極反転によって遂行される。したがって、ＦＲＡＭの動作速度は分極反転時間によって決定される。強誘電体キャパシターの分極反転速度はキャパシターの面積、強誘電体薄膜の厚さ、印加電圧等によって結晶され、単位は通常ｎｓである。これはμｓ単位の読出/書込時間を有するＥＥＰＲＯＭ（ｅｌｅｃｔｒｉｃａｌｌｙ ｅｒａｓａｂｌｅ ａｎｄ ｐｒｏｇｒａｍｍａｂｌｅ ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ）又はフラッシュメモリと比べると、より早い速度で動作可能であることを意味する。
【０００９】
強誘電体キャパシターを利用してメモリセルを形成するとき、強誘電体キャパシターの二つの電極（下部電極及び上部電極）との間に挿入される強誘電物質の特性のため、その製造に相当な難しさが伴う。特に強誘電体キャパシター上に層間絶縁膜を蒸着する工程が強誘電体キャパシターの特性を左右するもっとも重要な工程である。強誘電体キャパシターを有する半導体メモリ装置は次のような手順を通じて形成される。
【００１０】
まず、拡散層、ゲート絶縁膜及びゲート電極を含むＭＯＳトランジスターが形成される。次に、３つの層、即ち、下部から順序に、形成された下部電極、強誘電体膜及び上部電極で構成される、強誘電体キャパシターが半導体基板及びＭＯＳトランジスターを覆うように使用される絶縁膜上に形成される。最終的に、１つの拡散層及び下部電極用コンタクトホールと上部電極用コンタクトホールが形成され、金属配線が形成される。
【００１１】
【発明が解決しようとする課題】
前述した製造工程のうち、強誘電体キャパシターを形成する間に強誘電体膜の物質は要求される強誘電性(図１に図示されたヒステリシス特性)を示す結晶構造(ｐｅｒｖｏｓｋｉｔｅ)を有しなければならない。しかしながら、強誘電体キャパシター上に絶縁膜が蒸着されるとき、圧縮応力（ｃｏｍｐｒｅｓｓｉｖｅ ｓｔｒｅｓｓ）或いは水素ガス等が発生され、下部のキャパシターに影響を及ぼし、その影響によって、強誘電体特性、例えば、残留分極が低下されるようになる。２つの強誘電体キャパシターと２つのトランジスターで構成された２T/２C構造において、強誘電体キャパシターの残留分極が製造工程うちに低下されても感知マージン(ｓｅｎｓｉｎｇ ｍａｒｇｉｎ)に関することは大きな問題にならない。しかし、高集積に適する１Ｔ／１Ｃ構造では、製造工程うちに残留分極が低下されると、２Ｔ/２Ｃ構造と異なり感知マージンに関することが大きく問題になる。この時、漸次的に半導体メモリ装置が低電圧下で動作する傾向では、１Ｔ／１Ｃ構造の感知マージンに関する問題がもっと深刻な問題になる。
【００１２】
したがって、本発明の目的は向上された強誘電性(即ち、残留分極)を有する低電圧半導体装置を提供することである。
【００１３】
本発明のその他の目的は強誘電性の劣化を防止できる低電圧半導体装置の製造方法を提供することである。
【００１４】
【課題を解決するための手段】
上述したような目的を達成するための本発明の１つの特徴によると、少なくとも１つの拡散層を有する集積回路が形成される半導体基板上に前記集積回路を覆う第１層間絶縁膜を形成する段階と、前記第１層間絶縁膜上に下部電極、強誘電体膜及び上部電極で構成された強誘電体キャパシターを形成する段階と、前記強誘電体キャパシターに対して引張応力を有するように、前記強誘電体キャパシター及び前記第１層間絶縁膜を覆う第２層間絶縁膜を形成する段階と、前記第２層間絶縁膜及び前記第１層間絶縁膜に前記拡散層に到達する第１コンタクトホールを形成し、前記第２層間絶縁膜に前記下部電極に到達する第３コンタクトホールを形成する段階と、前記第１及び第３コンタクトホールを形成した後、酸素雰囲気で第１熱処理を遂行する段階と、前記第１熱処理を遂行した後、前記第１及び第３コンタクトホールを通じて前記拡散層及び前記下部電極に到達する第１金属配線を形成する段階と、前記強誘電体キャパシターに対して引張応力を有するように、前記第１金属配線及び前記第２層間絶縁膜を覆う第３層間絶縁膜を形成する段階と、前記第３層間絶縁膜に前記上部電極に到達する第２コンタクトホールを形成する段階と、前記第２コンタクトホールを形成した後、酸素雰囲気で第２熱処理を遂行する段階と、前記第２コンタクトホールを通じて前記上部電極に到達する第２金属配線を形成する段階とを含む。
【００１５】
この実施の形態において、第２及び第３層間絶縁膜は低温酸化膜で形成され、ＰＥ−ＴＥＯＳ（Plasma Enhanced-Tetraethylorthosilicate）膜と、ＵＳＧ（Undoped Silicate Glass）膜と、ＥＣＲ−ＯＸ（Electron Cyclotron Resonance - Oxide）膜とのうち、ある１つの酸化膜であることを特徴とする。
【００１６】
本発明のその特徴によると、少なくとも１つの拡散層を有する集積回路が形成された半導体基板と、前記半導体基板及び前記集積回路を覆うように形成された第１層間絶縁膜と、前記第１層間絶縁膜上に形成されているが、下部電極、強誘電体膜及び上部電極で構成された強誘電体キャパシターと、前記強誘電体キャパシターに対して引張応力を有するように前記強誘電体キャパシター及び前記第１層間絶縁膜上に形成された第２層間絶縁膜と、前記第２層間絶縁膜及び前記第１層間絶縁膜に形成された第１コンタクトホールを通じて前記拡散層に到達すると共に、前記第２層間絶縁膜に形成された第３コンタクトホールを通じて前記下部電極に到達する第１金属配線と、前記強誘電体キャパシターに対して引張応力を有するように、前記第１金属配線及び前記第２層間絶縁膜を覆う第３層間絶縁膜と、前記第３層間絶縁膜の第２コンタクホールを通じて前記上部電極に到達するように形成された第２金属配線とを含む。
【００１７】
この実施の形態において、第２及び第３層間絶縁膜は低温酸化膜で形成され、ＰＥ−ＴＥＯＳと、ＵＳＧと、ＥＣＲ−ＯＸとのうち、ある１つの酸化膜であることを特徴とする。
【００１８】
このような方法によって、低電圧下で感知マージンが向上される強誘電体キャパシターを形成することできる。これを達成するための本発明の新規な半導体装置の製造方法において、強誘電体キャパシターが形成された後、キャパシターを覆う絶縁膜が形成される。このとき、絶縁膜は強誘電体キャパシターに対する大きい引張応力を有するように低温酸化膜で形成する。これによって、強誘電体キャパシターは要求される強誘電性を有する結晶構造で形成されることができる。結果的に、キャパシター特性(即ち、ヒステリシス特性)が改善することによって、その残留分極が増加される。
【００１９】
【発明の実施の形態】
本発明による図面の図２乃至図６を参照して、本発明の望ましい実施の形態による半導体装置の製造工程が以下詳細に説明される。
【００２０】
図２に図示されたように、まず、拡散層２、ゲート絶縁膜３及びゲート電極４を含むＭＯＳトランジスター５が半導体基板１に形成される。ＭＯＳトランジスター５は、通常の半導体製造方法によって形成される。その次に、ＭＯＳトランジスター５が形成された半導体基板１は第１層間絶縁膜(ｆｉｒｓｔ ｉｎｔｅｒｌａｙｅｒ ｉｎｓｕｌａｔｉｎｇ ｆｉｌｍ)６によって完全に覆う。下部電極(ｌｏｗｅｒｅｌｅｃｔｒｏｄｅ)７、強誘電体膜(ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｆｉｌｍ)８及び上部電極(ｕｐｐｅｒ ｅｌｅｃｔｒｏｄｅ)９が第１層間絶縁膜６上に通常の製造方法で順次的に形成され、その７、８及び９は１つの強誘電体キャパシター１０として形成される。
【００２１】
次に第２層間絶縁膜１１が第１層間絶縁膜６及び強誘電体キャパシター１０上に形成される。本発明において第２層間絶縁膜１１が強誘電体キャパシター１０に対して引張応力を有するようにするため低温酸化膜、例えば、ＥＣＲ−ＯＸ膜、ＵＳＧ膜或いはＰＥ−ＴＥＯＳ膜等で形成される。具体的には、ＥＣＲ−ＯＸ膜はＮ2Ｏ、ＳｉＨ4、そしてＯ2を使用して約２００℃の低い温度でＲＦパーワ（ｐｏｗｅｒ）が約４００Ｗで蒸着される。ＥＣＲ−ＯＸ膜は低い温度で、高いエネルギーを有するプラズマを形成することが大きな長所である。ＵＳＧ膜はＯ３−ＴＥＯＳを使用して約４００℃でＬＰＣＶＤによって蒸着されられる。そして、ＰＥ−ＴＥＯＳ膜はＰＥ−ＴＥＯＳ膜はＴＥＯＳとＮ２Ｏを使用して約４００ＷのＲＦパーワ、約４００℃でプラズマＣＶＤによって蒸着されられる。
【００２２】
図６及び図７は各々ＥＣＲ−ＯＸ膜の蒸着温度とフローレート（ｆｌｏｗ ｒａｔｅ）に従う残留分極を示すグラプである。図６及び図７において、’ａｓ．ｃａｐ’は強誘電体キャパシター上にＥＣＲ−ＯＸ膜が形成される前の状態を示した。図示したように、残留分極はＥＣＲ−ＯＸ膜の蒸着温度及び酸素フローレートが増加することによって、減少する傾向を示している。一方、図８及び図９はＥＣＲ−ＯＸ膜の蒸着温度及び酸素フローレートによる強誘電体キャパシターに印加されるストレスの変化を示している。示したように温度が増加することによって、強誘電体キャパシターに印加される引張応力を低下する傾向であることがわかる。尚、図８及び図９において、on cap.は、on capacitorを意味する。
【００２３】
というわけで、強誘電体キャパシターの特性（残留分極)を向上させるためにできるだけ低温で層間絶縁膜を蒸着するのが望ましいことである。前述のようにＥＣＲ−ＯＸ膜の場合、約２００℃で蒸着されるのが望ましいことである。
【００２４】
次に、図３に図示されたように、ＭＯＳトランジスター５の拡散層２及び強誘電体キャパシター１０の下部電極６に各々到達する第１コンタクトホール１２ａがエッチング技術によって第２層間絶縁膜１１及び第１層間絶縁膜に形成される。次に、エッチングによるプラズマ損傷を除去するため、約４５０℃以下で熱処理(ｈｅａｔ ｔｒｅａｔｍｅｎｔ)が酸素雰囲気で遂行される。
【００２５】
次に、図４に図示されたように、第１コンタクトホール１２ａを通じて各々拡散層２及び下部電極７に到達する金属配線１２が形成される。金属配線１２は通常の金属配線技術によって形成される。
【００２６】
その次に、金属配線１２を含む第２層間絶縁膜１１上に第３層間絶縁膜１３が蒸着される。第３層間絶縁膜１３は又第２層間絶縁膜１１ののようにキャパシター特性の劣化を防止するため、上述したように酸化膜で形成する。
【００２７】
次に、図１０で図示されなかったが、強誘電体キャパシター１０の上部電極９に到達する第２コンタクトホール(図示せず)がエッチング技術によって第３層間絶縁膜１３に形成される。その次に、エッチングによるプラズマ損傷を除去するため、４５０℃以下で熱処理が酸素雰囲気で遂行される。最終的に、第２コンタクトホールを通じて上部電極９に到達する金属配線１４が形成される。金属配線１４は通常の金属配線技術によって形成される。
【００２８】
低温酸化膜が下部キャパシターに対して示す引張応力は工程全般を通じて一定の値を有することがキャパシターの特性に望ましい。言い換えれば、酸化膜蒸着後、後続熱処理工程などでその引張応力等でその引張応力の変化量が少ないほど下部のキャパシター特性におよぶ影響は小さい。図１０は多様な低温酸化膜の蒸着後、熱処理温度による下部の半導体基板に印加されるストレス変化を示している。ここで、酸化膜のストレスは、半導体基板上に強誘電体キャパシターを形成しないで、直ぐ低温酸化膜を蒸着した後、熱処理温度に従う下部半導体基板に印加されるストレスを示している。図１０において、’Ａ’は低温酸化膜蒸着直後、半導体基板に印加されるストレスを示し、’Ｄ’は約４５０℃で熱処理進行時ストレスを示し、’Ｂ’は約４５０℃で熱処理後始めの状態に下降したときのストレスの示し、’Ｃ’は’Ａ’と’Ｂ’との間のストレスの差を示している。図示されたように約４５０℃で熱処理進行時ストレスを示し、ＥＣＲ−ＯＸ膜は他の低温酸化膜に比べ、熱処理工程の間そのストレス変化量が相対的に小さく示されることを知られる。
【００２９】
図１１は各々ＥＣＲ−ＯＸ(２０００オングストローム）／ＵＳＧ（２５００オングストローム）を第２層間絶縁膜／第３層間絶縁膜として使用するとき強誘電体キャパシターの両端に印加される電圧変化による電流及び残留分極の変化を示す図面であり、図１２はＥＣＲ−ＯＸ（４５００オングストローム）を第２層間絶縁膜／第３層間絶縁膜として使用するとき強誘電体キャパシターの両端に印加される電圧変化による電流及び残留分極の変化を示す図面である。図１１と図１２とを比べると、第３絶縁膜として、ＥＣＲ−ＯＸ膜を使用すること（図１２）がＵＳＧとして第３絶縁膜（図１１）を使用することに比べ相対的に供給電圧は低いし、残留分極は高いことを知られる。これは上述したようにＵＳＧ膜はＥＣＲ−ＯＸ膜に比べ、蒸着温度が高い（４００℃）し、後続熱処理工程でそのストレス変化量が多きためである。図１１及び図１２から理解できるのは第３絶縁膜又は第２絶縁膜のように、キャパシター特性を向上させるために、低温酸化膜を低温酸化膜をしようすることが望ましいことである。
【００３０】
例示的に望ましい実施の形態を利用して本発明を説明したが、本発明の範囲は開示された実施の形態に限定されない。専ら、本発明の範囲に多様な変形例及びその類似な構成をすべて含まれるようにしようものである。したがって、請求範囲はそのような変形例及びその類似な構成全てを含むものであり、できれば幅広く解釈されなければならない。
【００３１】
【発明の効果】
上述したように、層間絶縁膜はそのストレスが強誘電体キャパシターに対して大きい引張応力を有する物質である低温酸化膜として構成される。というわけで、強誘電体キャパシターの残留分極は低い電圧下で要求された量の分極を得ることができ、結果的に低電圧で、感知マージンが向上された強誘電体キャパシターを具現することができる。
【図面の簡単な説明】
【図１】 強誘電体キャパシターのヒステリシス特性を示すグラフである。
【図２】 本発明の実施形態である半導体装置の製造方法において、半導体基板上に第１層間絶縁膜を形成し、その第１層間絶縁膜上に下部電極、強誘電体膜及び上部電極で構成された強誘電体キャパシターを形成し、その強誘電体キャパシターに対して引張応力を有するように、強誘電体キャパシター及び第１層間絶縁膜を覆う第２層間絶縁膜を形成する段階とを示す半導体装置の断面図である。
【図３】 本発明の実施形態である半導体装置の製造方法において、第２層間絶縁膜に拡散層及び下部電極に到達する第１コンタクトホールを形成し、次いで、第１コンタクトホールを形成した後、酸素雰囲気で第１熱処理を遂行する段階を示す半導体装置の断面図である。
【図４】 本発明の実施形態である半導体装置の製造方法において、第１熱処理を遂行した後、第１コンタクトホールを通じて拡散層及び下部電極に到達する第１金属配線を形成し、次いで強誘電体キャパシターに対して引張応力を有するように、第１金属配線及び第２層間絶縁膜を覆う第３層間絶縁膜を形成する段階とを示す半導体装置の断面図である。
【図５】 本発明の実施形態である半導体装置の製造方法において、第３層間絶縁膜に上部電極に到達する第２コンタクトホールを形成し、その第２コンタクトホールを形成した後、酸素雰囲気で第２熱処理を遂行し、次いで、第２コンタクトホールを通じて前記上部電極に到達する第２金属配線を形成する段階とを示す半導体装置の断面図である。
【図６】 ＥＣＲーＯＸ膜の蒸着温度と残留分極を示すグラフである。
【図７】 ＥＣＲーＯＸ膜の酸素ガスフローレートと残留分極を示すグラフである。
【図８】 ＥＣＲーＯＸ膜の蒸着温度とストレスを示すグラフである。
【図９】 ＥＣＲーＯＸ膜の酸素ガスフローレートとストレスを示すグラフである。
【図１０】 低温酸化膜の熱処理温度と下部基板に与えるストレスを示すグラフである。
【図１１】 ＥＣＲ−ＯＸ（２０００オングストローム）／ＵＳＧ（２５００オングストローム）を第２層間絶縁膜／第３層間絶縁膜として使用するとき、強誘電体キャパシターの両端に印加される電圧に対する電流変化及び残留分極を示すグラフである。
【図１２】 ＥＣＲ−ＯＸ（４５００オングストローム）を第２層間絶縁膜／第３層間絶縁膜として使用するとき強誘電体キャパシターの両端に印加される電圧に対する電流変化及び残留分極を示すグラフである。
【符号の説明】
１ 半導体基板
２ 拡散層
３ ゲート酸化膜
４ ゲート電極
５ ＭＯＳトランジスター
６ 層間絶縁膜
７ 下部電極
８ 強誘電体膜
９ 上部電極
１０ 強誘電体キャパシター
１１ 第２層間絶縁膜
１２ 第１金属配線
１２ａ コンタクトホール
１３ 第３層間絶縁膜
１４ 第２金属配線
Claims (5)
- 少なくとも１つの拡散層を有する集積回路が形成される半導体基板上に前記集積回路を覆う第１層間絶縁膜を形成する段階と、
前記第１層間絶縁膜上に下部電極、強誘電体膜及び上部電極で構成された強誘電体キャパシターを形成する段階と、
前記強誘電体キャパシターに対して引張応力を有するように、前記強誘電体キャパシター及び前記第１層間絶縁膜を覆う第２層間絶縁膜を形成する段階と、
前記第２層間絶縁膜及び前記第１層間絶縁膜に前記拡散層に到達する第１コンタクトホールを形成し、前記第２層間絶縁膜に前記下部電極に到達する第３コンタクトホールを形成する段階と、
前記第１及び第３コンタクトホールを形成した後、酸素雰囲気で第１熱処理を遂行する段階と、
前記第１熱処理を遂行した後、前記第１及び第３コンタクトホールを通じて前記拡散層及び前記下部電極に到達する第１金属配線を形成する段階と、
前記強誘電体キャパシターに対して引張応力を有するように、前記第１金属配線及び前記第２層間絶縁膜を覆う第３層間絶縁膜を形成する段階と、
前記第３層間絶縁膜に前記上部電極に到達する第２コンタクトホールを形成する段階と、 前記第２コンタクトホールを形成した後、酸素雰囲気で第２熱処理を遂行する段階と、
前記第２コンタクトホールを通じて前記上部電極に到達する第２金属配線を形成する段階とを含むことを特徴とする半導体装置の製造方法。 - 前記第２及び第３層間絶縁膜は低温酸化膜で形成されることを特徴とする請求項１項に記載の半導体装置の製造方法。
- 前記低温酸化膜はＰＥ−ＴＥＯＳと、ＵＳＧと、ＥＣＲ−ＯＸとのうち、ある１つの酸化膜で形成されることを特徴とする請求項２項に記載の半導体装置の製造方法。
- 少なくとも１つの拡散層を有する集積回路が形成された半導体基板と、
前記半導体基板及び前記集積回路を覆うように形成された第１層間絶縁膜と、
前記第１層間絶縁膜上に形成されているが、下部電極、強誘電体膜及び上部電極で構成された強誘電体キャパシターと、
前記強誘電体キャパシターに対して引張応力を有するように前記強誘電体キャパシター及び前記第１層間絶縁膜上に形成された第２層間絶縁膜と、
前記第２層間絶縁膜及び前記第１層間絶縁膜に形成された第１コンタクトホールを通じて前記拡散層に到達すると共に、前記第２層間絶縁膜に形成された第３コンタクトホールを通じて前記下部電極に到達する第１金属配線と、
前記強誘電体キャパシターに対して引張応力を有するように、前記第１金属配線及び前記第２層間絶縁膜を覆う第３層間絶縁膜と、
前記第３層間絶縁膜の第２コンタクホールを通じて前記上部電極に到達するように形成された第２金属配線とを含むことを特徴とする半導体装置。 - 前記第２及び第３層間絶縁膜は低温酸化膜として、ＰＥ−ＴＥＯＳと、ＵＳＧと、ＥＣＲ−ＯＸとのうち１つの酸化膜で形成されることを特徴とする請求項４項に記載の半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980010989A KR100268453B1 (ko) | 1998-03-30 | 1998-03-30 | 반도체 장치 및 그것의 제조 방법 |
| KR199810989 | 1998-03-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11330390A JPH11330390A (ja) | 1999-11-30 |
| JP3833841B2 true JP3833841B2 (ja) | 2006-10-18 |
Family
ID=19535560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07449199A Expired - Fee Related JP3833841B2 (ja) | 1998-03-30 | 1999-03-18 | 半導体装置及びその製造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6368909B2 (ja) |
| JP (1) | JP3833841B2 (ja) |
| KR (1) | KR100268453B1 (ja) |
| CN (1) | CN1140925C (ja) |
| DE (1) | DE19860829B4 (ja) |
| FR (1) | FR2776833B1 (ja) |
| GB (1) | GB2336030B (ja) |
| TW (1) | TW388989B (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100279297B1 (ko) * | 1998-06-20 | 2001-02-01 | 윤종용 | 반도체 장치 및 그의 제조 방법 |
| KR100292819B1 (ko) * | 1998-07-07 | 2001-09-17 | 윤종용 | 커패시터및그의제조방법 |
| KR100324316B1 (ko) * | 1999-03-26 | 2002-02-16 | 김영환 | 반도체 소자의 커패시터 및 그 제조방법 |
| KR100349693B1 (ko) * | 1999-12-28 | 2002-08-22 | 주식회사 하이닉스반도체 | 강유전체 캐패시터의 형성 방법 |
| KR100351056B1 (ko) * | 2000-06-27 | 2002-09-05 | 삼성전자 주식회사 | 선택적 금속산화막 형성단계를 포함하는 반도체 소자의 제조방법 |
| FR2815469B1 (fr) * | 2000-10-13 | 2003-03-21 | St Microelectronics Sa | Procede de fabrication d'une structure monolithique comportant un condensateur a dielectrique perovskite |
| US20030124324A1 (en) * | 2001-11-27 | 2003-07-03 | Kappler Safety Group | Breathable blood and viral barrier fabric |
| JP2004039699A (ja) * | 2002-06-28 | 2004-02-05 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP3847683B2 (ja) | 2002-08-28 | 2006-11-22 | 富士通株式会社 | 半導体装置の製造方法 |
| JP2004095861A (ja) * | 2002-08-30 | 2004-03-25 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2004095755A (ja) | 2002-08-30 | 2004-03-25 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP4252537B2 (ja) | 2002-12-25 | 2009-04-08 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JPWO2004095578A1 (ja) * | 2003-04-24 | 2006-07-13 | 富士通株式会社 | 半導体装置及びその製造方法 |
| US6927074B2 (en) * | 2003-05-21 | 2005-08-09 | Sharp Laboratories Of America, Inc. | Asymmetric memory cell |
| JP2005142319A (ja) * | 2003-11-06 | 2005-06-02 | Renesas Technology Corp | 半導体装置の製造方法 |
| CN100463182C (zh) * | 2004-10-19 | 2009-02-18 | 精工爱普生株式会社 | 铁电体存储器及其制造方法 |
| KR100735521B1 (ko) | 2005-10-19 | 2007-07-04 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| KR101213871B1 (ko) * | 2005-12-15 | 2012-12-18 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| JP4993941B2 (ja) * | 2006-04-27 | 2012-08-08 | パナソニック株式会社 | 半導体集積回路及びこれを備えたシステムｌｓｉ |
| KR100888202B1 (ko) * | 2006-09-28 | 2009-03-12 | 주식회사 하이닉스반도체 | 반도체 소자 제조방법 |
| US20090227099A1 (en) * | 2008-03-06 | 2009-09-10 | Stefan Zollner | Method of forming a semiconductor device having a stressed electrode and silicide regions |
| US20160086960A1 (en) * | 2014-09-22 | 2016-03-24 | Texas Instruments Incorporated | Low-Temperature Passivation of Ferroelectric Integrated Circuits for Enhanced Polarization Performance |
| JP6872437B2 (ja) * | 2017-06-27 | 2021-05-19 | 富士通セミコンダクターメモリソリューション株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP7421292B2 (ja) | 2019-09-11 | 2024-01-24 | キオクシア株式会社 | 半導体装置の製造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4962063A (en) * | 1988-11-10 | 1990-10-09 | Applied Materials, Inc. | Multistep planarized chemical vapor deposition process with the use of low melting inorganic material for flowing while depositing |
| JP3042127B2 (ja) * | 1991-09-02 | 2000-05-15 | 富士電機株式会社 | 酸化シリコン膜の製造方法および製造装置 |
| US5468684A (en) * | 1991-12-13 | 1995-11-21 | Symetrix Corporation | Integrated circuit with layered superlattice material and method of fabricating same |
| US5401680A (en) * | 1992-02-18 | 1995-03-28 | National Semiconductor Corporation | Method for forming a ceramic oxide capacitor having barrier layers |
| EP0557937A1 (en) * | 1992-02-25 | 1993-09-01 | Ramtron International Corporation | Ozone gas processing for ferroelectric memory circuits |
| US5723171A (en) * | 1992-10-23 | 1998-03-03 | Symetrix Corporation | Integrated circuit electrode structure and process for fabricating same |
| US5438023A (en) * | 1994-03-11 | 1995-08-01 | Ramtron International Corporation | Passivation method and structure for a ferroelectric integrated circuit using hard ceramic materials or the like |
| US5503882A (en) * | 1994-04-18 | 1996-04-02 | Advanced Micro Devices, Inc. | Method for planarizing an integrated circuit topography |
| KR0179554B1 (ko) | 1995-11-30 | 1999-04-15 | 김주용 | 반도체 소자의 소자분리절연막 형성방법 |
| US5679606A (en) * | 1995-12-27 | 1997-10-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | method of forming inter-metal-dielectric structure |
| US5661334A (en) | 1996-01-16 | 1997-08-26 | Micron Technology, Inc. | Inter-metal dielectric structure which combines fluorine-doped glass and barrier layers |
| US5716875A (en) * | 1996-03-01 | 1998-02-10 | Motorola, Inc. | Method for making a ferroelectric device |
| US5702980A (en) | 1996-03-15 | 1997-12-30 | Taiwan Semiconductor Manufacturing Company Ltd | Method for forming intermetal dielectric with SOG etchback and CMP |
| KR100197566B1 (ko) * | 1996-06-29 | 1999-06-15 | 윤종용 | 강유전체 메모리 장치 |
| TW396454B (en) * | 1997-06-24 | 2000-07-01 | Matsushita Electrics Corporati | Semiconductor device and method for fabricating the same |
-
1998
- 1998-03-30 KR KR1019980010989A patent/KR100268453B1/ko not_active IP Right Cessation
- 1998-11-13 TW TW087118834A patent/TW388989B/zh not_active IP Right Cessation
- 1998-11-17 GB GB9825189A patent/GB2336030B/en not_active Expired - Fee Related
- 1998-12-30 DE DE19860829A patent/DE19860829B4/de not_active Expired - Fee Related
-
1999
- 1999-03-10 FR FR9902959A patent/FR2776833B1/fr not_active Expired - Fee Related
- 1999-03-18 JP JP07449199A patent/JP3833841B2/ja not_active Expired - Fee Related
- 1999-03-30 CN CNB991034287A patent/CN1140925C/zh not_active Expired - Fee Related
- 1999-03-30 US US09/281,706 patent/US6368909B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB2336030A (en) | 1999-10-06 |
| KR100268453B1 (ko) | 2000-11-01 |
| GB2336030B (en) | 2000-05-10 |
| FR2776833B1 (fr) | 2005-04-15 |
| TW388989B (en) | 2000-05-01 |
| GB9825189D0 (en) | 1999-01-13 |
| US20010023080A1 (en) | 2001-09-20 |
| JPH11330390A (ja) | 1999-11-30 |
| KR19990076228A (ko) | 1999-10-15 |
| FR2776833A1 (fr) | 1999-10-01 |
| US6368909B2 (en) | 2002-04-09 |
| DE19860829B4 (de) | 2005-12-01 |
| CN1140925C (zh) | 2004-03-03 |
| CN1230779A (zh) | 1999-10-06 |
| DE19860829A1 (de) | 1999-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3833841B2 (ja) | 半導体装置及びその製造方法 | |
| US6437966B1 (en) | Ferroelectric capacitor | |
| US6645779B2 (en) | FeRAM (ferroelectric random access memory) and method for forming the same | |
| JPH0794600A (ja) | 半導体装置およびその製造方法 | |
| WO2001024265A1 (fr) | Memoire non volatile | |
| JPH10341002A (ja) | 強誘電体トランジスタ、半導体記憶装置、強誘電体トランジスタの取扱い方法および強誘電体トランジスタの製造方法 | |
| US6908802B2 (en) | Ferroelectric circuit element that can be fabricated at low temperatures and method for making the same | |
| JPH11297867A (ja) | ド―プされた金属酸化物誘電体材料を有する電子部品及びド―プされた金属酸化物誘電体材料を有する電子部品の作製プロセス | |
| US6727156B2 (en) | Semiconductor device including ferroelectric capacitor and method of manufacturing the same | |
| CN101093795B (zh) | 半导体器件的制造方法 | |
| KR20010061333A (ko) | 반도체 소자의 강유전체 캐패시터 형성방법 | |
| JP3745553B2 (ja) | 強誘電体キャパシタ、半導体装置の製造方法 | |
| US6608339B2 (en) | Ferroelectric memory element | |
| KR100533973B1 (ko) | 하부전극과 강유전체막의 접착력을 향상시킬 수 있는강유전체캐패시터 형성 방법 | |
| US20060240577A1 (en) | Ferroelectric capacitor and manufacturing method thereof | |
| US6747302B2 (en) | FeRAM having BLT ferroelectric layer and method for forming the same | |
| KR100655441B1 (ko) | 트랩형 비휘발성 메모리 장치의 제조 방법 | |
| JP2002324897A (ja) | 強誘電体半導体メモリ装置及びその製造方法 | |
| JP3111940B2 (ja) | 容量及びその製造方法 | |
| JP2000156473A (ja) | 半導体装置およびその製造方法、キャパシタの製造方法 | |
| KR20000017148A (ko) | 반도체 장치 및 그 제조 방법 | |
| US20050059206A1 (en) | Integrated circuit devices having barrier layers between upper electrodes and dielectric layers and methods of fabricating the same | |
| US20010023951A1 (en) | Method of manufacturing a ferroelectric capacitor | |
| KR20050002989A (ko) | 하부전극과 강유전체막의 접착력을 향상시킬 수 있는강유전체캐패시터 형성 방법 | |
| KR19980066717A (ko) | 에프램(fram)셀의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060530 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060620 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060720 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |