TW388989B - A semiconductor device and a method for fabricating - Google Patents

Description

A7 B7 4092pif'.cfoc/〇〇8 五、發明説明（（） 本發明係提供一種半導體元件及其製造方法，特別係 指相關半導體元件，尤其是指相關鐵電電容器 (ferroelectric capacitor)及其製造方法。 現今，數據處理系統必須可實質上的分配資料，且司· 保證快速隨機存取資料並儲放資料於記億體中。在半導體 技術領域中，便競相發展如何提昇操作速度的記億體，於 是隨機存取記憶體(random access memories;RAMs)便發展 出將一個二進位位元資料儲存於單一記憶胞(其包括有單 一電晶體及相關電容器），複數個記憶胞可成長於同一陣 歹IJ(array)中。通常RAMs係利用積體電路、電容器及介電 質所形成，包括有動態RAMs(DRAMs)及靜態RAMs (SRAMs)。 dram記憶胞中儲存數據的電容器係形成於基底上的 積體電路半導體物質。因爲邏輯準位係依照儲存於電容器 內的電荷而定及無電流狀態的雙定態邏輯元件（bi-stable logic device)而定。因爲電荷將傾向於消耗狀態，所以必 須週期性的進行再充電，俾保護記憶體的內容。 通常單一電晶體DRAM記憶胞中，儲存於記憶胞電 容器內的電荷，選擇性的經過存取電晶體的源/汲極區而 耦接到記憶體的位元線上。然後存取電晶體經由閘極耦接 到字元線上。當啓動存取電晶體時，原本儲存於電容器內 的電荷，將透過源/汲極區耦接到位元線上，一般將其與 如虛擬記憶胞或互補式位元線的參考電荷進行比較，藉此 可由儲存於電容器內的電荷決定記憶胞的狀態。 4

IT------ (錆先·Μ讀#面；之注意事項再峨寫本頁) ^¾:‘部中灰«.準>GJ.-=:J消費合竹ii卬來 本紙張尺度適扣中國國家橾準（CNS ) A4規格（210X297公釐） 4092pit'.doc/008 ___B7 五、發明说明（> ) 近年鐵電（ferroelectric)材料經常當作記憶胞電容器中 的介電質使用。鐵電材料本身具備頗高的介電常數。若 RAMs採用鐵電電容器爲記憶胞的話(即fraMs)，將也具 備有較佳的非揮發性(nonvolatile)。此非揮發性FRAMs係 利用鐵電電容器達成，此鐵電電容器包含一對電容板，並 在中間具備鐵電材料，藉此而有二種不同的穩定極化狀 態，此極化狀態係由極化狀態與附加電壓所構成座標的滯 留曲線而決定。利用測量供給附加電壓於鐵電電容器時的 電荷流率，便可決定鐵電材料的極化狀態。利用將邏輯準 位「〇」調整到極化狀態，以及將邏輯準位「1」調整到反 極化狀態，便可使同一 RAM記憶陣列中的鐵電電容器儲 存二進位資料。因此即便元件的電源關閉或中斷，非揮發 性記憶體所儲存的數據亦可持續保留。 第1圖所示係表示鐵電電容器的極化電荷(Q|C/cm2) 爲電壓（V)函數的滯留曲線。此處請注意，當通過鐵電電 容器的電壓爲〇時，鐵電電容器將有二個極化狀態，爲邏 輯「1」的極化狀態或邏輯「0」的極化狀態。 如第1圖所示，當供給電壓爲0時，鐵電電容器將爲 邏輯「〇」的極化狀態，此狀態下的「-Qr」爲「D」。當 通過鐵電電容器的電壓趨向於正電壓方向增加時’極化電 荷便由-Qr朝向+Qr方向增加。結果當通過鐵電電容器的 電壓增加至最大操作電壓値的+Vs時，極化電荷（Q)將到 達A狀態下的極値+Qs。在極化電荷到達飽和狀態A後’ 電壓便又開始下降然後趨向於0。但極化電荷並未下降至 5 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） A7 B7 荷將達到C狀態的極値-Qi 後，電壓將朝零方向增加， 持在狀態D的殘留極化-Qr 4092pil'.doc/008 五、發明説明（今） 0，而是保持在B狀態的+Qr殘留極化。即’呈現邏輯1 的極化狀態。另，當通過鐵電電容器的電壓由零降低^負 電壓時，即朝起始方向相反相向，極化電荷（Q)將由+Qr 朝降低至-Q方向前進。結焉當電壓降低至-Vs時，極化電 在極化電荷到達飽和狀態C 極化電荷並未降低至零，而保 即邏輯1的極化狀態。 如上述，當供給電壓於鐵電電容器後馬上移除，即供 給脈衝電壓-V或+V的話，在鐵電電容器中將呈現-Qr或 +Qr殘留極化。利用供給+V或-V的脈衝電壓於鐵電電容 器，可使殘留極化呈現可逆狀態，藉由電壓脈衝可控制在 二個穩定的極化狀態。 FRAM胞的讀寫動作，係利用殘留極化的回復，其 操作速度則依照殘留極化的回復時間而定。而此回復時間 則依電容器的有效面積、鐵電薄膜厚度、供給電壓而定。 在鐵電記憶體的製造程序中，對以不降低鐵電特性而 在鐵電電容器上形成被覆膜的程序乃屬關鍵程序。習知的 鐵電記憶體製造程序如下所述。 首先，在半導體基底上形成具備擴散層、閘氧化層、 閘極的MOS電晶體。同時在半導體與MOS電晶體上形 成內介電層，然後在此內介電層上形成由下電極、鐵電薄 膜與上電極所構成的鐵電電容器。在此內介電層中鑿設一 擴散層、下電極與上電極均裸露出的接觸窗。然後，沉積 金屬層於此接觸窗中，並覆蓋內介電層後，再施行圖案化 η 先 •閱 讀 •背 意 填 寫 本 頁 α 訂 本紙张尺度適扣中國國家標準（CNS ) Α4规格（210X297公釐） 4〇92pif.doc/008 A7 B7 五、發明説明（p ) 處理而形成金屬內連線。 此鐵電材料必須具備#!鈦礦結構，俾顯現出如第1圖 所示滯留曲線的鐵電特性。在製造過程中，特別係在鐵電 電容器上沉積介電層步驟時’將產生收縮應力或氫氣，而 所形成的收縮應力將影響鐵電材料結構，而降低極化。 一般在沉積內介電層時，將供給鐵電薄膜伸張應力（即 抵銷鐵電薄膜所釋放的應力）以對抗收縮應力。故如何提 供一種可使在鐵電薄膜上形成內介電層時釋放伸張應力的 方法，便成當務之急。 有鑑於斯，本發明之目的係提供一種鐵電電容器及其 製造方法，係在鐵電電容器上形成一層低溫氧化層，便可 對鐵電電容器供應伸張應力。 藉由本發明可提供一種具備優良鐵電特性的鐵電電容 器及其製造方法。 爰是，爲達本發明上述目的，係提供一種半導體基底， 此半導體基底具備有如已形成擴散層之MOS電晶體的積 體電路者。在半導體基底與MOS電晶體上形成第一內介 電層。在此第一內介電層上形成下電極、鐵電薄膜及上電 極’並施行圖案化而形成鐵電電容器。在此鐵電電容器及 第一內介電層上形成第二內介電層。爲改善電容器特性， 所覆蓋的內介電層必須呈現伸張應力。故，此第二內介電 層便係低溫化氧層，俾可對鐵電電容器釋放較大伸張應 力。此低溫氧化層可選自PE-TEOS、USG、ECR-OX中任 —者。在第二內介電層上開設第一接觸窗’穿透該第二及 7 本紙張尺度適用中國國家榡準（CNS ) A4规格（210X297公釐〉 (讀先-M讀背扃之注意事項再填寫本頁) 訂 4092pif.doc/008 A7 B7 五、發明説明（G ) 第一接觸窗，直達下電極與擴散層。在氧環境下進行第一 回火步驟。在此接觸窗上沉積第一金屬層，並覆蓋第二內 介電層，同時予以圖案化而形成第一金屬內連線。在第二 內介電層上形成第三內介電層，並覆蓋第一金屬內連線。 爲增加電容器特性，所覆蓋的內介電層必須釋放伸張應 力。故，第二內介電層係由低溫氧化層所構成，俾對鐵電 電容器釋放較大伸張應力。此低溫氧化層可選自？£-TEOS、USG、ECR-OX中任一種。在第三內介電層上鑿 設第二接觸窗，並直達上電極。在氧環境下進行第二回火 步驟。接著在此第二接觸窗中沉積第二金屬層，並覆蓋第 三內介電層，然後進行圖案化而形成第二金屬內連線。 此外，爲達上述本發明目的，亦提供一種半導體元件， 係包括有半導體基底，此半導體基底具備覆蓋此半導體基 底上的擴散層、第一內介電層、積體電路、鐵電電容器的 下電極、鐵電薄膜、覆蓋第一內介電層的上電極、覆蓋第 一內介電層及鐵電電容器的第二內介電層、形成於第二內 ^介電層上並使下電極與擴散層形成電性連接且第一接觸窗 貫穿第二內介電層與第一內介電層的金屬內連線、覆蓋第 二內介電層及第一金屬內連線的第三介電層（第二介電層 與第三介電層具備對鐵電電容器的伸張應力）、第三內介 電層上形成第二金屬內連線並經過第三內介電層中的第二 接觸窗而電性連接於上電極。 上述半導體元件中，第二、第三內介電層係選自PE-TEOS、USG、ECR-OX中的低溫氧化層。 8 (誚先閱讀背肩之注意事項再填寫本頁)

*1T 籽沪部中呔i?^^，h-T消资合竹拉卬$? 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 B7 4092pif d〇c/〇〇8 五、發明説明（έ ) 【圖式簡單說明】 第1.圖係代表鐵電電容器之極化電；(Q··pC/cm2)爲通過鐵 .電電容器電壓（V)之函數關係的滯留曲線； 第？A〜2D圖係本發明之半導體的形成步驟； 第3A圖係殘留極化與氧化層之沉積溫度間的關係圖； 第3B圖保殘留極化與沉積過程中氧流速率間的關係圖； 第4A圖係應力與ECR-OX沉積溫度間的關係圖； 第4B圖係應力與ECR-OX流速率間的關係圖； .第5圖係矽基底上沉積氧化層後，J共給矽基底的各種應力 (不同內介電層)與溫度間的關係圖； 第6A圖係本發明中分別採用20.00 A厚度的ECR-OX層 輿2500 A厚度的USGr層爲第二內介電層與第三內 、 '介電層時，電流與與供給電壓的殘留極化函g關係 Λ ;以及 第6B圖係本發明中分別採用4500入厚度的ECR-OX層-.爲第二內介電層與第三內介電層時，電流與與供給 電壓的殘留極化函數關係圖。 【圖式編號說明】 (請先閱讀背面之注項再填寫本頁) -0¾. 訂 M'浐部中戎«.枣5?於1·消費合作社印來 1半導體基底 2 擴散層 3閘絕緣層 4 閘極 5 MOS電晶體 6 第一內介電層 7下電極 8 鐵電薄膜 9上電極 10 鐵電電容器 Π第二內介電層 12 第一金屬內連線 9 本紙張尺度適Λ1中國國家標牟（CNS > A4規格（210X297公嫠） A7 B7 13 第三內介電層 4092pif.doc/008 五、發明説明（彡） l2a 接觸窗 【實:^例】. 以下對本發明較佳實施例，配合圖示進行詳細說 明。 請參閱第2A圖所示，係本發明經過數項步驟後的半 導體基底1之部份剖面示意圖。首先，依照習知方法形成 MOS電晶體5。此MOS電晶體5係在半導體基底丨上包 括有閘絕緣層3、聞極4、與形成於聞絕緣層3二側之半 導體基底1上的擴散層2。在半導體基底1及m〇S電晶 體5上覆蓋第一內介電層6。在第一內介電層6上依序沉 積白金(Pt)材質的下電極7、BST p·質的鐵電薄膜8、白 金材質的上電極9，並實施圖案化，利用乾式蝕刻形成鐵 電電容器10。 在第一內介電層6上形成第一內介電層u，並覆蓋 整體鐵電電容器10。在本實施例中，第二內介電層U係 由如PE-TEOS層、USG層、與ECR-OX層等低溫氧化層 所形成’藉此可對鐵電電容器10釋放伸張應力，而改善 如殘留極化等電容器特性。 ECR-OX層可在如溫度約200。。、400W射頻功率(RF power)條件下，利用N20、SiH4與02氣體形成。ECR在 經低溫下具有可供給有效高電漿能量的特性。PE-TEOS 層可採用TEOS與N2，利用電漿CVD技術，在約400°C 下，以約400W的射頻功率(RF power)形成。USG層可利 本紙張尺度適用屮國國家標準（CNS ) A4規格（210X297公釐） - I— I- I · I— I --11 — -灰、 I— - 1 --I —II -- I 丁 T货 (誚&讀背面之注意事項再填寫本頁) 籽浐部中头"'卑而U-T消费合竹私印裝 A7 4092pi i'.doc/008 ^ 五、發明説明（$ ) 用APCVD技術，採用〇3-TEOS在溫度約40(rc下完成β 第3Α圖與第3Β圖所示係ECR-OX層時，電容器之 殘留禪化爲沉積溫度與02流速率的關係圖。第3Α圖及 第3Β圖中，「as.cap」係指ECR-OX層未覆蓋電容器之情 況。由第3A圖及第3B圖結果顯示，殘留極化(pC/cm-2) 係隨ECR-OX層之沉積溫度與02流速率的增加而降低。 第4A圖所示係應力與ECR-OX層沉積溫度間的關係圖， 第4B圖所示係應力與ECR-OX層02流速率間的關係圖。 由第4A圖及第4B圖結果顯示，ECR-OX層的伸張應力 係隨ECR-OX層之沉積溫度與02流速率的增加而逐漸降 低。 由此顯示ECR-OX層的沉積溫度約在200°C時，鐵電 電容器將可獲得較高的殘留極化，同時ECR-OX層亦可 對電容器呈現較大的伸張應力。 請參閱第2B圖所示，接觸窗12a係鑿設在內介電層 中，並利用乾式蝕刻法分別裸露出下電極7與擴散層2。 爲消除電漿對接觸窗12a所造成的傷害，而在至少450°C 下，於氧氣環境中進行第一回火程序。 請參閱第2C圖所示，在接觸窗12a上沉積第一金屬 層，並覆蓋第二內絕緣層11，然後利用乾式蝕刻進行圖 案化，而形成第一金屬內連線12。之後’在第二內介電 層11及第一金屬內連線12上形成第三內介電層13。此 第三內介電層13亦是採用如PE-TEOS層、USG層 '或 ECR-OX層等低溫氧化層，俾對鐵電電容器1〇釋放伸張 本紙張尺度適用中國國家標牟（CNS ) A4規格（21〇X297公釐） u j I - 1 I- -I- I I I-*· -- - - 1 i in I— t^i X*. .-(,¾ i (讀背面之注^^項再填寫本頁) 4092pif，d〇c/008 A7 B7 _ 五、發明説明（q ) 應力，而改進如殘留極化等電容器特性。 請參閱第2D圖所示’在第三內介電層13上利用乾 式蝕刳鏊設第二接觸窗’而裸露出上電極9。然後，在至 少45〇°c下，於氧氣環境中進行第二回火程序。在接觸窗 上沉積第二金屬層，並覆蓋第三內介電層13 ’然後利用 乾式蝕刻進行圖案化’而形成第二金屬內連線。 在沉積後並經過回火程序後’氧化層供給於鐵電電容 器的應力將爲固定値。鐵電電容器的特性’將隨覆蓋的氧 化層種類不同而有所不同。請參閱第5圖所示，供給基底 的應力（改變低溫氧化層）’與在基底上沉積低溫氧化層所 進行回火的溫度間之關係圖。在第5圖中’「A」係指當 沉積低溫氧化層後瞬間供給基底的應力，「D」係指約在450 t：下進行回火程序情況下，所供給基底的應力’「B」係 指在450。(：回火處理後冷卻到「A」狀態之情況’「C」係 指「A」與「B」間的應力差値。由第5圖中顯示，於沉 積後並經回火處理後’ ECR-OX層所釋放的應力低於USG 層及PE-TEOS層。 第6A圖所示係本發明中分別採用2000 A厚度的 ECR-OX層與2500 A厚度的USG層爲第二內介電層與第 三內介電層時，電流與與供給電壓的殘留極化函數關係 圖；而第6B圖所示係第二內介電餍與第三內介電層採用 4500 A厚度的ECR-OX層時，電流與與供給電壓的殘留 極化函數關係圖。

比較第6A圖與第6B圖’在第6B圖中’當ECR-OX 本紙張尺度適扣t國國家標率（CNS ) A4規格（210X297公釐） (請先两讀背面之注意事項再填寫本頁)

4〇92pil'.doc/〇〇8 Λ1 ________B7_ 五 '發明説明（p) ' 層沉積成第二、第三內介電層時，存在一相對較低的供給 電壓與相對較高的殘留極化。此乃如前所述，如第5圖所 示般’ USG層係在約400°C高溫下沉積，且有較大的應力 所致。由第5圖到第6圖得知，最好第三絕緣層必須由低 溫氧化層所構成，俾改進鐵電電容器的特性。 由上述得知，本發明藉由如ECR-OX、USG、或PE-TEOS等低溫氧化層的沉，而可供給鐵電電容器伸張應 力’而改善鐵電電容器的特性。 惟以上所述僅爲本發明之較佳實施例，大凡熟悉此技 術之人士，依照本發明所揭露之技術思想，而完成之各種 變化與修飾，理應包括於下述申請專利範圍內。 --------—— (誚先閲讀背^之注意事項再填寫本頁) 經浐部中央极枣而只.X消費合竹ii印絮 I度 尺 張 紙

I 公 97 2

Claims (1)

1. A8 B8 4092pi f.doc/008 C8 D8 六、申請專利範圍 1. 一種半導體元件之製造方法，係包括： 在半導體基底上形成具備擴散層的積體電路； 在該半導體基底上形成第一內介電層：λ 在^亥第一內介電層上形成鐵電電容器，該鐵電電容器 係包括下電極、鐵電薄膜、上電極； 形成覆蓋該鐵雪電容器與該第一內介電層的第二內介 ~電層； 在該第二內介電層、及在該下電極與該擴散層相互一 寧位置的該第二內介電層與第一內介電層上分別形成第 一接觸窗； _氧氣環境下施行第一回火處理； 在該第一接觸窗上沉積第一金屬層，並形成第一金屬 內連線，俾電性連接該擴散層與下電極； 形成覆蓋該第一金屬內連線與第二內介電層的第三內 介電； 在該第三、第二內介電層相對應於該上電極位置處設 置第二接觸窗； 經濟部中央揉率局貞工消费合作社印製 (請先W讀背面乏注$項再填寫本頁) 在氧氣環境下進行第二回火處理，俾使該第二、第三 內介電層具備對該鐵電電容器的伸張應力； 在該第二接觸窗上形成第二金屬層，並形成第二金屬 內連線，俾電性連接於該上電極。 2. 如_申請專利範圍第1項所述半導體元件之製造方法，其 中，該第二、第三內介電層係由低溫氧化層所構成。 3·如宇請專利範圍第1項所述半導體元件之製造方法，； 本紙張尺度逋用中國國家標準（CNS ) Α4規格（210Χ297公釐） 經濟部中央標準局WC工消费合作社印製 A8 B8 4〇q2pird〇c/〇Q8_D8 六、申請專利範圍 中-，該低溫氧化層係選自PE-TEOX、USG、ECR-OX中 者。 4. 一種半導體元件，係包括有： 在半導體基底上設有具備擴散層的積體電路； 在該半導體基底與該積體電路上覆蓋第一內介電層； 在該第一內介電層上設有一鐵電電容器/該鐵電電容 器係具備一下電極、一鐡電薄膜、一上電極； ..形成第二內介電層，並使該第二內介電層_覆蓋該第一 內介電層及該鐵電電容器； 在該第二內介電層上形成第一金屬內連線，該第一金 屬內連線分別透過在該第二內介電層、以及在該第二與 第一內介電層中的該第一接觸窗，而將該下電極與該擴 散層予以電性連接； 設置第三內介電質，並使該第三內介電質覆蓋該第二 內介電層與該第一金屬內連線； 該第二、.第三內介電層分別對該鐵電電容器具備伸孽 應力 在該第三內介電層上形成第二金屬內連線，並使該第 二金屬內連線透過該第三內介電層中的該第二接觸窗， 而與該上電極電性連接。 5. 如申請專利範圍第4項所述半導體元件，其中，該第二、 第三內介電層係由低溫氧化層所構成，而該低溫氧化層 係選自 PE-TEOX、USG、ECR-OX 中者。 (請先潤讀背庐之注意事項再填寫本頁) _ 訂 -%! 本紙張尺度適用中國國家標準（CNS > Α4規格（210X297公釐）