FR2776833A1 - Condensateur ferroelectrique et procede de fabrication d'un dispositif semi-conducteur le comprenant - Google Patents
Condensateur ferroelectrique et procede de fabrication d'un dispositif semi-conducteur le comprenant Download PDFInfo
- Publication number
- FR2776833A1 FR2776833A1 FR9902959A FR9902959A FR2776833A1 FR 2776833 A1 FR2776833 A1 FR 2776833A1 FR 9902959 A FR9902959 A FR 9902959A FR 9902959 A FR9902959 A FR 9902959A FR 2776833 A1 FR2776833 A1 FR 2776833A1
- Authority
- FR
- France
- Prior art keywords
- interlayer dielectric
- layer
- dielectric layer
- ferroelectric capacitor
- ferroelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 67
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000010410 layer Substances 0.000 claims abstract description 164
- 239000011229 interlayer Substances 0.000 claims abstract description 82
- 239000000758 substrate Substances 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 13
- 238000009792 diffusion process Methods 0.000 claims description 13
- 238000000137 annealing Methods 0.000 claims description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 230000008021 deposition Effects 0.000 abstract description 11
- 230000000593 degrading effect Effects 0.000 abstract description 2
- 230000010287 polarization Effects 0.000 description 39
- 230000015654 memory Effects 0.000 description 22
- 230000006870 function Effects 0.000 description 10
- 239000000463 material Substances 0.000 description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 230000006835 compression Effects 0.000 description 4
- 238000007906 compression Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 208000023414 familial retinal arterial macroaneurysm Diseases 0.000 description 3
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 2
- 239000011247 coating layer Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
Abstract
L'invention concerne un dispositif à semiconducteur perfectionné ainsi qu'un procédé permettant de le fabriquer sans dégrader les caractéristiques d'un condensateur ferroélectrique (7, 8, 9; 10) par le dépôt d'une couche diélectrique intercouche (11, 13). Le procédé de l'invention forme la couche diélectrique intercouche (11, 13) sur le condensateur (10) de façon que celle-ci présente un effort de traction par rapport au condensateur. La couche diélectrique intercouche peut être faite d'une couche d'oxyde basse température et être une couche de PE-TEOS, une couche de USG ou bien une couche de ECR-OX.
Description
La présente invention concerne un dispositif à semi-conducteur et,
plusparticulièrement, un condensateur ferroélectrique et son procédé de fabrication. Dans tout système moderne de traitement de données, il faut qu'une partie importante des informations stockées dans sa mémoire soit accessible de façon directe pour assurer un accès rapide à ces informations. En raison de la grande vitesse de fonctionnement des mémoires réalisées en technique des semiconducteurs, on a mis au point des mémoires vives, à accès direct, appelées "RAM", dans lesquelles un bit d'information binaire est stocké dans une unique cellule de mémoire, qui ne peut comprendre qu'un seul transistor et un condensateur associé, plusieurs cellules de mémoire étant regroupées en une matrice. Les RAM couramment disponibles qui utilisent des diélectriques typiques pour condensateurs à circuit intégré comprennent les mémoires vives dynamiques
("DRAM") et les mémoires vives statiques ("SRAM").
Les cellules de mémoire d'une DRAM stockent des données dans un condensateur qui est formé dans le substrat du matériau semiconducteur du circuit intégré. Puisque le niveau logique déterminé par la charge est stocké dans un condensateur et non par l'état courant d'un dispositif logique à deux états de stabilité, la charge tend à se dissiper et doit donc être "rafraîchie" périodiquement
afin qu'on puisse conserver le contenu de la mémoire.
Dans les cellules de mémoire DRAM classiques à un seul transistor, la charge stockée dans le condensateur de la cellule de mémoire est sélectivement couplée, par l'intermédiaire du trajet source-drain d'un transistor d'accès, à la ligne de bit de la mémoire. Le transistor d'accès possède aussi une électrode de grille qui est couplée à une ligne de mot. Lorsqu'on active le transistor d'accès, la charge stockée dans le condensateur se trouve alors couplée, via le trajet source-drain, à la ligne de bit, o elle est généralement comparée avec une autre charge de référence, par exemple d'une cellule de mémoire fictive ou d'une ligne de bit complémentaire, afin que l'état de la cellule de mémoire indiqué par la charge stockée dans le
condensateur puisse être déterminé.
Récemment, on a commencé d'utiliser des matières ferroélectriques
comme diélectriques pour les condensateurs des cellules de mémoire.
Les matériaux ferroélectriques possèdent une constante diélectrique qui est, par nature, élevée. Les RAM qui utilisent des condensateurs ferroélectriques pour les cellules de mémoire, à savoir les FRAM, présentent en outre l'important avantage d'être des mémoires rémanentes. La rémanence, ou non-volatilité, des FRAM résulte du fait qu'un condensateur ferroélectrique comporte une paire de plaques de condensateur entre lesquelles se trouve un matériau ferroélectrique, qui possède deux états de polarisation stables différents pouvant être définis au moyen d'une courbe d'hystérésis obtenue par le tracé de la polarisation en fonction de la tension appliquée. En mesurant la charge qui circule lorsqu'on applique une tension à un condensateur ferroélectrique, on peut déterminer l'état de polarisation du matériau ferroélectrique. En attribuant arbitrairement un niveau logique "zéro" à un état de polarisation et un niveau logique "un" à l'état de polarisation opposé, on peut utiliser des condensateurs ferroélectriques pour stocker des informations binaires dans la matrice de mémorisation de la RAM. L'avantage évident des mémoires rémanentes est que des données continuent d'être stockées à l'intérieur de la cellule de mémoire même si on interrompt ou on supprime l'alimentation
électrique du dispositif.
La figure 1 montre une boucle d'hystérésis qui décrit la charge de polarisation (Q, s'exprimant en!aC/cm2) du condensateur ferroélectrique en fonction de la tension (V) aux bornes du condensateur ferroélectrique. Il faut noter que, lorsque la tension aux bornes du condensateur ferroélectrique est nulle, le condensateur ferroélectrique peut se trouver dans l'un de deux états de polarisation, I'état de polarisation de niveau logique "un" ou l'état de polarisation
de niveau logique "zéro".
Comme représenté sur la figure 1, lorsque la tension fournie est nulle, le condensateur ferroélectrique se trouve par exemple dans l'état de polarisation de niveau logique "zéro", par exemple "-Qr", indiqué en "D". Lorsque la tension aux bornes du condensateur ferroélectrique augmente en direction des tensions positives, la charge de polarisation (-Qr) augmente en direction des charges positives. De ce fait, si la tension aux bornes du condensateur ferroélectrique augmente jusqu'à la tension de fonctionnement "+Vs", la charge de polarisation (Q) atteint l'état "A" de valeur maximale "+Qs". Après que la charge de polarisation a atteint l'état de saturation "A", même si la tension diminue vers zéro, la charge de polarisation ne tombe pas à zéro, mais se place au stade "B" de l'état de polarisation rémanente "+Qr", c'est-à-dire dans l'état de polarisation de niveau logique "un". D'autre part, lorsque la tension aux bornes du condensateur ferroélectrique augmente, depuis zéro, dans la direction des tensions négatives, c'est-à-dire dans le sens opposé au sens initial, la charge de polarisation (Q) diminue, depuis "+Qr", dans la direction des charges Q négatives. De ce fait, si la tension augmente jusqu'à "-Vs", la charge de polarisation atteint l'état "C" de valeur maximale "-Qs". Après que la charge de polarisation a atteint l'état de saturation "C", même si la tension augmente vers zéro, la charge de polarisation ne s'annule pas, mais se place au stade "D" de l'état de polarisation rémanente "-Qr",
c'est-à-dire dans l'état de polarisation de niveau logique "zéro".
Comme décrit ci-dessus, lorsqu'une tension est appliquée aux bornes du condensateur ferroélectrique, puis en est retirée, soit, en d'autres termes, lorsqu'une impulsion de tension "-V" ou "+V" est appliquée, une polarisation
rémanente "-Qr" ou "+Qr" est présente dans le matériau ferroélectrique.
Par conséquent, lorsque des impulsions de tension "+V" ou "-V", de polarités opposées, sont appliquées aux bornes du condensateur, la polarisation rémanente s'inverse. Il est donc possible d'obtenir de manière répétée la commutation entre
deux états de polarisation stables au moyen d'impulsions de tension.
Puisque les opérations de lecture et d'écriture dans une cellule de la FRAM s'effectuent par le biais de l'inversion ci-dessus mentionnée de la polarisation rémanente, la vitesse de cette opération dépend du temps d'inversion de la polarisation rémanente. Ce temps d'inversion est déterminé par l'aire disponible du condensateur, l'épaisseur de la pellicule ferroélectrique et la tension d'alimentation. Dans le processus de fabrication d'une mémoire ferroélectrique, l'un des traitements clés consiste à former une pellicule de revêtement sur les condensateurs ferroélectriques sans dégrader nullement les caractéristiques ferroélectriques. Le processus classique de fabrication d'une mémoire
ferroélectrique est le suivant.
Tout d'abord, sur un substrat semiconducteur, on forme un transistor MOS ayant une couche de diffusion, une couche d'oxyde de grille et une électrode de grille. On forme sur le semiconducteur et le transistor MOS une couche diélectrique intercouche. Sur la couche diélectrique intercouche, on forme un condensateur ferroélectrique fait d'une électrode inférieure, d'une pellicule ferroélectrique et d'une électrode supérieure. On ouvre des trous de contact dans la couche diélectrique intercouche afin d'exposer la couche de diffusion et les électrodes inférieure et supérieure. Enfin, on dépose une couche de métal dans les trous de contact et sur la couche diélectrique intercouche et on lui applique un
tracé de motif afin de former une interconnexion métallique.
Le matériau ferroélectrique doit avoir une structure du type perovskite pour présenter des caractéristiques ferroélectriques telles que le montre la figure 1 sous la forme d'une boucle d'hystérésis. Toutefois, pendant le processus de fabrication, plus spécialement à l'étape du dépôt de la couche dielectrique sur le condensateur ferroélectrique, un effort de compression, ou H2, peut se produire, et l'effort de compression ainsi appliqué peut affecter la structure du matériau
ferroélectrique, de manière à réduire la polarisation rémanente.
De manière générale, il est préférable qu'un effort de traction soit appliqué à la pellicule ferroélectrique (c'est-à-dire quant au fait que la pellicule ferroélectrique présente un effort de compression), par opposition à l'effort de compression, pendant le dépôt de la couche diélectrique intercouche. Ainsi, il existe une demande pour un procédé qui puisse produire la couche diélectrique intercouche sur la pellicule ferroélectrique de façon qu'elle présente un effort de traction. L'invention propose un condensateur ferroélectrique et un procédé de fabrication de celui-ci. Un point clé de l'invention réside dans le fait que le revêtement du condensateur ferroélectrique se fait au moyen d'une couche d'oxyde basse température, ladite couche d'oxyde présentant un effort de traction
relativement au condensateur ferroélectrique.
Par conséquent, un but de l'invention est de produire un condensateur ferroélectrique qui possède de bonnes caractéristiques ferroélectriques, ainsi qu'un
procédé de fabrication de celui-ci.
Pour procurer cet avantage, ainsi que d'autres avantages, et selon le but de l'invention, le procédé comporte l'opération consistant à prévoir un substrat semiconducteur sur lequel un circuit intégré, par exemple un transistor MOS, possédant une couche de diffusion est déjà formé. On forme une couche
diélectrique intercouche sur le substrat semiconducteur et le transistor MOS.
On forme sur la première couche diélectrique intercouche une couche d'électrode inférieure, une couche de pellicule ferroélectrique et une couche d'électrode supérieure et on leur applique un tracé de motif afin de former un condensateur ferroélectrique. Sur le condensateur et la première couche diélectrique intercouche, on forme une deuxième couche diélectrique intercouche. Pour améliorer les caractéristiques du condensateur, il faut que la couche diélectrique intercouche de revêtement présente un effort de traction. Pour cette raison, la deuxième couche diélectrique intercouche est formée d'une couche d'oxyde basse température qui
présente un grand effort de traction par rapport au condensateur ferroélectrique.
La couche d'oxyde basse température peut être une couche choisie parmi PE-
TEOS, USG, et ECR-OX, à savoir, respectivement, tétraorthosilicate renforcé par plasma, verre de silicate non dopé, et oxyde par résonance de cyclotron électronique. On ouvre des premiers trous de contact dans la deuxième couche diélectrique intercouche et dans les deuxième et première couches diélectriques, lesquels trous atteignent respectivement l'électrode inférieure et la couche de diffusion. On effectue un premier recuit en atmosphère d'oxygène. On dépose dans les trous de contact et sur la deuxième couche diélectrique intercouche une première couche métallique, puis on applique à celle-ci un tracé de motif afin de former une première interconnexion métallique. On forme une troisième couche diélectrique intercouche sur la deuxième couche diélectrique intercouche et sur la première interconnexion métallique. Pour améliorer les caractéristiques du condensateur, il faut que la couche diélectrique intercouche de revêtement présente un effort de traction. Pour cette raison, on forme la troisième couche diélectrique intercouche au moyen d'une couche d'oxyde basse température présentant une grande contrainte de traction par rapport au condensateur ferroélectrique. On ouvre un deuxième trou de contact dans la troisième couche diélectrique intercouche, lequel trou atteint l'électrode supérieure. On effectue un deuxième recuit en atmosphère d'oxygène. Enfin, on dépose une deuxième couche métallique dans le deuxième trou de contact et sur la troisième couche diélectrique intercouche, et on applique à cette deuxième couche métallique un tracé de motif
afin de former une deuxième interconnexion métallique.
Pour procurer cet avantage ainsi que d'autres avantages, et selon le but de l'invention, le dispositif à semiconducteur comprend un substrat semiconducteur doté d'un circuit intégré ayant une couche de diffusion, une première couche diélectrique intercouche couvrant le substrat semiconducteur et le circuit intégré, un condensateur ferroélectrique fait d'une électrode inférieure, d'une pellicule ferroélectrique et d'une électrode supérieure disposées dans cet ordre sur la première couche diélectrique intercouche, une deuxième couche diélectrique intercouche couvrant la première couche diélectrique intercouche et le condensateur ferroélectrique, une première interconnexion métallique formée sur la deuxième couche diélectrique intercouche en contact électrique avec l'électrode inférieure et la couche de diffusion respectivement par l'intermédiaire de premiers trous de contact ménagés dans la deuxième couche diélectrique intercouche et dans les deuxième et première couches diélectriques intercouche, une troisième couche diélectrique intercouche couvrant la deuxième couche diélectrique intercouche et la première interconnexion métallique, o chacune des deuxième et troisième couches diélectriques intercouche présente un effort de traction par rapport au condensateur ferroélectrique, une deuxième interconnexion métallique formée sur la troisième couche diélectrique intercouche en contact électrique avec l'électrode supérieure par l'intermédiaire d'un deuxième trou de contact ménagé dans la
troisième couche diélectrique intercouche.
Dans le dispositif à semiconducteur ci-dessus mentionné, les deuxième et troisième couches diélectriques intercouche sont des couches d'oxyde basse
température que l'on peut choisir entre PE-TEOS, USG et ECR-OX.
La description suivante, conçue à titre d'illustration de l'invention,
vise à donner une meilleure compréhension de ses caractéristiques et avantages elle s'appuie sur les dessins annexés, parmi lesquels: la figure 1 est une boucle d'hystérésis décrivant la charge de polarisation (Q. en gC/cm2) contenue dans le condensateur ferroélectrique en fonction de la tension (V) existant aux bornes du condensateur ferroélectrique; les figures 2A à 2D sont des vues en section droite montrant les étapes de traitement d'un procédé nouveau permettant de former un dispositif à semiconducteur selon la présente invention; la figure 3A montre la relation existant entre la polarisation rémanente et la température de dépôt de la couche d'oxyde; la figure 3B montre la relation existant entre la polarisation rémanente et le débit d'oxygène pendant le processus de dépôt; la figure 4A montre la relation qui existe entre l'effort et la température de dépôt de ECR-OX; la figure 4B montre la relation existant entre l'effort et le débit d'oxygène de ECR-OX; la figure 5 montre l'effort (d'une quelconque couche diélectrique intercouche) appliqué au substrat de silicium en fonction de la température de recuit après que la couche d'oxyde a été déposée directement sur le substrat; la figure 6A montre la polarisation rémanente et le courant de déplacement (en Ampères) en fonction de la tension appliquée lorsqu'on utilise respectivement, au titre de la deuxième couche diélectrique intercouche et de la troisième couche diélectrique intercouche, une couche de ECR- OX de 200 nm (2 000 A) d'épaisseur et une couche de USG de 250 nm (2 500 A), selon la présente invention; et la figure 6B montre la polarisation rémanente et le courant de déplacement en fonction de la tension appliquée lorsqu'on utilise, au titre de la deuxième couche diélectrique intercouche et de la troisième couche diélectrique intercouche, des couches de ECR-OX de 450 nm (4 500 A), selon la présente invention. On décrit maintenant le mode de réalisation préféré de l'invention en se
reportant aux dessins annexés.
La figure 2A montre, en section droite, une partie d'un substrat semiconducteur I ayant déjà subi plusieurs stades de traitement, selon un mode de réalisation de l'invention. Tout d'abord, on forme un transistor MOS 5 par une sequence de traitement classique. Le transistor MOS 5 comporte une couche d'isolation de grille 3, une électrode de grille 4 au-dessus de cette dernière, et une couche de diffusion 2 formée dans le substrat semiconducteur 1 latéralement de part et d'autre de la couche d'isolation de grille 3. Une première couche diélectrique intercouche 6 recouvre entièrement le substrat semiconducteur I et le transistor MOS 5. Sur la première couche diélectrique intercouche 6, on dépose une couche d'électrode inférieure 7 constituée de platine (Pt), une pellicule ferroélectrique 8 constituée de BST (titanate de baryum- strontium), et une couche d'électrode supérieure 9, constituée de platine (Pt), et on leur fait subir un tracé de
motif par gravure à sec afin de former un condensateur ferroélectrique 10.
On forme une deuxième couche diélectrique intercouche 11 sur la première couche diélectrique intercouche 6 et sur le condensateur ferroélectrique 10. Selon l'invention, la deuxième couche diélectrique intercouche 11 est formée d'une couche d'oxyde basse température, comme par exemple une couche de PE-TEOS, une couche de USG, ou une couche de ECR-OX, présentant un effort de traction par rapport au condensateur ferroélectrique 10 et améliorant donc les caractéristiques du condensateur,
notamment la polarisation rémanente.
Par exemple, on peut déposer la couche de ECR-OX à une température d'environ 200 C, avec une puissance RF (haute fréquence) d'environ 400 W, à l'aide de gaz N20, SiH4 et 02. La technique ECR (résonance de cyclotron électronique) a pour avantage de pouvoir fournir une énergie de plasma élevée même à basse température. La couche de PE-TEOS peut être formée par une technique de dépôt chimique en phase vapeur (CVD) par plasma utilisant le TEOS et N20 à une température d'environ 400 C, avec une puissance RF d'environ 400 W. La couche de USG peut être formée par une technique APCVD (CVD sous
pression atmosphérique) utilisant 03-TEOS à une température d'environ 400 C.
Les figures 3A et 3B montrent la polarisation rémanente du condensateur respectivement en fonction de la température de dépôt et du débit
de O2 pour la couche de ECR-OX. Sur les figures 3A et 3B, "cond.
t.q."(condensation tel quel) signifie que le condensateur n'est pas recouvert par la couche de ECR-OX et T, C, B, R et L font respectivement référence au-dessus, au centre, au fond, à la droite et à la gauche de la plaquette. Comme on peut le voir sur les figures 3A et 3B, la polarisation rémanente (en liC/cm2) diminue avec l'augmentation de la température de dépôt et du débit de 02 de la couche de ECR-OX. D'autre part, la figure 4A montre la relation existant entre l'effort et la température de dépôt de ECR-OX, tandis que la figure 4B montre la relation entre l'effort et le débit d'oxygène de ECR-OX. Comme représenté sur les figures 4A et 4B, l'effort de traction de la couche de ECR-OX diminue graduellement avec l'augmentation de la température de dépôt et du débit de 02 de la couche de ECR-OX Ainsi, il est préférable que la couche de ECR-OX soit déposée à une température d'environ 200 C, pour laquelle le condensateur ferroélectrique possède une polarisation rémanente élevée et la couche de ECR-OX présente un
effort de traction élevé par rapport au condensateur.
Comme représenté sur la figure 2B, on ouvre des trous de contact 12a, par gravure à sec, dans la couche diélectrique intercouche afin d'exposer l'électrode inférieure 7 et la couche de diffusion 2. Pour éliminer les dommages provoqués par le plasma en liaison avec l'ouverture des trous de contact 12a, on effectue un
premier recuit en atmosphère d'oxygène à une température inférieure à 450 C.
Comme représenté sur la figure 2C, on dépose une première couche métallique dans les trous de contact 12a et sur la deuxième couche d'isolation intercouche 11 et on lui applique une tracé de motif par gravure à sec afin de former une première interconnexion métallique 12. Après cela, on forme sur la deuxième couche diélectrique intercouche 11 et sur l'interconnexion métallique 12 une troisième couche diélectrique intercouche 13. La troisième couche diélectrique intercouche 13 est également formée d'une couche d'oxyde basse température, comme par exemple une couche de PE-TEOS, une couche de USG ou une couche de ECR-OX, présentant un effort de traction par rapport au condensateur ferroélectrique 10 et améliorant ainsi les caractéristiques du condensateur,
par exemple la polarisation rémanente.
Comme on peut le voir sur la figure 2D, on ouvre un deuxième trou de contact par gravure à sec dans la troisième couche diélectrique intercouche 13 afin d'exposer l'électrode supérieure 9. Après cela, on effectue un deuxième recuit en atmosphère d'oxygène à une température inférieure à 450 C. On dépose dans le trou de contact et sur la troisieme couche diélectrique intercouche 13 une deuxième couche de métal, et on lui fait subir un tracé de motif par gravure à sec
afin de former une deuxième interconnexion métallique.
Il est souhaitable que l'effort de la couche d'oxyde appliqué au condensateur ferroélectrique ait une valeur constante pendant tout le processus de recuit après le dépôt. Les caractéristiques du condensateur ferroélectrique se dégradent en proportion des variations de l'effort de la couche d'oxyde de revêtement. La figure 5 montre l'effort (d'une quelconque couche d'oxyde basse température) appliqué au substrat en fonction de la température de recuit après que la couche d'oxyde basse température a été déposée sur le substrat. Sur la figure 5, "A" indique l'effort appliqué au substrat juste après le dépôt de la couche d'oxyde basse température, "D" indique l'effort appliqué au substrat lorsque le recuit est effectué à une température d'environ 450 C, "B" indique l'abaissement de la température jusqu'à l'état "A" après le recuit à 450 C, et "C" indique la différence d'effort entre "A" et "B". Comme on peut le voir sur la figure 5, la couche de ECR-OX présente une variation d'effort relativement faible pendant le processus de recuit après dépôt, par comparaison aux autres couche d'oxyde basse
température, à savoir la couche de USG et la couche de PE-TEOS.
La figure 6A montre la polarisation rémanente et le courant en fonction de la tension appliquée lorsqu'on utilise respectivement, au titre de la deuxième couche diélectrique intercouche et de la troisième couche diélectrique intercouche, une couche de ECR-OX de 200 nm (2 000 A) d'épaisseur et une couche de USG de 250 nm (2 500 ), selon l'invention, tandis que la figure 6B montre la polarisation rémanente et le courant en fonction de la tension appliquée lorsqu'on utilise, au titre de la deuxième couche diélectrique intercouche et de la troisième couche diélectrique intercouche, une couche de ECR-OX de 450 nm (4 500 )
d'épaisseur, selon l'invention.
Si l'on compare la figure 6A avec la figure 6B, on voit que la couche de ECR-OX déposée au titre des deuxième et troisième couches diélectriques intercouche présente une tension d'alimentation relativement faible et une polarisation rémanente relativement élevée. C'est parce que, comme décrit ci-dessus, la couche de USG se dépose à une température relativement élevée d'environ 400 C et présente une variation d'effort relativement importante, comme on peut le voir sur la figure 5. De l'examen de la figure 5 et des figures 6A et 6B, on déduit qu'il est souhaitable que la troisième couche isolante soit formée d'une couche d'oxyde basse température pour améliorer les caractéristiques du
condensateur ferroélectrique.
Comme on l'aura compris à la lecture des explications données ci-dessus, selon l'invention, on dépose une couche d'oxyde basse température, par exemple ECR-OX, USG ou PE-TEOS, sur le condensateur ferroélectrique afin qu'il y ait un effort de traction, de sorte qu'on améliore les caractéristiques ferroélectriques. L'homme de l'art pourra facilement modifier ces paramètres afin de les
adapter aux circonstances.
Bien entendu, l'homme de l'art sera en mesure d'imaginer, à partir du
procédé et du dispositif dont la description vient d'être donnée à titre purement
illustratif et nullement limitatif, diverses variantes et modifications ne sortant pas
du cadre de l'invention.
Claims (5)
1. Procédé de fabrication d'un dispositif à semiconducteur, caractérisé en ce qu'il comprend les opérations suivantes: former un circuit intégre (5) possédant une couche de diffusion (2) sur un substrat semiconducteur (1); former une première couche diélectrique intercouche (6) sur ledit substrat semiconducteur (1) former un condensateur ferroélectrique (10), fait d'une électrode inférieure (7), d'une pellicule ferroélectrique (8) et d'une électrode supérieure (9), sur ladite première couche diélectrique intercouche (6); former une deuxième couche diélectrique intercouche (11) afin de couvrir ledit condensateur ferroélectrique (10) et ladite première couche diélectrique intercouche (6); former des premiers trous de contact (12a) dans ladite première couche diélectrique intercouche (11) et dans lesdites deuxième et première couches diélectriques intercouche en des positions correspondant respectivement à ladite électrode inférieure (7) et à ladite couche de diffusion (2); effectuer un premier recuit en atmosphère d'oxygène; déposer une première couche de métal dans lesdits premiers trous de contact afin de former une première interconnexion métallique (12) qui est électriquement connectée à ladite couche de diffusion (2) et à l'électrode inférieure (7); former une troisième couche diélectrique intercouche (13) afin de couvrir ladite première interconnexion métallique (12) et ladite deuxième couche diélectrique intercouche (11); former un deuxième trou de contact dans lesdites troisième et deuxième couches diélectriques intercouche (13, 1 1) en une position correspondant à ladite électrode supérieure (9); effectuer un deuxième recuit en atmosphère d'oxygène de façon que lesdites deuxième et troisième couches diélectriques intercouche (11, 13) présentent un effort de traction par rapport audit condensateur ferroélectrique (10); et déposer une deuxième couche de métal dans ledit deuxième trou de contact afin de former une deuxième interconnexion métallique (14) qui est
électriquement connectée à ladite électrode supérieure (9).
2. Procédé selon la revendication 1, caractérisé en ce que chacune desdites deuxième et troisième couches diélectriques intercouche (1 1, 13) est faite
d'une couche d'oxyde basse température.
3. Procédé selon la revendication 2, caractérisé en ce que ladite couche d'oxyde basse température est choisie dans un groupe constitué de PETEOS,
USG et ECR-OX.
4. Dispositif à semiconducteur, caractérisé en ce qu'il comprend: un substrat semiconducteur (1) doté d'un circuit intégré (5) qui possède une couche de diffusion (2); une première couche diélectrique intercouche (6) couvrant ledit substrat semiconducteur (1) et ledit circuit intégré (5); un condensateur ferroélectrique (10) fait d'une électrode inférieure (7), d'une pellicule ferroélectrique (8) et d'une électrode supérieure (9), dans cet ordre, sur ladite première couche diélectrique intercouche (6); une deuxième couche diélectrique intercouche (11) couvrant ladite première couche diélectrique intercouche (6) et ledit condensateur ferroélectrique (10); une première interconnexion métallique (12) formée sur ladite deuxième couche diélectrique intercouche (1 1) en contact électrique avec ladite électrode inférieure (7) et ladite couche de diffusion (2), par l'intermédiaire de premiers trous de contact (12a) respectivement ménagés dans ladite deuxième couche diélectrique intercouche (11) et dans lesdites deuxième et première couches diélectriques intercouche (1 1, 6); une troisième couche diélectrique intercouche (13) couvrant ladite deuxième couche diélectrique intercouche (11) et ladite première interconnexion métallique (12); o chacune desdites deuxième et troisième couches diélectriques intercouche (11, 13) présente un effort de traction par rapport audit condensateur ferroélectrique (10); une deuxième interconnexion métallique (14) formée sur ladite troisième couche diélectrique intercouche (13) en contact électrique avec ladite électrode supérieure (9) par l'intermédiaire d'un deuxième trou de contact ménagé
dans ladite troisième couche diélectrique intercouche (13).
5. Dispositif selon la revendication 4, caractérisé en ce que chacune desdites deuxième et troisième couches diélectriques intercouche est faite d'une
couche d'oxyde basse température consistant en PE-TEOS, USG, ou ECR-OX.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980010989A KR100268453B1 (ko) | 1998-03-30 | 1998-03-30 | 반도체 장치 및 그것의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2776833A1 true FR2776833A1 (fr) | 1999-10-01 |
| FR2776833B1 FR2776833B1 (fr) | 2005-04-15 |
Family
ID=19535560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9902959A Expired - Fee Related FR2776833B1 (fr) | 1998-03-30 | 1999-03-10 | Condensateur ferroelectrique et procede de fabrication d'un dispositif semi-conducteur le comprenant |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6368909B2 (fr) |
| JP (1) | JP3833841B2 (fr) |
| KR (1) | KR100268453B1 (fr) |
| CN (1) | CN1140925C (fr) |
| DE (1) | DE19860829B4 (fr) |
| FR (1) | FR2776833B1 (fr) |
| GB (1) | GB2336030B (fr) |
| TW (1) | TW388989B (fr) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100279297B1 (ko) * | 1998-06-20 | 2001-02-01 | 윤종용 | 반도체 장치 및 그의 제조 방법 |
| KR100292819B1 (ko) * | 1998-07-07 | 2001-09-17 | 윤종용 | 커패시터및그의제조방법 |
| KR100324316B1 (ko) * | 1999-03-26 | 2002-02-16 | 김영환 | 반도체 소자의 커패시터 및 그 제조방법 |
| KR100349693B1 (ko) * | 1999-12-28 | 2002-08-22 | 주식회사 하이닉스반도체 | 강유전체 캐패시터의 형성 방법 |
| KR100351056B1 (ko) * | 2000-06-27 | 2002-09-05 | 삼성전자 주식회사 | 선택적 금속산화막 형성단계를 포함하는 반도체 소자의 제조방법 |
| FR2815469B1 (fr) * | 2000-10-13 | 2003-03-21 | St Microelectronics Sa | Procede de fabrication d'une structure monolithique comportant un condensateur a dielectrique perovskite |
| US20030124324A1 (en) * | 2001-11-27 | 2003-07-03 | Kappler Safety Group | Breathable blood and viral barrier fabric |
| JP2004039699A (ja) * | 2002-06-28 | 2004-02-05 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP3847683B2 (ja) | 2002-08-28 | 2006-11-22 | 富士通株式会社 | 半導体装置の製造方法 |
| JP2004095861A (ja) | 2002-08-30 | 2004-03-25 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2004095755A (ja) | 2002-08-30 | 2004-03-25 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP4252537B2 (ja) | 2002-12-25 | 2009-04-08 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
| WO2004095578A1 (fr) * | 2003-04-24 | 2004-11-04 | Fujitsu Limited | Dispositif a semi-conducteur et procede de production associe |
| US6927074B2 (en) * | 2003-05-21 | 2005-08-09 | Sharp Laboratories Of America, Inc. | Asymmetric memory cell |
| JP2005142319A (ja) * | 2003-11-06 | 2005-06-02 | Renesas Technology Corp | 半導体装置の製造方法 |
| CN100463182C (zh) * | 2004-10-19 | 2009-02-18 | 精工爱普生株式会社 | 铁电体存储器及其制造方法 |
| KR100735521B1 (ko) | 2005-10-19 | 2007-07-04 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| KR101213871B1 (ko) * | 2005-12-15 | 2012-12-18 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| JP4993941B2 (ja) * | 2006-04-27 | 2012-08-08 | パナソニック株式会社 | 半導体集積回路及びこれを備えたシステムｌｓｉ |
| KR100888202B1 (ko) * | 2006-09-28 | 2009-03-12 | 주식회사 하이닉스반도체 | 반도체 소자 제조방법 |
| US20090227099A1 (en) * | 2008-03-06 | 2009-09-10 | Stefan Zollner | Method of forming a semiconductor device having a stressed electrode and silicide regions |
| US20160086960A1 (en) * | 2014-09-22 | 2016-03-24 | Texas Instruments Incorporated | Low-Temperature Passivation of Ferroelectric Integrated Circuits for Enhanced Polarization Performance |
| JP6872437B2 (ja) * | 2017-06-27 | 2021-05-19 | 富士通セミコンダクターメモリソリューション株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP7421292B2 (ja) | 2019-09-11 | 2024-01-24 | キオクシア株式会社 | 半導体装置の製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5438023A (en) * | 1994-03-11 | 1995-08-01 | Ramtron International Corporation | Passivation method and structure for a ferroelectric integrated circuit using hard ceramic materials or the like |
| EP0678914A2 (fr) * | 1994-04-18 | 1995-10-25 | Advanced Micro Devices, Inc. | Procédé de planarization d'un circuit intégré |
| US5716875A (en) * | 1996-03-01 | 1998-02-10 | Motorola, Inc. | Method for making a ferroelectric device |
| US5723171A (en) * | 1992-10-23 | 1998-03-03 | Symetrix Corporation | Integrated circuit electrode structure and process for fabricating same |
| EP0887864A1 (fr) * | 1997-06-24 | 1998-12-30 | Matsushita Electronics Corporation | Dispositif à semi-conducteur ayant un condensateur et son procédé de fabrication |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4962063A (en) * | 1988-11-10 | 1990-10-09 | Applied Materials, Inc. | Multistep planarized chemical vapor deposition process with the use of low melting inorganic material for flowing while depositing |
| JP3042127B2 (ja) * | 1991-09-02 | 2000-05-15 | 富士電機株式会社 | 酸化シリコン膜の製造方法および製造装置 |
| US5468684A (en) * | 1991-12-13 | 1995-11-21 | Symetrix Corporation | Integrated circuit with layered superlattice material and method of fabricating same |
| US5401680A (en) * | 1992-02-18 | 1995-03-28 | National Semiconductor Corporation | Method for forming a ceramic oxide capacitor having barrier layers |
| EP0557937A1 (fr) * | 1992-02-25 | 1993-09-01 | Ramtron International Corporation | Traitement à l'ozone gazeux pour circuits à mémoire ferroélectrique |
| KR0179554B1 (ko) | 1995-11-30 | 1999-04-15 | 김주용 | 반도체 소자의 소자분리절연막 형성방법 |
| US5679606A (en) * | 1995-12-27 | 1997-10-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | method of forming inter-metal-dielectric structure |
| US5661334A (en) | 1996-01-16 | 1997-08-26 | Micron Technology, Inc. | Inter-metal dielectric structure which combines fluorine-doped glass and barrier layers |
| US5702980A (en) | 1996-03-15 | 1997-12-30 | Taiwan Semiconductor Manufacturing Company Ltd | Method for forming intermetal dielectric with SOG etchback and CMP |
| KR100197566B1 (ko) * | 1996-06-29 | 1999-06-15 | 윤종용 | 강유전체 메모리 장치 |
-
1998
- 1998-03-30 KR KR1019980010989A patent/KR100268453B1/ko not_active IP Right Cessation
- 1998-11-13 TW TW087118834A patent/TW388989B/zh not_active IP Right Cessation
- 1998-11-17 GB GB9825189A patent/GB2336030B/en not_active Expired - Fee Related
- 1998-12-30 DE DE19860829A patent/DE19860829B4/de not_active Expired - Fee Related
-
1999
- 1999-03-10 FR FR9902959A patent/FR2776833B1/fr not_active Expired - Fee Related
- 1999-03-18 JP JP07449199A patent/JP3833841B2/ja not_active Expired - Fee Related
- 1999-03-30 CN CNB991034287A patent/CN1140925C/zh not_active Expired - Fee Related
- 1999-03-30 US US09/281,706 patent/US6368909B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5723171A (en) * | 1992-10-23 | 1998-03-03 | Symetrix Corporation | Integrated circuit electrode structure and process for fabricating same |
| US5438023A (en) * | 1994-03-11 | 1995-08-01 | Ramtron International Corporation | Passivation method and structure for a ferroelectric integrated circuit using hard ceramic materials or the like |
| EP0678914A2 (fr) * | 1994-04-18 | 1995-10-25 | Advanced Micro Devices, Inc. | Procédé de planarization d'un circuit intégré |
| US5716875A (en) * | 1996-03-01 | 1998-02-10 | Motorola, Inc. | Method for making a ferroelectric device |
| EP0887864A1 (fr) * | 1997-06-24 | 1998-12-30 | Matsushita Electronics Corporation | Dispositif à semi-conducteur ayant un condensateur et son procédé de fabrication |
Non-Patent Citations (1)
| Title |
|---|
| SPIERINGS G A C ET AL: "STRESSES IN PT/PB(ZR,TI)O3/PT THIN-FILM STACKS FOR INTEGRATED FERROELECTRIC CAPACITORS", JOURNAL OF APPLIED PHYSICS, AMERICAN INSTITUTE OF PHYSICS. NEW YORK, US, vol. 78, no. 3, 1 August 1995 (1995-08-01), pages 1926 - 1933, XP000541835, ISSN: 0021-8979 * |
Also Published As
| Publication number | Publication date |
|---|---|
| TW388989B (en) | 2000-05-01 |
| KR19990076228A (ko) | 1999-10-15 |
| DE19860829B4 (de) | 2005-12-01 |
| KR100268453B1 (ko) | 2000-11-01 |
| CN1230779A (zh) | 1999-10-06 |
| GB9825189D0 (en) | 1999-01-13 |
| DE19860829A1 (de) | 1999-10-07 |
| US20010023080A1 (en) | 2001-09-20 |
| JPH11330390A (ja) | 1999-11-30 |
| GB2336030A (en) | 1999-10-06 |
| JP3833841B2 (ja) | 2006-10-18 |
| US6368909B2 (en) | 2002-04-09 |
| FR2776833B1 (fr) | 2005-04-15 |
| GB2336030B (en) | 2000-05-10 |
| CN1140925C (zh) | 2004-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2776833A1 (fr) | Condensateur ferroelectrique et procede de fabrication d'un dispositif semi-conducteur le comprenant | |
| US6645779B2 (en) | FeRAM (ferroelectric random access memory) and method for forming the same | |
| US6656789B2 (en) | Capacitor for highly-integrated semiconductor memory devices and a method for manufacturing the same | |
| FR2780199A1 (fr) | Procede de fabrication d'un dispositif de memorisation ferroelectrique et dispositif obtenu par ce procede | |
| FR2725309A1 (fr) | Dispositif memoire non volatile a semi-conducteurs et procede de fabrication de celui-ci | |
| FR2654259A1 (fr) | Dispositif a semiconducteurs comportant une couche de nitrure et procede pour fabriquer un tel dispositif. | |
| US5742472A (en) | Stacked capacitors for integrated circuit devices and related methods | |
| JPH09298284A (ja) | 半導体容量素子の形成方法 | |
| FR2776835A1 (fr) | Procede de fabrication d'un condensateur de cellule de memoire vive dynamique | |
| FR2772508A1 (fr) | Dispositif de memoire ferroelectrique et son procede de pilotage | |
| US20020024074A1 (en) | Semiconductor device including ferroelectric capacitor and method of manufacturing the same | |
| US20070224706A1 (en) | Method of producing semiconductor device and semiconductor device | |
| KR100405146B1 (ko) | 구조화된 금속 산화물 함유 층의 제조 방법 | |
| US6156619A (en) | Semiconductor device and method of fabricating | |
| JP3837712B2 (ja) | 強誘電体キャパシタ及びその製造方法 | |
| WO2002056370A1 (fr) | Circuit integre et procede de fabrication | |
| KR100533973B1 (ko) | 하부전극과 강유전체막의 접착력을 향상시킬 수 있는강유전체캐패시터 형성 방법 | |
| US6747302B2 (en) | FeRAM having BLT ferroelectric layer and method for forming the same | |
| JP2002110934A (ja) | 半導体装置およびその製造方法 | |
| KR20040082511A (ko) | 반도체 메모리 소자 및 그 제조방법 | |
| KR100543420B1 (ko) | 확산장벽을 갖는 초고집적도 기억소자용 커패시터의하부전극 구조와 커패시터의 하부전극 형성방법 및커패시터의 형성방법 | |
| US20020058376A1 (en) | Capacitor of a semiconductor device and method of manufacturing the same | |
| US20140227805A1 (en) | Adhesion of Ferroelectric Material to Underlying Conductive Capacitor Plate | |
| KR100362182B1 (ko) | 강유전체 메모리 소자의 제조 방법 | |
| KR100399936B1 (ko) | 강유전체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20091130 |