JP2002110934A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2002110934A JP2002110934A JP2000301465A JP2000301465A JP2002110934A JP 2002110934 A JP2002110934 A JP 2002110934A JP 2000301465 A JP2000301465 A JP 2000301465A JP 2000301465 A JP2000301465 A JP 2000301465A JP 2002110934 A JP2002110934 A JP 2002110934A
- Authority
- JP
- Japan
- Prior art keywords
- film
- region
- ferroelectric capacitor
- semiconductor device
- ferroelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000003990 capacitor Substances 0.000 claims abstract description 82
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000002245 particle Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 21
- 238000000151 deposition Methods 0.000 claims description 19
- 239000013081 microcrystal Substances 0.000 claims description 16
- 230000008021 deposition Effects 0.000 claims description 9
- 239000012298 atmosphere Substances 0.000 abstract description 28
- 238000010438 heat treatment Methods 0.000 abstract description 28
- 230000008569 process Effects 0.000 abstract description 5
- 230000001590 oxidative effect Effects 0.000 abstract description 4
- 239000013078 crystal Substances 0.000 abstract description 3
- HTXDPTMKBJXEOW-UHFFFAOYSA-N iridium(IV) oxide Inorganic materials O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 abstract 2
- 230000000593 degrading effect Effects 0.000 abstract 1
- 239000001257 hydrogen Substances 0.000 description 26
- 229910052739 hydrogen Inorganic materials 0.000 description 26
- 239000010410 layer Substances 0.000 description 24
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 20
- 238000009792 diffusion process Methods 0.000 description 17
- 229910004298 SiO 2 Inorganic materials 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 14
- 229910052760 oxygen Inorganic materials 0.000 description 12
- 238000009826 distribution Methods 0.000 description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 10
- 238000002425 crystallisation Methods 0.000 description 10
- 230000008025 crystallization Effects 0.000 description 10
- 239000001301 oxygen Substances 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 8
- 238000003917 TEM image Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 150000002431 hydrogen Chemical class 0.000 description 6
- 238000004458 analytical method Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 238000005538 encapsulation Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000005546 reactive sputtering Methods 0.000 description 3
- 206010021143 Hypoxia Diseases 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000009545 invasion Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910004121 SrRuO Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 強誘電体キャパシタを有する半導体装置にお
いて、強誘電体キャパシタ形成後に行われる半導体プロ
セスに起因する強誘電体キャパシタの電気特性の劣化を
抑制する。 【解決手段】 強誘電体キャパシタの上部電極としてＩ
ｒＯ2膜を、Ｐｂを含む強誘電体膜上に、強誘電体膜と
の界面に沿ってアモルファス領域が形成されるように堆
積し、さらにこれを酸化雰囲気中における熱処理により
結晶化させることにより、前記アモルファス領域に対応
して、平均粒径が５０ｎｍ以下のＩｒＯ2微結晶の集合
体よりなり、粒界にＰｂを偏析させた構造を、上部電極
中に形成する。
いて、強誘電体キャパシタ形成後に行われる半導体プロ
セスに起因する強誘電体キャパシタの電気特性の劣化を
抑制する。 【解決手段】 強誘電体キャパシタの上部電極としてＩ
ｒＯ2膜を、Ｐｂを含む強誘電体膜上に、強誘電体膜と
の界面に沿ってアモルファス領域が形成されるように堆
積し、さらにこれを酸化雰囲気中における熱処理により
結晶化させることにより、前記アモルファス領域に対応
して、平均粒径が５０ｎｍ以下のＩｒＯ2微結晶の集合
体よりなり、粒界にＰｂを偏析させた構造を、上部電極
中に形成する。
Description
【０００１】
【発明の属する技術分野】本発明は一般に半導体装置に
係り、特に強誘電体キャパシタを有する半導体装置に関
する。
係り、特に強誘電体キャパシタを有する半導体装置に関
する。
【０００２】強誘電体キャパシタは強誘電体膜に特有の
ヒステリシスを利用したキャパシタであり、印加電圧に
応じて強誘電体膜の残留分極を変化させることができ
る。そこで、かかる強誘電体キャパシタをメモリセルキ
ャパシタに使うことにより、情報を強誘電体膜の残留分
極の形で記憶する、いわゆる強誘電体メモリ装置を構成
することができる。強誘電体メモリ装置では、情報は電
圧の印加によって書き込まれるためＳＲＡＭと同様な非
常に高速での書き込みが可能で、また消費電力が小さい
特長を有する。このようにして書き込まれた情報は電源
を遮断しても保持され、従って強誘電体メモリ装置は不
揮発性である。これに伴い、強誘電体メモリ装置はＤＲ
ＡＭのようなリフレッシュ動作を必要としない。さら
に、強誘電体メモリ装置は通常のＤＲＡＭと同様な単一
のメモリセルトランジスタとメモリセルキャパシタとを
集積した構成を有し、大きな集積密度の半導体集積回路
装置を実現するのに適している。
ヒステリシスを利用したキャパシタであり、印加電圧に
応じて強誘電体膜の残留分極を変化させることができ
る。そこで、かかる強誘電体キャパシタをメモリセルキ
ャパシタに使うことにより、情報を強誘電体膜の残留分
極の形で記憶する、いわゆる強誘電体メモリ装置を構成
することができる。強誘電体メモリ装置では、情報は電
圧の印加によって書き込まれるためＳＲＡＭと同様な非
常に高速での書き込みが可能で、また消費電力が小さい
特長を有する。このようにして書き込まれた情報は電源
を遮断しても保持され、従って強誘電体メモリ装置は不
揮発性である。これに伴い、強誘電体メモリ装置はＤＲ
ＡＭのようなリフレッシュ動作を必要としない。さら
に、強誘電体メモリ装置は通常のＤＲＡＭと同様な単一
のメモリセルトランジスタとメモリセルキャパシタとを
集積した構成を有し、大きな集積密度の半導体集積回路
装置を実現するのに適している。
【０００３】
【従来の技術】図１は従来の強誘電体メモリ半導体装置
１０の概略的構成を示す。
１０の概略的構成を示す。
【０００４】図１を参照するに、強誘電体メモリ半導体
装置１０は例えばｐ型Ｓｉ基板１１上のフィールド酸化
膜１２で画成された活性領域上に形成されたメモリセル
トランジスタを含み、前記メモリセルトランジスタは前
記Ｓｉ基板１１上に、前記活性領域中のチャネル領域に
対応してゲート酸化膜１３を介して形成されたゲート電
極１４を、ワードラインＷＬの一部として含む。前記ゲ
ート電極１４はポリシリコン層１４Ａとシリサイド層１
４Ｂとを積層した構造を有し、前記ゲート電極１４の両
側には側壁絶縁膜が形成されている。さらに前記Ｓｉ基
板１１中には前記ゲート電極１４の両側に、ＬＤＤ構造
を有する拡散領域１１Ａ，１１Ｂが形成されており、前
記ゲート電極１４は前記Ｓｉ基板１１上に形成された層
間絶縁膜１５により覆われる。
装置１０は例えばｐ型Ｓｉ基板１１上のフィールド酸化
膜１２で画成された活性領域上に形成されたメモリセル
トランジスタを含み、前記メモリセルトランジスタは前
記Ｓｉ基板１１上に、前記活性領域中のチャネル領域に
対応してゲート酸化膜１３を介して形成されたゲート電
極１４を、ワードラインＷＬの一部として含む。前記ゲ
ート電極１４はポリシリコン層１４Ａとシリサイド層１
４Ｂとを積層した構造を有し、前記ゲート電極１４の両
側には側壁絶縁膜が形成されている。さらに前記Ｓｉ基
板１１中には前記ゲート電極１４の両側に、ＬＤＤ構造
を有する拡散領域１１Ａ，１１Ｂが形成されており、前
記ゲート電極１４は前記Ｓｉ基板１１上に形成された層
間絶縁膜１５により覆われる。
【０００５】前記層間絶縁膜１５中には前記拡散領域１
１Ａを露出するコンタクトホール１５Ａが形成され、前
記層間絶縁膜１５上にはビットラインＢＬの一部を構成
する配線電極１６Ｂが、前記コンタクトホール１５Ａ中
の導体プラグ１６Ａを介して前記拡散領域１１Ａにコン
タクトするように形成される。
１Ａを露出するコンタクトホール１５Ａが形成され、前
記層間絶縁膜１５上にはビットラインＢＬの一部を構成
する配線電極１６Ｂが、前記コンタクトホール１５Ａ中
の導体プラグ１６Ａを介して前記拡散領域１１Ａにコン
タクトするように形成される。
【０００６】前記配線電極１６Ｂは前記層間絶縁膜１５
上に形成された別の層間絶縁膜１７により覆われ、前記
層間絶縁膜１７中にはその下の層間絶縁膜１５を貫通
し、拡散領域１１Ｂを露出するコンタクトホール１７Ａ
が形成されている。
上に形成された別の層間絶縁膜１７により覆われ、前記
層間絶縁膜１７中にはその下の層間絶縁膜１５を貫通
し、拡散領域１１Ｂを露出するコンタクトホール１７Ａ
が形成されている。
【０００７】前記コンタクトホール１７Ａ中にはＷ等の
導体プラグ１７Ｂが形成されており、前記層間絶縁膜１
７上には、前記導体プラグ１７Ｂにコンタクトするよう
に形成された、典型的にはＰｔよりなる下部電極１８
と、前記下部電極１８上に形成されたＰＺＴ等のペロブ
スカイト構造を有する強誘電体膜よりなるキャパシタ絶
縁膜１９と、前記キャパシタ絶縁膜１９上に形成された
上部電極２０とよりなる強誘電体キャパシタ２１が形成
されている。
導体プラグ１７Ｂが形成されており、前記層間絶縁膜１
７上には、前記導体プラグ１７Ｂにコンタクトするよう
に形成された、典型的にはＰｔよりなる下部電極１８
と、前記下部電極１８上に形成されたＰＺＴ等のペロブ
スカイト構造を有する強誘電体膜よりなるキャパシタ絶
縁膜１９と、前記キャパシタ絶縁膜１９上に形成された
上部電極２０とよりなる強誘電体キャパシタ２１が形成
されている。
【０００８】前記強誘電体キャパシタ２１は絶縁膜２２
により覆われ、さらに前記絶縁膜２２上には、前記絶縁
膜２２中に前記上部電極２０の一部を露出するように形
成された開口部において前記上部電極２０にコンタクト
するように、導体パターン２３が形成される。さらに前
記導体パターン２３は、別の層間絶縁膜２４により覆わ
れる。
により覆われ、さらに前記絶縁膜２２上には、前記絶縁
膜２２中に前記上部電極２０の一部を露出するように形
成された開口部において前記上部電極２０にコンタクト
するように、導体パターン２３が形成される。さらに前
記導体パターン２３は、別の層間絶縁膜２４により覆わ
れる。
【０００９】かかる強誘電体キャパシタでは、前記強誘
電体キャパシタ絶縁膜１９を結晶化し、またかかる強誘
電体膜中に形成されやすい酸素欠損を補償するために、
酸化雰囲気中での熱処理が不可欠であるが、このために
従来より前記下部電極１８および上部電極２０は耐酸化
性を有するＰｔにより形成されるのが一般的であった。
電体キャパシタ絶縁膜１９を結晶化し、またかかる強誘
電体膜中に形成されやすい酸素欠損を補償するために、
酸化雰囲気中での熱処理が不可欠であるが、このために
従来より前記下部電極１８および上部電極２０は耐酸化
性を有するＰｔにより形成されるのが一般的であった。
【００１０】
【発明が解決しようとする課題】一方、このようにして
酸化性雰囲気において前記強誘電体キャパシタ２１を形
成しても、その上に絶縁膜２２や導体パターン２３、さ
らには層間絶縁膜２４を形成する工程では還元性雰囲気
中での処理が不可欠であり、このため従来より、せっか
く酸化性雰囲気中において強誘電体キャパシタ絶縁膜１
９を結晶化させても、その後の工程において強誘電体キ
ャパシタ絶縁膜１９の電気特性が劣化してしまう問題が
避けられなかった。この問題は、上部電極２０としてＰ
ｔを使った場合、Ｐｔが還元雰囲気中の水素に対して触
媒として作用することから、特に深刻になる。
酸化性雰囲気において前記強誘電体キャパシタ２１を形
成しても、その上に絶縁膜２２や導体パターン２３、さ
らには層間絶縁膜２４を形成する工程では還元性雰囲気
中での処理が不可欠であり、このため従来より、せっか
く酸化性雰囲気中において強誘電体キャパシタ絶縁膜１
９を結晶化させても、その後の工程において強誘電体キ
ャパシタ絶縁膜１９の電気特性が劣化してしまう問題が
避けられなかった。この問題は、上部電極２０としてＰ
ｔを使った場合、Ｐｔが還元雰囲気中の水素に対して触
媒として作用することから、特に深刻になる。
【００１１】この問題を解決するため、従来より前記上
部電極２０をＳｒＲｕＯなどのペロブスカイト系導電性
酸化物、あるいはＩｒＯ2などの導電性金属酸化物によ
り形成する試みもなされているが、これらの導電性酸化
物電極においては、その微構造によって水素に対する耐
性が変化することを見出されている(Kushida,K., eta
l., J. Appl. Phys. vol.85, no.2, 15 January 1999,
pp.1069）。より具体的には、一般に従来の導電性酸化
物電極は結晶化の際に柱状の微構造を形成するが、かか
る柱状微構造を有する電極では、粒界に沿った水素の拡
散を効果的に阻止することができない。また、かかる柱
状微構造を有する電極では、粒界に沿った酸化物電極の
構成金属元素の拡散も生じやすい。
部電極２０をＳｒＲｕＯなどのペロブスカイト系導電性
酸化物、あるいはＩｒＯ2などの導電性金属酸化物によ
り形成する試みもなされているが、これらの導電性酸化
物電極においては、その微構造によって水素に対する耐
性が変化することを見出されている(Kushida,K., eta
l., J. Appl. Phys. vol.85, no.2, 15 January 1999,
pp.1069）。より具体的には、一般に従来の導電性酸化
物電極は結晶化の際に柱状の微構造を形成するが、かか
る柱状微構造を有する電極では、粒界に沿った水素の拡
散を効果的に阻止することができない。また、かかる柱
状微構造を有する電極では、粒界に沿った酸化物電極の
構成金属元素の拡散も生じやすい。
【００１２】このように、単に強誘電体キャパシタ絶縁
膜１９上に形成しただけでは還元雰囲気中からの水素の
侵入を阻止できないばかりか、構成金属元素が強誘電体
キャパシタ絶縁膜中に拡散してその電気特性を劣化させ
る等の問題も生じ得る。
膜１９上に形成しただけでは還元雰囲気中からの水素の
侵入を阻止できないばかりか、構成金属元素が強誘電体
キャパシタ絶縁膜中に拡散してその電気特性を劣化させ
る等の問題も生じ得る。
【００１３】そこで、本発明は上記の課題を解決した半
導体装置を提供することを概括的課題とする。
導体装置を提供することを概括的課題とする。
【００１４】本発明のより具体的な課題は、強誘電体キ
ャパシタを有する半導体装置において、強誘電体キャパ
シタを構成する強誘電体膜上に、還元雰囲気の侵入を効
果的に遮断できる電極層を備えた強誘電体キャパシタ、
およびその製造方法を提供することにある。
ャパシタを有する半導体装置において、強誘電体キャパ
シタを構成する強誘電体膜上に、還元雰囲気の侵入を効
果的に遮断できる電極層を備えた強誘電体キャパシタ、
およびその製造方法を提供することにある。
【００１５】
【課題を解決するための手段】本発明は上記の課題を、
基板上と、前記基板上に形成されたトランジスタと、前
記基板上に、前記トランジスタに電気的に接続されて形
成された強誘電体キャパシタとよりなる半導体装置にお
いて、前記強誘電体キャパシタは下部電極と、前記下部
電極上に形成された強誘電体キャパシタ絶縁膜と、前記
強誘電体キャパシタ絶縁膜上に形成された上部電極とよ
りなり、前記上部電極は、平均粒径が約５０ｎｍ以下の
粒状微結晶の集合よりなる多結晶微構造を有する領域を
少なくともその一部に含み、前記上部電極は前記領域に
おいて、Ｐｂを約１×１０15ｃｍ-3以上の濃度で含むこ
とを特徴とする半導体装置により解決する。本発明にお
いて前記領域は、平均粒径が約５ｎｍ以下の粒状微結晶
の集合よりなる多結晶微構造を有するのが好ましい。ま
た前記領域においては、粒界にＰｂが偏析しているのが
好ましい。さらに前記強誘電体キャパシタ絶縁膜はＰｂ
を含むのが好ましい。前記多結晶微構造を有する領域
は、前記上部電極のうち、前記強誘電体キャパシタ絶縁
膜との界面近傍に形成されるのが好ましい。さらに前記
上部電極は、前記多結晶微構造を有する領域と、その上
に形成された柱状微構造を有する領域とよりなるのが好
ましい。
基板上と、前記基板上に形成されたトランジスタと、前
記基板上に、前記トランジスタに電気的に接続されて形
成された強誘電体キャパシタとよりなる半導体装置にお
いて、前記強誘電体キャパシタは下部電極と、前記下部
電極上に形成された強誘電体キャパシタ絶縁膜と、前記
強誘電体キャパシタ絶縁膜上に形成された上部電極とよ
りなり、前記上部電極は、平均粒径が約５０ｎｍ以下の
粒状微結晶の集合よりなる多結晶微構造を有する領域を
少なくともその一部に含み、前記上部電極は前記領域に
おいて、Ｐｂを約１×１０15ｃｍ-3以上の濃度で含むこ
とを特徴とする半導体装置により解決する。本発明にお
いて前記領域は、平均粒径が約５ｎｍ以下の粒状微結晶
の集合よりなる多結晶微構造を有するのが好ましい。ま
た前記領域においては、粒界にＰｂが偏析しているのが
好ましい。さらに前記強誘電体キャパシタ絶縁膜はＰｂ
を含むのが好ましい。前記多結晶微構造を有する領域
は、前記上部電極のうち、前記強誘電体キャパシタ絶縁
膜との界面近傍に形成されるのが好ましい。さらに前記
上部電極は、前記多結晶微構造を有する領域と、その上
に形成された柱状微構造を有する領域とよりなるのが好
ましい。
【００１６】本発明はまた上記の課題を強誘電体キャパ
シタを有する半導体装置の製造方法において、下部電極
上にＰｂを含む強誘電体膜を堆積する工程と、前記強誘
電体膜上にＩｒ酸化物膜を、上部電極として堆積する工
程と、前記Ｉｒ酸化物膜を結晶化させる工程とよりな
り、前記Ｉｒ酸化物膜を堆積する工程は、堆積直後の状
態において、前記強誘電体膜との界面近傍の領域がＰｂ
を約１×１０15ｃｍ-3以上の濃度で含むアモルファス相
となるように実行されることを特徴とする半導体装置の
製造方法により解決する。
シタを有する半導体装置の製造方法において、下部電極
上にＰｂを含む強誘電体膜を堆積する工程と、前記強誘
電体膜上にＩｒ酸化物膜を、上部電極として堆積する工
程と、前記Ｉｒ酸化物膜を結晶化させる工程とよりな
り、前記Ｉｒ酸化物膜を堆積する工程は、堆積直後の状
態において、前記強誘電体膜との界面近傍の領域がＰｂ
を約１×１０15ｃｍ-3以上の濃度で含むアモルファス相
となるように実行されることを特徴とする半導体装置の
製造方法により解決する。
【００１７】本発明において、前記堆積工程は、基板温
度を常温以上、３００°Ｃ以下に設定して行う反応性ス
パッタリング工程より実行するのが好ましい。その際、
前記結晶化工程は、酸素雰囲気中の熱処理工程よりなる
のが好ましい。また前記結晶化工程は、前記アモルファ
ス相領域からＰｂが前記Ｉｒ酸化物膜の他の領域へと拡
散するような温度で行われるのが好ましい。特に前記結
晶化工程は、約６５０°Ｃの温度において実行されるの
が好ましい。 ［作用］本発明によれば、Ｐｂの存在下においてＩｒＯ
2アモルファス領域を結晶化することにより、強誘電体
キャパシタのＩｒＯ2上部電極中に、平均粒径が約５０
ｎｍ以下、実際的には約５ｎｍ以下のＩｒＯ2微結晶よ
りなる多結晶微構造が形成される。かかるＩｒＯ2の多
結晶微構造では、従来の柱状微構造を有するＩｒＯ2電
極と異なり、膜中を膜厚方向に連続的に延在する粒界、
およびこれに伴う水素の拡散路が遮断され、その結果強
誘電体キャパシタ形成後に層間絶縁膜の形成や電極パタ
ーンの形成を行う場合でも、これらのプロセスで使われ
る還元雰囲気が強誘電体キャパシタの電気特性を劣化さ
せるのが抑制される。その際、前記多結晶微構造におい
てＰｂはＩｒＯ2微結晶の粒界に偏析し、かかる粒界を
拡散する水素を阻止するものと考えられる。
度を常温以上、３００°Ｃ以下に設定して行う反応性ス
パッタリング工程より実行するのが好ましい。その際、
前記結晶化工程は、酸素雰囲気中の熱処理工程よりなる
のが好ましい。また前記結晶化工程は、前記アモルファ
ス相領域からＰｂが前記Ｉｒ酸化物膜の他の領域へと拡
散するような温度で行われるのが好ましい。特に前記結
晶化工程は、約６５０°Ｃの温度において実行されるの
が好ましい。 ［作用］本発明によれば、Ｐｂの存在下においてＩｒＯ
2アモルファス領域を結晶化することにより、強誘電体
キャパシタのＩｒＯ2上部電極中に、平均粒径が約５０
ｎｍ以下、実際的には約５ｎｍ以下のＩｒＯ2微結晶よ
りなる多結晶微構造が形成される。かかるＩｒＯ2の多
結晶微構造では、従来の柱状微構造を有するＩｒＯ2電
極と異なり、膜中を膜厚方向に連続的に延在する粒界、
およびこれに伴う水素の拡散路が遮断され、その結果強
誘電体キャパシタ形成後に層間絶縁膜の形成や電極パタ
ーンの形成を行う場合でも、これらのプロセスで使われ
る還元雰囲気が強誘電体キャパシタの電気特性を劣化さ
せるのが抑制される。その際、前記多結晶微構造におい
てＰｂはＩｒＯ2微結晶の粒界に偏析し、かかる粒界を
拡散する水素を阻止するものと考えられる。
【００１８】
【発明の実施の形態】［第１実施例］図２（Ａ）〜
（Ｃ）は、本発明の第１実施例による強誘電体キャパシ
タ３０の製造工程を説明する。
（Ｃ）は、本発明の第１実施例による強誘電体キャパシ
タ３０の製造工程を説明する。
【００１９】図２（Ａ）を参照するに、Ｓｉ基板３１は
表面がＳｉＯ2膜３１Ａにより覆われており、前記Ｓｉ
Ｏ2膜３１Ａ上にはＰｔ膜３２およびＰＺＴ膜３３がス
パッタリング法により、それぞれ約２００ｎｍおよび約
２００ｎｍの厚さに形成される。前記Ｐｔ膜３２は、前
記ＳｉＯ2膜３１Ａとの界面に、密着性を向上させるた
め薄いＴｉ膜を含んでいてもよい。前記Ｐｔ膜３２は強
誘電体キャパシタ３０の下部電極を構成し、前記ＰＺＴ
膜３３は強誘電体キャパシタ絶縁膜を構成する。
表面がＳｉＯ2膜３１Ａにより覆われており、前記Ｓｉ
Ｏ2膜３１Ａ上にはＰｔ膜３２およびＰＺＴ膜３３がス
パッタリング法により、それぞれ約２００ｎｍおよび約
２００ｎｍの厚さに形成される。前記Ｐｔ膜３２は、前
記ＳｉＯ2膜３１Ａとの界面に、密着性を向上させるた
め薄いＴｉ膜を含んでいてもよい。前記Ｐｔ膜３２は強
誘電体キャパシタ３０の下部電極を構成し、前記ＰＺＴ
膜３３は強誘電体キャパシタ絶縁膜を構成する。
【００２０】前記ＰＺＴ膜３３の形成の後、図２（Ａ）
の工程ではさらに酸素雰囲気中、６００〜８００°Ｃに
おける急速熱処理工程が実行され、その結果前記ＰＺＴ
膜３３は結晶化すると同時に酸素欠損が補償される。か
かる急速熱処理工程は、先に不活性雰囲気中において急
速熱処理を行って前記ＰＺＴ膜を結晶化させ、次いで酸
素雰囲気中において急速熱処理を行って酸素欠損補償を
行う、いわゆる二段階熱処理工程で行ってもよい。かか
る二段階熱処理工程では、最初の不活性雰囲気中でのＰ
ＺＴ膜３３の結晶化工程の際に、前記Ｐｔ膜３２が緻密
化し、ＰＺＴ膜３３から基板３１への酸素およびＰｂ
の、前記Ｐｔ膜３２を介した拡散が阻止される。また前
記Ｐｔ膜３２中の粒界を通ってＰｔ膜３２表面に拡散し
たＴｉ原子が結晶核となって前記ＰＺＴ膜３２が所望の
＜１１１＞方向に配向する。
の工程ではさらに酸素雰囲気中、６００〜８００°Ｃに
おける急速熱処理工程が実行され、その結果前記ＰＺＴ
膜３３は結晶化すると同時に酸素欠損が補償される。か
かる急速熱処理工程は、先に不活性雰囲気中において急
速熱処理を行って前記ＰＺＴ膜を結晶化させ、次いで酸
素雰囲気中において急速熱処理を行って酸素欠損補償を
行う、いわゆる二段階熱処理工程で行ってもよい。かか
る二段階熱処理工程では、最初の不活性雰囲気中でのＰ
ＺＴ膜３３の結晶化工程の際に、前記Ｐｔ膜３２が緻密
化し、ＰＺＴ膜３３から基板３１への酸素およびＰｂ
の、前記Ｐｔ膜３２を介した拡散が阻止される。また前
記Ｐｔ膜３２中の粒界を通ってＰｔ膜３２表面に拡散し
たＴｉ原子が結晶核となって前記ＰＺＴ膜３２が所望の
＜１１１＞方向に配向する。
【００２１】次に図２（Ｂ）の工程において前記ＰＺＴ
膜３３上にＩｒＯ2膜３４が上部電極として、Ｉｒをタ
ーゲットとした反応性スパッタリング工程により、基板
温度約１００°Ｃ、プラズマパワー１ｋＷの条件下で、
約２００ｎｍの厚さに形成される。
膜３３上にＩｒＯ2膜３４が上部電極として、Ｉｒをタ
ーゲットとした反応性スパッタリング工程により、基板
温度約１００°Ｃ、プラズマパワー１ｋＷの条件下で、
約２００ｎｍの厚さに形成される。
【００２２】このようにして形成されたＩｒＯ2膜３４
は図２（Ｃ）の工程において、酸素雰囲気中、６５０°
Ｃの温度で熱処理され、その結果前記ＩｒＯ2膜３４が
結晶化すると同時に、膜中の酸素欠損が補償される。
は図２（Ｃ）の工程において、酸素雰囲気中、６５０°
Ｃの温度で熱処理され、その結果前記ＩｒＯ2膜３４が
結晶化すると同時に、膜中の酸素欠損が補償される。
【００２３】図３は、図２（Ｂ）の状態における、前記
強誘電体キャパシタの断面のＴＥＭ像を示す。ただし図
３の断面図は、前記ＰＺＴ膜３３とＩｒＯ2膜３４と
を、前記ＩｒＯ2膜３４が堆積された直後の状態につい
て示すものである。
強誘電体キャパシタの断面のＴＥＭ像を示す。ただし図
３の断面図は、前記ＰＺＴ膜３３とＩｒＯ2膜３４と
を、前記ＩｒＯ2膜３４が堆積された直後の状態につい
て示すものである。
【００２４】図３を参照するに、前記ＩｒＯ2膜３４が
堆積された直後においては前記ＩｒＯ2膜３４中には、
前記ＰＺＴ膜３３との界面に沿って厚さが５０〜７０ｎ
ｍのアモルファス相の領域が層状に形成されており、か
かるアモルファス領域の上方には、膜厚方向に延在する
構造を特徴とする柱状微結晶の集合体が形成されている
のがわかる。
堆積された直後においては前記ＩｒＯ2膜３４中には、
前記ＰＺＴ膜３３との界面に沿って厚さが５０〜７０ｎ
ｍのアモルファス相の領域が層状に形成されており、か
かるアモルファス領域の上方には、膜厚方向に延在する
構造を特徴とする柱状微結晶の集合体が形成されている
のがわかる。
【００２５】図４は、図２（Ｂ）の状態の試料、すなわ
ち図３の断面構造を有する強誘電体キャパシタについ
て、酸素（Ｏ），Ｉｒ，ＩｒＯおよびＰｂの膜厚方向へ
の濃度分布プロファイルをＳＩＭＳ分析により求めた結
果を示す。
ち図３の断面構造を有する強誘電体キャパシタについ
て、酸素（Ｏ），Ｉｒ，ＩｒＯおよびＰｂの膜厚方向へ
の濃度分布プロファイルをＳＩＭＳ分析により求めた結
果を示す。
【００２６】図４を参照するに、前記ＩｒＯ2膜３４中
には前記ＰＺＴ膜３３との界面に沿った領域、すなわち
図３のアモルファス領域にＰＺＴ膜３３からＰｂが高い
濃度で拡散しているのがわかる。一方、前記界面に沿っ
た領域以外ではＰｂの濃度は検出限界以下になってい
る。前記ＰＺＴ膜３３に沿った領域におけるＰｂの濃度
は、１０15ｃｍ-3以上であると推定される。
には前記ＰＺＴ膜３３との界面に沿った領域、すなわち
図３のアモルファス領域にＰＺＴ膜３３からＰｂが高い
濃度で拡散しているのがわかる。一方、前記界面に沿っ
た領域以外ではＰｂの濃度は検出限界以下になってい
る。前記ＰＺＴ膜３３に沿った領域におけるＰｂの濃度
は、１０15ｃｍ-3以上であると推定される。
【００２７】これに対し図５は図２（Ｃ）の試料につい
ての、すなわち前記ＩｒＯ2膜３４が結晶化された後の
状態におけるキャパシタ断面を示すＴＥＭ像である。
ての、すなわち前記ＩｒＯ2膜３４が結晶化された後の
状態におけるキャパシタ断面を示すＴＥＭ像である。
【００２８】図５を参照するに、前記ＩｒＯ2膜３４は
前記ＰＺＴ膜３３との界面に沿った厚さが５０〜１００
ｎｍの第１の領域と、かかる領域の上方の第２の領域と
で微構造が異なり、前記第２の領域では柱状微構造が見
られるのに対し、前記第１の領域では柱状微構造は見ら
れない。
前記ＰＺＴ膜３３との界面に沿った厚さが５０〜１００
ｎｍの第１の領域と、かかる領域の上方の第２の領域と
で微構造が異なり、前記第２の領域では柱状微構造が見
られるのに対し、前記第１の領域では柱状微構造は見ら
れない。
【００２９】図６は、図５中の前記第１の領域につい
て、微構造を詳細に示すＴＥＭ像である。
て、微構造を詳細に示すＴＥＭ像である。
【００３０】図６を参照するに、かかるＰＺＴ膜３３に
沿った領域ではＩｒＯ2膜は平均粒径が約５０ｎｍ以
下、実際には約５ｎｍのＩｒＯ2微結晶の集合体よりな
り、柱状の組織は見当たらない。すなわち、先に説明し
た図２（Ｃ）の熱処理工程により、前記ＩｒＯ2膜３４
のアモルファス領域は結晶化し、このように平均粒径が
約５ｎｍの微結晶の集合体を形成したものと考えられ
る。
沿った領域ではＩｒＯ2膜は平均粒径が約５０ｎｍ以
下、実際には約５ｎｍのＩｒＯ2微結晶の集合体よりな
り、柱状の組織は見当たらない。すなわち、先に説明し
た図２（Ｃ）の熱処理工程により、前記ＩｒＯ2膜３４
のアモルファス領域は結晶化し、このように平均粒径が
約５ｎｍの微結晶の集合体を形成したものと考えられ
る。
【００３１】図７は、図６の試料について行ったＳＩＭ
Ｓ分析の結果を示す。ただし図７では、図４の場合と同
様に、Ｏ，Ｉｒ，ＩｒＯおよびＰｂの深さ方向濃度分布
プロファイルを求めている。
Ｓ分析の結果を示す。ただし図７では、図４の場合と同
様に、Ｏ，Ｉｒ，ＩｒＯおよびＰｂの深さ方向濃度分布
プロファイルを求めている。
【００３２】図７を参照するに、図２（Ｃ）の熱処理工
程を行ってもＯ，ＩｒおよびＩｒＯの分布は図２（Ｂ）
の状態に対応する図４の分布と実質的に変わらないが、
Ｐｂの分布は変化しており、前記ＩｒＯ2膜３４全体に
わたり、Ｐｂ濃度が大きく増大しているのがわかる。
程を行ってもＯ，ＩｒおよびＩｒＯの分布は図２（Ｂ）
の状態に対応する図４の分布と実質的に変わらないが、
Ｐｂの分布は変化しており、前記ＩｒＯ2膜３４全体に
わたり、Ｐｂ濃度が大きく増大しているのがわかる。
【００３３】このように図７の分析結果は、図２（Ｃ）
の試料においてＰｂが前記ＩｒＯ2膜３４全体にわたり
拡散していることを示しているが、おそらく図６のよう
な平均粒径が約５ｎｍのＩｒＯ2微結晶よりなる粒状の
微構造が前記ＰＺＴ膜３３との界面に沿った領域に形成
されたのも、この領域におけるＩｒＯ2の結晶化がＰｂ
の存在下においてなされた結果、すなわちＰｂにより結
晶粒の粗大化が妨げられたことを反映しているものと考
えられる。前記ＩｒＯ2膜３４中に拡散したＰｂは、結
晶化の結果これらＩｒＯ2微結晶の粒界に偏析している
ものと考えられる。前記ＩｒＯ2膜３４のうち、このよ
うな粒状微構造が形成されている領域では、Ｐｂは平均
して約１×１０15ｃｍ-3以上の濃度で含まれていると考
えられる。
の試料においてＰｂが前記ＩｒＯ2膜３４全体にわたり
拡散していることを示しているが、おそらく図６のよう
な平均粒径が約５ｎｍのＩｒＯ2微結晶よりなる粒状の
微構造が前記ＰＺＴ膜３３との界面に沿った領域に形成
されたのも、この領域におけるＩｒＯ2の結晶化がＰｂ
の存在下においてなされた結果、すなわちＰｂにより結
晶粒の粗大化が妨げられたことを反映しているものと考
えられる。前記ＩｒＯ2膜３４中に拡散したＰｂは、結
晶化の結果これらＩｒＯ2微結晶の粒界に偏析している
ものと考えられる。前記ＩｒＯ2膜３４のうち、このよ
うな粒状微構造が形成されている領域では、Ｐｂは平均
して約１×１０15ｃｍ-3以上の濃度で含まれていると考
えられる。
【００３４】図８は、図２（Ｃ）の強誘電体キャパシタ
３０を水素雰囲気中、１５０°Ｃで様々な時間熱処理し
た場合の、前記ＰＺＴ膜３３中における水素（Ｈ）の膜
厚方向への濃度分布プロファイルをＳＩＭＳ分析により
求めた結果を示す。ただし図８中、測定開始後約６分後
に対応する矢印で示した位置に、前記上部電極３４とＰ
ＺＴ膜３３との界面が存在する。前記ＰＺＴ膜３３と下
部電極３２との界面は、測定開始後約２３分後に対応す
る位置に存在する。
３０を水素雰囲気中、１５０°Ｃで様々な時間熱処理し
た場合の、前記ＰＺＴ膜３３中における水素（Ｈ）の膜
厚方向への濃度分布プロファイルをＳＩＭＳ分析により
求めた結果を示す。ただし図８中、測定開始後約６分後
に対応する矢印で示した位置に、前記上部電極３４とＰ
ＺＴ膜３３との界面が存在する。前記ＰＺＴ膜３３と下
部電極３２との界面は、測定開始後約２３分後に対応す
る位置に存在する。
【００３５】図８を参照するに、熱処理時間を１０分、
６０分、１２０分と変化させても、前記ＩｒＯ2膜３４
中における水素の分布はほとんど変化しておらず、前記
ＩｒＯ2膜３４がＰＺＴ膜３３への水素の侵入を効果的
に阻止していることが明らかである。これは、先にも説
明したように、前記ＩｒＯ2膜３４中に、ＰＺＴ膜３３
との界面に沿って平均粒径が５０ｎｍ以下、実際には約
５ｎｍの粒状微結晶の集合よりなる等粒状微構造が形成
されており、しかもかかる等粒状微構造の粒界にＰｂが
偏析し、水素の拡散を阻止している結果であると考えら
れる。
６０分、１２０分と変化させても、前記ＩｒＯ2膜３４
中における水素の分布はほとんど変化しておらず、前記
ＩｒＯ2膜３４がＰＺＴ膜３３への水素の侵入を効果的
に阻止していることが明らかである。これは、先にも説
明したように、前記ＩｒＯ2膜３４中に、ＰＺＴ膜３３
との界面に沿って平均粒径が５０ｎｍ以下、実際には約
５ｎｍの粒状微結晶の集合よりなる等粒状微構造が形成
されており、しかもかかる等粒状微構造の粒界にＰｂが
偏析し、水素の拡散を阻止している結果であると考えら
れる。
【００３６】図９は比較対照例であり、図２（Ｃ）と同
様な構成の強誘電体キャパシタを、前記上部電極３４と
してＩｒＯ2膜の代わりにＰｔ膜を使って形成した場合
の、水素雰囲気中での熱処理に伴うＰＺＴ膜３３中への
水素の侵入の程度をＳＩＭＳ分析により調査した結果を
示す。ただし図８と同様に、測定開始後約６分後に対応
する矢印で示した位置に前記Ｐｔ上部電極３４とＰＺＴ
膜３３との界面が、また測定開始後約２３分後に対応す
る位置に前記ＰＺＴ膜３３と下部電極３２との界面が存
在する。
様な構成の強誘電体キャパシタを、前記上部電極３４と
してＩｒＯ2膜の代わりにＰｔ膜を使って形成した場合
の、水素雰囲気中での熱処理に伴うＰＺＴ膜３３中への
水素の侵入の程度をＳＩＭＳ分析により調査した結果を
示す。ただし図８と同様に、測定開始後約６分後に対応
する矢印で示した位置に前記Ｐｔ上部電極３４とＰＺＴ
膜３３との界面が、また測定開始後約２３分後に対応す
る位置に前記ＰＺＴ膜３３と下部電極３２との界面が存
在する。
【００３７】図９を参照するに、水素雰囲気中での熱処
理は図８の実験の場合と同様に１５０°Ｃの温度で、１
０分間および６０分間行っている（試料Ｎｏ．３および
４）。一方、図９中には、前記Ｐｔ上部電極を堆積した
直後の状態の、すなわち水素雰囲気中での熱処理を行わ
なかった場合の水素の濃度分布（試料Ｎｏ．１）、およ
び前記Ｐｔ上部電極を堆積した後、前記ＰＺＴ膜３３に
対して６５０°Ｃで６０分間の熱処理を行ったが水素雰
囲気中での熱処理は行わなかった場合の水素の濃度分布
（試料Ｎｏ．２）をも示している。
理は図８の実験の場合と同様に１５０°Ｃの温度で、１
０分間および６０分間行っている（試料Ｎｏ．３および
４）。一方、図９中には、前記Ｐｔ上部電極を堆積した
直後の状態の、すなわち水素雰囲気中での熱処理を行わ
なかった場合の水素の濃度分布（試料Ｎｏ．１）、およ
び前記Ｐｔ上部電極を堆積した後、前記ＰＺＴ膜３３に
対して６５０°Ｃで６０分間の熱処理を行ったが水素雰
囲気中での熱処理は行わなかった場合の水素の濃度分布
（試料Ｎｏ．２）をも示している。
【００３８】図９よりわかるように、前記上部電極３４
としてＰｔを使った場合には、水素雰囲気中での熱処理
時間と共にＰＺＴ膜中において水素濃度が増大するのが
わかる。
としてＰｔを使った場合には、水素雰囲気中での熱処理
時間と共にＰＺＴ膜中において水素濃度が増大するのが
わかる。
【００３９】なお、本発明によるＩｒＯ2上部電極の形
成は、強誘電体キャパシタ膜３３がＰＺＴ膜あるいはＰ
ＬＺＴ膜である場合に限定されるものではなく、ＢａＳ
ｒＴｉＯ3（ＢＳＴ）膜等のペロブスカイト系の高誘電
体膜である場合、あるいはＳｒＢｉ2Ｔａ2Ｏ9（ＳＢ
Ｔ）膜の場合においても可能である。 ［第２実施例］次に、本発明の第２実施例による強誘電
体メモリ装置４０の製造工程を、図１０（Ａ）〜図１５
（Ｒ）を参照しながら説明する。
成は、強誘電体キャパシタ膜３３がＰＺＴ膜あるいはＰ
ＬＺＴ膜である場合に限定されるものではなく、ＢａＳ
ｒＴｉＯ3（ＢＳＴ）膜等のペロブスカイト系の高誘電
体膜である場合、あるいはＳｒＢｉ2Ｔａ2Ｏ9（ＳＢ
Ｔ）膜の場合においても可能である。 ［第２実施例］次に、本発明の第２実施例による強誘電
体メモリ装置４０の製造工程を、図１０（Ａ）〜図１５
（Ｒ）を参照しながら説明する。
【００４０】図１０（Ａ）を参照するに、ｐ型あるいは
ｎ型のＳｉ基板４１上にはｐ型ウェル４１Ａおよびｎ型
ウェル４１Ｂが形成され、さらに前記Ｓｉ基板４１上に
は各々のウェル４１Ａおよび４１Ｂ中においてそれぞれ
の活性領域を画成するフィールド酸化膜４２が形成され
ている。
ｎ型のＳｉ基板４１上にはｐ型ウェル４１Ａおよびｎ型
ウェル４１Ｂが形成され、さらに前記Ｓｉ基板４１上に
は各々のウェル４１Ａおよび４１Ｂ中においてそれぞれ
の活性領域を画成するフィールド酸化膜４２が形成され
ている。
【００４１】さらに、前記ｐ型ウェル４１Ａおよびｎ型
ウェル４１Ｂの活性領域上にはゲート酸化膜４３が形成
され、前記ｐ型ウェル４１Ａにおいては前記ゲート酸化
膜４３上にｐ型ポリシリコンゲート電極４４Ａが、また
前記ｎ型ウェル４１Ｂにおいては、前記ゲート酸化膜４
３上にｎ型ポリシリコンゲート電極４４Ｂが形成され
る。また、図示の例では前記フィールド酸化膜４２上に
ポリシリコン配線パターン４４Ｃ，４４Ｄが、前記ポリ
シリコンゲート電極４４Ａあるいは４４Ｂと同様に延在
している。
ウェル４１Ｂの活性領域上にはゲート酸化膜４３が形成
され、前記ｐ型ウェル４１Ａにおいては前記ゲート酸化
膜４３上にｐ型ポリシリコンゲート電極４４Ａが、また
前記ｎ型ウェル４１Ｂにおいては、前記ゲート酸化膜４
３上にｎ型ポリシリコンゲート電極４４Ｂが形成され
る。また、図示の例では前記フィールド酸化膜４２上に
ポリシリコン配線パターン４４Ｃ，４４Ｄが、前記ポリ
シリコンゲート電極４４Ａあるいは４４Ｂと同様に延在
している。
【００４２】また、図１０（Ａ）の構造では、前記ｐ型
ウェル４１Ａの活性領域中には前記ゲート電極４４Ａお
よびその両側の側壁絶縁膜を自己整合マスクにｎ型の不
純物をイオン注入することにより、ｎ型拡散領域４１
ａ，４１ｂが形成される。同様に、前記ｎ型ウェル４１
Ｂの活性領域中には前記ゲート電極４４Ｂおよびその両
側の側壁絶縁膜を自己整合マスクにｐ型の不純物をイオ
ン注入することにより、ｐ型拡散領域４１ｃ，４１ｄが
形成される。
ウェル４１Ａの活性領域中には前記ゲート電極４４Ａお
よびその両側の側壁絶縁膜を自己整合マスクにｎ型の不
純物をイオン注入することにより、ｎ型拡散領域４１
ａ，４１ｂが形成される。同様に、前記ｎ型ウェル４１
Ｂの活性領域中には前記ゲート電極４４Ｂおよびその両
側の側壁絶縁膜を自己整合マスクにｐ型の不純物をイオ
ン注入することにより、ｐ型拡散領域４１ｃ，４１ｄが
形成される。
【００４３】以上の工程は通常のＣＭＯＳ工程に他なら
ない。
ない。
【００４４】次に、図１０（Ｂ）の工程において、図１
０（Ａ）の構造上に厚さが約２００ｎｍのＳｉＯＮ膜４
５をＣＶＤ法により堆積し、さらにその上にＳｉＯ2膜
４６をＣＶＤ法により約１０００ｎｍの厚さに堆積す
る。
０（Ａ）の構造上に厚さが約２００ｎｍのＳｉＯＮ膜４
５をＣＶＤ法により堆積し、さらにその上にＳｉＯ2膜
４６をＣＶＤ法により約１０００ｎｍの厚さに堆積す
る。
【００４５】さらに図１０（Ｃ）の工程において前記Ｓ
ｉＯ2 膜４６をＣＭＰ法により、前記ＳｉＯＮ膜４５を
ストッパとして研磨し、図１１（Ｄ）の工程においてこ
のようにして平坦化されたＳｉＯ2膜４６中に、コンタ
クトホール４６Ａ〜４６Ｄを、それぞれ前記拡散領域４
１ａ，４１ｂ，４１ｃおよび４１ｄが露出されるように
形成する。図示の例では、さらに前記ＳｉＯ2膜４６中
には前記配線パターン４４Ｃを露出するコンタクトホー
ル４６Ｅも形成されている。
ｉＯ2 膜４６をＣＭＰ法により、前記ＳｉＯＮ膜４５を
ストッパとして研磨し、図１１（Ｄ）の工程においてこ
のようにして平坦化されたＳｉＯ2膜４６中に、コンタ
クトホール４６Ａ〜４６Ｄを、それぞれ前記拡散領域４
１ａ，４１ｂ，４１ｃおよび４１ｄが露出されるように
形成する。図示の例では、さらに前記ＳｉＯ2膜４６中
には前記配線パターン４４Ｃを露出するコンタクトホー
ル４６Ｅも形成されている。
【００４６】次に、図１１（Ｅ）の工程において図１０
（Ｄ）の構造上に前記コンタクトホール４６Ａ〜４６Ｅ
を埋めるようにＷ層４７を堆積し、さらに図１０（Ｆ）
の工程で前記Ｗ層４７を前記ＳｉＯ2膜４６をストッパ
としてＣＭＰ法により研磨し、前記コンタクトホール４
６Ａ〜４６Ｅにそれぞれ対応してＷプラグ４７Ａ〜４７
Ｅを形成する。
（Ｄ）の構造上に前記コンタクトホール４６Ａ〜４６Ｅ
を埋めるようにＷ層４７を堆積し、さらに図１０（Ｆ）
の工程で前記Ｗ層４７を前記ＳｉＯ2膜４６をストッパ
としてＣＭＰ法により研磨し、前記コンタクトホール４
６Ａ〜４６Ｅにそれぞれ対応してＷプラグ４７Ａ〜４７
Ｅを形成する。
【００４７】次に図１２（Ｇ）の工程において、図１１
（Ｆ）の構造上にＳｉＯＮよりなる酸化防止膜４８およ
びＳｉＯ2膜４９とをそれぞれ１００ｎｍおよび１３０
ｎｍの厚さに形成し、さらにＮ2雰囲気中、６５０°Ｃ
にて３０分間熱処理し、脱ガスを十分に行なう。
（Ｆ）の構造上にＳｉＯＮよりなる酸化防止膜４８およ
びＳｉＯ2膜４９とをそれぞれ１００ｎｍおよび１３０
ｎｍの厚さに形成し、さらにＮ2雰囲気中、６５０°Ｃ
にて３０分間熱処理し、脱ガスを十分に行なう。
【００４８】さらに図１２（Ｈ）の工程において、図１
１（Ｇ）の構造をスパッタ装置中に導入し、前記ＳｉＯ
2膜４９上に、厚さが２０ｎｍのＴｉ膜５０および厚さ
が１７５ｎｍのＰｔ膜５１とスパッタリングにより堆積
し、下側電極層を形成する。
１（Ｇ）の構造をスパッタ装置中に導入し、前記ＳｉＯ
2膜４９上に、厚さが２０ｎｍのＴｉ膜５０および厚さ
が１７５ｎｍのＰｔ膜５１とスパッタリングにより堆積
し、下側電極層を形成する。
【００４９】図１２（Ｈ）の工程では、前記Ｐｔ膜４１
の堆積の後、同じスパッタ装置中においてＰＺＴあるい
はＰＬＺＴ膜５２を強誘電体キャパシタ絶縁膜として、
スパッタリングにより、約２００ｎｍの厚さに堆積す
る。
の堆積の後、同じスパッタ装置中においてＰＺＴあるい
はＰＬＺＴ膜５２を強誘電体キャパシタ絶縁膜として、
スパッタリングにより、約２００ｎｍの厚さに堆積す
る。
【００５０】さらに、図１２（Ｈ）の工程では、前記強
誘電体キャパシタ絶縁膜５２の堆積の後、前記基板４１
を熱処理装置に移し、Ｏ2雰囲気中、６５０°Ｃにおい
て約１２０秒間の急速熱処理工程を行ない、前記ＰＬＺ
Ｔ膜５２を結晶化する。
誘電体キャパシタ絶縁膜５２の堆積の後、前記基板４１
を熱処理装置に移し、Ｏ2雰囲気中、６５０°Ｃにおい
て約１２０秒間の急速熱処理工程を行ない、前記ＰＬＺ
Ｔ膜５２を結晶化する。
【００５１】さらに、図１２（Ｈ）の工程では、前記急
速熱処理工程の後、前記基板４１をスパッタ装置に戻
し、約１ｋＷの高周波パワーで前記強誘電体キャパシタ
絶縁膜５２上にＩｒＯ2膜５３を約２００ｎｍの厚さに
スパッタリングにより堆積し、上側電極層を形成する。
速熱処理工程の後、前記基板４１をスパッタ装置に戻
し、約１ｋＷの高周波パワーで前記強誘電体キャパシタ
絶縁膜５２上にＩｒＯ2膜５３を約２００ｎｍの厚さに
スパッタリングにより堆積し、上側電極層を形成する。
【００５２】このようにして形成されたＩｒＯ2膜５３
は、堆積直後の状態では、先に図３のＴＥＭ像に示した
ように、前記ＰＺＴ膜５２に接する部分がＰｂを約１×
１０ 15ｃｍ-3以上の高濃度で含んだアモルファス状態
で、その上には柱状微構造が形成されている。
は、堆積直後の状態では、先に図３のＴＥＭ像に示した
ように、前記ＰＺＴ膜５２に接する部分がＰｂを約１×
１０ 15ｃｍ-3以上の高濃度で含んだアモルファス状態
で、その上には柱状微構造が形成されている。
【００５３】図１２（Ｈ）の工程では、このようにして
堆積されたＩｒＯ2膜５３は酸素雰囲気中、６５０°Ｃ
での熱処理工程により結晶化され、その際前記ＰＺＴ膜
５２からのＰｂの拡散により、前記ＰＺＴ膜５２に接す
る部分において平均粒径が約５０ｎｍ以下、典型的には
約５ｎｍのＩｒＯ2微結晶よりなる等粒状微構造が形成
される。また、かかる等粒状微構造では、粒界へのＰｂ
の偏析が生じる。
堆積されたＩｒＯ2膜５３は酸素雰囲気中、６５０°Ｃ
での熱処理工程により結晶化され、その際前記ＰＺＴ膜
５２からのＰｂの拡散により、前記ＰＺＴ膜５２に接す
る部分において平均粒径が約５０ｎｍ以下、典型的には
約５ｎｍのＩｒＯ2微結晶よりなる等粒状微構造が形成
される。また、かかる等粒状微構造では、粒界へのＰｂ
の偏析が生じる。
【００５４】次に、図１２（Ｉ）の工程において前記上
側電極層５３上にレジストパターンを形成し、前記レジ
ストパターンをマスクに前記上側電極層５３をドライエ
ッチングすることにより、前記上側電極層５３に対応し
て上側電極パターン５３Ａが前記強誘電体キャパシタ絶
縁膜５２上に形成される。さらに図１２（Ｉ）の工程で
は、前記上側電極パターン５３Ａの形成後、Ｏ2 雰囲気
中、６５０°Ｃで６０分間のアニールを行ない、前記上
側電極層５３のスパッタリングおよびパターニングの際
に前記強誘電体キャパシタ絶縁膜５２に入った損傷を消
滅させる。
側電極層５３上にレジストパターンを形成し、前記レジ
ストパターンをマスクに前記上側電極層５３をドライエ
ッチングすることにより、前記上側電極層５３に対応し
て上側電極パターン５３Ａが前記強誘電体キャパシタ絶
縁膜５２上に形成される。さらに図１２（Ｉ）の工程で
は、前記上側電極パターン５３Ａの形成後、Ｏ2 雰囲気
中、６５０°Ｃで６０分間のアニールを行ない、前記上
側電極層５３のスパッタリングおよびパターニングの際
に前記強誘電体キャパシタ絶縁膜５２に入った損傷を消
滅させる。
【００５５】次に図１３（Ｊ）の工程において、形成し
たい強誘電キャパシタのキャパシタ絶縁膜パターンに対
応したレジストパターンを前記強誘電体キャパシタ絶縁
膜５２上に形成し、さらに前記レジストパターンをマス
クに前記強誘電体キャパシタ絶縁膜５２をドライエッチ
ングしてキャパシタ絶縁膜パターン５２Ａを形成し、さ
らに前記下側電極層５１上に、前記キャパシタ絶縁膜パ
ターン５２Ａを覆うように、前記強誘電体キャパシタ層
５２と同一の材料よりなるエンキャップ層５２Ｂを前記
強誘電体キャパシタ層５２と同様の条件でスパッタリン
グすることにより約２０ｎｍの厚さに堆積し、さらにＯ
2雰囲気中、７００°Ｃにて６０秒間の急速熱処理を行
なう。前記エンキャップ層５２Ｂは、前記強誘電体キャ
パシタ絶縁膜５２Ａを還元作用から保護する。
たい強誘電キャパシタのキャパシタ絶縁膜パターンに対
応したレジストパターンを前記強誘電体キャパシタ絶縁
膜５２上に形成し、さらに前記レジストパターンをマス
クに前記強誘電体キャパシタ絶縁膜５２をドライエッチ
ングしてキャパシタ絶縁膜パターン５２Ａを形成し、さ
らに前記下側電極層５１上に、前記キャパシタ絶縁膜パ
ターン５２Ａを覆うように、前記強誘電体キャパシタ層
５２と同一の材料よりなるエンキャップ層５２Ｂを前記
強誘電体キャパシタ層５２と同様の条件でスパッタリン
グすることにより約２０ｎｍの厚さに堆積し、さらにＯ
2雰囲気中、７００°Ｃにて６０秒間の急速熱処理を行
なう。前記エンキャップ層５２Ｂは、前記強誘電体キャ
パシタ絶縁膜５２Ａを還元作用から保護する。
【００５６】次に図１３（Ｋ）の工程において、前記下
側電極層５１上、すなわち前記エンキャップ層５２Ｂ上
に、形成したい下側電極パターンの形状に対応したレジ
ストパターンを形成し、前記レジストパターンをマスク
に前記エンキャップ層５２Ｂおよびその下の下側電極層
５０，５１をドライエッチングによりパターニングし、
下側電極５１Ａを形成する。さらに、図１３（Ｋ）の工
程では、前記下側電極パターン５１Ａのパターニングの
後、レジストパターンを除去し、Ｏ2 雰囲気中、６５０
°Ｃで６０分間の熱処理を行なうことにより、前記ドラ
イエッチングに際して前記強誘電体キャパシタ絶縁膜５
２Ａ中に導入された損傷を解消する。
側電極層５１上、すなわち前記エンキャップ層５２Ｂ上
に、形成したい下側電極パターンの形状に対応したレジ
ストパターンを形成し、前記レジストパターンをマスク
に前記エンキャップ層５２Ｂおよびその下の下側電極層
５０，５１をドライエッチングによりパターニングし、
下側電極５１Ａを形成する。さらに、図１３（Ｋ）の工
程では、前記下側電極パターン５１Ａのパターニングの
後、レジストパターンを除去し、Ｏ2 雰囲気中、６５０
°Ｃで６０分間の熱処理を行なうことにより、前記ドラ
イエッチングに際して前記強誘電体キャパシタ絶縁膜５
２Ａ中に導入された損傷を解消する。
【００５７】さらに図１３（Ｌ）の工程において、前記
図１３（Ｋ）の構造上にＳｉＯ2 膜５４をＣＶＤ法によ
り典型的には２００ｎｍの厚さに堆積し、さらにＳＯＧ
膜５５をその上に堆積して段差を緩和する。前記ＳｉＯ
2 膜５４およびＳＯＧ膜５５は、層間絶縁膜５６を構成
する。
図１３（Ｋ）の構造上にＳｉＯ2 膜５４をＣＶＤ法によ
り典型的には２００ｎｍの厚さに堆積し、さらにＳＯＧ
膜５５をその上に堆積して段差を緩和する。前記ＳｉＯ
2 膜５４およびＳＯＧ膜５５は、層間絶縁膜５６を構成
する。
【００５８】次に図１４（Ｍ）の工程において前記層間
絶縁膜５６中に前記上側電極パターン５３Ａを露出する
コンタクトホール５６Ａおよび前記下側電極パターン５
１Ａを露出するコンタクトホール５６Ｂが形成され、さ
らに図１４（Ｎ）の工程において前記層間絶縁膜５６、
およびその下のＳｉＯ２ 膜４９およびＳｉＯＮ酸化防
止膜４８を貫通して、前記Ｗプラグ４７Ｂおよび４７Ｄ
を露出するコンタクトホール５６Ｃ，５６Ｄがそれぞれ
形成される。図１４（Ｍ）の工程では、前記コンタクト
ホール５６Ａおよび５６Ｂのドライエッチングの後、Ｏ
2雰囲気中、５５０°Ｃで６０分間熱処理することによ
り、前記強誘電体膜パターン５２Ａ，５２Ｂにドライエ
ッチングに伴って導入された欠陥を解消する。
絶縁膜５６中に前記上側電極パターン５３Ａを露出する
コンタクトホール５６Ａおよび前記下側電極パターン５
１Ａを露出するコンタクトホール５６Ｂが形成され、さ
らに図１４（Ｎ）の工程において前記層間絶縁膜５６、
およびその下のＳｉＯ２ 膜４９およびＳｉＯＮ酸化防
止膜４８を貫通して、前記Ｗプラグ４７Ｂおよび４７Ｄ
を露出するコンタクトホール５６Ｃ，５６Ｄがそれぞれ
形成される。図１４（Ｍ）の工程では、前記コンタクト
ホール５６Ａおよび５６Ｂのドライエッチングの後、Ｏ
2雰囲気中、５５０°Ｃで６０分間熱処理することによ
り、前記強誘電体膜パターン５２Ａ，５２Ｂにドライエ
ッチングに伴って導入された欠陥を解消する。
【００５９】さらに図１４（Ｏ）の工程において、前記
コンタクトホール５６Ａと前記コンタクトホール５６Ｃ
とを電気的に接続するローカル配線パターン５７ＡがＴ
ｉＮ膜により形成され、同様なローカル配線パターン５
７Ｂ，５７Ｃが前記コンタクトホール５６Ｂ，５６Ｄ上
にも形成される。
コンタクトホール５６Ａと前記コンタクトホール５６Ｃ
とを電気的に接続するローカル配線パターン５７ＡがＴ
ｉＮ膜により形成され、同様なローカル配線パターン５
７Ｂ，５７Ｃが前記コンタクトホール５６Ｂ，５６Ｄ上
にも形成される。
【００６０】さらに図１５（Ｐ）の工程において、図１
４（Ｏ）の構造上にＳｉＯ2 膜５８が形成され、図１５
（Ｑ）の工程において前記ＳｉＯ2 膜５８中に前記Ｗプ
ラグ４７Ａ、ローカル配線パターン５７Ｂ，およびＷプ
ラグ４７Ｃを露出するコンタクトホール５８Ａ，５８Ｂ
および５８Ｃが形成される。
４（Ｏ）の構造上にＳｉＯ2 膜５８が形成され、図１５
（Ｑ）の工程において前記ＳｉＯ2 膜５８中に前記Ｗプ
ラグ４７Ａ、ローカル配線パターン５７Ｂ，およびＷプ
ラグ４７Ｃを露出するコンタクトホール５８Ａ，５８Ｂ
および５８Ｃが形成される。
【００６１】さらに図１５（Ｒ）の工程において前記コ
ンタクトホール５８Ａ，５８Ｂ，５８Ｃにそれぞれ対応
して、電極５９Ａ，５９Ｂ，５９Ｃが形成される。
ンタクトホール５８Ａ，５８Ｂ，５８Ｃにそれぞれ対応
して、電極５９Ａ，５９Ｂ，５９Ｃが形成される。
【００６２】以上、本発明を好ましい実施例について説
明したが、本発明はかかる特定の実施例に限定されるも
のではなく、特許請求の範囲に記載した要旨内において
様々な変形・変更が可能である。
明したが、本発明はかかる特定の実施例に限定されるも
のではなく、特許請求の範囲に記載した要旨内において
様々な変形・変更が可能である。
【００６３】（付記１） 基板上と、前記基板上に形成
されたトランジスタと、前記基板上に、前記トランジス
タに電気的に接続されて形成された強誘電体キャパシタ
とよりなる半導体装置において、前記強誘電体キャパシ
タは下部電極と、前記下部電極上に形成された強誘電体
キャパシタ絶縁膜と、前記強誘電体キャパシタ絶縁膜上
に形成された上部電極とよりなり、前記上部電極は、平
均粒径が約５０ｎｍ以下の粒状微結晶の集合よりなる多
結晶微構造を有する領域を少なくともその一部に含み、
前記上部電極は、Ｐｂを約１×１０15ｃｍ-3以上の濃度
で含むことを特徴とする半導体装置。（１） （付記２） 前記領域は、平均粒径が約５ｎｍ以下の粒
状微結晶の集合よりなる多結晶微構造を有することを特
徴とする付記１記載の半導体装置。（２） （付記３） 前記領域においては、粒界にＰｂが偏析し
ていることを特徴とする付記１又は２記載の半導体装
置。（３） （付記４） 前記強誘電体キャパシタ絶縁膜はＰｂを含
むことを特徴とする請求項１〜３のうち、いずれか一項
記載の半導体装置。
されたトランジスタと、前記基板上に、前記トランジス
タに電気的に接続されて形成された強誘電体キャパシタ
とよりなる半導体装置において、前記強誘電体キャパシ
タは下部電極と、前記下部電極上に形成された強誘電体
キャパシタ絶縁膜と、前記強誘電体キャパシタ絶縁膜上
に形成された上部電極とよりなり、前記上部電極は、平
均粒径が約５０ｎｍ以下の粒状微結晶の集合よりなる多
結晶微構造を有する領域を少なくともその一部に含み、
前記上部電極は、Ｐｂを約１×１０15ｃｍ-3以上の濃度
で含むことを特徴とする半導体装置。（１） （付記２） 前記領域は、平均粒径が約５ｎｍ以下の粒
状微結晶の集合よりなる多結晶微構造を有することを特
徴とする付記１記載の半導体装置。（２） （付記３） 前記領域においては、粒界にＰｂが偏析し
ていることを特徴とする付記１又は２記載の半導体装
置。（３） （付記４） 前記強誘電体キャパシタ絶縁膜はＰｂを含
むことを特徴とする請求項１〜３のうち、いずれか一項
記載の半導体装置。
【００６４】（付記５） 前記多結晶微構造を有する領
域は、前記上部電極のうち、前記強誘電体キャパシタ絶
縁膜との界面近傍に形成されることを特徴とする付記１
〜４のうち、いずれか一項記載の半導体装置。（４） （付記６） 前記上部電極は、前記多結晶微構造を有す
る領域と、その上に形成された柱状微構造を有する領域
とよりなることを特徴とする請求項１〜５のうち、いず
れか一項記載の半導体装置。（５） （付記７） 強誘電体キャパシタを有する半導体装置の
製造方法において、下部電極上にＰｂを含む強誘電体膜
を堆積する工程と、前記強誘電体膜上にＩｒ酸化物膜
を、上部電極として堆積する工程と、前記Ｉｒ酸化物膜
を結晶化させる工程とよりなり、前記Ｉｒ酸化物膜を堆
積する工程は、堆積直後の状態において、前記強誘電体
膜との界面近傍の領域がＰｂを１０15ｃｍ-3以上の濃度
で含むアモルファス相となるように実行されることを特
徴とする半導体装置の製造方法。（６） （付記８） 前記堆積工程は、基板温度を常温以上、３
００°Ｃ以下に設定して行う反応性スパッタリング工程
よりなることを特徴とする付記７記載の半導体装置の製
造方法。
域は、前記上部電極のうち、前記強誘電体キャパシタ絶
縁膜との界面近傍に形成されることを特徴とする付記１
〜４のうち、いずれか一項記載の半導体装置。（４） （付記６） 前記上部電極は、前記多結晶微構造を有す
る領域と、その上に形成された柱状微構造を有する領域
とよりなることを特徴とする請求項１〜５のうち、いず
れか一項記載の半導体装置。（５） （付記７） 強誘電体キャパシタを有する半導体装置の
製造方法において、下部電極上にＰｂを含む強誘電体膜
を堆積する工程と、前記強誘電体膜上にＩｒ酸化物膜
を、上部電極として堆積する工程と、前記Ｉｒ酸化物膜
を結晶化させる工程とよりなり、前記Ｉｒ酸化物膜を堆
積する工程は、堆積直後の状態において、前記強誘電体
膜との界面近傍の領域がＰｂを１０15ｃｍ-3以上の濃度
で含むアモルファス相となるように実行されることを特
徴とする半導体装置の製造方法。（６） （付記８） 前記堆積工程は、基板温度を常温以上、３
００°Ｃ以下に設定して行う反応性スパッタリング工程
よりなることを特徴とする付記７記載の半導体装置の製
造方法。
【００６５】（付記９） 前記結晶化工程は、酸素雰囲
気中の熱処理工程よりなることを特徴とする付記７また
は８記載の半導体装置の製造方法。
気中の熱処理工程よりなることを特徴とする付記７また
は８記載の半導体装置の製造方法。
【００６６】（付記１０） 前記結晶化工程は、前記ア
モルファス相領域からＰｂが前記Ｉｒ酸化物膜の他の領
域へと拡散するような温度で行われることを特徴とする
付記７〜９のうち、いずれか一項記載の半導体装置の製
造方法。
モルファス相領域からＰｂが前記Ｉｒ酸化物膜の他の領
域へと拡散するような温度で行われることを特徴とする
付記７〜９のうち、いずれか一項記載の半導体装置の製
造方法。
【００６７】（付記１１） 前記結晶化工程は、約６５
０°Ｃの温度において実行されることを特徴とする付記
７〜１０のうち、いずれか一項記載の半導体装置の製造
方法。
０°Ｃの温度において実行されることを特徴とする付記
７〜１０のうち、いずれか一項記載の半導体装置の製造
方法。
【００６８】
【発明の効果】本発明によれば、Ｐｂの存在下において
ＩｒＯ2のアモルファス領域を結晶化することにより、
強誘電体キャパシタのＩｒＯ2上部電極中に、平均粒径
が約５０ｎｍ以下、実際的には約５ｎｍ以下のＩｒＯ2
微結晶よりなる多結晶微構造が形成される。かかるＩｒ
Ｏ2の多結晶微構造では、従来の柱状微構造を有するＩ
ｒＯ2電極と異なり、膜中を膜厚方向に連続的に延在す
る粒界、およびこれに伴う水素の拡散路が遮断され、そ
の結果強誘電体キャパシタ形成後に層間絶縁膜の形成や
電極パターンの形成を行う場合でも、これらのプロセス
で使われる還元雰囲気が強誘電体キャパシタの電気特性
を劣化させるのが抑制される。その際、前記多結晶微構
造においてＰｂはＩｒＯ2微結晶の粒界に偏析し、かか
る粒界を拡散する水素を阻止する。
ＩｒＯ2のアモルファス領域を結晶化することにより、
強誘電体キャパシタのＩｒＯ2上部電極中に、平均粒径
が約５０ｎｍ以下、実際的には約５ｎｍ以下のＩｒＯ2
微結晶よりなる多結晶微構造が形成される。かかるＩｒ
Ｏ2の多結晶微構造では、従来の柱状微構造を有するＩ
ｒＯ2電極と異なり、膜中を膜厚方向に連続的に延在す
る粒界、およびこれに伴う水素の拡散路が遮断され、そ
の結果強誘電体キャパシタ形成後に層間絶縁膜の形成や
電極パターンの形成を行う場合でも、これらのプロセス
で使われる還元雰囲気が強誘電体キャパシタの電気特性
を劣化させるのが抑制される。その際、前記多結晶微構
造においてＰｂはＩｒＯ2微結晶の粒界に偏析し、かか
る粒界を拡散する水素を阻止する。
【図１】従来の強誘電体メモリ半導体装置の構成を示す
図である。
図である。
【図２】（Ａ）〜（Ｃ）は、本発明の第１実施例による
強誘電体キャパシタの製造工程を示す図である。
強誘電体キャパシタの製造工程を示す図である。
【図３】図２（Ｂ）の状態での強誘電体キャパシタの断
面ＴＥＭ像を示す図である。
面ＴＥＭ像を示す図である。
【図４】図２（Ｂ）の状態での強誘電体キャパシタ中の
深さ方向への元素分布プロファイルを示す図である。
深さ方向への元素分布プロファイルを示す図である。
【図５】図２（Ｃ）の状態での強誘電体キャパシタの断
面ＴＥＭ像を示す図である。
面ＴＥＭ像を示す図である。
【図６】図５のＴＥＭ像の一部を拡大して示す図であ
る。
る。
【図７】図２（Ｃ）の状態における強誘電体キャパシタ
中の深さ方向への元素分布プロファイルを示す図であ
る。
中の深さ方向への元素分布プロファイルを示す図であ
る。
【図８】図２（Ｃ）の強誘電体キャパシタを水素雰囲気
中で熱処理した場合の、強誘電体膜中への水素の拡散の
程度を示す図である。
中で熱処理した場合の、強誘電体膜中への水素の拡散の
程度を示す図である。
【図９】比較例による強誘電体キャパシタを水素雰囲気
中で熱処理した場合の、強誘電体膜中への水素の拡散の
程度を示す図である。
中で熱処理した場合の、強誘電体膜中への水素の拡散の
程度を示す図である。
【図１０】（Ａ）〜（Ｃ）は、本発明の第２実施例によ
る半導体装置の製造工程を示す図（その１）である。
る半導体装置の製造工程を示す図（その１）である。
【図１１】（Ｄ）〜（Ｆ）は、本発明の第２実施例によ
る半導体装置の製造工程を示す図（その２）である。
る半導体装置の製造工程を示す図（その２）である。
【図１２】（Ｇ）〜（Ｉ）は、本発明の第２実施例によ
る半導体装置の製造工程を示す図（その３）である。
る半導体装置の製造工程を示す図（その３）である。
【図１３】（Ｊ）〜（Ｌ）は、本発明の第２実施例によ
る半導体装置の製造工程を示す図（その４）である。
る半導体装置の製造工程を示す図（その４）である。
【図１４】（Ｍ）〜（Ｏ）は、本発明の第２実施例によ
る半導体装置の製造工程を示す図（その５）である。
る半導体装置の製造工程を示す図（その５）である。
【図１５】（Ｐ）〜（Ｒ）は、本発明の第２実施例によ
る半導体装置の製造工程を示す図（その６）である。
る半導体装置の製造工程を示す図（その６）である。
１１，３１，４１ 基板 １１Ａ，１１Ｂ，４１ａ，４１ｂ ｎ型拡散領域 １２，４２ フィールド酸化膜 １３ ゲート酸化膜 １４，１４Ａ，１４Ｂ ゲート電極 １５，１７ 層間絶縁膜 １５Ａ，１７Ａ コンタクトホール １６Ａ，１７Ｂ 導体プラグ １８，３２ 下部電極 １９，３３ 強誘電体膜 ２０，３４ 上部電極 ２１，３０ 強誘電体キャパシタ ３１Ａ，２２，２４ 絶縁膜 ２３ 導電層 ４１Ａ ｐ型ウェル ４１Ｂ ｎ型ウェル ４１ｃ，４１ｄ ｐ型拡散領域 ４３ ゲート絶縁膜 ４４Ａ，４４Ｂ ポリシリコンゲート電極 ４４Ｃ，４４Ｄ ポリシリコン配線パターン ４５ ＳｉＯＮ膜 ４６ ＳｉＯ2膜 ４６Ａ〜４６Ｅ 開口部 ４７ Ｗ層 ４７Ａ〜４７Ｅ Ｗプラグ ４８ ＳｉＮ酸化防止膜 ４９ ＳｉＯ2膜 ５０ Ｔｉ膜 ５１ Ｐｔ膜 ５２ ＰＬＺＴ膜 ５３ Ｐｔ膜 ５１Ａ 下側電極パターン ５２Ａ 強誘電体キャパシタ絶縁膜パターン ５２Ｂ 強誘電体エンキャップ層 ５３Ａ 上側電極パターン ５４ ＳｉＯ2膜 ５５ ＳＯＧ膜 ５６ 層間絶縁膜 ５６Ａ，５６Ｂ，５６Ｃ，５６Ｄ コンタクトホール ５７Ａ〜５７Ｃ ＴｉＮローカル配線パターン ５８ ＳｉＯ2膜 ５８Ａ〜５８Ｃ コンタクトホール ５９Ａ〜５９Ｃ 電極
Claims (6)
- 【請求項１】 基板上に形成されたトランジスタと、 前記基板上に、前記トランジスタに電気的に接続されて
形成された強誘電体キャパシタとよりなる半導体装置に
おいて、 前記強誘電体キャパシタは下部電極と、前記下部電極上
に形成された強誘電体キャパシタ絶縁膜と、前記強誘電
体キャパシタ絶縁膜上に形成された上部電極とよりな
り、 前記上部電極は、平均粒径が約５０ｎｍ以下の粒状微結
晶の集合よりなる多結晶微構造を有する領域を少なくと
もその一部に含み、かつ前記領域においてＰｂを約１×
１０15ｃｍ-3以上の濃度で含むことを特徴とする半導体
装置。 - 【請求項２】 前記領域は、平均粒径が約５ｎｍ以下の
粒状微結晶の集合よりなる多結晶微構造を有することを
特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記領域においては、粒界にＰｂが偏析
していることを特徴とする請求項１又は２記載の半導体
装置。 - 【請求項４】 前記多結晶微構造を有する領域は、前記
上部電極のうち、前記強誘電体キャパシタ絶縁膜との界
面近傍に形成されることを特徴とする請求項１〜３のう
ち、いずれか一項記載の半導体装置。 - 【請求項５】 前記上部電極は、前記多結晶微構造を有
する領域と、その上に形成された柱状微構造を有する領
域とよりなることを特徴とする請求項１〜４のうち、い
ずれか一項記載の半導体装置。 - 【請求項６】 強誘電体キャパシタを有する半導体装置
の製造方法において、 下部電極上にＰｂを含む強誘電体膜を堆積する工程と、 前記強誘電体膜上にＩｒ酸化物膜を、上部電極として堆
積する工程と、 前記Ｉｒ酸化物膜を結晶化させる工程とよりなり、 前記Ｉｒ酸化物膜を堆積する工程は、堆積直後の状態に
おいて、前記強誘電体膜との界面近傍の領域がＰｂを約
１×１０15ｃｍ-3以上の濃度で含むアモルファス相とな
るように実行されることを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000301465A JP2002110934A (ja) | 2000-09-29 | 2000-09-29 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000301465A JP2002110934A (ja) | 2000-09-29 | 2000-09-29 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002110934A true JP2002110934A (ja) | 2002-04-12 |
Family
ID=18783001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000301465A Pending JP2002110934A (ja) | 2000-09-29 | 2000-09-29 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002110934A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006073648A (ja) * | 2004-08-31 | 2006-03-16 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2006165128A (ja) * | 2004-12-03 | 2006-06-22 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| WO2008105100A1 (ja) * | 2007-02-28 | 2008-09-04 | Fujitsu Limited | 半導体装置及びその製造方法 |
| JP2011233935A (ja) * | 2011-08-17 | 2011-11-17 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
| JP5104850B2 (ja) * | 2007-02-28 | 2012-12-19 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US8390045B2 (en) | 2007-03-20 | 2013-03-05 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04206871A (ja) * | 1990-11-30 | 1992-07-28 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| WO1998044551A1 (fr) * | 1997-03-27 | 1998-10-08 | Hitachi, Ltd. | Dispositif a semi-conducteur et procede de fabrication de ce dernier |
| JPH1197635A (ja) * | 1997-09-16 | 1999-04-09 | Matsushita Electron Corp | 容量素子及びその製造方法 |
| WO2000017929A1 (fr) * | 1998-09-22 | 2000-03-30 | Hitachi, Ltd. | Dispositif ferroelectrique et composant a semi-conducteur |
-
2000
- 2000-09-29 JP JP2000301465A patent/JP2002110934A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04206871A (ja) * | 1990-11-30 | 1992-07-28 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| WO1998044551A1 (fr) * | 1997-03-27 | 1998-10-08 | Hitachi, Ltd. | Dispositif a semi-conducteur et procede de fabrication de ce dernier |
| JPH1197635A (ja) * | 1997-09-16 | 1999-04-09 | Matsushita Electron Corp | 容量素子及びその製造方法 |
| WO2000017929A1 (fr) * | 1998-09-22 | 2000-03-30 | Hitachi, Ltd. | Dispositif ferroelectrique et composant a semi-conducteur |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006073648A (ja) * | 2004-08-31 | 2006-03-16 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US7927891B2 (en) | 2004-08-31 | 2011-04-19 | Fujitsu Semiconductor Limited | Semiconductor device and method for manufacturing the same |
| US7772628B2 (en) | 2004-08-31 | 2010-08-10 | Fujitsu Microelectronics Limited | Semiconductor device and method for manufacturing the same |
| US7892916B2 (en) * | 2004-12-03 | 2011-02-22 | Fujitsu Semiconductor Limited | Semiconductor device and fabricating method thereof |
| JP2006165128A (ja) * | 2004-12-03 | 2006-06-22 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP4589092B2 (ja) * | 2004-12-03 | 2010-12-01 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US8405188B2 (en) | 2007-02-28 | 2013-03-26 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing the semiconductor device |
| WO2008105204A1 (ja) * | 2007-02-28 | 2008-09-04 | Fujitsu Microelectronics Limited | 半導体装置及びその製造方法 |
| CN101641782B (zh) * | 2007-02-28 | 2012-10-10 | 富士通半导体股份有限公司 | 半导体器件及其制造方法 |
| JP5104850B2 (ja) * | 2007-02-28 | 2012-12-19 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| WO2008105100A1 (ja) * | 2007-02-28 | 2008-09-04 | Fujitsu Limited | 半導体装置及びその製造方法 |
| US8664011B2 (en) | 2007-02-28 | 2014-03-04 | Fujitsu Limited | Semiconductor device and method of manufacturing the semiconductor device |
| US8390045B2 (en) | 2007-03-20 | 2013-03-05 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing same |
| US8609440B2 (en) | 2007-03-20 | 2013-12-17 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing same |
| US8629487B2 (en) | 2007-03-20 | 2014-01-14 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing same |
| JP2011233935A (ja) * | 2011-08-17 | 2011-11-17 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100308241B1 (ko) | 반도체장치의 제조방법 | |
| US6740533B2 (en) | Semiconductor device having a ferroelectric capacitor and fabrication process thereof | |
| US20090224301A1 (en) | Semiconductor memory device and method of manufacturing thereof | |
| JP4058231B2 (ja) | 半導体装置の製造方法 | |
| US7459361B2 (en) | Semiconductor device with ferroelectric capacitor and fabrication method thereof | |
| JPH09293869A (ja) | 半導体装置およびその製造方法 | |
| JP3768357B2 (ja) | 高誘電体キャパシタの製造方法 | |
| JP2003007984A (ja) | 拡散防止膜およびその製造方法および半導体記憶素子およびその製造方法 | |
| US6472229B1 (en) | Method for manufacturing a ferroelectric capacitor having improved polarization characteristics and a method for manufacturing a ferroelectric memory device incorporating such capacitor | |
| US6284588B1 (en) | Method for fabricating ferroelectric memory devices capable of preventing volatility of elements in ferroelectric films | |
| KR100405146B1 (ko) | 구조화된 금속 산화물 함유 층의 제조 방법 | |
| JP2001127262A (ja) | 強誘電体キャパシタ、その製造方法、および半導体装置 | |
| JP3292699B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002110934A (ja) | 半導体装置およびその製造方法 | |
| JP3416150B2 (ja) | 誘電率εの高い誘電体層または強誘電体層の製造方法 | |
| US6908867B2 (en) | Method of manufacturing a FeRAM with annealing process | |
| KR100668881B1 (ko) | 커패시터 및 그 제조방법 | |
| JP2004039699A (ja) | 半導体装置及びその製造方法 | |
| US7622346B2 (en) | Method for forming ferroelectric capacitor and method for fabricating semiconductor device | |
| US6958501B2 (en) | Contact-making structure for a ferroelectric storage capacitor and method for fabricating the structure | |
| US20070158715A1 (en) | Ferroelectric capacitor and method for fabricating the same | |
| JP2001244423A (ja) | 強誘電体メモリ素子及びその製造方法 | |
| JP2003243628A (ja) | 強誘電体薄膜、強誘電体キャパシタ、及び強誘電体メモリ素子の製造方法 | |
| JP2000091511A (ja) | 半導体装置の製造方法、強誘電体キャパシタ、およびその製造方法 | |
| JP2004235287A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070803 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100518 |