JP2000091511A - 半導体装置の製造方法、強誘電体キャパシタ、およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 強誘電体キャパシタを有する半導体装置の製
造において、強誘電体膜の自発分極を最大化する。 【解決手段】 下側電極を形成後、強誘電体膜を堆積す
る前に、前記下側電極を不活性雰囲気中において急速熱
処理する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は一般に半導体装置に
関し、特に強誘電体薄膜を使った半導体記憶装置の製造
方法に関する。いわゆるＤＲＡＭあるいはＳＲＡＭ等の
半導体記憶装置はコンピュータを始めとする情報処理装
置において高速主記憶装置として広く使われているが、
これらは揮発性の記憶装置であり、電源をオフにすると
記憶された情報は失われてしまう。これに対し、従来よ
りプログラムやデータを格納する大容量補助記憶装置と
して不揮発性の磁気ディスク装置が使われている。

【０００２】しかし、磁気ディスク装置は大型で機械的
に脆弱であり、消費電力も大きく、さらに情報を読み書
きする際のアクセス速度が遅い欠点を有している。これ
に対し、最近では不揮発性補助記憶装置として、フロー
ティングゲート電極に情報を電荷の形で蓄積するＥＥＰ
ＲＯＭあるいはフラッシュメモリが使われていることが
多くなっている。特にフラッシュメモリはＤＲＡＭと同
様なセル構成を有するため大きな集積密度に形成しやす
く、磁気ディスク装置に匹敵する大容量記憶装置として
期待されている。

【０００３】一方、ＥＥＰＲＯＭやフラッシュメモリで
は、情報の書き込みがトンネル絶縁膜を介してのフロー
ティングゲート電極へのホットエレクトロンの注入によ
ってなされるため、必然的に書き込みに時間がかかり、
また情報の書き込みおよび消去を繰り返すとトンネル絶
縁膜が劣化してしまう問題が生じていた。トンネル絶縁
膜が劣化してしまうと書き込みあるいは消去動作が不安
定になってしまう。

【０００４】これに対し、情報を強誘電体膜の自発分極
の形で記憶する強誘電体記憶装置（以下ＦｅＲＡＭと記
す）が提案されている。かかるＦｅＲＡＭでは個々のメ
モリセルトランジスタがＤＲＡＭの場合と同様に単一の
ＭＯＳＦＥＴよりなり、メモリセルキャパシタ中の誘電
体膜をＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ₃ ）あるいはＰＬ
ＺＴ（Ｐｂ（Ｚｒ，Ｔｉ，Ｌａ）Ｏ₃ ）等の強誘電体に
置き換えた構成を有しており、高い集積密度での集積が
可能である。また、ＦｅＲＡＭは電界の印加により強誘
電体キャパシタの自発分極を制御するため、書き込みを
ホットエレクトロンの注入によって行なうＥＥＰＲＯＭ
やフラッシュメモリに比べて書き込み速度が１０００倍
あるいはそれ以上速くなり、また消費電力が約１／１０
に低減される有利な特徴を有している。さらにトンネル
酸化膜を使う必要がないため寿命も長く、フラッシュメ
モリの１０万倍の書き換え回数を確保できると考えられ
る。

【０００５】現在実現されているＦｅＲＡＭは１μｍ前
後の比較的緩い設計ルールで設計されているものが多い
が、集積回路上においてサブミクロンまで微細化された
最近の高速ＣＭＯＳ論理回路との混載が可能なように、
ＦｅＲＡＭの微細化をさらに進めることが研究されてい
る。

【０００６】

【従来の技術】図１は従来のＦｅＲＡＭ１０の構成を示
す。図１を参照するに、ＦｅＲＡＭ１０はｐ型Ｓｉ基板
１１上に形成され、前記Ｓｉ基板１１表面にはフィール
ド酸化膜１２により活性領域が画成される。前記活性領
域中には図示を省略したゲート酸化膜を介してメモリセ
ルトランジスタのゲート電極１３がＦｅＲＡＭのワード
線に対応して形成され、さらに前記基板１１中には前記
ゲート電極１３の両側にｎ⁺ 型の拡散領域１１Ａ_、１１
Ｂが、それぞれメモリセルトランジスタのソース領域お
よびドレイン領域として形成される。また、前記基板１
１中には前記拡散領域１１Ａと１１Ｂとの間にチャネル
領域が形成される。

【０００７】前記ゲート電極１３は前記Ｓｉ基板１１の
表面を前記活性領域において覆うＣＶＤ酸化膜１４によ
り覆われ、さらに前記ＣＶＤ酸化膜１４は平坦化層間絶
縁膜１５により覆われる。前記層間絶縁膜１５中には前
記拡散領域１１Ｂを露出するコンタクトホール１５Ａが
形成され、前記コンタクトホール１５Ａはポリシリコン
あるいはＷＳｉよりなるプラグ１６により充填される。

【０００８】さらに、前記層間絶縁膜１５上には前記プ
ラグ１６の露出部を覆うようにＴｉ／ＴｉＮ構造の密着
膜１７が形成され、前記密着膜１７上にＰｔ等よりなる
下側電極１８が形成される。さらに前記下側電極１８上
にはＰＺＴあるいはＰＬＺＴよりなる強誘電体膜１９が
形成され、前記強誘電体膜１９上にはＰｔ等よりなる上
側電極２０が形成される。

【０００９】前記下側電極１８，強誘電体膜１９および
上側電極２０よりなる強誘電体キャパシタの側壁面はＣ
ＶＤ酸化膜２１により覆われ、さらに前記強誘電体キャ
パシタの全体は層間絶縁膜２２により覆われる。前記層
間絶縁膜２２中には前記拡散領域２２Ａを露出するコン
タクトホール２２Ａが形成され、前記層間絶縁膜２２上
には前記コンタクトホール２２Ａにおいて前記拡散領域
２２ＡとコンタクトするＡｌあるいはＡｌ合金よりなる
ビット線パターン２３が形成される。

【００１０】図２は図１のＦｅＲＡＭ１０において前記
強誘電体膜１９として使われるＰＬＺＴの自発分極特性
を示す。図２を参照するに、図１のＦｅＲＡＭ１０にお
いて前記下側電極１８と上側電極２０との間に所定の書
き込み電圧を印加することにより、前記強誘電体膜１９
を構成するＰＬＺＴ膜中の自発分極が反転し、所望の二
値情報が前記強誘電体膜１９中に書き込まれる。また、
図１のＦｅＲＡＭ１０において書き込まれた二値情報を
読み出すには前記ワード線、すなわちゲート電極１３を
活性化し、前記チャネル領域を通って前記ビット線電極
２３に現れる電圧を検出する。図２のヒステリシスルー
プにおいて電界強度がゼロにおける幅２Ｐｒの値が大き
いほどＦｅＲＡＭ１０による情報の保持が確実になされ
る。また書き込みに要する電界の値も減少する傾向にあ
り、その結果ＦｅＲＡＭ１０の低電力駆動が可能にな
る。換言すると、図１のＦｅＲＡＭ１０では強誘電体膜
１９の２Ｐｒの値を最大化することが望ましい。

【００１１】

【発明が解決しようとする課題】ところで、図１の強誘
電体膜１９ではＰＺＴあるいはＰＬＺＴ膜は柱状構造を
有するが、ヒステリシスループの幅２Ｐｒの値は、前記
ＰＺＴあるいはＰＬＺＴ柱状結晶粒の方位が＜１１１＞
方向に配向している場合に最大になることが知られてい
る。このため、従来より強誘電体膜１９が形成される下
側電極１８にＡｒをイオン注入し、これをいったんアモ
ルファス化した後急速熱処理（ＲＴＡ）を行なう（特開
平５−５４３３４５号公報）ことにより、あるいは下側
電極１８をｆｕｒｎａｃｅ熱処理し、その上に強誘電体
膜１９を堆積することにより（Nakamura T., et al. Jp
n. J. Appl. Phys. vol.34, pp.5184-5187）、あるいは
下側電極１８を高温で堆積することにより、前記強誘電
体膜１９中の結晶配向を制御する試みがなされている。

【００１２】しかし、前記下側電極１８をいったんアモ
ルファス化しさらに再結晶させる方法では下側電極１８
の結晶性が不十分で、このため強誘電体膜１９中に所望
の結晶配向を得られない。また前記下側電極１８を高温
でｆｕｒｎａｃｅ熱処理したり、あるいは高温で堆積し
た場合には下側電極１８にヒロックが発生しやすい。下
側電極１８にヒロックが発生すると、強誘電体キャパシ
タの電気特性が不安定になり、半導体装置の歩留まりが
低下してしまう。

【００１３】そこで、本発明は上記の課題を解決した、
新規で有用な半導体装置およびその製造方法、またかか
る半導体装置で使われる強誘電体キャパシタおよびその
製造方法を提供することを課題とする。本発明のより具
体的な課題は、膜中の結晶粒の配向方向を制御された強
誘電体膜を使った半導体装置および強誘電体キャパシ
タ、またそれらの製造方法を提供することにある。

【００１４】

【課題を解決するための手段】本発明は上記の課題を、
請求項１に記載したように、強誘電体キャパシタを有す
る半導体装置の製造方法において、基板上に下側電極を
形成する工程と、前記下側電極を急速熱処理する工程
と、前記急速熱処理工程の後、前記下側電極上に強誘電
体膜を堆積する工程と、前記強誘電体膜を熱処理し、結
晶化する工程と、前記強誘電体膜上に上側電極を形成す
る工程とを含むことを特徴とする半導体装置の製造方法
により、または請求項２に記載したように、前記下側電
極を形成する工程に先立ち、前記基板上にＴｉを含む導
電膜を堆積する工程を含むことを特徴とする請求項１記
載の半導体装置の製造方法により、または請求項３に記
載したように、前記下側電極の急速熱処理工程は、約４
００°Ｃ〜約９００°Ｃの温度において実行されること
を特徴とする請求項１記載の半導体装置の製造方法によ
り、または請求項４に記載したように、前記下側電極の
急速熱処理工程は、Ｈｅ，Ｎｅ，Ａｒ，Ｋｒ，Ｘｅおよ
びＮ₂あるいはこれらの混合ガスを含む不活性雰囲気中
で実行されることを特徴とする請求項１〜３記載の半導
体装置の製造方法により、または請求項５に記載したよ
うに、前記強誘電体膜の結晶化熱処理工程は、酸化雰囲
気中において実行されることを特徴とする請求項１〜４
のうち、いずれか一項記載の半導体装置の製造方法によ
り、または請求項６に記載したように、基板上に下側電
極を形成する工程と、前記下側電極を急速熱処理する工
程と、前記急速熱処理工程の後、前記下側電極上に強誘
電体膜を堆積する工程と、前記強誘電体膜を熱処理し、
結晶化する工程と、前記強誘電体膜上に上側電極を形成
する工程とを含むことを特徴とする強誘電体キャパシタ
の製造方法により、または請求項７に記載したように、
前記下側電極を形成する工程に先立ち、前記基板上にＴ
ｉを含む導電膜を堆積する工程を含むことを特徴とする
請求項６記載の強誘電体キャパシタの製造方法により、
または請求項８に記載したように、前記下側電極の急速
熱処理工程は、約４００°Ｃ〜約９００°Ｃの温度にお
いて実行されることを特徴とする請求項６または７記載
の強誘電体キャパシタの製造方法により、または請求項
９に記載したように、前記下側電極の急速加熱処理工程
は、Ｈｅ，Ｎｅ，Ａｒ，Ｋｒ，ＸｅおよびＮ ₂ あるいは
これらの混合ガスを含む不活性雰囲気中で実行されるこ
とを特徴とする請求項６〜８のうち、いずれか一項記載
の強誘電体キャパシタの製造方法により、または請求項
１０に記載したように、前記上側電極を形成する工程
は、酸化雰囲気中において実行されることを特徴とする
請求項６〜９のうち、いずれか一項記載の強誘電体キャ
パシタの製造方法により、または請求項１１に記載した
ように、基板上に形成された下側電極と、前記下側電極
上に形成された強誘電体膜と、前記強誘電体膜上に形成
された上部電極とを有し、前記強誘電体膜は主として＜
１１１＞方向に配向していることを特徴とする強誘電体
キャパシタにより、または請求項１２に記載したよう
に、前記下側電極はＴｉ層と、前記Ｔｉ層上に形成され
た、Ｐｔ，ＩｒおよびＩｒＯ₂ より選ばれる導電層とよ
りなり、前記下側電極の表面はなだらかな凹部を有する
ことを特徴とする請求項１１記載の強誘電体キャパシタ
により解決する。 ［作用］本発明によれば、基板上に下側電極を形成した
後、前記下側電極表面を短時間、急速加熱することによ
り、前記下側電極の下方に形成されたＴｉを含む密着膜
から前記電極表面にＴｉＯ_x が拡散し、強誘電体膜の結
晶成長の核が形成される。かかるＴｉＯ_x を核とする強
誘電体膜の結晶成長により、形成されるＰＺＴ，ＰＬＺ
Ｔ，ＢＳＴあるいはＳＢＴ等の強誘電体膜は＜１１１＞
方向に成長し、強誘電体膜は全体として大きな自発分極
を示す。特に前記下側電極の加熱処理を不活性雰囲気中
において行なうことにより、前記下側電極の酸化が回避
され、また前記加熱処理を短時間、急速熱処理により実
行することにより、前記下側電極におけるヒロックの形
成が抑制される。

【００１５】

【発明の実施の形態】［第１実施例］図３（Ａ），
（Ｂ）は本発明の第１実施例による強誘電体キャパシタ
３０の製造工程を示す。図３（Ａ）を参照するに、Ｓｉ
基板３１上には厚さが例えば２００ｎｍのＳｉＯ₂ 膜３
２が熱酸化工程により形成されており、前記ＳｉＯ₂ 膜
３２上にはさらにＴｉよりなる密着膜３３ＡおよびＰｔ
よりなる下側電極膜３３が室温での直流スパッタリング
により形成される。より具体的には、前記Ｔｉ密着膜３
３Ａは下の表１に示すようにＡｒ雰囲気中、１０ｍＴｏ
ｒｒの圧力下において２０ｎｍの厚さに形成され、一方
前記下側電極膜３３は１００ｎｍの厚さに形成される。
前記Ｔｉ膜３３Ａおよび下側電極膜３３の堆積は、直流
プラズマパワーをいずれも１ｋＷに設定して、それぞれ
１０秒間および２０秒間実行される。

【００１６】

【表１】

【００１７】さらに、前記下側電極膜３３が形成された
後、ＰＬＺＴ膜３４が表２に示すように、室温において
Ａｒ雰囲気中、１０ｍＴｏｒｒの圧力下で実行される高
周波スパッタリングにより、典型的には約２４０ｎｍの
厚さに形成される。表２を参照するに、前記高周波スパ
ッタリングは高周波プラズマパワーを１．５ｋＷに設定
して約１０分間実行される。

【００１８】

【表２】

【００１９】次に、このようにして得られた構造は酸素
雰囲気中、約７５０°Ｃにおいて熱処理され、前記ＰＬ
ＺＴ膜３４が結晶化されると同時に、前記ＰＬＺＴ膜３
４中に酸素が供給される。かかる酸素雰囲気中における
ＰＬＺＴ膜３４の熱処理により、膜３４中の酸素欠陥が
消滅する。さらに、前記ＰＬＺＴ膜３４上にＰｔよりな
る上側電極膜３５が、表３に示すように室温での直流ス
パッタリングにより、約１００ｎｍの厚さに形成され
る。表３を参照するに、上側電極膜３５の形成はＡｒプ
ラズマ中において直流プラズマパワーを約０．３ｋＷに
設定することにより実行される。表３の例ではＡｒの分
圧は５ｍＴｏｒｒに設定され、スパッタリングは約２０
０秒間継続される。

【００２０】

【表３】

【００２１】さらに、図３（Ｂ）の工程で、前記上側電
極膜３５およびＰＬＺＴ膜３４に対して表４に示す条件
でプラズマエッチングをそれぞれ行なうことにより、所
望の強誘電体キャパシタ３０が形成される。

【００２２】

【表４】

【００２３】ところで、本実施例においては、図３
（Ａ）の工程において前記下側電極膜３３が形成された
時点で前記下側電極膜３３に対して熱処理が、Ａｒ等の
不活性雰囲気中において短時間だけ、急速加熱法（ＲＴ
Ａ）により加えられる。図４（Ａ），（Ｂ）は図３
（Ａ），（Ｂ）の構造において下側電極膜３３上に形成
されたＰＬＺＴ膜３４について、それぞれ前記Ａｒ雰囲
気中での急速加熱処理を省略した場合、および前記Ａｒ
雰囲気中での急速加熱処理を行なった場合のＸＲＤパタ
ーンを示す。ただし、前記Ａｒ雰囲気中での急速加熱処
理を行なう点を除いては、図４（Ａ）のＰＬＺＴ膜３４
と図４（Ｂ）のＰＬＺＴ膜３４とは同一の工程により形
成されている。また、図４（Ａ），（Ｂ）のＸＲＤパタ
ーンは、前記ＰＬＺＴ膜３４を堆積後、酸素雰囲気中で
の急速加熱処理を行なった後でのものである。

【００２４】図４（Ａ）を参照するに、前記Ａｒ雰囲気
中での急速加熱処理を省略した従来の方法で形成された
ＰＬＺＴ膜３４では、（１１１）面の回折ピークの高さ
が（１００）面の回折ピークの高さと同程度で、大部分
のＰＬＺＴ結晶は＜１００＞方向に配向していることが
わかる。これに対し、図４（Ｂ）の前記Ａｒ雰囲気中で
の下側電極の急速加熱処理を行なったＰＬＺＴ膜３４で
は（１１１）面の回折ピークが（１００）面の回折ピー
クよりも実質的に高くなっており、大部分のＰＬＺＴ結
晶が＜１１１＞方向に配向していることがわかる。すな
わち、図４（Ａ），（Ｂ）の結果は、前記ＰＬＺＴ膜３
４が堆積される下側電極膜３３に対して先に説明したＡ
ｒ等の不活性雰囲気中における急速加熱処理を行なうこ
とにより、電極膜３３上に形成されるＰＬＺＴ膜３４中
のＰＬＺＴ結晶の配向方向が＜１１１＞方向に揃うこと
を意味する。

【００２５】

【表５】

【００２６】表５を参照するに、前記加熱処理を省略し
た従来の場合では２Ｐｒの値が２０．３μＣ／ｃｍ² で
あったのに対し、加熱処理を行なった場合には２Ｐｒの
値は３１．２μＣ／ｃｍ² まで増加するのがわかる。ま
た、表５中、従来の方法で作製した強誘電体キャパシタ
ではリーク電流の値が−２．０Ｖの電圧を印加した場合
に１．５×１０^-2Ａ／ｃｍ² 、＋５．０Ｖの電圧を印加
した場合に９．９×１０^-5Ａ／ｃｍ² であるのに対し、
本実施例の方法で作製した強誘電体キャパシタ３０では
−５．０Ｖの電圧を印加した場合に９．９×１０^-8Ａ／
ｃｍ² 、また＋５．０Ｖの電圧を印加した場合に１．１
×１０^-7Ａ／ｃｍ² まで減少する。

【００２７】さらに、表５には前記２Ｐｒの値が９０％
飽和する電圧の値および疲労特性が示されているが、前
記飽和電圧の値および疲労特性には本実施例による強誘
電体キャパシタと従来の強誘電体キャパシタとで実質的
な差は認められなかった。本実施例では、前記下側電極
３３をＰＬＺＴ膜３４の堆積に先立って不活性雰囲気中
において熱処理することにより、その下の密着膜３３Ａ
からＴｉが前記下側電極３３の表面まで拡散するものと
考えられる。その結果、前記下側電極３３の表面にはＰ
ＬＺＴ結晶の＜１１１＞方向成長の核となるＴｉＯ_x が
形成され、前記所望のＰＬＺＴ結晶の＜１１１＞方向へ
の成長は、かかるＴｉＯ_x を核とする不均一核生成に起
因して生じるものと考えられる。ＴｉＯ_x を核としたＰ
ＬＺＴ結晶の＜１１１＞方向への成長については、例え
ば Muralt, P., et al., J.Appl. Phys. vol.83, No.7,
1998, pp.3835 - 3841を参照。

【００２８】本実施例において前記下側電極３３および
上側電極３５はＰｔに限定されるものではなく、Ｉｒ，
ＩｒＯ₂ あるいはこれらの複合膜であってもよい。ま
た、前記強誘電体膜２４はＰＺＴあるいはＰＬＺＴに限
定されるものではなく、ＢａＴｉＯ₃ ，ＳｒＴｉＯ₃ ，
ＬｉＮｂＯ₃ 、あるいはこれらの固溶体であってもよ
い。

【００２９】［第２実施例］図５（Ａ）〜７（Ｉ）は本
発明の第２実施例によるＦｅＲＡＭの製造工程を示す図
である。図５（Ａ）を参照するに、ｐ−型Ｓｉ基板５１
上にはフィールド酸化膜５２によりメモリセル領域が形
成される。さらに、前記Ｓｉ基板５１上にはゲート絶縁
膜５３が前記メモリセル領域を覆うように形成され、ゲ
ート電極５４が前記ゲート絶縁膜５３上に、通常のＭＯ
Ｓトランジスタと同様に形成される。ゲート電極５４は
メモリセル領域を横断するワード線の一部を構成する。
さらに、基板５１中には、前記ゲート電極５４の両側に
ｎ型の拡散領域５５，５６が、ゲート電極５４を自己整
合マスクに使って形成される。

【００３０】ＭＯＳトランジスタがこのようにして形成
された後、前記基板５１上にはゲート電極５４を覆うよ
うにＳｉＯ₂ 膜５７が形成され、前記ＳｉＯ₂ 膜５７中
には周知のフォトリソグラフィー法により、前記拡散領
域５５を露出するコンタクトホールが形成される。さら
に、前記コンタクトホールの形成の後、前記ＳｉＯ₂ 膜
５７上にはＷＳｉ膜が前記コンタクトホールを含むよう
に堆積され、その結果前記ＷＳｉ膜は前記コンタクトホ
ールにおいて前記拡散領域５５とコンタクトする。この
ＷＳｉ膜をパターニングすることにより、図５（Ａ）に
示すビット線電極５８が形成される。

【００３１】次に、図５（Ｂ）の工程において、典型的
にはＳｉＯ₂ よりなる層間絶縁膜５９が図５（Ａ）の構
造上に堆積され、例えばＣＭＰ（化学機械研磨）法を使
った平坦化の後、前記層間絶縁膜５９中に拡散領域５６
を露出する深いコンタクトホール６０が、高解像度フォ
トリソグラフィーにより形成される。次に、図５（Ｃ）
の工程において、図５（Ｂ）の構造上に、Ｐによりｎ⁺
型にドープされたポリシリコン膜６１が、ＣＶＤ法によ
り、前記ポリシリコンＳｉ膜６１が前記コンタクトホー
ル６０を充填するように堆積され、さらに図６（Ｄ）の
工程において前記ポリシリコン膜６１をドライエッチン
グにより層間絶縁膜５９の表面が露出するまでエッチバ
ックすることにより、前記コンタクトホールをポリシリ
コンプラグ６２が充填した構造が得られる。

【００３２】図６（Ｄ）の工程では、さらに前記層間絶
縁膜５９上にＴｉ膜（図示せず）が前記ポリシリコンプ
ラグ６２を覆うように形成され、さらにその上にＰｔ，
ＩｒあるいはＩｒＯ₂ を含む導体膜６３が、スパッタリ
ングにより、例えば表１に示す条件で形成される。本実
施例では、図６（Ｄ）の工程において前記導体膜６３
が、さらにＡｒ雰囲気中において典型的には６５０°Ｃ
で１〜６０秒間急速熱処理を加えられ、その結果前記Ｔ
ｉ密着膜から前記導体膜６３にＴｉが拡散し、前記導体
膜６３表面において成長核となるＴｉＯ_x が形成され
る。

【００３３】次に図６（Ｅ）の工程で、前記導体膜６３
上にＰＺＴあるいはＰＬＺＴよりなる強誘電体膜６４
が、表２に示す条件のスパッタにより形成される。堆積
された強誘電体膜６４は酸化雰囲気中、約７５０°Ｃで
急速加熱処理することにより結晶化され、強誘電体膜６
４中に形成されやすい酸素欠陥が解消される。次に、図
６（Ｆ）の工程において、前記ＰＺＴ膜６４およびその
下の導体膜６３は表４に示す条件でプラズマエッチング
を行なうことにより所望のパターンにパターニングさ
れ、その結果、強誘電体キャパシタを構成する下側電極
６５およびキャパシタ絶縁膜６６が形成される。

【００３４】次に、図７（Ｇ）の工程で、図６（Ｆ）の
構造上に前記キャパシタ絶縁膜６６を覆うようにＳｉＯ
₂ 膜６７がＣＶＤ法により堆積され、さらに前記ＳｉＯ
₂ 膜６７中に前記キャパシタ絶縁膜６６を露出するコン
タクトホール６８が形成される。さらに、図７（Ｈ）の
工程において、前記ＳｉＯ₂ 膜６７上に露出したキャパ
シタ絶縁膜６６を覆うようにＰｔパターン６９が、表３
に示す条件でスパッタリングを行なうことにより強誘電
体キャパシタの上側電極として形成され、さらに図７
（Ｉ）の工程において、前記ＳｉＯ₂ 膜６７上に前記上
側電極６９を覆うように層間絶縁膜７０が形成される。
また、前記層間絶縁膜７０上には配線パターン７１が形
成される。

【００３５】図８は前記Ａｒ雰囲気中における急速加熱
処理温度と前記ＰＬＺＴ膜６４中のＰＬＺＴ結晶の配向
方向との関係を示す。ただし図８中、横軸は熱処理温度
を、縦軸はＸＲＤパターンから求められた前記ＰＬＺＴ
膜６４中における＜１１１＞方向に配向したＰＬＺＴ結
晶の割合を示す。図８を参照するに、前記急速加熱処理
を約４００°Ｃ〜９００°Ｃの範囲で１０〜６０秒間行
なうことにより、前記ＰＬＺＴ膜６４中の大部分のＰＬ
ＺＴ結晶の方位を前記＜１１１＞方向に整列させること
が可能になる。また、前記急速加熱処理は１０秒間程度
でも、所望のＰＬＺＴ結晶の配向が得られていることが
わかる。

【００３６】図９は、前記Ａｒ雰囲気中における急速加
熱処理温度と前記ＰＬＺＴ膜６４中のＰＬＺＴ結晶の電
気特性との関係を示す。ただし図９中、横軸は熱処理温
度を、縦軸は前記ＰＬＺＴ膜６４のヒステリシスループ
の幅２Ｐｒの値を示す。図９を参照するに、２Ｐｒと熱
処理温度との関係は図８の関係と相似であり、前記ＰＬ
ＺＴ膜６４全体の２Ｐｒの値が最大化されることがわか
る。

【００３７】表６はこのようにして得られた強誘電体キ
ャパシタの電気特性を、前記下側電極６３の不活性雰囲
気中での加熱処理を省略した場合と比較して示す。本実
施例によるＦｅＲＡＭでは前記強誘電体キャパシタ絶縁
膜６６中において結晶粒が実質的に＜１１１＞方向に配
向し、その結果前記キャパシタ絶縁膜６６は、ＦｅＲＡ
Ｍとして望ましい大きな自発分極を示す。

【００３８】図１０（Ａ），（Ｂ）は、下側電極膜３３
に対する前記急速熱処理工程をそれそれ省略した場合お
よび行なった場合の、下側電極膜３３およびその上の強
誘電体膜３４の状態を示すＴＥＭ写真の図である。図１
０（Ａ）を参照するに、前記下側電極膜３３に対する急
速熱処理工程を省略した場合には電極膜３３の表面はほ
ぼ平坦であるのに対し、図１０（Ｂ）に示す急速熱処理
工程を行なった電極膜３３の表面には、なだらかな曲面
で画成された凹部が形成されているのがわかる。かかる
凹部は下側電極膜３３の急速加熱処理に伴う再結晶によ
り、前記電極膜３３中に形成された粒界に対応している
ものと考えられる。

【００３９】より具体的には、かかる下側電極膜３３上
の凹部は、前記下側電極膜３３中の粒界に集中した応力
により形成されると考えられる。電極膜３３中において
は、前記急速熱処理工程の際に粒界に沿ってＴｉが下側
の密着層から這い上がり、粒界に沿ってＴｉＯ_x を形成
すると考えられるが、前記強誘電体膜３４を構成するＰ
ＬＺＴ結晶は、かかる電極膜３３上のＴｉＯ_x を核とし
て成長することが知られている。その際、前記Ｔｉが粒
界に偏析しているため、ＰＬＺＴ結晶の成長は、かかる
電極膜３３中の粒界から開始され、粒界部が結晶成長に
伴う応力により凹むと考えられる。

【００４０】以上、本発明を好ましい実施例について説
明したが、本発明はかかる特定の実施例に限定されるも
のではなく、特許請求の範囲に記載した要旨内において
様々な変形・変更が可能である。

【００４１】

【発明の効果】請求項１および１１，１２記載の本発明
の特徴によれば、強誘電体キャパシタを有する半導体装
置の製造方法において、基板上に下側電極を形成した
後、前記下側電極を急速熱処理し、さらに前記急速熱処
理した前記下側電極上に強誘電体膜を堆積することによ
り、強誘電体膜中における強誘電体結晶の方位が所望に
＜１１１＞方向に配向し、強誘電体膜は大きな自発分極
を示す。

【００４２】請求項２記載の本発明の特徴によれば、前
記下側電極を形成する工程に先立ち、前記基板上にＴｉ
を含む導電膜を堆積することにより、前記急速加熱処理
を行なった場合にＴｉが前記導体膜表面まで拡散し、前
記強誘電体膜中において所望の方位への結晶成長を誘起
する結晶核が形成される。

【００４３】請求項３記載の本発明の特徴によれば、前
記下側電極の急速熱処理工程を約４００°Ｃ〜約９００
°Ｃの温度において実行することにより、前記所望の結
晶方位の配向を、高い確率で実現できる。請求項４記載
の本発明の特徴によれば、前記下側電極の急速熱処理工
程を、Ｈｅ，Ｎｅ，Ａｒ，Ｋｒ，ＸｅおよびＮ₂あるい
はこれらの混合ガスを含む不活性雰囲気中で実行するこ
とにより、前記下側電極の酸化が回避される。

【００４４】請求項５記載の本発明の特徴によれば、前
記強誘電体膜の結晶化熱処理工程を酸化雰囲気中におい
て実行することにより、強誘電体膜は結晶化され、その
際かかる強誘電体膜中に形成されやすい酸素欠陥が解消
される。請求項６記載の本発明の特徴によれば、基板上
に下側電極を形成した後、これを急速熱処理し、さらに
前記急速熱処理の後、前記下側電極上に強誘電体膜を堆
積することにより、前記強誘電体膜中における強誘電体
結晶の方位が所望に＜１１１＞方向に配向し、強誘電体
膜は大きな自発分極を示す。

【００４５】請求項７記載の本発明の特徴によれば、前
記下側電極を形成する工程に先立ち、前記基板上にＴｉ
を含む導電膜を堆積することにより、前記急速加熱処理
を行なった場合にＴｉが前記導体膜表面まで拡散し、前
記強誘電体膜中において所望の方位への結晶成長を誘起
する結晶核が形成される。

【００４６】請求項８記載の本発明の特徴によれば、前
記下側電極の急速熱処理工程を約４００°Ｃ〜約９００
°Ｃの温度において実行することにより、前記所望の結
晶方位の配向を、高い確率で実現できる。請求項９記載
の本発明の特徴によれば、前記下側電極の急速熱処理工
程を、Ｈｅ，Ｎｅ，Ａｒ，Ｋｒ，ＸｅおよびＮ₂あるい
はこれらの混合ガスを含む不活性雰囲気中で実行するこ
とにより、前記下側電極の酸化が回避される。

【００４７】請求項１０記載の本発明の特徴によれば、
前記強誘電体膜の結晶化熱処理工程を酸化雰囲気中にお
いて実行することにより、強誘電体膜は結晶化され、そ
の際かかる強誘電体膜中に形成されやすい酸素欠陥が解
消される。

【図面の簡単な説明】

【図１】従来の強誘電体キャパシタを有する半導体記憶
装置の構成を示す図である。

【図２】図１の強誘電体キャパシタに使われる強誘電体
膜の自発分極特性を示す図である。

【図３】（Ａ），（Ｂ）は本発明の第１実施例による強
誘電体キャパシタの製造工程を示す図である。

【図４】（Ａ），（Ｂ）は本発明の第１実施例により得
られる強誘電体膜のＸ線回折パターンを、従来の方法で
形成された強誘電体膜のＸ線回折パターンと比較して示
す図である。

【図５】（Ａ）〜（Ｃ）は本発明の第２実施例による強
誘電体記憶装置の製造工程を示す図（その１）である。

【図６】（Ｄ）〜（Ｆ）は本発明の第２実施例による強
誘電体記憶装置の製造工程を示す図（その２）である。

【図７】（Ｇ）〜（Ｉ）は本発明の第２実施例による強
誘電体記憶装置の製造工程を示す図（その３）である。

【図８】本発明の第２実施例により得られる強誘電体膜
中の結晶配向方向と熱処理温度の関係を示す図である。

【図９】本発明の第２実施例により得られる強誘電体膜
の自発分極の大きさと熱処理温度の関係を示す図であ
る。

【図１０】（Ａ），（Ｂ）は、下側電極膜に対する急速
熱処理工程をそれそれ省略した場合および行なった場合
の、下側電極膜およびその上の強誘電体膜の状態を示す
ＴＥＭ写真の図である。

【符号の説明】

１１，３１，５１ 基板 ３０ 強誘電体キャパシタ ３２ ＳｉＯ₂ 膜 ３３Ａ Ｔｉ密着膜 ３３ 下側電極膜 ３４ 強誘電体膜 ３５ 上側電極膜 ５２ フィールド酸化膜 ５３ ゲート絶縁膜 ５４ ゲート電極 ５５，５６ 拡散領域 ５７ ＣＶＤ絶縁膜 ５８ ビット線電極 ５９，７０ 層間絶縁膜 ６０ コンタクトホール ６１ ポリシリコン膜 ６２ ポリシリコンプラグ ６３ Ｐｔ／Ｔｉ膜 ６４ ＰＬＺＴ膜 ６５ 下側電極 ６６ 強誘電体膜 ６７ 絶縁膜 ６８ コンタクトホール ６９ 上側電極 ７１ 配線パターン

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F038 AC05 AC15 AC18 EZ14 EZ17 EZ20 5F083 AD49 FR02 GA11 GA27 JA31 JA38 JA39 PR22 PR34 PR40

Claims (12)

【特許請求の範囲】
1. 【請求項１】 強誘電体キャパシタを有する半導体装置
   の製造方法において、 基板上に下側電極を形成する工程と、 前記下側電極を急速熱処理する工程と、 前記急速熱処理工程の後、前記下側電極上に強誘電体膜
   を堆積する工程と、 前記強誘電体膜を熱処理し、結晶化する工程と、 前記強誘電体膜上に上側電極を形成する工程とを含むこ
   とを特徴とする半導体装置の製造方法。
2. 【請求項２】 前記下側電極を形成する工程に先立ち、
   前記基板上にＴｉを含む導電膜を堆積する工程を含むこ
   とを特徴とする請求項１記載の半導体装置の製造方法。
3. 【請求項３】 前記下側電極の急速熱処理工程は、約４
   ００°Ｃ〜約９００°Ｃの温度において実行されること
   を特徴とする請求項１記載の半導体装置の製造方法。
4. 【請求項４】 前記下側電極の急速熱処理工程は、Ｈ
   ｅ，Ｎｅ，Ａｒ，Ｋｒ，ＸｅおよびＮ₂ あるいはこれら
   の混合ガスを含む不活性雰囲気中で実行されることを特
   徴とする請求項１〜３記載の半導体装置の製造方法。
5. 【請求項５】 前記強誘電体膜の結晶化熱処理工程は、
   酸化雰囲気中において実行されることを特徴とする請求
   項１〜４のうち、いずれか一項記載の半導体装置の製造
   方法。
6. 【請求項６】 基板上に下側電極を形成する工程と、 前記下側電極を急速熱処理する工程と、 前記急速熱処理工程の後、前記下側電極上に強誘電体膜
   を堆積する工程と、 前記強誘電体膜を熱処理し、結晶化する工程と、 前記強誘電体膜上に上側電極を形成する工程とを含むこ
   とを特徴とする強誘電体キャパシタの製造方法。
7. 【請求項７】 前記下側電極を形成する工程に先立ち、
   前記基板上にＴｉを含む導電膜を堆積する工程を含むこ
   とを特徴とする請求項６記載の強誘電体キャパシタの製
   造方法。
8. 【請求項８】 前記下側電極の急速熱処理工程は、約４
   ００°Ｃ〜約９００°Ｃの温度において実行されること
   を特徴とする請求項６または７記載の強誘電体キャパシ
   タの製造方法。
9. 【請求項９】 前記下側電極の急速加熱処理工程は、Ｈ
   ｅ，Ｎｅ，Ａｒ，Ｋｒ，ＸｅおよびＮ₂ あるいはこれら
   の混合ガスを含む不活性雰囲気中で実行されることを特
   徴とする請求項６〜８のうち、いずれか一項記載の強誘
   電体キャパシタの製造方法。
10. 【請求項１０】 前記強誘電体膜の結晶化工程は、酸化
    雰囲気中において実行されることを特徴とする請求項６
    〜９のうち、いずれか一項記載の強誘電体キャパシタの
    製造方法。
11. 【請求項１１】 基板上に形成された下側電極と、前記
    下側電極上に形成された強誘電体膜と、前記強誘電体膜
    上に形成された上部電極とを有し、前記強誘電体膜は主
    として＜１１１＞方向に配向していることを特徴とする
    強誘電体キャパシタ。
12. 【請求項１２】 前記下側電極はＴｉ層と、前記Ｔｉ層
    上に形成された、Ｐｔ，ＩｒおよびＩｒＯ₂ より選ばれ
    る導電層とよりなり、前記下側電極の表面はなだらかな
    凹部を有することを特徴とする請求項１１記載の強誘電
    体キャパシタ。