JP3292699B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3292699B2 JP3292699B2 JP20899998A JP20899998A JP3292699B2 JP 3292699 B2 JP3292699 B2 JP 3292699B2 JP 20899998 A JP20899998 A JP 20899998A JP 20899998 A JP20899998 A JP 20899998A JP 3292699 B2 JP3292699 B2 JP 3292699B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- ferroelectric
- ferroelectric film
- lower electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、薄膜構造の強誘
電体キャパシタを含む半導体装置とその製造方法に関す
る。
電体キャパシタを含む半導体装置とその製造方法に関す
る。
【０００２】
【従来の技術】従来より、強誘電体キャパシタを用いた
不揮発性半導体記憶装置（以下、強誘電体メモリとい
う）が知られている。強誘電体キャパシタは、基板上に
下部電極、強誘電体膜、及び上部電極を積層して構成さ
れる。強誘電体膜としては、代表的には、ペロブスカイ
ト型結晶構造を持つジルコン酸チタン酸鉛（ＰＺＴ；Ｐ
ｂＺｒxＴｉ1-xＯ3）（０＜ｘ＜１）等のペロブスカイ
ト化合物が用いられる。ＰＺＴ膜を用いた場合、下部電
極及び上部電極にはＰｔ膜が用いられる。強誘電体メモ
リは、強誘電体の自発分極（残留分極）によりデータを
不揮発に記憶することが可能となる。
不揮発性半導体記憶装置（以下、強誘電体メモリとい
う）が知られている。強誘電体キャパシタは、基板上に
下部電極、強誘電体膜、及び上部電極を積層して構成さ
れる。強誘電体膜としては、代表的には、ペロブスカイ
ト型結晶構造を持つジルコン酸チタン酸鉛（ＰＺＴ；Ｐ
ｂＺｒxＴｉ1-xＯ3）（０＜ｘ＜１）等のペロブスカイ
ト化合物が用いられる。ＰＺＴ膜を用いた場合、下部電
極及び上部電極にはＰｔ膜が用いられる。強誘電体メモ
リは、強誘電体の自発分極（残留分極）によりデータを
不揮発に記憶することが可能となる。
【０００３】この様な強誘電体メモリは、バッテリーレ
スでデータを保持でき、高速動作が可能であるため、非
接触カード（RF-ID, Radio Frequency-Identificatio
n）等への応用が始まりつつある。また既存のＳＲＡ
Ｍ、ＥＥＰＲＯＭフラッシュメモリ、ＤＲＡＭ等との置
き換えや、ロジック混載メモリへの適用等と期待が大き
い。
スでデータを保持でき、高速動作が可能であるため、非
接触カード（RF-ID, Radio Frequency-Identificatio
n）等への応用が始まりつつある。また既存のＳＲＡ
Ｍ、ＥＥＰＲＯＭフラッシュメモリ、ＤＲＡＭ等との置
き換えや、ロジック混載メモリへの適用等と期待が大き
い。
【０００４】
【発明が解決しようとする課題】しかし、従来のＰＺＴ
を用いた強誘電体キャパシタは、電界印加によりヒステ
リシスがシフトするという特性劣化を生じる。この特性
劣化の原因は、電界印加により層間絶縁膜中の水素が移
動し、キャパシタ領域に空間電荷を形成するためであ
る。このヒステリシスのシフトは、自発分極量の低下を
もたらし、メモリのビット不良、ひいてはメモリ全体の
信頼性や歩留まり低下につながる。
を用いた強誘電体キャパシタは、電界印加によりヒステ
リシスがシフトするという特性劣化を生じる。この特性
劣化の原因は、電界印加により層間絶縁膜中の水素が移
動し、キャパシタ領域に空間電荷を形成するためであ
る。このヒステリシスのシフトは、自発分極量の低下を
もたらし、メモリのビット不良、ひいてはメモリ全体の
信頼性や歩留まり低下につながる。
【０００５】Ｐｔ／ＰＺＴ／Ｐｔ構造の強誘電体キャパ
シタがＨ2雰囲気中のアニールにより分極特性が劣化す
ることは、既に報告されている（例えば、J.Appl.Phys.
Vol.82,No.1,July 1997,pp341-344；文献１）。これに
対し、強誘電体キャパシタ中の水素濃度を低くすること
により特性改善を図る手法は、例えば特開平８−８４０
４号公報（文献２）に開示されているが、この手法はプ
ロセス上の制約が大きく現実的ではない。
シタがＨ2雰囲気中のアニールにより分極特性が劣化す
ることは、既に報告されている（例えば、J.Appl.Phys.
Vol.82,No.1,July 1997,pp341-344；文献１）。これに
対し、強誘電体キャパシタ中の水素濃度を低くすること
により特性改善を図る手法は、例えば特開平８−８４０
４号公報（文献２）に開示されているが、この手法はプ
ロセス上の制約が大きく現実的ではない。
【０００６】この発明は、上記事情を考慮してなされた
もので、特性劣化の少ない強誘電体キャパシタを持つ半
導体装置とその製造方法を提供することを目的としてい
る。
もので、特性劣化の少ない強誘電体キャパシタを持つ半
導体装置とその製造方法を提供することを目的としてい
る。
【０００７】
【課題を解決するための手段】この発明は、絶縁膜で覆
われた半導体基板上に強誘電体キャパシタが形成された
半導体装置において、前記強誘電体キャパシタは、前記
絶縁膜上に形成された下部電極と、この下部電極上に形
成された強誘電体膜と、この強誘電体膜上に形成された
上部電極とから構成され、且つ前記強誘電体膜は、前記
下部電極に接する多結晶体からなる第１の強誘電体膜
と、この第１の強誘電体膜上に積層された前記第１の強
誘電体膜と平均粒径の異なる結晶粒の多結晶体からなる
第２の強誘電体膜とから構成されていることを特徴とす
る。
われた半導体基板上に強誘電体キャパシタが形成された
半導体装置において、前記強誘電体キャパシタは、前記
絶縁膜上に形成された下部電極と、この下部電極上に形
成された強誘電体膜と、この強誘電体膜上に形成された
上部電極とから構成され、且つ前記強誘電体膜は、前記
下部電極に接する多結晶体からなる第１の強誘電体膜
と、この第１の強誘電体膜上に積層された前記第１の強
誘電体膜と平均粒径の異なる結晶粒の多結晶体からなる
第２の強誘電体膜とから構成されていることを特徴とす
る。
【０００８】この発明はまた、絶縁膜で覆われた半導体
基板上に強誘電体キャパシタが形成された半導体装置に
おいて、前記強誘電体キャパシタは、前記絶縁膜上に形
成された下部電極と、この下部電極上に形成された強誘
電体膜と、この強誘電体膜上に形成された上部電極とか
ら構成され、且つ前記強誘電体膜は、前記下部電極に接
する第１の強誘電体膜と、この第１の強誘電体膜上に積
層された第２の強誘電体膜とから構成され、前記第１の
強誘電体膜及び第２の強誘電体膜は同一のペロブスカイ
ト化合物からなり、それらの界面全体に結晶粒界が形成
されていることを特徴とする。
基板上に強誘電体キャパシタが形成された半導体装置に
おいて、前記強誘電体キャパシタは、前記絶縁膜上に形
成された下部電極と、この下部電極上に形成された強誘
電体膜と、この強誘電体膜上に形成された上部電極とか
ら構成され、且つ前記強誘電体膜は、前記下部電極に接
する第１の強誘電体膜と、この第１の強誘電体膜上に積
層された第２の強誘電体膜とから構成され、前記第１の
強誘電体膜及び第２の強誘電体膜は同一のペロブスカイ
ト化合物からなり、それらの界面全体に結晶粒界が形成
されていることを特徴とする。
【０００９】この発明において、前記第１の強誘電体膜
は例えば、前記下部電極の面に略直交する粒界をもって
結晶粒が区画された多結晶体膜であり、第２の強誘電体
膜は第１の強誘電体膜の各結晶粒と略整合された結晶粒
を持つ多結晶体膜である。この発明において好ましく
は、前記第１の強誘電体膜及び第２の強誘電体膜は鉛又
はビスマスを含有するペロブスカイト化合物からなり、
前記第１の強誘電体膜の前記下部電極との界面部におけ
る鉛又はビスマスの濃度が、前記第２の強誘電体膜の前
記上部電極との界面部における鉛又はビスマスの濃度と
略等しいものとする。更にこの発明において、好ましく
は、前記第１の強誘電体膜と前記下部電極との間、及び
前記第２の強誘電体膜と前記上部電極の間に相互拡散に
よる拡散反応層が形成されているものとする。この発明
において、前記第２の強誘電体膜は例えば、１〜１５０
ｎｍの膜厚をもって形成される。
は例えば、前記下部電極の面に略直交する粒界をもって
結晶粒が区画された多結晶体膜であり、第２の強誘電体
膜は第１の強誘電体膜の各結晶粒と略整合された結晶粒
を持つ多結晶体膜である。この発明において好ましく
は、前記第１の強誘電体膜及び第２の強誘電体膜は鉛又
はビスマスを含有するペロブスカイト化合物からなり、
前記第１の強誘電体膜の前記下部電極との界面部におけ
る鉛又はビスマスの濃度が、前記第２の強誘電体膜の前
記上部電極との界面部における鉛又はビスマスの濃度と
略等しいものとする。更にこの発明において、好ましく
は、前記第１の強誘電体膜と前記下部電極との間、及び
前記第２の強誘電体膜と前記上部電極の間に相互拡散に
よる拡散反応層が形成されているものとする。この発明
において、前記第２の強誘電体膜は例えば、１〜１５０
ｎｍの膜厚をもって形成される。
【００１０】この発明は更に、絶縁膜で覆われた半導体
基板上に強誘電体キャパシタが形成された半導体装置に
おいて、前記強誘電体キャパシタは、前記絶縁膜上に形
成された下部電極と、この下部電極上に形成された強誘
電体膜と、この強誘電体膜上に形成された上部電極とか
ら構成され、且つ前記強誘電体膜と前記下部電極との間
及び前記上部電極との間に拡散層が形成されていること
を特徴とする。前記強誘電体膜は例えば、鉛又はビスマ
スを含有するペロブスカイト化合物からなり前記強誘電
体膜の前記下部電極との界面部における鉛又はビスマス
の濃度が、前記上部電極との界面部における鉛又はビス
マスの濃度と略等しいものとする。
基板上に強誘電体キャパシタが形成された半導体装置に
おいて、前記強誘電体キャパシタは、前記絶縁膜上に形
成された下部電極と、この下部電極上に形成された強誘
電体膜と、この強誘電体膜上に形成された上部電極とか
ら構成され、且つ前記強誘電体膜と前記下部電極との間
及び前記上部電極との間に拡散層が形成されていること
を特徴とする。前記強誘電体膜は例えば、鉛又はビスマ
スを含有するペロブスカイト化合物からなり前記強誘電
体膜の前記下部電極との界面部における鉛又はビスマス
の濃度が、前記上部電極との界面部における鉛又はビス
マスの濃度と略等しいものとする。
【００１１】この発明に係る半導体装置の製造方法は、
絶縁膜で覆われた半導体基板上に下部電極膜を形成する
工程と、前記下部電極膜上に第１の強誘電体膜を形成す
る工程と、熱処理を行って前記第１の強誘電体膜を結晶
化させる工程と、結晶化された前記第１の強誘電体膜上
に第２の強誘電体膜を形成する工程と、前記第２の強誘
電体膜上に上部電極膜を形成する工程と、前記上部電極
膜の形成後、熱処理を行って前記第２の強誘電体膜を結
晶化させる工程とを有することを特徴とする。
絶縁膜で覆われた半導体基板上に下部電極膜を形成する
工程と、前記下部電極膜上に第１の強誘電体膜を形成す
る工程と、熱処理を行って前記第１の強誘電体膜を結晶
化させる工程と、結晶化された前記第１の強誘電体膜上
に第２の強誘電体膜を形成する工程と、前記第２の強誘
電体膜上に上部電極膜を形成する工程と、前記上部電極
膜の形成後、熱処理を行って前記第２の強誘電体膜を結
晶化させる工程とを有することを特徴とする。
【００１２】この発明の方法において例えば、前記下部
電極膜及び上部電極膜はＰｔ膜を主体とする。この発明
の方法において好ましくは、前記下部電極膜と前記第１
の強誘電体膜の間、及び前記第２の強誘電体膜と前記上
部電極膜の間の少なくとも一方にＴｉ膜を形成する工程
を有するものとする。
電極膜及び上部電極膜はＰｔ膜を主体とする。この発明
の方法において好ましくは、前記下部電極膜と前記第１
の強誘電体膜の間、及び前記第２の強誘電体膜と前記上
部電極膜の間の少なくとも一方にＴｉ膜を形成する工程
を有するものとする。
【００１３】本発明者等の研究によると、Ｐｔ／ＰＺＴ
／Ｐｔ構造の強誘電体キャパシタでのヒステリシスのシ
フトは、次のようなメカニズムによるものであることが
明らかになった。まず、ＰＺＴ膜を良質の結晶膜として
形成するためには、通常拡散係数の大きい鉛（Ｐｂ）を
多くしたＰｂリッチの条件でＰＺＴ膜を堆積することが
一般的である。この様な条件でＰＺＴ膜を堆積し、熱処
理により結晶化して、上部Ｐｔ電極を形成したとする。
このとき、ＰＺＴ膜では下部Ｐｔ電極との界面より上部
Ｐｔ電極との界面の方がＰｂ−Ｏの多いＰｂリッチの状
態になる。形成された強誘電体キャパシタを覆う層間絶
縁膜やその上のモールド材から水素がＰｔ／ＰＺＴ界面
にまで拡散すると、Ｐｔ電極の強い触媒作用により、Ｐ
ｂ−０が還元されて、Ｐｔ／ＰＺＴ界面には酸素欠陥に
よる空間電荷が形成される。この空間電荷は、酸素欠陥
によるものであるから、正の固定電荷であり、これがヒ
ステリシスの正方向へのシフトをもたらし、その結果自
発分極の減少をもたらすのである。
／Ｐｔ構造の強誘電体キャパシタでのヒステリシスのシ
フトは、次のようなメカニズムによるものであることが
明らかになった。まず、ＰＺＴ膜を良質の結晶膜として
形成するためには、通常拡散係数の大きい鉛（Ｐｂ）を
多くしたＰｂリッチの条件でＰＺＴ膜を堆積することが
一般的である。この様な条件でＰＺＴ膜を堆積し、熱処
理により結晶化して、上部Ｐｔ電極を形成したとする。
このとき、ＰＺＴ膜では下部Ｐｔ電極との界面より上部
Ｐｔ電極との界面の方がＰｂ−Ｏの多いＰｂリッチの状
態になる。形成された強誘電体キャパシタを覆う層間絶
縁膜やその上のモールド材から水素がＰｔ／ＰＺＴ界面
にまで拡散すると、Ｐｔ電極の強い触媒作用により、Ｐ
ｂ−０が還元されて、Ｐｔ／ＰＺＴ界面には酸素欠陥に
よる空間電荷が形成される。この空間電荷は、酸素欠陥
によるものであるから、正の固定電荷であり、これがヒ
ステリシスの正方向へのシフトをもたらし、その結果自
発分極の減少をもたらすのである。
【００１４】この様な特性劣化を防止するための一つの
方法は、前掲文献２のように、キャパシタ領域の水素濃
度を低減することである。もう一つの方法は、Ｐｔ／Ｐ
ＺＴ界面でのＰｔ触媒作用を抑制することである。下部
Ｐｔ電極とＰＺＴ膜の界面では、ＰＺＴ膜の結晶化の熱
処理工程でＰｔ−Ｏの反応層が形成され、これがＰｔ触
媒作用を抑えることは、前掲文献１にて報告されてい
る。しかし、上部Ｐｔ電極とＰＺＴ膜との界面について
は、従来の製法では上述のような反応層が形成されな
い。即ち従来の製法では、上部Ｐｔ電極の堆積前にＰＺ
Ｔ膜が結晶化されるため、下部電極界面におけるような
拡散反応層が形成されず、高濃度のＰｂ−Ｏが残ってし
まう。
方法は、前掲文献２のように、キャパシタ領域の水素濃
度を低減することである。もう一つの方法は、Ｐｔ／Ｐ
ＺＴ界面でのＰｔ触媒作用を抑制することである。下部
Ｐｔ電極とＰＺＴ膜の界面では、ＰＺＴ膜の結晶化の熱
処理工程でＰｔ−Ｏの反応層が形成され、これがＰｔ触
媒作用を抑えることは、前掲文献１にて報告されてい
る。しかし、上部Ｐｔ電極とＰＺＴ膜との界面について
は、従来の製法では上述のような反応層が形成されな
い。即ち従来の製法では、上部Ｐｔ電極の堆積前にＰＺ
Ｔ膜が結晶化されるため、下部電極界面におけるような
拡散反応層が形成されず、高濃度のＰｂ−Ｏが残ってし
まう。
【００１５】そこでこの発明においては、Ｐｔ／ＰＺＴ
／Ｐｔ構造の強誘電体キャパシタを形成する際に、ＰＺ
Ｔ膜を二層構造とする。第１のＰＺＴ膜は、第２のＰＺ
Ｔ膜堆積の前に結晶化する。そして、薄い第２のＰＺＴ
膜を堆積し、それがアモルファスの状態のまま上部Ｐｔ
電極を形成し、その後熱処理して第２のＰＺＴ膜を結晶
化させる。この様な手法を用いると、上部Ｐｔ電極とＰ
ＺＴ膜の界面にも、Ｐｔ−Ｐｂ−Ｏ反応層が形成され、
これが水素が拡散したときのＰｔ触媒作用を効果的に抑
制することになる。
／Ｐｔ構造の強誘電体キャパシタを形成する際に、ＰＺ
Ｔ膜を二層構造とする。第１のＰＺＴ膜は、第２のＰＺ
Ｔ膜堆積の前に結晶化する。そして、薄い第２のＰＺＴ
膜を堆積し、それがアモルファスの状態のまま上部Ｐｔ
電極を形成し、その後熱処理して第２のＰＺＴ膜を結晶
化させる。この様な手法を用いると、上部Ｐｔ電極とＰ
ＺＴ膜の界面にも、Ｐｔ−Ｐｂ−Ｏ反応層が形成され、
これが水素が拡散したときのＰｔ触媒作用を効果的に抑
制することになる。
【００１６】また、第１のＰＺＴ膜を結晶化したときそ
の表面部は前述のようにＰｂリッチの状態である。しか
し、この上に第２のＰＺＴ膜を堆積し、更に上部Ｐｔ電
極を形成した後、熱処理すると、結果的に二層ＰＺＴ膜
の上部電極及び下部電極界面のＰｂ組成が略等しい状
態、言い換えれば、一層のみのＰＺＴ膜を用いた従来構
造に比べて、上部Ｐｔ電極界面のＰｂ組成が低い状態が
得られる。この結果、強誘電体キャパシタの上部層間絶
縁膜から水素が強誘電体キャパシタ領域に拡散したとし
ても、上部Ｐｔ電極界面でＰｂ−Ｏの水素還元による酸
素欠陥の発生量が抑えられる。
の表面部は前述のようにＰｂリッチの状態である。しか
し、この上に第２のＰＺＴ膜を堆積し、更に上部Ｐｔ電
極を形成した後、熱処理すると、結果的に二層ＰＺＴ膜
の上部電極及び下部電極界面のＰｂ組成が略等しい状
態、言い換えれば、一層のみのＰＺＴ膜を用いた従来構
造に比べて、上部Ｐｔ電極界面のＰｂ組成が低い状態が
得られる。この結果、強誘電体キャパシタの上部層間絶
縁膜から水素が強誘電体キャパシタ領域に拡散したとし
ても、上部Ｐｔ電極界面でＰｂ−Ｏの水素還元による酸
素欠陥の発生量が抑えられる。
【００１７】なお、第２のＰＺＴ膜を厚くすると、第１
のＰＺＴ膜の場合と同様に、結晶化したときその表面部
がＰｂリッチの状態となり、従来のものと同様の特性劣
化を生じる結果になり易い。従って第２のＰＺＴ膜につ
いては少なくとも第１のＰＺＴ膜よりは薄く、好ましく
は１５０ｎｍ以下、更に好ましくは１００ｎｍ以下とす
る。第２のＰＺＴ膜の膜厚の下限については、１ｎｍあ
れば十分効果が得られる。
のＰＺＴ膜の場合と同様に、結晶化したときその表面部
がＰｂリッチの状態となり、従来のものと同様の特性劣
化を生じる結果になり易い。従って第２のＰＺＴ膜につ
いては少なくとも第１のＰＺＴ膜よりは薄く、好ましく
は１５０ｎｍ以下、更に好ましくは１００ｎｍ以下とす
る。第２のＰＺＴ膜の膜厚の下限については、１ｎｍあ
れば十分効果が得られる。
【００１８】
【発明の実施の形態】以下、図面を参照して、この発明
の実施例を説明する。図１〜図５は、この発明の一実施
例による、シリコン基板上に強誘電体キャパシタを作る
工程を示している。図１において、シリコン基板１に
は、例えばＭＯＳトランジスタ等の素子が形成され、Ｍ
ＯＳトランジスタを覆うシリコン酸化膜（ＳｉＯ2）２
が形成されている。このシリコン酸化膜２上に、Ｔｉ膜
３ａをスパッタ法により２０ｎｍ堆積し、引き続きＰｔ
膜３ｂをスパッタ法により２５０ｎｍ堆積して、Ｐｔ／
Ｔｉ積層膜による下部電極３を形成する。
の実施例を説明する。図１〜図５は、この発明の一実施
例による、シリコン基板上に強誘電体キャパシタを作る
工程を示している。図１において、シリコン基板１に
は、例えばＭＯＳトランジスタ等の素子が形成され、Ｍ
ＯＳトランジスタを覆うシリコン酸化膜（ＳｉＯ2）２
が形成されている。このシリコン酸化膜２上に、Ｔｉ膜
３ａをスパッタ法により２０ｎｍ堆積し、引き続きＰｔ
膜３ｂをスパッタ法により２５０ｎｍ堆積して、Ｐｔ／
Ｔｉ積層膜による下部電極３を形成する。
【００１９】続いて、図２に示すように、下部電極３上
に、強誘電体膜として、第１のＰＺＴ膜４ａをゾルゲル
法又はスパッタ法により、２５０ｎｍ堆積する。そして
この段階で、酸素雰囲気中、７５０℃の条件で熱処理
（ＲＴＡ）を行い、ＰＺＴ膜４ａを結晶化させる。この
結晶化の熱処理工程で、下部電極３とＰＺＴ膜４ａとの
間で拡散反応が生じ、図３に示すように拡散反応層５が
形成される。発明者等の解析によれば、拡散反応層５
は、Ｐｂ−Ｐｔ−（Ｔｉ−）Ｏ層であること、またこの
拡散反応層５が形成されるのは、熱処理前のＰＺＴ膜４
ａがアモルファス状態であるためであること、が明らか
になっている。
に、強誘電体膜として、第１のＰＺＴ膜４ａをゾルゲル
法又はスパッタ法により、２５０ｎｍ堆積する。そして
この段階で、酸素雰囲気中、７５０℃の条件で熱処理
（ＲＴＡ）を行い、ＰＺＴ膜４ａを結晶化させる。この
結晶化の熱処理工程で、下部電極３とＰＺＴ膜４ａとの
間で拡散反応が生じ、図３に示すように拡散反応層５が
形成される。発明者等の解析によれば、拡散反応層５
は、Ｐｂ−Ｐｔ−（Ｔｉ−）Ｏ層であること、またこの
拡散反応層５が形成されるのは、熱処理前のＰＺＴ膜４
ａがアモルファス状態であるためであること、が明らか
になっている。
【００２０】この後、図４に示すように、結晶化された
第１のＰＺＴ膜４ａ上に、ゾルゲル法又は低温でのスパ
ッタ法により、第２のＰＺＴ膜４ｂを１０ｎｍ程度堆積
する。この段階でＰＺＴ膜４ｂはアモルファス状態であ
る。次に、図５に示すように、ＰＺＴ膜４ｂ上に、スパ
ッタ法によりＰｔ膜６ａを１００ｎｍ堆積し、その後必
要に応じてスパッタ法によりＴｉ膜６ｂを１０ｎｍ引き
続き堆積して、Ｐｔ単層膜又はＴｉ／Ｐｔ積層膜による
上部電極６を形成する。その後、酸素雰囲気中、７５０
℃の条件で熱処理（ＲＴＡ）を行い、ＰＺＴ膜４ｂを結
晶化させる。この結晶化の熱処理工程で、上部電極６と
ＰＺＴ膜４ｂとの間で拡散反応が生じ、図６に示すよう
に拡散反応層７が形成される。この拡散反応層７も、Ｐ
ｂ−Ｐｔ−（Ｔｉ−）Ｏ層である。
第１のＰＺＴ膜４ａ上に、ゾルゲル法又は低温でのスパ
ッタ法により、第２のＰＺＴ膜４ｂを１０ｎｍ程度堆積
する。この段階でＰＺＴ膜４ｂはアモルファス状態であ
る。次に、図５に示すように、ＰＺＴ膜４ｂ上に、スパ
ッタ法によりＰｔ膜６ａを１００ｎｍ堆積し、その後必
要に応じてスパッタ法によりＴｉ膜６ｂを１０ｎｍ引き
続き堆積して、Ｐｔ単層膜又はＴｉ／Ｐｔ積層膜による
上部電極６を形成する。その後、酸素雰囲気中、７５０
℃の条件で熱処理（ＲＴＡ）を行い、ＰＺＴ膜４ｂを結
晶化させる。この結晶化の熱処理工程で、上部電極６と
ＰＺＴ膜４ｂとの間で拡散反応が生じ、図６に示すよう
に拡散反応層７が形成される。この拡散反応層７も、Ｐ
ｂ−Ｐｔ−（Ｔｉ−）Ｏ層である。
【００２１】ここまでは、強誘電体キャパシタのみに着
目して説明した。実際にこの工程を例えば、ＭＯＳトラ
ンジスタと強誘電体キャパシタによりＤＲＡＭと同様の
１トランジスタ／１キャパシタ構造のメモリセルを持つ
強誘電体メモリに適用した場合について説明すると、次
のようになる。
目して説明した。実際にこの工程を例えば、ＭＯＳトラ
ンジスタと強誘電体キャパシタによりＤＲＡＭと同様の
１トランジスタ／１キャパシタ構造のメモリセルを持つ
強誘電体メモリに適用した場合について説明すると、次
のようになる。
【００２２】図７に示すように、シリコン基板１には予
め、素子分離絶縁膜１１を例えば埋め込み法により形成
する。そして素子領域にゲート電極１２、ソース，ドレ
イン拡散層１３，１４を持つＭＯＳトランジスタ１０を
形成する。ＭＯＳトランジスタ１０が形成された基板上
は層間絶縁膜であるＣＶＤシリコン酸化膜２ａにより覆
う。このシリコン酸化膜２ａには、一方の拡散層１３に
接続されるコンタクト導体１５を埋め込み形成する。そ
してこのコンタクト導体１５に接続されるビット線１６
をシリコン酸化膜２ａ上に形成する。コンタクト導体１
５及びビット線１６を破線で示しているのは、ＭＯＳト
ランジスタ１０の他方の拡散層１４に接続されるコンタ
クト導体１７とは、図面に直交する方向の異なる位置に
形成されることを示している。
め、素子分離絶縁膜１１を例えば埋め込み法により形成
する。そして素子領域にゲート電極１２、ソース，ドレ
イン拡散層１３，１４を持つＭＯＳトランジスタ１０を
形成する。ＭＯＳトランジスタ１０が形成された基板上
は層間絶縁膜であるＣＶＤシリコン酸化膜２ａにより覆
う。このシリコン酸化膜２ａには、一方の拡散層１３に
接続されるコンタクト導体１５を埋め込み形成する。そ
してこのコンタクト導体１５に接続されるビット線１６
をシリコン酸化膜２ａ上に形成する。コンタクト導体１
５及びビット線１６を破線で示しているのは、ＭＯＳト
ランジスタ１０の他方の拡散層１４に接続されるコンタ
クト導体１７とは、図面に直交する方向の異なる位置に
形成されることを示している。
【００２３】ビット線１６が形成された基板上には更に
層間絶縁膜であるシリコン酸化膜２ｂを堆積する。そし
てシリコン酸化膜２ａ，２ｂを貫通して、ＭＯＳトラン
ジスタ１０の他方の拡散層１４に接続されるコンタクト
導体１７を埋め込む。このシリコン酸化膜２ｂ上に、図
１〜図６により説明した工程により、下部電極３、ＰＺ
Ｔ膜４及び上部電極６を積層形成する。この積層膜を、
その後図８に示すように、各メモりセル毎にパターニン
グし、強誘電体キャパシタ２０を形成する。
層間絶縁膜であるシリコン酸化膜２ｂを堆積する。そし
てシリコン酸化膜２ａ，２ｂを貫通して、ＭＯＳトラン
ジスタ１０の他方の拡散層１４に接続されるコンタクト
導体１７を埋め込む。このシリコン酸化膜２ｂ上に、図
１〜図６により説明した工程により、下部電極３、ＰＺ
Ｔ膜４及び上部電極６を積層形成する。この積層膜を、
その後図８に示すように、各メモりセル毎にパターニン
グし、強誘電体キャパシタ２０を形成する。
【００２４】その後、図９に示すように、更に層間絶縁
膜としてＣＶＤシリコン酸化膜２１を堆積し、キャパシ
タ２０に対するコンタクト孔を開口して、プレート電極
２２を形成する。更にこの上に層間絶縁膜としてＣＶＤ
シリコン酸化膜２３を堆積し、配線層２４を形成する。
配線層２４は、図示しないがパシベーション膜により保
護される。
膜としてＣＶＤシリコン酸化膜２１を堆積し、キャパシ
タ２０に対するコンタクト孔を開口して、プレート電極
２２を形成する。更にこの上に層間絶縁膜としてＣＶＤ
シリコン酸化膜２３を堆積し、配線層２４を形成する。
配線層２４は、図示しないがパシベーション膜により保
護される。
【００２５】次に、この実施例により得られる強誘電体
キャパシタの内部組成、特性等を具体的に説明する。図
１０は、この実施例による強誘電体キャパシタの透過型
電子顕微鏡（ＴＥＭ）観察による結晶構造を、模式的に
示している。第１のＰＺＴ膜４ａは、＜１１１＞軸方向
に結晶成長した結晶粒４１の集合からなる多結晶体であ
る。各結晶粒は、下部電極面に垂直の粒界４３により区
画されている。ＰＺＴ膜４ａと下部Ｐｔ電極３ｂとの界
面４４はほぼ平坦になり、この界面４４には、二次イオ
ン質量分析計（ＳＩＭＳ）による解析により、Ｐｔ−Ｐ
ｂ−（Ｔｉ−）Ｏ反応層が形成されることが確認されて
いる。この点は、後述する。
キャパシタの内部組成、特性等を具体的に説明する。図
１０は、この実施例による強誘電体キャパシタの透過型
電子顕微鏡（ＴＥＭ）観察による結晶構造を、模式的に
示している。第１のＰＺＴ膜４ａは、＜１１１＞軸方向
に結晶成長した結晶粒４１の集合からなる多結晶体であ
る。各結晶粒は、下部電極面に垂直の粒界４３により区
画されている。ＰＺＴ膜４ａと下部Ｐｔ電極３ｂとの界
面４４はほぼ平坦になり、この界面４４には、二次イオ
ン質量分析計（ＳＩＭＳ）による解析により、Ｐｔ−Ｐ
ｂ−（Ｔｉ−）Ｏ反応層が形成されることが確認されて
いる。この点は、後述する。
【００２６】第２のＰＺＴ膜４ｂは、結晶化された第１
のＰＺＴ膜４ａ上に、第１のＰＺＴ膜４ａの結晶粒４１
にほぼ整合された状態で成長した、結晶粒４１より平均
粒経の小さい結晶粒４２となる。第１のＰＺＴ膜４ａの
結晶化の熱処理工程で余分なＰｂは第１のＰＺＴ膜４ａ
の表面部に多く集まる。従ってもし、第１のＰＺＴ膜４
ａ上に直接上部Ｐｔ電極６ａを形成すると、上部Ｐｔ電
極６ａの界面に多くのＰｂが残される。しかしこの実施
例では、第１のＰＺＴ膜４ａ上にごく薄く第２のＰＺＴ
膜４ｂを積層し、これがアモルファスの状態で上部Ｐｔ
電極６ａを堆積した後、第２のＰＺＴ膜４ｂを結晶化さ
せている。この結果、上部Ｐｔ電極６ａとの界面４５に
過剰のＰｂが残ることがない。
のＰＺＴ膜４ａ上に、第１のＰＺＴ膜４ａの結晶粒４１
にほぼ整合された状態で成長した、結晶粒４１より平均
粒経の小さい結晶粒４２となる。第１のＰＺＴ膜４ａの
結晶化の熱処理工程で余分なＰｂは第１のＰＺＴ膜４ａ
の表面部に多く集まる。従ってもし、第１のＰＺＴ膜４
ａ上に直接上部Ｐｔ電極６ａを形成すると、上部Ｐｔ電
極６ａの界面に多くのＰｂが残される。しかしこの実施
例では、第１のＰＺＴ膜４ａ上にごく薄く第２のＰＺＴ
膜４ｂを積層し、これがアモルファスの状態で上部Ｐｔ
電極６ａを堆積した後、第２のＰＺＴ膜４ｂを結晶化さ
せている。この結果、上部Ｐｔ電極６ａとの界面４５に
過剰のＰｂが残ることがない。
【００２７】図１１及び図１２は、この実施例による強
誘電体キャパシタと従来構造の強誘電体キャパシタのＳ
ＩＭＳ分析結果を示す。ここで、従来構造の強誘電体キ
ャパシタは、図１３に示すように、強誘電体膜として一
層のＰＺＴ膜３３を有するものである。即ちこの強誘電
体キャパシタは、シリコン酸化膜３１で覆われたシリコ
ン基板３０上に、Ｔｉ膜３２ａとＰｔ膜３２ｂからなる
下部電極３２を形成し、この上にＰＺＴ膜３３を形成し
た後、これを結晶化し、上部Ｐｔ電極３４を形成して作
られる。
誘電体キャパシタと従来構造の強誘電体キャパシタのＳ
ＩＭＳ分析結果を示す。ここで、従来構造の強誘電体キ
ャパシタは、図１３に示すように、強誘電体膜として一
層のＰＺＴ膜３３を有するものである。即ちこの強誘電
体キャパシタは、シリコン酸化膜３１で覆われたシリコ
ン基板３０上に、Ｔｉ膜３２ａとＰｔ膜３２ｂからなる
下部電極３２を形成し、この上にＰＺＴ膜３３を形成し
た後、これを結晶化し、上部Ｐｔ電極３４を形成して作
られる。
【００２８】図１２から明らかなように、従来構造の強
誘電体キャパシタでは、ＰＺＴ膜内で厚み方向にＰｂ分
布が傾斜し、下部電極界面に比べて上部電極界面でＰｂ
濃度が高くなっている。これは前述のように、Ｐｂリッ
チの条件でＰＺＴ膜形成が行われ、結晶化の熱処理工程
で過剰のＰｂがＰｂ−Ｏの形でＰＺＴ膜表面部に集まる
結果である。
誘電体キャパシタでは、ＰＺＴ膜内で厚み方向にＰｂ分
布が傾斜し、下部電極界面に比べて上部電極界面でＰｂ
濃度が高くなっている。これは前述のように、Ｐｂリッ
チの条件でＰＺＴ膜形成が行われ、結晶化の熱処理工程
で過剰のＰｂがＰｂ−Ｏの形でＰＺＴ膜表面部に集まる
結果である。
【００２９】これに対してこの実施例の構造では、図１
１に示すように、ＰＺＴ膜内の上部Ｐｔ電極寄り（第１
のＰＺＴ膜と第２のＰＺＴ膜の界面付近）に小さいＰｂ
濃度のピークが認められるものの、全体としてＰＺＴ膜
内でＰｂ濃度はほぼ均一であり、少なくとも上下電極と
の界面部でＰｂ濃度がほぼ等しい状態となる。これは、
第１のＰＺＴ膜と第２のＰＺＴ膜とで結晶粒の平均粒径
が異なり、換言すれば第１のＰＺＴ膜と第２のＰＺＴ膜
の界面全体に下部電極の面と略平行な結晶粒界が形成さ
れており、こうした結晶粒界中に過剰のＰｂが凝集し得
る。この結果として、図１１に示すように、トータルの
ＰＺＴ膜内のＰｂ分布がほぼ均一になる。なおここで、
第１のＰＺＴ膜と第２のＰＺＴ膜との界面でＰｂが多少
高濃度になっても、ここにはＰｔの触媒作用がおよび難
いため、Ｐｂ−Ｏの還元反応に基づく大きな特性劣化が
生じるおそれはない。
１に示すように、ＰＺＴ膜内の上部Ｐｔ電極寄り（第１
のＰＺＴ膜と第２のＰＺＴ膜の界面付近）に小さいＰｂ
濃度のピークが認められるものの、全体としてＰＺＴ膜
内でＰｂ濃度はほぼ均一であり、少なくとも上下電極と
の界面部でＰｂ濃度がほぼ等しい状態となる。これは、
第１のＰＺＴ膜と第２のＰＺＴ膜とで結晶粒の平均粒径
が異なり、換言すれば第１のＰＺＴ膜と第２のＰＺＴ膜
の界面全体に下部電極の面と略平行な結晶粒界が形成さ
れており、こうした結晶粒界中に過剰のＰｂが凝集し得
る。この結果として、図１１に示すように、トータルの
ＰＺＴ膜内のＰｂ分布がほぼ均一になる。なおここで、
第１のＰＺＴ膜と第２のＰＺＴ膜との界面でＰｂが多少
高濃度になっても、ここにはＰｔの触媒作用がおよび難
いため、Ｐｂ−Ｏの還元反応に基づく大きな特性劣化が
生じるおそれはない。
【００３０】この実施例による強誘電体キャパシタと、
図１３に示す従来構造の強誘電体キャパシタの特性をそ
れぞれ、図１４及び図１５に示す。いずれも、±５Ｖ印
加によるヒステリシス特性を、初期状態（実線）とＨ2
雰囲気で熱処理（水素処理）後の状態（破線）で示して
いる。従来構造では、水素処理後のヒステリシスの自発
分極の大きさは、２Ｐｒ＝９μＣ／ｃｍ2であった。こ
れに対し、この実施例の構造では、ヒステリシスの自発
分極の大きさは、２Ｐｒ＝３０μＣ／ｃｍ2であった。
図１３に示す従来構造の強誘電体キャパシタの特性をそ
れぞれ、図１４及び図１５に示す。いずれも、±５Ｖ印
加によるヒステリシス特性を、初期状態（実線）とＨ2
雰囲気で熱処理（水素処理）後の状態（破線）で示して
いる。従来構造では、水素処理後のヒステリシスの自発
分極の大きさは、２Ｐｒ＝９μＣ／ｃｍ2であった。こ
れに対し、この実施例の構造では、ヒステリシスの自発
分極の大きさは、２Ｐｒ＝３０μＣ／ｃｍ2であった。
【００３１】この実施例によるキャパシタの水素劣化が
少ない理由として考えられるのは、次の点である。一つ
は、上部Ｐｔ電極界面に過剰のＰｂがないことである。
即ち、水素がこの界面に侵入したとしても、Ｐｔ電極の
触媒作用によるＰｂ−Ｏの還元反応に基づく酸素欠陥が
それ程生じない。もう一つの理由は、上部Ｐｔ電極との
界面にＰｂ−Ｐｔ−Ｔｉ−Ｏの拡散反応層が形成され、
これがＰｔ触媒作用を抑制していることである。
少ない理由として考えられるのは、次の点である。一つ
は、上部Ｐｔ電極界面に過剰のＰｂがないことである。
即ち、水素がこの界面に侵入したとしても、Ｐｔ電極の
触媒作用によるＰｂ−Ｏの還元反応に基づく酸素欠陥が
それ程生じない。もう一つの理由は、上部Ｐｔ電極との
界面にＰｂ−Ｐｔ−Ｔｉ−Ｏの拡散反応層が形成され、
これがＰｔ触媒作用を抑制していることである。
【００３２】この実施例により上述した効果が得られる
ためには、第２のＰＺＴ膜４ｂがアモルファス状態で上
部Ｐｔ電極６ａが形成されることが必要であり、この条
件下でＰｂ−Ｐｔ−Ｔｉ−Ｏ反応層７が形成される。ま
た第２のＰＺＴ膜４ｂを１５０ｎｍ以下、特に好ましく
は１００ｎｍ以下程度に薄くすることも有効である。第
２のＰＺＴ膜５ｂの最低膜厚としては、１ｎｍあれば十
分である。
ためには、第２のＰＺＴ膜４ｂがアモルファス状態で上
部Ｐｔ電極６ａが形成されることが必要であり、この条
件下でＰｂ−Ｐｔ−Ｔｉ−Ｏ反応層７が形成される。ま
た第２のＰＺＴ膜４ｂを１５０ｎｍ以下、特に好ましく
は１００ｎｍ以下程度に薄くすることも有効である。第
２のＰＺＴ膜５ｂの最低膜厚としては、１ｎｍあれば十
分である。
【００３３】図１６は、この発明の別の実施例による強
誘電体キャパシタの要部構造を示す。先の実施例と異な
りこの実施例では、上下部電極のＰｔ膜３ｂ，６ａとＰ
ＺＴ膜４ａ，４ｂのそれぞれの界面部にごく薄いＴｉ膜
８，９を形成している。これらのＴｉ膜８，９は、ＰＺ
Ｔ膜４ａ，４ｂの結晶成長の核となって、且つＰｂ−Ｐ
ｔ−（Ｔｉ−）Ｏの拡散反応層の形成を促進するもので
あり、その膜厚は、０．５〜１０ｎｍ程度でよい。その
他、先の実施例と同様の条件とする。この実施例によれ
ば、より結晶性の良好なＰＺＴ膜が得られるとともに、
ＰＺＴ膜と上下電極のＰｔ膜との界面に十分に拡散反応
層が形成されて、Ｐｂ−Ｏの凝集が抑えられる。
誘電体キャパシタの要部構造を示す。先の実施例と異な
りこの実施例では、上下部電極のＰｔ膜３ｂ，６ａとＰ
ＺＴ膜４ａ，４ｂのそれぞれの界面部にごく薄いＴｉ膜
８，９を形成している。これらのＴｉ膜８，９は、ＰＺ
Ｔ膜４ａ，４ｂの結晶成長の核となって、且つＰｂ−Ｐ
ｔ−（Ｔｉ−）Ｏの拡散反応層の形成を促進するもので
あり、その膜厚は、０．５〜１０ｎｍ程度でよい。その
他、先の実施例と同様の条件とする。この実施例によれ
ば、より結晶性の良好なＰＺＴ膜が得られるとともに、
ＰＺＴ膜と上下電極のＰｔ膜との界面に十分に拡散反応
層が形成されて、Ｐｂ−Ｏの凝集が抑えられる。
【００３４】この発明においては上述のように、キャパ
シタ構造と製法を工夫して、上部Ｐｔ電極とＰＺＴ界面
に水素の侵入があっても酸素欠陥による固定電荷が生じ
ないようにしている。一方、本発明者等が図１３に示す
従来構造の強誘電体キャパシタの良品サンプル及び不良
品サンプルを解析した結果によると、上部Ｐｔ電極とＰ
ＺＴ膜の界面で１×１０20／ｃｍ3以下程度の水素濃度
であれば、ヒステリシスの大きなシフトおよび自発分極
の低下は生じないことが明らかになっている。
シタ構造と製法を工夫して、上部Ｐｔ電極とＰＺＴ界面
に水素の侵入があっても酸素欠陥による固定電荷が生じ
ないようにしている。一方、本発明者等が図１３に示す
従来構造の強誘電体キャパシタの良品サンプル及び不良
品サンプルを解析した結果によると、上部Ｐｔ電極とＰ
ＺＴ膜の界面で１×１０20／ｃｍ3以下程度の水素濃度
であれば、ヒステリシスの大きなシフトおよび自発分極
の低下は生じないことが明らかになっている。
【００３５】図１７は、上述の解析結果から得られた、
上部Ｐｔ電極界面の水素濃度と、キャパシタの自発分極
Ｐｒの相関関係である。このデータから、水素濃度があ
るレベルを超えると、ヒステリシスのシフトの結果とし
て急激に自発分極が小さくなることが分かる。
上部Ｐｔ電極界面の水素濃度と、キャパシタの自発分極
Ｐｒの相関関係である。このデータから、水素濃度があ
るレベルを超えると、ヒステリシスのシフトの結果とし
て急激に自発分極が小さくなることが分かる。
【００３６】図７〜図９で説明したようなＬＳＩ工程を
経る強誘電体メモリの場合、強誘電体キャパシタの水素
濃度を１×１０19／ｃｍ3以下にすることは、困難であ
る。何故なら、図９に示したキャパシタ２０上の層間絶
縁膜２１，２３や、更にこれらの上に形成されるモール
ド材（図示せず）からの水素の侵入が避けられないから
である。従って、従来の構造の強誘電体キャパシタであ
っても、キャパシタの水素濃度を、１×１０19／ｃｍ3
〜１×１０20／ｃｍ3、好ましくは２×１０19／ｃｍ3〜
１×１０20／ｃｍ3の範囲でできる限り小さくすること
により、ヒステリシスのシフトおよび自発分極の低下の
ない良好な特性が得られる。
経る強誘電体メモリの場合、強誘電体キャパシタの水素
濃度を１×１０19／ｃｍ3以下にすることは、困難であ
る。何故なら、図９に示したキャパシタ２０上の層間絶
縁膜２１，２３や、更にこれらの上に形成されるモール
ド材（図示せず）からの水素の侵入が避けられないから
である。従って、従来の構造の強誘電体キャパシタであ
っても、キャパシタの水素濃度を、１×１０19／ｃｍ3
〜１×１０20／ｃｍ3、好ましくは２×１０19／ｃｍ3〜
１×１０20／ｃｍ3の範囲でできる限り小さくすること
により、ヒステリシスのシフトおよび自発分極の低下の
ない良好な特性が得られる。
【００３７】キャパシタの水素濃度を上述した範囲に抑
えるためには、図９に示すキャパシタ２０上の層間絶縁
膜２１，２３の水素濃度を１×１０20／ｃｍ3以下にす
ればよい。更にこれらの層間絶縁膜２１，２３での水素
拡散係数を１×１０-7ｃｍ2以下にすることが好まし
い。層間絶縁膜の水素拡散係数を小さくするには、シリ
コン酸化膜中にＮ（窒素）を添加する方法が考えられ
る。また、モールド材から層間絶縁膜中への水素の侵入
を抑えるには、モールド材として蒸発水素量が５０ｐｐ
ｂ以下の材料を選択することが好ましい。以上のような
水素濃度範囲を設定することは、上記実施例で説明した
キャパシタ構造の場合にも勿論有効である。
えるためには、図９に示すキャパシタ２０上の層間絶縁
膜２１，２３の水素濃度を１×１０20／ｃｍ3以下にす
ればよい。更にこれらの層間絶縁膜２１，２３での水素
拡散係数を１×１０-7ｃｍ2以下にすることが好まし
い。層間絶縁膜の水素拡散係数を小さくするには、シリ
コン酸化膜中にＮ（窒素）を添加する方法が考えられ
る。また、モールド材から層間絶縁膜中への水素の侵入
を抑えるには、モールド材として蒸発水素量が５０ｐｐ
ｂ以下の材料を選択することが好ましい。以上のような
水素濃度範囲を設定することは、上記実施例で説明した
キャパシタ構造の場合にも勿論有効である。
【００３８】この発明は上記実施例に限られない。例え
ば実施例では、ＰＺＴ膜を用いたが、強誘電体膜とし
て、他のペロブスカイト化合物、例えばＳｒ，Ｂｉ，Ｔ
ａ，Ｏを主成分とする層状強誘電体ＳＢＴ（ＳｒＢｉ2
Ｔａ2Ｏ9等）を用いた場合にもこの発明は有効である。
ＳＢＴ膜を用いた場合、ＰＺＴ膜のＰｂに相当する作用
をする金属元素はビスマス（Ｂｉ）である。この場合
も、強誘電体膜として実施例と同様の結晶化プロセスを
用いた二層構造とし、上下部電極界面でのＢｉ濃度がほ
ぼ等しくなるようにし、更にこれらの界面にＢｉ−Ｐｔ
−（Ｔｉ−）Ｏ拡散反応層を形成することにより、実施
例と同様の効果が得られる。
ば実施例では、ＰＺＴ膜を用いたが、強誘電体膜とし
て、他のペロブスカイト化合物、例えばＳｒ，Ｂｉ，Ｔ
ａ，Ｏを主成分とする層状強誘電体ＳＢＴ（ＳｒＢｉ2
Ｔａ2Ｏ9等）を用いた場合にもこの発明は有効である。
ＳＢＴ膜を用いた場合、ＰＺＴ膜のＰｂに相当する作用
をする金属元素はビスマス（Ｂｉ）である。この場合
も、強誘電体膜として実施例と同様の結晶化プロセスを
用いた二層構造とし、上下部電極界面でのＢｉ濃度がほ
ぼ等しくなるようにし、更にこれらの界面にＢｉ−Ｐｔ
−（Ｔｉ−）Ｏ拡散反応層を形成することにより、実施
例と同様の効果が得られる。
【００３９】
【発明の効果】以上述べたようにこの発明によれば、強
誘電体膜の形成工程及び構造を改良することにより、層
間絶縁膜からの水素侵入によるキャパシタ特性劣化が防
止され、高信頼性の強誘電体キャパシタを持つ半導体装
置を得ることができる。
誘電体膜の形成工程及び構造を改良することにより、層
間絶縁膜からの水素侵入によるキャパシタ特性劣化が防
止され、高信頼性の強誘電体キャパシタを持つ半導体装
置を得ることができる。
【図１】この発明の一実施例による強誘電体キャパシタ
の下部電極形成工程を示す。
の下部電極形成工程を示す。
【図２】同実施例による強誘電体キャパシタの第１のＰ
ＺＴ膜堆積工程を示す。
ＺＴ膜堆積工程を示す。
【図３】同実施例による強誘電体キャパシタの第１のＰ
ＺＴ膜の結晶化工程を示す。
ＺＴ膜の結晶化工程を示す。
【図４】同実施例による強誘電体キャパシタの第２のＰ
ＺＴ膜堆積工程を示す。
ＺＴ膜堆積工程を示す。
【図５】同実施例による強誘電体キャパシタの上部電極
形成工程を示す。
形成工程を示す。
【図６】同実施例による強誘電体キャパシタの第２のＰ
ＺＴ膜の結晶化工程を示す。
ＺＴ膜の結晶化工程を示す。
【図７】同実施例の強誘電体キャパシタの強誘電体メモ
リへの適用例を示す。
リへの適用例を示す。
【図８】同適用例におけるキャパシタのパターン形成工
程を示す。
程を示す。
【図９】同適用例におけるキャパシタ集積後の構造を示
す。
す。
【図１０】同実施例における強誘電体キャパシタのＴＥ
Ｍ観察による結晶構造を模式的に示す。
Ｍ観察による結晶構造を模式的に示す。
【図１１】同実施例の強誘電体キャパシタのＳＩＭＳ分
析結果を示す。
析結果を示す。
【図１２】従来構造の強誘電体キャパシタのＳＩＭＳ分
析結果を示す。
析結果を示す。
【図１３】従来構造の強誘電体キャパシタの構造を示
す。
す。
【図１４】同実施例の強誘電体キャパシタのＱ−Ｖ特性
を示す。
を示す。
【図１５】従来構造の強誘電体キャパシタのＱ−Ｖ特性
を示す。
を示す。
【図１６】この発明の他の実施例による強誘電体キャパ
シタの構造を示す。
シタの構造を示す。
【図１７】従来構造の強誘電体キャパシタの水素濃度と
自発分極の相関関係を示す。
自発分極の相関関係を示す。
１…シリコン基板、２…シリコン酸化膜、３…下部電
極、３ａ…Ｔｉ膜、３ｂ…Ｐｔ膜、４ａ…第１のＰＺＴ
膜、４ｂ…第２のＰＺＴ膜、５，７…拡散反応層、１０
…ＭＯＳトランジスタ、２０…キャパシタ。
極、３ａ…Ｔｉ膜、３ｂ…Ｐｔ膜、４ａ…第１のＰＺＴ
膜、４ｂ…第２のＰＺＴ膜、５，７…拡散反応層、１０
…ＭＯＳトランジスタ、２０…キャパシタ。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平９−321234（ＪＰ，Ａ) 特開 平８−55967（ＪＰ，Ａ) 特開 平９−282943（ＪＰ，Ａ) 特開 平８−335676（ＪＰ，Ａ) 特開 平10−50960（ＪＰ，Ａ) 特開 平８−50960（ＪＰ，Ａ) 国際公開96／29727（ＷＯ，Ａ１) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/105 H01L 21/822 H01L 21/8242 H01L 27/04 H01L 27/108
Claims (8)
- 【請求項１】 絶縁膜で覆われた半導体基板上に強誘電
体キャパシタが形成された半導体装置において、 前記強誘電体キャパシタは、前記絶縁膜上に形成された
下部電極と、この下部電極上に形成された強誘電体膜
と、この強誘電体膜上に形成された上部電極とから構成
され、前記強誘電体膜は、前記下部電極側に形成された多結晶
体からなる第１の強誘電体膜と、この第１の強誘電体膜
上に積層された前記第１の強誘電体膜より薄い多結晶体
からなる第２の強誘電体膜とから構成され、且つ、 前記強誘電体膜と前記下部電極及び前記上部電極との間
にそれぞれ電極の触媒作用を抑制する拡散反応層が形成
されていることを特徴とする半導体装置。 - 【請求項２】 前記第１の強誘電体膜及び第２の強誘電
体膜は同一のペロブスカイト化合物からなることを特徴
とする請求項１記載の半導体装置。 - 【請求項３】 前記第１の強誘電体膜は、前記下部電極
の面に略直交する粒界をもって結晶粒が区画された多結
晶体膜であり、前記第２の強誘電体膜は前記第１の強誘
電体膜の各結晶粒と略整合された結晶粒を持つ多結晶体
膜であることを特徴とする請求項１記載の半導体装置。 - 【請求項４】 前記第１の強誘電体膜及び第２の強誘電
体膜は鉛又はビスマスを含有するペロブスカイト化合物
からなり、前記第１の強誘電体膜の前記下部電極との界
面部における鉛又はビスマスの濃度が、前記第２の強誘
電体膜の前記上部電極との界面部における鉛又はビスマ
スの濃度と略等しいことを特徴とする請求項１記載の半
導体装置。 - 【請求項５】 前記強誘電体キャパシタの水素濃度が１
×１０20／ｃｍ3以下であることを特徴とする請求項１
記載の半導体装置。 - 【請求項６】 絶縁膜で覆われた半導体基板上に下部電
極膜を形成する工程と、 前記下部電極膜上に第１の強誘電体膜を形成する工程
と、 熱処理を行って前記第１の強誘電体膜を結晶化させる工
程と、 結晶化された前記第１の強誘電体膜上に第１の強誘電体
膜より薄い第２の強誘電体膜を形成する工程と、 前記第２の強誘電体膜上に上部電極膜を形成する工程
と、 前記上部電極膜の形成後、前記第２の強誘電体膜を結晶
化させる工程とを有することを特徴とする半導体装置の
製造方法。 - 【請求項７】 前記下部電極膜と前記第１の強誘電体膜
の間、及び前記第２の強誘電体膜と前記上部電極膜の間
の少なくとも一方にＴｉ膜を形成する工程を有すること
を特徴とする請求項６記載の半導体装置の製造方法。 - 【請求項８】 前記第２の強誘電体膜は、１〜１５０ｎ
ｍの膜厚をもって形成することを特徴とする請求項６記
載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20899998A JP3292699B2 (ja) | 1998-07-24 | 1998-07-24 | 半導体装置及びその製造方法 |
| US09/359,324 US6586790B2 (en) | 1998-07-24 | 1999-07-23 | Semiconductor device and method for manufacturing the same |
| US10/443,107 US6982444B2 (en) | 1998-07-24 | 2003-05-22 | Ferroelectric memory device having a hydrogen barrier film |
| US11/223,958 US20060017086A1 (en) | 1998-07-24 | 2005-09-13 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20899998A JP3292699B2 (ja) | 1998-07-24 | 1998-07-24 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000040799A JP2000040799A (ja) | 2000-02-08 |
| JP3292699B2 true JP3292699B2 (ja) | 2002-06-17 |
Family
ID=16565641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20899998A Expired - Fee Related JP3292699B2 (ja) | 1998-07-24 | 1998-07-24 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3292699B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1318279B1 (it) | 2000-07-28 | 2003-07-28 | Getters Spa | Dispositivo capacitivo integrato con strato dielettrico degradabiledall'idrogeno protetto da strato getter. |
| JP2003051582A (ja) * | 2001-08-07 | 2003-02-21 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP4578774B2 (ja) | 2003-01-08 | 2010-11-10 | 富士通株式会社 | 強誘電体キャパシタの製造方法 |
| JP4659436B2 (ja) * | 2004-01-28 | 2011-03-30 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| KR100804525B1 (ko) | 2005-03-24 | 2008-02-20 | 삼성에스디아이 주식회사 | 집적회로 칩용 방열부재 및 이를 구비한 디스플레이 모듈 |
| JP4433200B2 (ja) | 2005-12-20 | 2010-03-17 | セイコーエプソン株式会社 | 強誘電体キャパシタおよび半導体装置 |
| JP2008124274A (ja) * | 2006-11-13 | 2008-05-29 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP4535076B2 (ja) * | 2007-03-14 | 2010-09-01 | セイコーエプソン株式会社 | 強誘電体キャパシタとその製造方法 |
| CN110112285A (zh) * | 2019-05-22 | 2019-08-09 | 大连瑞林数字印刷技术有限公司 | 一种高性能锆钛酸铅压电薄膜底电极的制备方法 |
-
1998
- 1998-07-24 JP JP20899998A patent/JP3292699B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000040799A (ja) | 2000-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8497181B1 (en) | Semiconductor device and method of manufacturing the same | |
| US6982444B2 (en) | Ferroelectric memory device having a hydrogen barrier film | |
| US6351006B1 (en) | Ferroelectric capacitor with means to prevent deterioration | |
| JP4578774B2 (ja) | 強誘電体キャパシタの製造方法 | |
| US7297999B1 (en) | Semiconductor device with capacitors and its manufacture method | |
| US20090224301A1 (en) | Semiconductor memory device and method of manufacturing thereof | |
| US8349679B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20090321877A1 (en) | Semiconductor device and method of manufacturing the same | |
| US7459361B2 (en) | Semiconductor device with ferroelectric capacitor and fabrication method thereof | |
| JP3292699B2 (ja) | 半導体装置及びその製造方法 | |
| JP4214553B2 (ja) | 誘電体キャパシタおよび不揮発性メモリ | |
| JP2003007984A (ja) | 拡散防止膜およびその製造方法および半導体記憶素子およびその製造方法 | |
| US6472229B1 (en) | Method for manufacturing a ferroelectric capacitor having improved polarization characteristics and a method for manufacturing a ferroelectric memory device incorporating such capacitor | |
| US6495412B1 (en) | Semiconductor device having a ferroelectric capacitor and a fabrication process thereof | |
| JP2002289810A (ja) | 半導体装置およびその製造方法 | |
| US8263419B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP4225300B2 (ja) | 半導体装置 | |
| US7816150B2 (en) | Fabrication process of semiconductor device | |
| JP2001028426A (ja) | 半導体装置およびその製造方法 | |
| US7527982B1 (en) | Manufacturing method of a semiconductor device including a crystalline insulation film made of perovskite type oxide | |
| JP2002043310A (ja) | 強誘電体膜の形成方法、および半導体装置の製造方法 | |
| JP2000012791A (ja) | 半導体装置及びその製造方法 | |
| US20060030057A1 (en) | Insulating film, capacitive element and semiconductor storage device including the insulating film, and fabrication methods thereof | |
| JPH10150158A (ja) | 半導体メモリセルのキャパシタ構造の作製方法 | |
| JP2000311989A (ja) | 強誘電体キャパシタ素子及び不揮発性半導体記憶素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080329 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090329 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100329 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100329 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110329 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120329 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130329 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130329 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140329 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |