JP2001028426A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2001028426A
JP2001028426A JP11200901A JP20090199A JP2001028426A JP 2001028426 A JP2001028426 A JP 2001028426A JP 11200901 A JP11200901 A JP 11200901A JP 20090199 A JP20090199 A JP 20090199A JP 2001028426 A JP2001028426 A JP 2001028426A
Authority
JP
Japan
Prior art keywords
film
amorphous
pzt
crystallization
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11200901A
Other languages
English (en)
Inventor
Osamu Arisumi
修 有隅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP11200901A priority Critical patent/JP2001028426A/ja
Publication of JP2001028426A publication Critical patent/JP2001028426A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】PZTキャパシタのPZT膜(キャパシタ絶縁
膜)の特性を改善すること。 【解決手段】アモルファスPZT膜3を形成した後、従
来法とは逆に、アモルファスPZT膜3の上面からアモ
ルファスPZT膜3を結晶化し、PZT結晶膜5を形成
する。このとき、アモルファスPZT膜3の上面に形成
した酸素を過剰に含むアモルファスPZT膜4をシード
に用いる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ABO3 ペロブス
カイト型酸化物誘電体からなる絶縁膜を有する半導体装
置およびその製造方法に関する。
【0002】
【従来の技術】DRAM(Dynamic Random Access Memo
ry)は、電荷蓄積メモリとして登場して以来、年々その
集積度を増しつつ、半導体記憶装置として広く用いられ
ている。集積化が進み素子寸法が小さくなっても、ビッ
ト線容量、ソフトエラー、リフレッシュ特性による制約
から、キャパシタの電気容量は約30fFに保つ必要が
あり、素子の微細化に対して、キャパシタの有効面積を
大きくする、誘電体膜を薄膜化するなどの検討がなされ
てきた。
【0003】しかしながら、ギガビット世代に向けて求
められる技術として、リソグラフィ技術によるものだけ
でなく、微細化時の性能を確保するために、キャパシタ
や配線などに新材料を導入する必要が高まってきてお
り、実用化に向けた開発が始まっている。
【0004】ギガビット世代においては、従来のSiO
2 やSi3 4 よりも高い比誘電率をもつ材料、いわゆ
る高誘電体材料を用いることが、後述する理由のために
有力な方法とされている。
【0005】すなわち、高集積化に伴うキャパシタの有
効面積の減少を抑えるために、トレンチセルやスタック
セルなどの立体キャパシタ構造が採用されてきたが、1
ギガビット世代以降では、より複雑かつ微細になり、D
RAMの製造が極めて困難になることが予想されてお
り、また、キャパシタ絶縁膜の薄膜化においては、トン
ネル電流によるリーク電流の増大という問題が訪れるか
らである。
【0006】高誘電体材料としては、SrTiO3 やB
x Sr1-x TiO3 (BST)などの複合酸化物が注
目されている。これらはペロブスカイト構造を有するこ
とで高い比誘電率を示す。
【0007】しかしながら、例えばCVD法によるBS
T成膜においては、Ti原子の欠損や膜中の結晶欠陥が
原因でリーク電流が増大するという問題が、薄膜化に伴
って顕在化してきている。
【0008】一方、記憶情報用キャパシタの電極間絶縁
膜として、チタン酸鉛ペロブスカイト化合物あるいはビ
スマス層状化合物などからなる強誘電体薄膜を用いた不
揮発性強誘電体メモリ(FRAM:Ferroelectric RAM)セル
およびそのアレイを有するFRAMが注目を集めてい
る。
【0009】FRAMは、大容量メモリの代表であるD
RAMと比較すると、不揮発性であるためにデータ保持
にリフレッシュ動作が不要であるため、待機時の消費電
力が不要であるという特徴を持つ。
【0010】また、同じ不揮発性メモリであるフラッシ
ュメモリと比較しても、データ書き換え回数が多く、か
つデータ書き換え速度が著しく速いという特徴を併せ持
っている。
【0011】加えて、フラッシュメモリ、EEPROM
(Electrically Erasable Programmable Read Only Mem
ory)には、その動作上、少なくとも3種類の電源電圧
が必要で消費電流も増大すること、情報の記憶は、トン
ネル酸化膜と呼ばれる絶縁膜を介したフローティングゲ
ートへの電子の注入・引き出しで行うが、その絶縁膜の
破壊(疲労)により電気的特性の劣化が生じるなどの難
点もある。
【0012】さらに、メモリカードなどに使用される電
池バックアップ可能なSRAM(Static RAM)と比べて
も、消費電力が小さく、集積度においても大幅にセル面
積を小さくすることができる特徴を持つ。
【0013】このような新機能性メモリであるFRAM
は、既存のフラッシュメモリ、SRAM、DRAMとの
置き換え、ロジック混載デバイスへの適用など、次世代
メモリとしての期待は極めて大きい。また、FRAM
は、バッテリーレスで高速動作が可能という利点から、
非接触カード(RF-ID:Radio Frequency-Identificatio
n)への展開が始まっている。
【0014】しかしながら、高集積化デバイスとして強
誘電体薄膜を組み込む際、その形成技術は未だ十分とは
いえない。例えば、強誘電体膜としてPbZrx Ti
1-x 3 (PZT)をスパッタリング法で成膜すると、
特にPt電極などの下地電極上だとPZTは柱状結晶と
なりやすく、下地電極のラフネスも反映すると、PZT
膜の表面モフォロジーは極めて荒れた状態となる。
【0015】また、下地電極の構成材料に、例えば導電
性酸化物の1つであるSrRuO3(SRO)などの多
元系の材料を用いた場合、下地電極(SRO膜)の上層
のアモルファスPZT膜の結晶化において、SRO膜の
構成元素がPZT膜中に拡散するという問題がある。こ
れらは、各膜の結晶性や膜厚によっては、強誘電性を劣
化させるばかりでなく、リーク電流の増大を招くことに
もなる。
【0016】また、下部電極界面からアモルファスPZ
T膜を結晶化させる従来法では、結晶化と同時にPb原
子が、下部電極中に拡散し、Pbの欠損が生じるという
問題がある。これは、下部電極界面にTiといったBサ
イト原子を含むバッファ層や、下部電極界面付近のPb
量を過剰にするなどの方法で低減可能であるが、最表面
層でのPb抜けは防止し難い。これは、強誘電性の劣化
あるいは分極疲労特性といった信頼性の劣化に繋がる。
【0017】また、蒸気圧の高いPbの揮発分を考慮し
て、アモルファスPZT膜のPb量はストイキオメトリ
より20%程度多めに添加するように形成するが、下部
電極界面からアモルファスPZT膜を結晶化させる従来
法では、結晶化の進む方向にこの余剰Pbが析出するた
め、結晶化後のPZT膜の表面はPbの過剰な状態とな
る傾向にあり、表面にはPbO層などの低誘電率層が形
成されやすい。このような低誘電率層は、リーク電流の
パスを形成し、強誘電性の著しい劣化を招く。
【0018】さらに、下部および上部キャパシタ電極と
の界面では、PZT膜の結晶状態や低誘電率層(界面
層)の有無といった違いのために、膜厚方向に対してP
ZT膜の非対称性が現れる。あるいは、下部電極界面か
らという一方向の結晶化のために、膜中の結晶欠陥が片
側界面付近に寄り集まった分布となり得る。このような
要因は、分極疲労特性の劣化に繋がる。さらに、このよ
うなキャパシタをメモリに適用すると、インプリント、
リテンションなどメモリ動作上の信頼性が低下するとい
う問題が起こる。
【0019】
【発明が解決しようとする課題】上述の如く、キャパシ
タ絶縁膜としてPZT膜を用いたキャパシタを従来法で
作成すると、PZT膜上もしくはPZT膜中の粒界にP
bを過剰に含む酸化物層が形成されて強誘電性が劣化し
たり、PZT膜の膜厚方向に対する膜質の非対称性から
メモリ動作としての信頼性が低下するという問題があっ
た。
【0020】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、特性の良いABO3
ロブスカイト型酸化物誘電体からなる結晶性絶縁膜を有
する半導体装置およびその製造方法を提供することにあ
る。
【0021】
【課題を解決するための手段】[構成]上記目的を達成
するために、本発明(請求項1)に係る半導体装置は、
下地膜と、この下地膜上に形成され、ABO3 ペロブス
カイト型酸化物誘電体からなり、膜厚方向と垂直な方向
に中央部に界面を有する結晶性絶縁膜とを備えている。
【0022】また、本発明(請求項2)に係る他の半導
体装置は、下地膜と、この下地膜上に形成され、ABO
3 ペロブスカイト型酸化物誘電体からなる結晶性絶縁膜
とを備え、上記BがZrおよびTiであり、かつ上記結
晶性絶縁膜の少なくとも上記下地膜に対する上面におけ
る上記Tiに対する上記Zrの比が0.3以下となって
いるものである。
【0023】ここで、結晶性絶縁膜の下地膜に対する上
面の他に、絶縁性絶縁膜の下地膜に対する下面(絶縁性
絶縁膜と下地膜の界面)もZrの比が0.3以下となっ
ていることが好ましい。
【0024】また、本発明(請求項3)に係る他の半導
体装置は、下地膜と、この下地膜上に形成され、ABO
3 ペロブスカイト型酸化物誘電体からなる結晶性絶縁膜
とを備え、前記結晶性絶縁膜のX線回折パターンには
(222)ピークが存在し、かつ前記(222)ピーク
は分離していないものである。
【0025】ここで、前記結晶性絶縁膜のX線回折パタ
ーンには(100)ピークが存在することが好ましい。
【0026】本発明(請求項5)に係る半導体装置の製
造方法は、下地膜上にABO3 ペロブスカイト型酸化物
誘電体からなる結晶性絶縁膜を形成する工程を有する半
導体装置の製造方法において、前記下地膜上に前記結晶
性絶縁膜となるアモルファス膜を形成する工程と、前記
アモルファス膜の少なくとも前記下地膜に対しての上面
側から前記アモルファス膜を結晶化し、前記結晶性絶縁
膜を形成する工程とを有している。
【0027】本半導体装置の製造方法の好ましい形態は
以下の通りである。
【0028】(1) 上記ABO3 ペロブスカイト型酸化
物誘電体は、上記AがPb、BaおよびSrから選ばれ
る1種類以上の元素を含む物質、上記BがZr、Ti、
Ta、Nb、Mg、W、FeおよびCoから選ばれる1
種類以上の元素を含む物質である。
【0029】(2) 上記アモルファス膜を結晶化する前
に、上記アモルファス膜の少なくとも上記上面に酸素を
導入するか、または上記アモルファス膜よりも酸素濃度
が高く、かつ膜厚が薄いアモルファス薄膜を上記アモル
ファス膜の少なくとも上記上面に形成する。
【0030】(3) 上記アモルファス膜を結晶化する前
に、上記アモルファス膜の構成材料よりも結晶化が始ま
る温度が低い材料を上記アモルファス膜の少なくとも上
記上面に導入する。
【0031】(4) 上記アモルファス膜のAサイト原子
の組成比は、上記上面側よりも上記アモルファス膜の上
記基板との界面側のほうが低いか、または上記上面側お
よび上記界面側のほうが上記アモルファス膜の中央部よ
りも低い。
【0032】(5) 上記上面側および上記界面側から上
記アモルファス膜の中央部の方向に向かって、上記アモ
ルファス膜の結晶化の始まる温度が低くなるように、上
記アモルファス膜のBサイト原子の組成比が選ばれてい
る。
【0033】(6) 上記アモルファス膜を結晶化する前
に、上記アモルファス膜上に上記下地膜よりも結晶配向
性が高い結晶化促進膜を形成する。
【0034】(7) (6) において、上記結晶化促進膜
は、MgO膜、Al2 3 膜、サファイア膜、Y3 Fe
5 12膜、(YGd)3 Fe5 12、Ag膜およびPt
膜から選ばれる膜の単層膜または積層膜である。
【0035】(8) (6) において、上記結晶化促進膜の
構成材料は絶縁材料であり、かつ上記アモルファス膜を
結晶化した後、上記結晶化促進膜に開口部を形成し、こ
の開口部を介して上記結晶性絶縁膜と接続する電極を形
成する。
【0036】(9) 上記下地膜上に、結晶が始まる温度
が上記アモルファス膜よりも高い結晶化抑制膜を形成
し、この結晶化抑制膜上に上記アモルファス膜を形成す
ることによって、上記結晶性絶縁膜を形成する工程で、
上記下地膜との界面側からの上記アモルファス膜の結晶
化を抑制する。
【0037】(10) (6) において、上記アモルファス膜
を結晶化した後、上記結晶化促進膜を除去する。
【0038】(11) 上記結晶性絶縁膜を形成する工程
で、上記下地膜との界面側からの上記アモルファス膜の
結晶化を抑制する。
【0039】(12) (9) において、上記結晶化抑制膜
は、上記下地膜よりも結晶配向性が低い膜である。
【0040】(13) (9) において、上記結晶化抑制膜
は、Au膜、Au膜の酸化膜、Ir膜、Ir膜の酸化
膜、Ru膜、Ru膜の酸化膜、Rh膜およびRh膜の酸
化膜から選ばれる膜の単層膜または積層膜である。
【0041】さらに、これらの半導体装置の製造方法
(本発明(請求項2)、本発明(請求項3)、(1)、
(2)、(3)、(4)、(9))の少なくとも2つを
併用する、下地膜上にABO3 ペロブスカイト型酸化物
誘電体からなる結晶性絶縁膜を形成する工程を有する半
導体装置の製造方法であっても良い。
【0042】[作用]従来より、ABO3 ペロブスカイ
ト型酸化物誘電体からなる結晶性絶縁膜を形成する際に
は、下地膜上に結晶性絶縁膜となるアモルファス膜を形
成し、下地膜との界面から結晶化を行っている。すなわ
ち、下地膜から結晶化を行って、結晶性絶縁膜を形成し
ている。しかし、この種の方法およびその改良方法に
は、従来の技術の項で説明したような問題がある。
【0043】そこで、本発明者は、従来とは逆にアモル
ファス膜の上面、さらにはアモルファス膜の上面および
下面からの結晶化を試みた。その結果、アモルファス膜
を結晶化でき、しかも従来よりも特性の良いものが得ら
ることが明らかになった。アモルファス膜の上面および
下面から結晶化を行った場合には、アモルファス膜には
その膜厚方向と垂直な方向に中央部に界面が観察され
た。
【0044】したがって、このよう新規な知見に基づい
た本発明によれば、従来よりも特性の良いABO3 ペロ
ブスカイト型酸化物誘電体からなる結晶性絶縁膜を実現
できるようになる。さらに、このような結晶性絶縁膜を
調べたところ、そのX線回折パターンには(222)ピ
ークが存在し、かつ(222)ピークは従来の結晶性絶
縁膜とは異なり、分離していないことが分かった。ま
た、(100)ピークも確認された。
【0045】さらに、本発明者の研究によれば、本発明
(請求項2)のように、BがZrおよびTiであり、か
つTiに対するZrの比が0.3以下である、ABO3
ペロブスカイト型酸化物誘電体からなる結晶性絶縁膜
は、従来のものよりも膜特性、具体的には分極疲労特性
等が優れていることが分かった。
【0046】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態(以下、実施形態という)を説明する。
【0047】(第1の実施形態)図1は、本発明の第1
実施形態に係るPZTキャパシタの形成方法を示す工程
断面図である。まず、図示しない下地絶縁膜上に、図1
(a)に示すように、下部電極として、厚さ20nmの
Ti膜1、厚さ175nmのPt膜2をDCスパッタリ
ング法を用いてArガス雰囲気下の減圧下で順次形成す
る。
【0048】Ti膜1の成膜時の投入電力は1kW、成
膜時間は3秒である。一方、Pt膜2の成膜時の投入電
力は3kW、成膜時間は38秒である。下地絶縁膜は、
例えば厚さ150nmのプラズマ窒化膜と、その上に形
成された厚さ25nmのプラズマTEOS膜との積層膜
である。Ti膜1の代わりにTi酸化物膜を用いても良
い。
【0049】次に図1(b)に示すように、Pt膜2上
に厚さ90nmのアモルファスPZT膜3をRFマグネ
トロンスパッタ法を用いてArガス雰囲気下で3.5P
aの減圧下で形成する。成膜条件の投入電力は例えば1
kW、成膜時間は362秒である。
【0050】次に図1(c)に示すように、アモルファ
スPZT膜3の表面に、同様にRFマグネトロンスパッ
タリング法を用いて、ArとO2 の混合ガス雰囲気下
で、表面に過剰の酸素を含む厚さ18nmのアモルファ
スPZT膜4を形成する。この酸素を過剰に添加したア
モルファスPZT膜4は、結晶化の過程において、種
(シード)結晶の役割を担う。なお、アモルファスPZ
T膜3の表面に酸素を過剰に添加導入し、その部分をシ
ードに用いても良い。本発明において、アモルファスP
ZT膜3の表面とは、最表面近傍の領域の他に、その膜
厚の1/10〜1/20程度の領域も意味している。
【0051】スパッタ時の投入電力は1kW、ガス流量
比はAr/O2 =105sccm/35sccm、成膜
時間は250秒である。また、PZTターゲットは、
(Pb 1.07,La0.03)(Zr0.3 ,Ti0.7 )O3
成のものを焼結したものである。
【0052】次に図1(d)に示すように、酸素雰囲気
中で700℃のRTA(Rapid Thermal Annealing)に
よりアモルファスPZT膜3,4を結晶化して、PZT
結晶膜)5を形成する。
【0053】このとき、アモルファスPZT膜3,4の
結晶化はアモルファスPZT膜4の表面側から進み、ま
たPbなどの脱離による膜収縮で、PZT結晶膜5の膜
厚は100nmとなる。図2〜図4にこれを裏付ける測
定結果を示す。
【0054】図2は、本発明のPZT結晶膜5の結晶方
位の配向性をX線回折法(XRD:X-Ray Diffractio
n)により調べた結果を示している。図中、縦軸はX線
回折強度[cps]、横軸は回折角2θ[°]をそれぞ
れ示している。また、同図(b)は同図(a)の一部を
拡大した図である。また、図24に、従来のPZT結晶
膜の結晶方位の配向性をXRDにより調べた結果を示
す。
【0055】これらの図のXRDパターンから、下部電
極界面に種結晶膜を施した従来のPZT結晶膜が2θ=
36.68°および82.84°において(111)方
面および(222)方面にそれぞれ優先配向しているの
に対し、表面側に種結晶膜を施して結晶化した本発明の
PZT結晶膜5では、2θ=22.20および46.4
0において(100)および(200)方向にもそれぞ
れ強いピークが強く出ており、また、従来のPZT膜の
(111)ピークあるいは(222)ピークが2本に分
離しており、格子定数の異なる2種類のペロブスカイト
が混在している可能性が示唆できるのに対し、本発明の
PZT膜では(111)ピークあるいは(222)ピー
クがほぼ1種類であり、本発明のPZT結晶膜5と従来
のPZT結晶膜とでは明らかな構造上の違いがあること
が分かる。
【0056】また、図3は、本発明のPZT結晶膜5お
よび従来のPZT結晶膜のそれぞれの断面SEM写真を
示しており、より詳細にはPZT膜を斜めに切断する面
での断面SEM写真を示している。図から、アモルファ
スPZT膜の表面側から結晶化を行うことで、極めて平
滑な表面モフォロジーが得られることが分かる。
【0057】図4は、本発明のPZT結晶膜5の断面S
EM写真を示しており、より詳細にはPZT膜を垂直に
切断する面での断面SEM写真を示している。図から、
本発明のPZT結晶膜5は従来のPZT結晶膜とは異な
り明らかに表面側から結晶化が進んでいることが分か
る。
【0058】このような良好な表面モフォロジーが得ら
れる理由は明らかではないが、本発明者らは応力に起因
したメカニズムが関係していると考えている。
【0059】すなわち、アモルファスPZT膜3は、そ
の結晶化過程で膜収縮が生じ、引っ張り方向に数百MP
aもの内部応力が掛って丸くなろうとするが、アモルフ
ァスPZT膜3の表面側からの結晶化だと、表面より上
側は空間が広がるだけで、一方結晶化が進んでいない界
面側はアモルファス状態のPZTなので、たとえ結晶化
前のアモルファスPZT膜3の表面にラフネスがあって
も、結晶化過程における引っ張り応力により、特に表面
側において、再構成等の何らかの構造変化があり得ると
考えられ、この構造変化のためにPZT表面のラフネス
が低減し、平坦化して、良好な表面モフォロジーが得ら
れたと考えられる。
【0060】また、ZrがTiと比べて多い組成で生じ
る表面荒れが、上面からの結晶化のために、表面側でZ
r過剰にならず、抑制されていることも要因の1つであ
ると考えられる。
【0061】次に図1(e)に示すように、PZT結晶
膜5上に上部電極として、厚さ175nm、直径160
μmの円柱状のPt電極6を形成する。Pt電極6とな
るパターニング前のPt膜はスパッタリング法により形
成し、その成膜条件はPt膜2のそれと同一条件とす
る。
【0062】最後に、電気炉を用いて、酸素雰囲気下
で、650℃、1時間の熱処理をPZT結晶膜5に施し
て、PZTキャパシタが完成する。
【0063】以上述べた本発明の方法にて得られたPZ
Tキャパシタおよび従来法にて得られたキャパシタのそ
れぞれについて、信頼性評価として、分極反転回数に対
するスイッチング電荷量の変化(分極疲労特性)を調べ
た。図5に、その結果を示す。図中、縦軸はswitching
charge(残留分極量)[μC/cm2 ]、横軸は分極反
転回数[logN回]をそれぞれ示している。
【0064】図から、従来のPZTキャパシタでは1×
105 回の分極反転で残留分極の低下が始まっているの
に対して、本発明のPZTキャパシタでは1×106
1×107 回まで残留分極は減少しておらず、疲労して
いないことが分かる。
【0065】この理由の1つとして、本発明では、アモ
ルファスPZT膜の結晶化過程において表面から下部電
極界面へPbが析出し、下部電極界面付近のPZT膜の
Pb欠損の状態が変わったからだと考えられる。
【0066】さらに、種結晶膜を形成する工程と結晶化
する工程との間に、過剰なPb量を含むアモルファスP
ZT膜を5nm形成する工程を付加した試料では、1×
10 7 回まで残留分極は減少しない結果となった。これ
は、表面でのPb欠損が補われた結果と考えられる。
【0067】また、これらの試料に対して、窒素をベー
スとした3%水素の還元雰囲気下において、温度450
℃、時間15分のフォーミングガスアニール処理を施し
たところ、図6、図7に示すように、下部電極界面から
結晶化した従来法の試料においてはPt/PZT界面で
膜剥がれが生じたのに対して、表面から結晶化した本発
明の試料では、剥がれが生じず、接着力が向上している
ことが分かる。
【0068】また、本発明者は本発明の方法を用いて、
PZT結晶膜5の上面におけるTiに対するZrの比
(Zr/Ti比)が異なる試料を作成したところ、Zr
/Ti比が0.3以下である場合、従来のものよりも膜
特性、具体的には分極疲労特性等が優れていることが分
かった。したがって、PZT結晶膜5の上面におけるZ
r/Ti比は0.3以下であることが好ましい。
【0069】(第2の実施形態)図8は、本発明の第2
の実施形態に係るPZTキャパシタの形成方法を示す工
程断面図である。なお、図1と対応する部分には図1と
同一符号を付してあり、詳細な説明は省略する。
【0070】本実施形態が第1の実施形態と異なる点
は、Pt膜2上にアモルファスSRO膜7を介してアモ
ルファスPZT膜3を形成することにある。
【0071】まず、図8(a)に示すように、第1の実
施形態と同様に、図示しない下地絶縁膜上にTi膜1、
Pt膜2を形成した後、Pt膜2上に厚さ10nmのア
モルファスSRO膜7をスパッタリング法により形成す
る。スパッタ条件は、投入電力200W、成膜時間24
秒、Ar雰囲気下での減圧である。
【0072】次に図8(b)に示すように、酸素雰囲気
下での650℃、30秒のアニールによってアモルファ
スSRO膜7を結晶化し、結晶性SRO膜8を形成す
る。
【0073】この後の工程は、第1の実施形態と同様で
あり、図8(c)に示すように、Ar雰囲気下で厚さ9
0nmのアモルファスPZT膜3を形成した後、酸素を
添加したAr雰囲気下で厚さ18nmのアモルファスP
ZT膜4を形成し、次に図8(d)に示すように、RT
AによってPZT結晶膜5を形成し、PZT結晶膜5上
に厚さ175nm、直径160μmの円柱状のPt膜6
を形成してから、電気炉を用いて酸素雰囲気下で、65
0℃、1時間の熱処理を行って、PZTキャパシタが完
成する。
【0074】以上述べた本発明の方法にて得られたPZ
Tキャパシタおよび従来法にて得られPZTキャパシタ
のそれぞれのヒステリシス特性およびリーク電流特性を
調べた。図9、図10にその結果を示す。
【0075】図9から、従来のPZTキャパシタはリー
ク電流成分のためにヒステリシス特性における強誘電成
分が見えにくくなっており、リーク電流密度は±3V以
上の印加電圧に対して測定限界を超えて1×10-1A/
cm2 以上であることが分かる。
【0076】一方、図10から、本発明のPZTキャパ
シタは100nm厚さで2Pr=40μC/cm2 で、
3V駆動でも十分に飽和するヒステリシス・ループが得
られており、リーク電流密度は印加電圧が±3Vで10
-4A/cm2 以下であることが分かる。なお、図25
に、2Prの定義を示しておく。
【0077】以上の結果は、以下のように考えられる。
リーク電流の主原因としては、SRO膜の構成元素、特
にRu原子がPZT膜中へ拡散しPbと反応して、導電
性の酸化物を形成することが考えられる。下部電極界面
側から結晶化が進む従来法は、表面から結晶化が進む本
発明の方法に比べて、Ru原子のPZT膜中への拡散が
促進され、リーク電流の主原因である導電性酸化物が形
成されやすい。そのため、従来法ではリーク電流が大き
く、本発明の方法ではリーク電流が小さくなると考えら
れる。
【0078】図11に、本発明および従来の結晶化後の
PZT膜のSIMS分析結果を示す。図から、従来のP
ZT結晶膜は本発明のPZT膜に比べて、Ru原子の拡
散が顕著であることが分かる。
【0079】また、リーク電流の他の原因としては、表
面ラフネスが考えられる。従来のPZT膜では、上下両
界面に粒界3重点が多く存在するため、リークパスとな
り得る粒界の実効的な長さが短くなり、リーク電流の増
加を招くと考えられる。一方、本発明では、平滑な界面
であるためリークパスの分布が減り、結果としてリーク
電流が小さくなると考えられる。
【0080】SRO膜の結晶性を高めるためには、高温
熱処理を施す必要があるが、サーマルパジェットの観点
から、プロセス上容易とはいえない。したがって、SR
O膜といったリーク電流の増大要因を含む電極膜を下地
として使用する場合、本発明を用いると、下地膜の制約
を受けにくくなるために、従来法と比べてキャパシタ成
膜条件に対するマージンが広がる。その上、第1の実施
形態の表面ラフネスの改善も考慮すると、下地材料の選
択肢が広がる。
【0081】(第3の実施形態)図12は、本発明の第
3の実施形態に係るPZTキャパシタの形成方法を示す
工程断面図である。なお、図1と対応する部分には図1
と同一符号を付してあり、詳細な説明は省略する。
【0082】本実施形態が第1の実施形態と異なる点
は、Pt膜2上にIrO2 膜9を介してアモルファスP
ZT膜3を形成し、次にPZT結晶膜5上にコンタクト
ホールを有する単結晶MgO膜10(結晶化促進膜)を
介してPt電極6を形成することにある。
【0083】まず、図12(a)に示すように、図示し
ない下地絶縁膜上にTi膜1、Pt膜2を形成した後、
Pt膜2上に厚さ50nmのIrO2 膜9を化成スパッ
タリング法により形成する。スパッタ条件は、投入電力
が200W、流量がAr/O 2 =20sccm/20s
ccmである。
【0084】次に図12(b)に示すように、Ar雰囲
気下で厚さ110nmのアモルファスPZT膜3を形成
した後、アモルファスPZT膜3上に厚さ50nmの単
結晶MgO膜10をスパッタリング法により形成する。
単結晶MgO膜10の成膜温度は300℃である。この
温度ではアモルファスPZT膜3の結晶化はほとんど進
まない。
【0085】次に図12(c)に示すように、アモルフ
ァスPZT膜3をRTAにより単結晶化し、PZT膜4
を形成する。
【0086】次に図12(d)に示すように、PZT膜
4上に、開口径160μmのコンタクトホールを有する
MgO膜10を形成した後、Pt膜2と同じ条件でPt
電極6を形成する。コンタクトホールはRIEによるド
ライエッチングにより形成する。
【0087】最後に、電気炉を用いて、酸素雰囲気下
で、650℃、1時間の熱処理を施して、PZTキャパ
シタが完成する。
【0088】以上述べた方法により形成した本発明のP
ZTキャパシタと、本発明とはアモルファスPZT膜の
結晶化工程が異なる従来法により形成したPZTキャパ
シタとを評価してみた。従来のPZTキャパシタは、ま
ず、本実施形態と同様に、下地絶縁膜/Pt膜/Ti膜
上にアモルファスPZT膜(膜厚:110nm)を形成
し、RTAにより上記アモルファスPZT膜を結晶化す
る。この後の工程は本実施形態と同じである。
【0089】図13に、本発明および比較例のPZTキ
ャパシタのそれぞれのヒステリシス特性の評価結果を示
す。下部電極界面から結晶化した従来のPZTキャパシ
タ(同図(a))ではヒステリシス特性の角型比が悪い
のに対して、上部のMgO膜から結晶化した本発明のP
ZTキャパシタ(同図(b))では良好な角型比とな
り、2Pr=40μC/cm2 が得られることが分か
る。なお、図26に、角型比の定義を示しておく。ま
た、図26において、図25と重複するものはその説明
を省略してある。
【0090】図14に、本発明および比較例のPZTキ
ャパシタのそれぞれの分極反転回数に対するスイッチン
グ電荷量の劣化の評価結果を示す。図から、従来のPZ
Tキャパシタでは1×107 回の分極反転で残留分極量
の低下が始まっているのに対して、本発明のPZTキャ
パシタでは1×1010回の分極反転でも残留分極は減少
しておらず、疲労していないことが分かる。
【0091】なお、MgO膜の代りに、Al2 3 膜を
採用した場合でも、同様な結果が得られる。この場合、
窒素をベースとした3%水素の還元雰囲気下において、
温度200℃、時間15分のフォーミングガスアニール
処理を施しても、Al2 3膜による保護のためにPZ
T膜の還元作用が低減され、膜剥がれが抑制可能とな
る。
【0092】また、酸化性雰囲気中での熱処理後にMg
O膜を全部剥離し、その後導電膜を堆積し、これをパタ
ーニングして上部電極を形成することによって、強誘電
体キャパシタ構造を作製した場合でも、同様な結果が得
られる。
【0093】(第4の実施形態)図15は、本発明の第
4の実施形態に係るPZTキャパシタの形成方法を示す
工程断面図である。
【0094】まず、図15(a)に示すように、図示し
ない下地絶縁膜上に下部電極としての厚さ20nmのT
i膜11、厚さ175nmのPt膜12を順次形成す
る。Ti膜11の代わりにTi酸化物膜を用いても良
い。
【0095】次に図15(b)に示すように、ArとO
2 の混合ガス雰囲気下で、Pt膜12上に厚さ18nm
のアモルファスPZT膜13を形成する。このArガス
中に混合した酸素を添加したアモルファスPZT膜13
は、結晶化の過程において、種(シード)結晶膜の役割
を担う。なお、アモルファスPZT膜13の表面に酸素
を過剰に添加し、その部分をシードに用いても良い。本
発明において、アモルファスPZT膜13の表面とは、
最表面近傍の領域の他に、その膜厚の1/10〜1/2
0程度の領域も意味している。
【0096】次に図15(c)に示すように、Ar雰囲
気下で、アモルファスPZT膜13上に厚さ80nmの
アモルファスPZT膜14を形成した後、ArとO2
混合ガス雰囲気下で、厚さ18nmのアモルファスPZ
T膜15を形成する。この酸素を添加したアモルファス
PZT膜15も結晶化の過程において、種(シード)結
晶膜の役割を担う。
【0097】以上の工程において、Ti膜11、Pt膜
12の成膜はDCマグネトロンスパッタ法により行い、
アモルファスPZT膜13〜15の成膜はRFマグネト
ロンスパッタ法により行う。PZTターゲットには、
(Pb1.07,La0.03)(Zr 0.3 ,Ti0.7 )O3
成のものを焼結したものを用いる。
【0098】また、成膜条件は、Ti膜11について
は、投入電力が1kW、成膜時間が3秒、Arガス雰囲
気下の減圧下であり、Pt膜12については、投入電力
が3kW、成膜時間が38秒、Arガス雰囲気下の減圧
下である。
【0099】さらに、アモルファスPZT膜13,15
(種結晶膜)については、投入電力が1kW、成膜時間
が250秒、ガス流量比がAr/O2 =105sccm
/35sccm、ArとO2 の混合ガス雰囲気下の減圧
下であり、アモルファスPZT膜14については、投入
電力が1kW、成膜時間が322秒、Arガス雰囲気下
の3.5Paの減圧下である。
【0100】次に図15(d)に示すように、酸素雰囲
気中で700℃のRTAにより、アモルファスPZT膜
13〜15を結晶化して、PZT結晶膜16を形成す
る。
【0101】このとき、アモルファスPZT膜13〜1
5の結晶化は、アモルファスPZT膜15の表面側から
と、アモルファスPZT膜13とPt膜12との界面側
から進み、またPbなどの脱離による膜収縮で、PZT
結晶膜16の膜厚は100nmとなる。図16、図1
7、図18にこれを裏付ける測定結果を示す。
【0102】図16は、上述したようにアモルファスP
ZT膜13〜14を結晶化して得られたPZT結晶膜1
6の断面TEM写真を示し、図17はその拡大写真を示
している。図から表面側から結晶化が進んでいることが
分かる。また、PZT結晶膜16の中央部(母相部)に
は界面が観察された。これはアモルファスシリコン膜の
上下からその結晶化を行った結果であると考えられる。
【0103】図18は、PZT結晶膜16(同図
(a))および従来法によるPZT膜(同図(b))の
それぞれのSEM写真を示しており、図から表面から結
晶化を行うことで、極めて平滑な表面モフォロジーが得
られることが分かる。
【0104】このような良好な表面モフォロジーが得ら
れる理由は明らかではないが、本発明者らは応力に起因
したメカニズムが関係していると考えている。
【0105】すなわち、アモルファスPZT膜は、その
結晶化過程で膜収縮し、引っ張り方向に数百MPaもの
内部応力が掛って丸くなろうとするが、この際に、アモ
ルファスPZT表面からの結晶化だと、表面より上側は
空間が広がるだけで、結晶化が進んでいない膜の中心部
はアモルファス状態のPZTなので、たとえ結晶化前の
アモルファスPZT表面にラフネスがあっても、結晶化
過程における引っ張り応力により、特に表面側におい
て、何らかの構造変化があり得ると考えられる。この構
造変化のために、PZT表面のラフネスが低減し平坦化
した結果となる。また、ZrがTiと比べて多い組成で
生じる表面荒れが、上面からの結晶化のために、表面側
でZr過剰にならず、ストイキオメトリに近い結晶が形
成されるため、抑制されていることも要因の1つである
と考えられる。
【0106】次に図15(e)に示すように、PZT結
晶膜16上に上部電極として厚さ175nm、直径16
0μmの円柱状のPt電極17を形成する。Pt電極1
7となるパターニング前のPt膜はスパッタリング法に
より形成し、その成膜条件はPt膜12のそれと同一条
件とする。
【0107】最後に、電気炉を用いて、酸素雰囲気下
で、650℃、1時間の熱処理を施して、PZTキャパ
シタが完成する。
【0108】以上述べた本発明の方法にて得られたPZ
Tキャパシタおよび従来法にて得られたPZTキャパシ
タのそれぞれについて、分極反転回転数に対するスイッ
チング電荷量の劣化(分極疲労特性)およびヒステリシ
ス特性を調べた。
【0109】図19に分極疲労特性の評価結果、図20
にヒステリシス特性の評価結果をそれぞれ示す。図19
から、従来のPZTキャパシタでは、1×105 回の分
極反転で残留分極量の低下が始まっているのに対して、
本発明のPZTキャパシタでは1×1010回の分極反転
でも残留分極は減少しておらず、疲労していないことが
分かる。また、図20から、従来のPZTキャパシタで
はヒステリシス特性の角型比が悪いのに対して、本発明
のPZTキャパシタでは良好な角型比が得られることが
分かる。
【0110】以上のような結果が得られた理由は、母相
部にあたるアモルファスPZT膜13,15中のPb量
が、ストイキオメトリに対して20%程度余剰の場合で
は、アモルファスPZT膜14の結晶化過程において、
上下両側から析出される余剰Pbは、アモルファスPZ
T膜14のZrあるいはTiと速やかに反応し、この反
応に寄与しなかった残りのPbの多くは、粒界拡散して
外方に揮発していくからだと考えられる。なお、Pbは
350℃付近から顕著に揮発し始める。
【0111】また、アモルファスPZT膜13/アモル
ファスPZT膜14界面、アモルファスPZT膜14/
アモルファスPZT膜15界面は、結晶化の初期過程で
結晶化するので、作製プロセス中での熱処理(Pt膜1
7形成後の酸素雰囲気中での熱処理)において、結晶化
後の上記界面付近のPZT膜中でのPb抜けなどが生じ
にくくなっていると考えられる。
【0112】すなわち、膜水平方向に低誘電率層が形成
されにくい上に、界面での欠陥が少なく、その分布が膜
厚方向に対称性を持つことによって、分極疲労特性およ
びヒステリシス特性が向上したと考えられる。
【0113】さらに、アモルファスPZT膜15を形成
する工程とアモルファスPZT膜13〜15を結晶化す
る工程との間に、過剰なPb量を含む厚さ5nmのアモ
ルファスPZT膜を形成したPZTキャパシタでは、1
×1010回以上でも残留分極は減少しないことが確認さ
れた。これは、表面でのPb欠損がさらに補われた結果
と考えられる。
【0114】また、従来および本発明のPZTキャパシ
タのそれぞれに対して、窒素をベースとした3%水素の
還元雰囲気下において、温度450℃、時間15分のフ
ォーミングガスアニール処理を施した。
【0115】PZTキャパシタのフォーミングガスアニ
ール処理前後のPZT/Pt界面の調べたところ、従来
のPZTキャパシタではPt/PZT界面で膜剥がれが
生じたのに対して、本発明のPZTキャパシタでは剥が
れが生じず、接着力が向上していることを確認した。
【0116】また、本発明者は本発明の方法を用いて、
PZT結晶膜16の上面および底面(Pt膜12との界
面)におけるTiに対するZrの比(Zr/Ti比)が
異なる試料を作成したところ、Zr/Ti比が0.3以
下である場合、従来のものよりも膜特性、具体的には分
極疲労特性等が優れていることが分かった。したがっ
て、PZT結晶膜16の上面および下面におけるZr/
Ti比は0.3以下であることが好ましい。
【0117】(第5の実施形態)図21は、本発明の第
5の実施形態に係るPZTキャパシタの形成方法を示す
工程断面図である。なお、図15と対応する部分には図
15と同一符号を付してあり、詳細な説明は省略する。
【0118】本実施形態が第4の実施形態と異なる点
は、PZT結晶膜16上にコンタクトホールを有する単
結晶MgO膜18(結晶化促進膜)を介してPt電極1
8を形成することにある。
【0119】まず、図21(a)に示すように、第4の
実施形態と同様に、図示しない下地絶縁膜上にTi膜1
1、Pt膜12を形成し、続いてArとO2 の混合ガス
雰囲気下で、厚さ18nmのアモルファスPZT膜1
3、アモルファスPZT膜14を形成した後、Ar雰囲
気下で厚さ90nmのアモルファスPZT膜15を形成
する。成膜時間は362秒である。
【0120】次に図21(b)に示すように、アモルフ
ァスPZT膜15上に、厚さ50nmの単結晶MgO膜
18をスパッタリング法により形成する。単結晶MgO
膜18の成膜温度(基板温度)は300℃である。この
温度ではアモルファスPZT膜13〜15の結晶化はほ
とんど進まない。
【0121】次に図21(c)に示すように、アモルフ
ァスPZT膜13〜15をRTAにより単結晶化し、P
ZT結晶膜16を形成する。
【0122】次に図21(d)に示すように、PZT結
晶膜16上に、開口径160μmのコンタクトホールを
有するMgO膜10を形成した後、Pt膜12と同じ条
件でPt電極17を形成する。コンタクトホールはRI
Eによるドライエッチングにより形成する。
【0123】最後に、電気炉を用いて、酸素雰囲気下
で、650℃、1時間の熱処理を施して、PZTキャパ
シタが完成する。
【0124】以上述べた方法により形成した本発明のP
ZTキャパシタと、本発明とはアモルファスPZT膜の
結晶化工程が異なる従来法により形成したPZTキャパ
シタとを評価してみた。従来のPZTキャパシタは、ま
ず、本実施形態と同様に、下地絶縁膜/Pt膜/Ti膜
上に種結晶膜となるアモルファスPZT膜(膜厚:18
nm)、アモルファスPZT膜(膜厚:90nm)を形
成し、RTAにより上記アモルファスPZT膜を結晶化
する。この後の工程は本実施形態と同じである。
【0125】以上述べた本発明の方法にて得られたPZ
Tキャパシタおよび従来法にて得られたPZTキャパシ
タのそれぞれについて、分極反転回転数に対するスイッ
チング電荷量の劣化(分極疲労特性)およびヒステリシ
ス特性を調べた。
【0126】図22にヒステリシス特性の評価結果、図
23に分極疲労特性の評価結果をそれぞれ示す。図22
から従来のPZTキャパシタではヒステリシス特性の角
型比が悪いのに対して、本発明のPZTキャパシタでは
良好な角型比(2Pr=35μC/cm2 )が得られる
ことが分かる。
【0127】また、図23から、従来のPZTキャパシ
タでは1×105 回の分極反転で残留分極量の低下が始
まっているのに対して、本発明のPZTキャパシタでは
1×109 回の分極反転でも残留分極は減少しておら
ず、疲労していないことが分かる。
【0128】なお、MgO膜18の代りに、Al2 3
膜を採用した場合でも、同様な結果が得られる。この場
合、窒素をベースとした3%水素の還元雰囲気下におい
て、温度200℃、時間15分のフォーミングガスアニ
ール処理を施しても、Al23 膜18による保護のた
めにPZT膜の還元作用が低減され、膜剥がれの発生を
効果的に抑制できる。また、MgO膜18を全部剥離し
てから、Pt電極17を形成した場合にも、同様な結果
が得られる。
【0129】なお、本発明は、上記実施形態に限定され
るものではない。例えば、上記実施形態では、キャパシ
タ単体の場合について説明したが、シリコン基板上にF
RAM用のCMOS構造を有する駆動用MOSトランジ
スタを形成し、これを覆うように層間絶縁膜を形成し、
その上に下地絶縁膜を形成して上述した実施形態のキャ
パシタを形成しても良い。これにより、インプリント、
リテンションの向上を図ることができる。
【0130】また、上記実施形態では、種結晶膜とし
て、酸素過剰のアモルファスPZT膜を用いたが、Ti
あるいはPbTiO3 といったBサイト原子あるいはそ
の化合物を用いても、同様な効果を得ることができる。
【0131】すなわち、例えばアモルファスPZT膜の
表面(上面)、または表面(上面)および裏面(下面)
にTiを形成すると、表面側での結晶化の始まる温度が
低くなるため、表面側から結晶化を進めることができ
る。これは、請求項8に対応した発明を実施する方法の
1つである。
【0132】また、アモルファスPZT膜を形成する
際、その表面付近の形成の時に、Arガス圧を低くして
形成しても良い。これにより、Aサイト原子であるPb
組成が下部電極界面より表面付近で低くなるため、表面
側から結晶化しやすくなる。これは請求項9に対応した
発明を実施する方法の1つである。あるいはPb組成が
下部電極界面より表面付近で低くなるような多層構造の
アモルファスPZT膜を形成することでも実施できる。
【0133】また、本発明はPZT膜に限定されるもの
ではなく、本発明はABO3 ペロブスカイト型酸化物誘
電体(AはPb、BaおよびSrから選ばれる1種類以
上の元素を含む物質、BはZr、Ti、Ta、Nb、M
g、W、FeおよびCoから選ばれる1種類以上の元素
を含む物質)からなる絶縁膜に対して有効である。
【0134】また、結晶化促進膜としてはMgO膜以外
にも、Al2 3 膜、サファイア膜、Y3 Fe5
12膜、(YGd)3 Fe5 12、Ag膜およびPt膜か
ら選ばれる膜の単層膜またはこれらの膜(MgO膜を含
む)の積層膜が使用可能である。結晶化抑制膜としては
IrO2 膜(Ir膜の酸化膜)以外にも、Au膜、Au
膜の酸化膜、Ir膜、Ru膜、Ru膜の酸化膜、Rh膜
およびRh膜の酸化膜から選ばれる膜の単層膜またはこ
れらの膜(Ir膜の酸化膜を含む)の積層膜が使用可能
である。
【0135】また、本発明は強誘電体膜に限ったもので
はなく、例えばBST膜といった高誘電体膜にも適用で
き、リーク電流の増大を抑える効果が得られる。
【0136】さらに、以上述べた方法を適宜組み合わせ
ても良い。その他、本発明の要旨を逸脱しない範囲で、
種々変形して実施できる。
【0137】
【発明の効果】以上詳説したように本発明によれば、ア
モルファス膜の少なくとも上面から結晶化を行うことに
よって、特性の良いABO3 ペロブスカイト型酸化物誘
電体からなる結晶性絶縁膜を実現できるようになる。ま
た、上記BがZrおよびTiである場合には、上記結晶
性絶縁膜の少なくとも上面におけるTiに対するZrの
比を0.3以下に設定することによって、膜特性を改善
することができる。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係るPZTキャパシタ
の形成方法を示す工程断面図
【図2】本発明のPZT膜の結晶方位の配向性をXRD
により調べた結果を示す図
【図3】本発明および従来のPZT膜の顕微鏡写真(断
面SEM写真)
【図4】本発明のPZT膜の顕微鏡写真(断面SEM写
真)
【図5】本発明および従来のPZTキャパシタの分極疲
労特性を示す図
【図6】従来のPZTキャパシタのフォーミングガスア
ニール処理前後の顕微鏡写真(断面SEM写真)
【図7】本発明のPZTキャパシタのフォーミングガス
アニール処理前後の顕微鏡写真(断面SEM写真)
【図8】本発明の第2の実施形態に係るPZTキャパシ
タの形成方法を示す工程断面図
【図9】従来のPZTキャパシタのヒステリシス特性お
よびリーク電流特性を示す図
【図10】本発明のPZTキャパシタのヒステリシス特
性およびリーク電流特性を示す図
【図11】本発明および従来の結晶化後のPZT膜のS
IMS分析結果を示す図
【図12】本発明の第3の実施形態に係るPZTキャパ
シタの形成方法を示す工程断面図
【図13】本発明および比較例のPZTキャパシタのそ
れぞれのヒステリシス特性の評価結果を示す図
【図14】本発明および比較例のPZTキャパシタのそ
れぞれの分極反転回数に対するスイッチング電荷量の劣
化の評価結果を示す図
【図15】本発明の第4の実施形態に係るPZTキャパ
シタの形成方法を示す工程断面図
【図16】本発明のPZT膜の顕微鏡写真(断面TEM
写真)
【図17】図16の要部を拡大した顕微鏡写真
【図18】本発明および従来のPZT膜のそれぞれの顕
微鏡写真(断面TEM写真)
【図19】本発明および従来のPZT膜のそれぞれの分
極疲労特性を示す図
【図20】本発明および従来のPZT膜のそれぞれのヒ
ステリシス特性を示す図
【図21】本発明の第5の実施形態に係るPZTキャパ
シタの形成方法を示す工程断面図
【図22】本発明および従来のPZT膜のそれぞれのヒ
ステリシス特性を示す図
【図23】本発明および従来のPZT膜のそれぞれの分
極疲労特性を示す図
【図24】従来のPZT結晶膜の結晶方位の配向性をX
RDにより調べた結果を示す図
【図25】2Prの定義を示す図
【図26】角型比の定義を示す図
【符号の説明】
1…Ti膜 2…Pt膜(下地膜) 3,4…アモルファスPZT膜 5…PZT結晶膜 6…Pt電極 7…アモルファスSRO膜 8…結晶性SRO膜 9…IrO2 膜 10…単結晶MgO膜 11…Ti膜 12…Pt膜(下地膜) 13,14,15…アモルファスPZT膜 16…PZT結晶膜 17…Pt電極 18…単結晶MgO膜

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】下地膜と、この下地膜上に形成され、AB
    3 ペロブスカイト型酸化物誘電体からなり、膜厚方向
    と垂直な方向に中央部に界面を有する結晶性絶縁膜とを
    具備してなることを特徴とする半導体装置。
  2. 【請求項2】下地膜と、この下地膜上に形成され、AB
    3 ペロブスカイト型酸化物誘電体からなる結晶性絶縁
    膜とを具備してなり、前記BがZrおよびTiであり、
    かつ前記結晶性絶縁膜の少なくとも前記下地膜に対する
    上面における前記Tiに対する前記Zrの比が0.3以
    下であることを特徴とする半導体装置。
  3. 【請求項3】下地膜と、この下地膜上に形成され、AB
    3 ペロブスカイト型酸化物誘電体からなる結晶性絶縁
    膜とを具備してなり、 前記結晶性絶縁膜のX線回折パターンには(222)ピ
    ークが存在し、かつ前記(222)ピークは分離してい
    ないことを特徴とする半導体装置。
  4. 【請求項4】前記結晶性絶縁膜のX線回折パターンには
    (100)ピークが存在することを特徴とする請求項3
    に記載の半導体装置。
  5. 【請求項5】下地膜上にABO3 ペロブスカイト型酸化
    物誘電体からなる結晶性絶縁膜を形成する工程を有する
    半導体装置の製造方法において、 前記下地膜上に前記結晶性絶縁膜となるアモルファス膜
    を形成する工程と、 前記アモルファス膜の少なくとも前記下地膜に対しての
    上面側から前記アモルファス膜を結晶化し、前記結晶性
    絶縁膜を形成する工程とを有することを特徴とする半導
    体装置の製造方法。
  6. 【請求項6】前記ABO3 ペロブスカイト型酸化物誘電
    体は、前記AがPb、BaおよびSrから選ばれる1種
    類以上の元素を含む物質、前記BがZr、Ti、Ta、
    Nb、Mg、W、FeおよびCoから選ばれる1種類以
    上の元素を含む物質であることを特徴とする請求項5に
    記載の半導体装置の製造方法。
  7. 【請求項7】前記アモルファス膜を結晶化する前に、前
    記アモルファス膜の少なくとも前記上面に酸素を導入す
    るか、または前記アモルファス膜よりも酸素濃度が高
    く、かつ膜厚が薄いアモルファス薄膜を前記アモルファ
    ス膜の少なくとも前記上面に形成することを特徴とする
    請求項5に記載の半導体装置の製造方法。
  8. 【請求項8】前記アモルファス膜を結晶化する前に、前
    記アモルファス膜の構成材料よりも結晶化が始まる温度
    が低い材料を前記アモルファス膜の少なくとも前記上面
    に導入することを特徴とする請求項5に記載の半導体装
    置の製造方法。
  9. 【請求項9】前記アモルファス膜のAサイト原子の組成
    比は、前記上面側よりも前記アモルファス膜の前記基板
    との界面側のほうが低いか、または前記上面側および前
    記界面側のほうが前記アモルファス膜の中央部よりも低
    いことを特徴とする請求項5に記載の半導体装置の製造
    方法。
  10. 【請求項10】前記上面側および前記界面側から前記ア
    モルファス膜の中央部の方向に向かって、前記アモルフ
    ァス膜の結晶化の始まる温度が低くなるように、前記ア
    モルファス膜のBサイト原子の組成比が選ばれているこ
    とを特徴とする請求項5に記載の半導体装置の製造方
    法。
  11. 【請求項11】前記アモルファス膜を結晶化する前に、
    前記アモルファス膜上に前記下地膜よりも結晶配向性が
    高い結晶化促進膜を形成することを特徴とする請求項5
    に記載の半導体装置の製造方法。
  12. 【請求項12】前記結晶化促進膜は、MgO膜、Al2
    3 膜、サファイア膜、Y3 Fe5 12膜、(YGd)
    3 Fe5 12、Ag膜およびPt膜から選ばれる膜の単
    層膜または積層膜であることを特徴とする請求項11に
    記載の半導体装置の製造方法。
  13. 【請求項13】前記結晶化促進膜の構成材料は絶縁材料
    であり、かつ前記アモルファス膜を結晶化した後、前記
    結晶化促進膜に開口部を形成し、この開口部を介して前
    記結晶性絶縁膜と接続する電極を形成することを特徴と
    する請求項11に記載の半導体装置の製造方法。
  14. 【請求項14】前記下地膜上に、結晶が始まる温度が前
    記アモルファス膜よりも高い結晶化抑制膜を形成し、こ
    の結晶化抑制膜上に前記アモルファス膜を形成すること
    によって、前記結晶性絶縁膜を形成する工程で、前記下
    地膜との界面側からの前記アモルファス膜の結晶化を抑
    制することを特徴とする請求項5に記載の半導体装置の
    製造方法。
JP11200901A 1999-07-14 1999-07-14 半導体装置およびその製造方法 Pending JP2001028426A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11200901A JP2001028426A (ja) 1999-07-14 1999-07-14 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11200901A JP2001028426A (ja) 1999-07-14 1999-07-14 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2001028426A true JP2001028426A (ja) 2001-01-30

Family

ID=16432155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11200901A Pending JP2001028426A (ja) 1999-07-14 1999-07-14 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2001028426A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324925A (ja) * 2001-04-24 2002-11-08 Sony Corp 圧電素子の製造方法
JP2005005387A (ja) * 2003-06-10 2005-01-06 Nec Electronics Corp 半導体記憶装置およびその製造方法
WO2005106956A1 (ja) * 2004-04-28 2005-11-10 Fujitsu Limited 半導体装置及びその製造方法
JP2009105228A (ja) * 2007-10-23 2009-05-14 Fujitsu Microelectronics Ltd 半導体装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324925A (ja) * 2001-04-24 2002-11-08 Sony Corp 圧電素子の製造方法
JP2005005387A (ja) * 2003-06-10 2005-01-06 Nec Electronics Corp 半導体記憶装置およびその製造方法
JP4663216B2 (ja) * 2003-06-10 2011-04-06 ルネサスエレクトロニクス株式会社 半導体記憶装置およびその製造方法
WO2005106956A1 (ja) * 2004-04-28 2005-11-10 Fujitsu Limited 半導体装置及びその製造方法
JPWO2005106956A1 (ja) * 2004-04-28 2008-03-21 富士通株式会社 半導体装置及びその製造方法
US7521745B2 (en) 2004-04-28 2009-04-21 Fujitsu Limited Semiconductor device reducing leakage across a ferroelectric layer
JP4616830B2 (ja) * 2004-04-28 2011-01-19 富士通株式会社 半導体装置の製造方法
JP2009105228A (ja) * 2007-10-23 2009-05-14 Fujitsu Microelectronics Ltd 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP3319994B2 (ja) 半導体記憶素子
JP4998461B2 (ja) 半導体装置及びその製造方法
JP2000208725A (ja) 半導体装置及び半導体装置の製造方法
US7425738B2 (en) Metal thin film and method of manufacturing the same, dielectric capacitor and method of manufacturing the same, and semiconductor device
JPH11195768A (ja) ペロブスカイト型酸化物膜を含む電子装置とその製造方法及び強誘電体キャパシタ
US20020177243A1 (en) Semiconductor device having a ferroelectric capacitor and a fabrication process thereof
KR101084408B1 (ko) 반도체 장치 및 그 제조방법
JP3745553B2 (ja) 強誘電体キャパシタ、半導体装置の製造方法
US6495412B1 (en) Semiconductor device having a ferroelectric capacitor and a fabrication process thereof
JP4421814B2 (ja) 容量素子の製造方法
JPH10321809A (ja) 半導体記憶素子の製造方法
JP3292699B2 (ja) 半導体装置及びその製造方法
JP3641142B2 (ja) 強誘電体メモリ
JP2001237402A (ja) 構造化された金属酸化物含有層および半導体構造素子の製造方法
US20040206995A1 (en) Semiconductor device and method of manufacturing the same
JP2001028426A (ja) 半導体装置およびその製造方法
JP3294214B2 (ja) 薄膜キャパシタ
US6455328B2 (en) Method of manufacture of a capacitor with a dielectric on the basis of strontium-bismuth-tantalum
JP2009105223A (ja) 半導体装置及びその製造方法
JP2003243628A (ja) 強誘電体薄膜、強誘電体キャパシタ、及び強誘電体メモリ素子の製造方法
JP2003282830A (ja) 強誘電体薄膜メモリ
JP2000174228A (ja) 半導体集積回路及びその製造方法
JP2003197772A (ja) キャパシタ、半導体記憶装置およびその製造方法
US7527982B1 (en) Manufacturing method of a semiconductor device including a crystalline insulation film made of perovskite type oxide
JP3872917B2 (ja) 半導体装置の製造方法