JP2005005387A - 半導体記憶装置およびその製造方法 - Google Patents

半導体記憶装置およびその製造方法 Download PDF

Info

Publication number
JP2005005387A
JP2005005387A JP2003165191A JP2003165191A JP2005005387A JP 2005005387 A JP2005005387 A JP 2005005387A JP 2003165191 A JP2003165191 A JP 2003165191A JP 2003165191 A JP2003165191 A JP 2003165191A JP 2005005387 A JP2005005387 A JP 2005005387A
Authority
JP
Japan
Prior art keywords
dielectric layer
memory device
semiconductor memory
initial nucleus
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003165191A
Other languages
English (en)
Other versions
JP4663216B2 (ja
Inventor
Takashi Nakagawa
隆史 中川
Taku Hase
卓 長谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2003165191A priority Critical patent/JP4663216B2/ja
Priority to US10/862,381 priority patent/US6958504B2/en
Publication of JP2005005387A publication Critical patent/JP2005005387A/ja
Priority to US11/202,032 priority patent/US7291530B2/en
Application granted granted Critical
Publication of JP4663216B2 publication Critical patent/JP4663216B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/65Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Abstract

【課題】容量特性、特に低電圧特性が改善された容量素子を有する半導体記憶装置を提供する。
【解決手段】一般式ABOで表されるペロブスカイト型結晶構造を有する誘電体層と、この誘電体層を挟んで配置された下部電極および上部電極とを有する容量素子を有する半導体記憶装置の製造方法において、下部電極を構成する導電層上に、有機金属気相成長法により、誘電体層を構成する金属元素と同種の少なくとも一種の金属元素を含有する初期核を形成する第1の工程と、前記初期核上に、有機金属気相成長法により、前記初期核と誘電体層のいずれにも含有される金属元素と同種の少なくとも一種の金属元素を、前期初期核中の当該金属元素の含有比率より大きい比率で含有する緩衝層を形成する第2の工程と、前記緩衝層上に、有機金属気相成長法により、ペロブスカイト型結晶構造を有する誘電体層を形成する第3の工程を実施する。
【選択図】 なし

Description

【0001】
【発明の属する技術分野】
本発明は、容量素子を有する半導体記憶装置およびその製造方法に関し、特に、有機金属気相成長法を用いた誘電体膜の形成方法に関するものである。
【0002】
【従来の技術】
近年、強誘電体の分極特性を利用した強誘電体メモリや、高誘電体を用いたDRAM等が活発に研究開発されている。
【0003】
強誘電体や高誘電体の成膜方法としては、従来、ゾルゲル法、スパッタ法、CVD法等が採用されている。なかでも、CVD法は、大口径ウェハー上への成膜の均一性および表面段差に対する被覆性に優れるため、ULSIの量産化技術として有望である。
【0004】
このCVD法、特に有機金属気相成長(MOCVD)法による強誘電体や高誘電体の成膜方法として、次の方法が開示されている。
【0005】
特許文献1(特開2000−58525号公報)には、ABOで表されるペロブスカイト型結晶構造を有する金属酸化物誘電体膜(特にPZT膜)の気相成長方法であって、第1の成膜条件で導電性材料上にペロブスカイト型結晶構造の初期核あるいは初期層を形成する工程と、第2の成膜条件でこの初期核あるいは初期層上にさらにペロブスカイト型結晶構造の膜を形成する工程を有する成長方法が開示されている。さらに、第1の成膜条件と第2の成膜条件とで構成元素の原料供給量を変えることが記載されている。そして、この方法によれば、下層のプラグや配線、トランジスタを劣化させない低温条件(450℃以下)で成膜が可能であり、且つ、配向性および結晶性に優れた金属酸化物誘電体膜を形成できると開示されている。
【0006】
特許文献2(特開2002−334875号公報)には、ABOで表されるペロブスカイト型結晶構造を有する金属酸化物誘電体膜(特にPZT膜)の気相成長方法において、第1の成膜条件で導電性材料上にペロブスカイト型結晶構造の初期核あるいは初期アモルファス層を形成する工程と、第2の成膜条件でこの初期核あるいは初期アモルファス層上にさらにペロブスカイト型結晶構造の膜を形成する工程を有し、その際、第1の成膜条件が、第2の成膜条件よりも基板温度が低い条件、および第2の成膜条件よりも原料ガス圧力が高い条件、の少なくともどちらかの条件を満たすことを特徴とする成長方法が開示されている。そして、この方法によれば、リーク電流が少なく、且つ透明性に優れマスクの位置合わせが良好に行える誘電体膜が形成され、さらにこの誘電体膜を容量素子に適用すればビット線電圧差のバラツキの小さい半導体装置を製造できると記載されている。
【0007】
【特許文献1】
特開2000−58525号公報
【特許文献2】
特開2002−334875号公報
【0008】
【発明が解決しようとする課題】
しかしながら、上記従来技術のような2段階の工程を有する有機金属気相成長法による誘電体の成膜方法は、形成された素子の容量特性の点でさらなる改善が求められていた。
【0009】
そこで本発明の目的は、容量特性、特に低電圧特性が改善された容量素子を有する半導体記憶装置およびその製造方法を提供することにある。
【0010】
【課題を解決するための手段】
本発明は、一般式ABOで表されるペロブスカイト型結晶構造を有する誘電体層と、この誘電体層を挟んで配置された下部電極および上部電極とを有する容量素子を有する半導体記憶装置の製造方法であって、
下部電極を構成する導電層上に、有機金属気相成長法により、誘電体層を構成する金属元素と同種の少なくとも一種の金属元素を含有する初期核を形成する第1の工程と、
前記初期核上に、有機金属気相成長法により、前記初期核と誘電体層のいずれにも含有される金属元素と同種の少なくとも一種の金属元素を、前期初期核中の当該金属元素の含有比率より大きい比率で含有する緩衝層を形成する第2の工程と、
前記緩衝層上に、有機金属気相成長法により、ペロブスカイト型結晶構造を有する誘電体層を形成する第3の工程とを有する半導体記憶装置の製造方法に関する。
【0011】
また本発明は、一般式ABOで表されるペロブスカイト型結晶構造を有する誘電体層と、この誘電体層を挟んで配置された下部電極および上部電極とを有する容量素子を有する半導体記憶装置において、
下部電極を構成する導電層上に、誘電体層を構成する金属元素と同種の少なくとも一種の金属元素を含有する初期核を有し、
前記初期核と誘電体層との間に、前記初期核と誘電体層のいずれにも含有される金属元素と同種の少なくとも一種の金属元素を、前期初期核中の当該金属元素の含有比率より大きい比率で含有する緩衝層を有することを特徴とする半導体記憶装置に関する。
【0012】
【発明の実施の形態】
以下、本発明の好適な実施の形態について説明する。
【0013】
本発明は、有機金属気相成長法(MOCVD法)を用いて容量素子の誘電体層を形成するに際して、導電層上に、誘電体層を構成する金属元素と同種の少なくとも一種の金属元素を含有する初期核を形成した後、この初期核上に、当該初期核と誘電体層のいずれにも含有される金属元素と同種の少なくとも一種の金属元素を、前期初期核中の当該金属元素の含有比率より大きい比率で含有する緩衝層を設け、この緩衝層上に誘電体層を形成することを主な特徴とするものである。そして本発明によれば、容量特性、特に低電圧特性が改善された容量素子を有する半導体記憶装置を提供することができる。
【0014】
本発明は、誘電体層の材料として、成膜過程における温度および圧力条件下で比較的蒸発しやすい、すなわち蒸気圧が高い金属元素(以下「高蒸気圧金属元素」という)を含有する誘電体、特に鉛(Pb)を含有する誘電体(以下「Pb系誘電体」という)を用いた場合に効果的なものである。
【0015】
従来、容量素子を構成する誘電体層の形成においては、配向性や結晶性、反転疲労耐性の向上を目的として、導電層上に初期核を形成する第1の工程と、この初期核上にペロブスカイト型結晶構造を有する誘電体層を形成する第2の工程を実施していた。本発明者らは、容量特性の向上の観点から鋭意検討した結果、この方法には次のような問題があることを見出した。すなわち、第1の工程と第2の工程では成膜条件(原料供給比率、温度、圧力等)が互いに異なるため、第1の工程と第2の工程との間には成膜条件を切り替え所定の条件に安定化するまでの待機期間を要する。そのため、誘電体層として前記高蒸気圧金属元素を含む誘電体層を形成するに際して、この高蒸気圧金属元素と同種の金属元素を含有する初期核を形成する場合、この待機期間の時間や諸条件によっては、この待機期間中に初期核表面にてこの高蒸気圧金属元素が蒸発して欠損が起きやすくなる。初期核表面の化学量論的欠陥が著しくなると、この上に形成される誘電体層は結晶配向性に悪影響を受け、この結晶配向性の悪化と化学量論的欠陥部は容量特性の低下をもたらす。
【0016】
そこで本発明は、初期核上に、この初期核に含有される高蒸気圧金属元素と同種の金属元素を含有し、この含有比率が初期核中の含有比率より大きい緩衝層を設けることにより欠陥部を補填し、この緩衝層上に誘電体膜を設けることによって、容量特性が改善された容量素子を備えた半導体記憶装置を提供可能とするものである。
【0017】
以下、本発明における容量素子の構成要素を順に説明する。
【0018】
〔電極〕
本発明において、誘電体層を挟んで配置される下部電極および上部電極は、白金(Pt)、イリジウム(Ir)、酸化イリジウム(IrO)、ルテニウム(Ru)、酸化ルテニウム(RuO、RuO)、金(Au)、窒化チタン(TiN)等を主成分とする電極を用いることができる。これらの電極は、CVD法やスパッタリング法、真空蒸着等により形成することができる。本発明における下部電極および上部電極は、少なくとも誘電体層側の表面に、白金(Pt)、イリジウム(Ir)、ルテニウム(Ru)及びこれらの酸化物から選ばれる少なくとも一種の材料からなる膜を有することが好ましい。
【0019】
〔初期核〕
本発明における初期核は、下部電極を構成する導電層上に設けられ、後に形成する誘電体層を構成する金属元素と同種の少なくとも一種の金属元素を含有する。この初期核を設けた後に誘電体層を形成することにより、直接に導電層上に誘電体層を設けた場合に比べて、配向性や結晶性、反転疲労耐性に優れた誘電体層を形成することができる。より優れた特性を得る点から、この初期核は、A元素とB元素と酸素からなる結晶核であることが好ましく、一般式ABOで表されるペロブスカイト型結晶構造を有することがより好ましい。
【0020】
この初期核の構成元素としては、後に形成する誘電体層を構成する金属元素と同種の全ての金属元素を含有してもよいし、又は一部の金属元素を含有してもよい。成膜条件の制御性や結晶性等の観点から、初期核を構成する金属元素は、誘電体層を構成する金属元素から選ばれるものであることが好ましい。例えば、後に形成する誘電体層がPZT層(A元素としてPb、B元素としてZr及びTiを含有)の場合、初期核は、PZT層またはチタン酸鉛(PTO)層が好ましく、成膜条件の制御性や結晶性等の観点から、PTO層がより好ましい。
【0021】
初期核を構成するA元素とB元素の構成比率B/A(チタン酸鉛の場合はTi/Pb)は、容量特性の点から、0.5以上が好ましく0.8以上がより好ましく、一方、1.5以下が好ましく、1.2以下がより好ましく、特に0.9〜1.1の範囲が好ましい。
【0022】
本発明における初期核は、下部電極の上面全体を覆った連続膜としてもよいが、電界の偏りや誘電率の低下の抑制、結晶粒径の制御性の観点から、高密度に複数形成された島状であることが好ましい。また、初期核の厚みは、容量特性等の点から、1nm以上が好ましく、2nm以上がより好ましく、一方、10nm以下の範囲にあることが好ましい。
【0023】
初期核の形成(第1の工程)における処理時間は、例えば5〜60秒の範囲で適宜設定することができる。処理時間が短すぎたり長すぎたりすると、所望の特性を持つ誘電体膜が得にくくなる。
【0024】
〔緩衝層〕
本発明における緩衝層は、下部電極を構成する導電層上に設けた初期核上に設けられ、この緩衝層上には誘電体層が設けられる。この緩衝層は、前記初期核と誘電体層のいずれにも含有される金属元素と同種の少なくとも一種の金属元素を、前期初期核中の当該金属元素の含有比率より大きい比率で含有することが必要である。少なくとも高蒸気圧金属元素の含有比率を初期核中の含有比率より大きくすることが好ましい。
【0025】
MOCVD法による成膜過程において、初期核が高蒸気圧金属元素を含有する場合、その初期核の形成工程と誘電体層の形成工程との間の待機期間が長くなると、この高蒸気圧金属元素が初期核表面から蒸発し欠損しやすくなる。この欠損による化学量論的欠陥部は容量特性低下の原因となる。本発明では、この欠損しやすい高蒸気圧金属元素を含有し、その含有量が初期核中の含有比率より大きい緩衝層を初期核上に設け、その後に誘電体層を形成する。これにより、この緩衝層を設けない場合に比べて、容量特性、特に低電圧特性を向上させることができる。
【0026】
容量特性、初期核の形成工程と緩衝層の形成工程との間の待機期間、操作の簡便性の点から、緩衝層を構成する金属元素は、初期核を構成する金属元素から選ばれるものであることが好ましい。また、この緩衝層は、さらに素子特性の点から、A元素およびB元素をそれぞれ一種以上含有することが好ましい。例えば、初期核に鉛(Pb)を含有する場合は、緩衝層はPbを含有し、このPb含有比率が初期核中の含有比率より大きいことが好ましい。誘電体層がPZTからなり、初期核がチタン酸鉛からなる場合、緩衝層はチタン酸鉛あるいは酸化鉛で構成することができる。容量特性の点からチタン酸鉛がより好ましい。
【0027】
この緩衝層における、初期核表面からの欠損を防止しようとする金属元素の含有比率、特に高蒸気圧金属元素の含有比率は、初期核中の含有比率より大きい範囲内で適宜設定することができる。この金属元素の緩衝層中の含有比率が小さすぎると容量特性の所望の改善効果が得られなくなる。逆にこの含有比率が大きすぎると、容量特性の改善効果が低減する傾向がある。初期核として例えばチタン酸鉛を形成する場合、緩衝層として酸化鉛を形成することで、容量特性の改善効果を得ることができる。また、初期核および緩衝層としてチタン酸鉛を形成する場合、初期核のTi/Pb比が1付近、例えば0.8〜1.2、より好ましくは0.9〜1.1の範囲にあるとき、緩衝層のTi/Pb比を例えば0.2〜1、より好ましくは0.4〜0.8の範囲に設定することで容量特性のより高い改善効果を得ることができる。
【0028】
この緩衝層の厚みは、0.2nm以上が好ましく、0.4nm以上がより好ましく、1nm以上がさらに好ましく、一方、10nm以下が好ましく、8nm以下がより好ましく、5nm以下がさらに好ましい。緩衝層が薄すぎると、十分な容量特性の改善効果が得られなくなる。逆に厚すぎると、その上に形成される誘電体層の結晶配向性への影響が大きくなり、容量特性が低下する虞がある。よって、緩衝層は、誘電体層の結晶配向性に影響を与えない厚みであることが好ましい。
【0029】
この緩衝層は、2層以上に積層してもよく、その際、下部電極側から誘電体層へ向かってPb等の高蒸気圧金属元素の含有比率が順に大きくなるように積層することができる。また、緩衝層は、誘電体層中の高蒸気圧金属元素の含有比率が下部電極側から誘電体層へ向かって連続的に大きくなる組成分布を持つ層としてもよい。
【0030】
〔誘電体層〕
本発明における誘電体層は、一般式ABOで表されるペロブスカイト型結晶構造を有し、緩衝層上に設けられるものであり、この誘電体層上には上部電極が設けられる。この誘電体層の厚みは、例えば50〜500nmの範囲に適宜設定することができる。
【0031】
本発明における誘電体層は、A元素としてPbを含有する誘電体(Pb系誘電体)からなるものが好ましく、A格子を占めるA元素として鉛(Pb)を含有し、B格子を占めるB元素としてジルコニウム(Zr)及びチタン(Ti)を含有するペロブスカイト型結晶構造を有する強誘電体(以下「PZT」という)がより好ましい。このPZTとしては、一般式(Pb1−x)(ZrTi1−y)Oで表され、式中のx及びyがそれぞれ0≦x<1及び0<y<1の範囲にあるものを用いることができる。式中のMとしては、Nb、La、Li、Na、Mg、Ca、Sr、Ba及びBiから選ばれる少なくとも一種が挙げられる。所望の素子特性を得る点から、式中のxが0≦x≦0.2の範囲にあるものが好ましく、特にx=0、すなわち一般式Pb(ZrTi1−y)Oで表されるものが好ましい。式中のyは、所望の素子特性、特にリーク電流を抑制する点から0.3以上が好ましく、0.35以上がより好ましく、一方、十分な残留分極値を得る点から0.8以下が好ましく、0.7以下がより好ましい。
【0032】
上述の誘電体層は、所望の特性に応じて、厚み方向に組成比率の分布を持たせてもよく、また、異なる組成比率の誘電体層を積層することもできる。
【0033】
〔MOCVD法による成膜方法〕
以下、MOCVD法を用いた初期核、緩衝層および誘電体層の形成方法についてさらに説明する。これらの形成は、公知のMOCVD用気相成長装置を用いて行うことができる。
【0034】
MOCVD法に用いられる有機金属原料は、加熱によりガス化し、必要によりキャリアガスとともに、基板を載置した真空容器(成長槽)内へ供給することができる。有機金属原料は、常温・常圧下で固体または液体のものが多く、固体原料は公知の固体昇華方式により、あるいは適当な溶媒に溶解して液体輸送し真空容器導入直前の気化装置によりガス化する液体輸送方式により供給することができる。液体原料はそのまま、或いは必要により溶媒で希釈して液体輸送方式により供給することができる。
【0035】
ガス化された原料(原料ガス)は、減圧下に保たれた真空容器内にて所定の温度に加熱された基板上に供給され、成膜が行われる。その際、原料ガス組成比の制御の点から、原料供給系および真空容器の内壁温度を、原料が内壁上で凝集しない十分な脱離速度(蒸気圧)を持つ温度以上で且つ分解する温度以下に制御することが好ましい。例えば180〜220℃程度に設定することができる。
【0036】
有機金属原料としては、例えばPZTであれば、Pb用にビスジピバロイルメタナート鉛(Pb(DPM))、Ti用にチタンイソプロポキシド(Ti(OiPr))、ジイソプロポキシビスジピバロイルメタナートチタン(Ti(OiPr)(DPM))、Zr用にジルコニウムブトキシド(Zr(OtBu))、イソプロポキシトリスジピバロイルメタナートジルコニウム(Zr(OiPr)(DPM))を用いることができる。
【0037】
下部電極を構成する導電層上での合金や酸素欠陥の形成を防止するために、有機金属原料ガスとともに酸化性ガスを供給することが好ましい。この酸化性ガスとしては、二酸化窒素(NO)、オゾン、酸素、酸素イオン、酸素ラジカルが挙げられ、中でも酸化性の高い二酸化窒素が好ましい。
【0038】
これらの原料ガスを用いて、チタン酸鉛からなる初期核および緩衝層、並びにPZTからなる強誘電体層を形成する場合を例に挙げてさらに説明する。
【0039】
まず、真空容器内へ、下部電極用導電膜が形成された基板を設置する。真空容器内の圧力を所定の減圧条件、基板温度を例えば450℃以下に保持する。本発明の製造方法における成膜条件は、初期核、緩衝層および強誘電体膜の形成工程(第1、第2及び第3の工程)を通して、必ずしも一定である必要はなく、例えば、後述するように、初期核の形成を比較的低温で実施し、誘電体層の形成を初期核の形成温度より高温で実施する、あるいは初期核の形成を比較的高圧で実施し、誘電体層の形成を初期核の形成圧力より低い圧力で実施することができる。
【0040】
次に、真空容器内へ、Pb原料ガス、Ti原料ガス及び酸化性ガスを所定の流量で所定時間供給して、基板上に初期核を形成する(第1の工程)。その後、Pb原料ガス、Ti原料ガス及び酸化性ガスの供給を停止する。
【0041】
この初期核の形成に際しては、その前に前処理工程を実施してもよい。例えば、Pb原料ガスを、真空容器内へ所定の流量で所定時間供給し、続いてこのPb原料ガスを供給しながら酸化性ガスを所定の流量で所定時間供給し(前処理工程)、引き続きそのままの状態でさらにTi原料ガスの供給を開始して所定時間保持し、初期核を基板上に形成する(第1の工程)。この前処理工程は、導電層上にPb原料ガスを単独または酸化性ガスとともに供給するものである。この前処理工程を行うことにより、後の誘電体層の形成工程において、グレインサイズの小さい、表面の凹凸の小さい誘電体層を形成でき、結果、リーク電流の少ない、透明性に優れた誘電体層を形成することができる。この前処理工程は、Pb原料ガスが導電層表面で分解して表面金属と十分に反応でき、且つ、導電層上にPbO膜が形成しない時間および処理条件で行う必要がある。例えば、処理温度(導電層の温度)は、所望の効果を十分に得る点から350℃以上が好ましく、390℃以上がより好ましく、一方、PbO膜形成の抑制やアルミニウム配線等の熱劣化抑制の観点から700℃以下が好ましく、600℃以下がより好ましく、450℃以下がさらに好ましい。処理時間は、通常60秒以下の範囲で適宜設定することができ、例えば3〜20秒の範囲内で行うことができる。なお、PbO膜の形成はX線解析により調べることができる。
【0042】
次に、Pb原料ガスのTi原料ガスに対する流量比率が第1の工程における比率より大きい流量条件で、例えばPb原料ガス及び酸化性ガスを第1の工程と同じ或いは実質的に同じ流量で、Ti原料ガスを第1の工程より少ない流量で供給して緩衝層を形成する(第2の工程)。その際、必要により、第1の工程に対して温度および圧力の少なくとも一方を変更してもよい。所定の時間経過後にPb原料ガス、Ti原料ガス及び酸化性ガスの供給を停止する。
【0043】
次に、原料供給条件を変更し、Pb原料ガス、Zr原料ガス、Ti原料ガス及び酸化性ガスをそれぞれ所定の流量で供給し、所定時間保持して所定の厚みの強誘電体層を形成する(第3の工程)。その際、必要により、前工程に対して温度および圧力の少なくとも一方を変更してもよい。なお、第3の工程を実施するに際しては、Pb欠損の防止の点から、第2の工程と第3の工程との間の待機時間ができるだけ短いことが好ましい。そのため、第2の工程の条件(温度、圧力)は、できるだけ第3の工程の条件に近いことが好ましい。これにより、第3の工程のための成膜条件変更後の安定化時間を短くでき、すなわち待機時間を短くすることができる。
【0044】
強誘電体層の形成が終了した後、その上に上部電極形成用の導電層をスパッタリング法またはCVD法等により形成する。
【0045】
〔成膜温度および圧力〕
本発明の製造方法におけるMOCVD法による第1〜第3の工程を通じて、処理温度(導電層の温度)は、結晶性の点から350℃以上が好ましく、370℃以上がより好ましい。一方、リーク電流の抑制や材料の耐熱性の点からは700℃以下が好ましく、特にアルミニウム等の低融点材料からなるプラグや配線の耐熱性、トランジスタの熱劣化防止を考慮すると450℃以下がより好ましい。また原料ガスの全圧力は、第1〜第3の工程を通じて、成膜速度の点から1×10−4Torr(1.33×10−2Pa)以上が好ましい。一方、第1の工程では、結晶化の点から100Torr(13.3kPa)以下の範囲で適宜設定することができ、例えば20Torr(2.66kPa)以下にすることができる。第3の工程では、結晶性の点から4Torr(532Pa)以下にすることが好ましく、2Torr(266Pa)以下がより好ましい。第2の工程の処理条件(温度、圧力)は、Pb等の高蒸気圧金属元素の欠損防止の点から、第2の工程と第3の工程との間の待機時間ができるだけ短いことが好ましいため、第3の工程の処理条件に近い或いは同じ条件、すなわち第3の工程の処理条件の範囲内に適宜設定することができる。
【0046】
また、本発明の製造方法においては、第1の工程の条件が、第3の工程の条件よりも温度(導電層の温度)が低い条件(以下「低温核付け条件」という)、および第3の工程の条件よりも原料ガス圧力が高い条件(以下「高圧核付け条件」という)、の少なくともいずれかの条件を満たすことが好ましい。この方法によれば、後に形成する誘電体層のグレインサイズが小さくなり、表面の凹凸が小さくなる。結果、リーク電流が少なく、且つ透明性に優れマスクの位置合わせが良好に行える誘電体膜が形成され、さらにこの誘電体膜を容量素子に適用すればビット線電圧差のバラツキの小さい半導体装置を製造できる。その際、第2の工程の条件は、Pb等の高蒸気圧金属元素の欠損防止の点から、第2の工程と第3の工程との間の待機時間ができるだけ短いことが好ましいため、第3の工程の条件に近い或いは同じ条件、すなわち第3の工程の処理条件の範囲内に適宜設定することができる。
【0047】
低温核付け条件は、次の温度範囲内で、第1の工程の温度が第3の工程の温度より低くなるように設定することが好ましい。圧力は前述の圧力範囲に設定することができ、下記の高圧核付け条件の圧力に設定してもよい。
第1の工程の温度:350℃以上が好ましく、370℃以上がより好ましく、一方、450℃以下が好ましく、400℃以下が好ましい。
第3の工程の温度:400〜700℃の範囲で適宜設定することができ、470℃以下が好ましく、450℃以下がより好ましい。
【0048】
高圧核付け条件は、次の圧力範囲内で、第1の工程の圧力が第3の工程の圧力より高くなるように設定することが好ましい。温度は前述の温度範囲あるいは上記低温核付け条件の温度に設定することができる。
第1の工程の圧力:0.1Torr(13.3Pa)以上が好ましく、1Torr(133Pa)以上がより好ましく、一方、100Torr(13.3kPa)以下が好ましく、20Torr(2.66kPa)以下がより好ましい。
第3の工程の圧力:1×10−4Torr(1.33×10−2Pa)以上が好ましく、一方、4Torr(532Pa)以下が好ましく、2Torr(266Pa)以下がより好ましい。
【0049】
〔半導体記憶装置の製造方法〕
次に、上述の誘電体層と、下部電極および上部電極を備えた容量素子を有する半導体記憶装置の製造方法について説明する。
【0050】
まず、トランジスタ等の能動素子が形成された半導体基板上に設けられた第1の層間絶縁膜上に下部電極を形成する。その際、例えば、バリア膜としてTiN膜またはTiとTiNとの積層膜(例えば、Ti/TiN/Ti積層膜)をスパッタリング法により形成し、その上に下部電極形成用の例えばRuからなる厚み100nm程度の導電膜をスパッタリング法またはCVD法により形成する。下部電極を形成するためのパターニングは、この導電膜形成後に行ってもよいし、誘電体膜および上部電極形成用の導電膜を形成した後に一括でパターニングを行ってもよい。また、下部電極は、第1の層間絶縁膜内に設けられ能動素子に導通するプラグに電気的に接続されるように配置される。
【0051】
次に、下部電極形成用の導電膜上あるいはパターニングされた下部電極上に、MOCVD法により、前述の方法にしたがって、初期核、緩衝層および誘電体層を順に形成する。
【0052】
次に、この誘電体層上に、上部電極形成用の例えばRuからなる厚み100nm程度の導電膜をスパッタリング法またはCVD法により形成する。
【0053】
その後、ドライエッチングにより、バリア膜、下部電極用導電膜、誘電体膜および上部電極用導電膜をパターニングして、あるいは既に下部電極が形成されている場合は誘電体膜および上部電極用導電膜等をパターニングして、上部電極と下部電極とこれらの電極間に位置する誘電体層とを有する容量素子が形成される。
【0054】
以上のようにして形成された容量素子上に第2の層間絶縁膜を形成し、この第2の層間絶縁膜に上部電極へ電気的に通じるプラグを形成し、次いでこのプラグに導通する配線を形成することができる。
【0055】
【実施例】
以下、実施例により本発明をさらに詳細に説明する。
【0056】
〔実施例1〕
下部電極用導電膜として厚み100nmのRu膜上に、下記のとおりMOCVD法により、下記原料を用い、基板温度430℃、成膜圧力1Torr(133Pa)の条件下で初期核(PTO、Ti/Pb原子数比=0.91)、緩衝層(PTO、Ti/Pb原子数比=0.63)および強誘電体膜(PZT)を形成し、その後、上部電極として真空蒸着法により厚み100nmのAu膜を形成した。
【0057】
Pb原料:ビスジピバロイルメタナート鉛(Pb(DPM))を有機溶媒に溶解した溶液(濃度0.1mol/L)、
Ti原料:ジイソプロポキシビスジピバロイルメタナートチタン(Ti(OiPr)(DPM))を有機溶媒に溶解した溶液(濃度0.3mol/L)、
Zr原料:イソプロポキシトリスジピバロイルメタナートジルコニウム(Zr(OiPr)(DPM))を有機溶媒に溶解した溶液(濃度0.1mol/L)、
酸化性ガス:二酸化窒素(NO)。
なお、Pb原料、Ti原料、Zr原料は溶液として輸送し、気化器によりガス化して真空容器内へ供給した(いわゆる液体輸送方式にて供給)。
【0058】
まず、初期核の形成前に、二酸化窒素400sccmとともにPb原料(0.3ml/min)を気化ガスとして5秒間供給し(前工程)、続いて、さらにTi原料(0.12ml/min)を気化ガスとして供給して20秒間保持し、厚み3nmの初期核(結晶核)を形成した(第1の工程)。
【0059】
次に、Ti原料の供給量を0.06ml/minに減らした以外は、上記第1の工程と同じ温度、圧力、Pb原料供給量および二酸化窒素供給量で20秒間保持し、厚み2nmの緩衝層を形成した(第2の工程)。
【0060】
次に、所定の成膜条件、すなわちPb原料0.35ml/min、Ti原料0.1ml/min、Zr原料0.21ml/minに変更して安定化した後に、これらの原料の溶液を気化ガスとして、二酸化窒素400sccmとともに900秒間供給し、厚み230nmの強誘電体膜を形成した(第3の工程)。
【0061】
以上のようにして形成された容量素子のヒステリシス特性を図1に示す。この図から、後述の比較例に対して、低電圧特性、すなわち低電圧における残留分極値が向上していることがわかる。
【0062】
なお、図1は、±2V、±2.5V、±3V、±4V、±5Vの両極性の単発電圧掃引で得られたヒステリシス(シングルショットヒステリシス)を重ね合わせて示したものである。
【0063】
〔実施例2〕
上部電極として、Ruの酸化物を成膜した以外は、実施例1と同様にして容量素子を形成した。形成された容量素子のヒステリシス特性を図2に示す。この図から、後述の比較例に対して、低電圧特性、すなわち低電圧における残留分極値が向上していることがわかる。
【0064】
なお、図2は、±2.5V、±3V、±4V、±5Vの両極性の単発電圧掃引で得られたヒステリシス(シングルショットヒステリシス)を重ね合わせて示したものである。
【0065】
〔実施例3〕
下部電極用導電膜として厚み100nmのRu膜上に、下記のとおりMOCVD法により、下記原料を用い、初期核(PTO、Ti/Pb原子数比=1)、緩衝層(酸化鉛、Ti/Pb原子数比=0)および強誘電体膜(PZT)を形成し、その後、上部電極として厚み100nmのRuの酸化物を成膜した。
【0066】
Pb原料:ビスジピバロイルメタナート鉛(Pb(DPM))、
Ti原料:チタンイソプロポキシド(Ti(OiPr))、
Zr原料:ジルコニウムブトキシド(Zr(OtBu))、
酸化性ガス:二酸化窒素(NO)。
なお、Pb原料、Ti原料、Zr原料は、固体または液体のまま直接ガス化して真空容器内へ供給した(いわゆる固体昇華方式で供給)。
【0067】
まず、初期核の形成前に、基板温度330℃、成膜圧力50mTorr(6.65Pa)にて、二酸化窒素20sccmとともにPb原料0.18sccmを20秒間供給し(前工程)、続いて、同じ温度・圧力下で、さらにTi原料(0.24sccm)を供給して10秒間保持し、厚み2nmの初期核(結晶核)を形成した(第1の工程)。
【0068】
次に、基板温度を430℃に変更し、上記第1の工程と同じ圧力、Pb原料供給量および二酸化窒素供給量で10秒間保持し、厚み0.4nmの緩衝層を形成した(第2の工程)。
【0069】
次に、所定の成膜条件、すなわちPb原料0.18sccm、Ti原料0.14sccm、Zr原料0.045sccm、二酸化窒素50sccmに変更して安定化した後に、これらの原料を1250秒間供給し、厚み230nmの強誘電体層を形成した(第3の工程)。
【0070】
以上のようにして形成された容量素子のヒステリシス特性を図3に示す。この図から、後述の比較例に対して、低電圧特性、すなわち低電圧における残留分極値が向上していることがわかる。
【0071】
なお、図3は、±2.5V、±3V、±4V、±5Vの両極性の単発電圧掃引で得られたヒステリシス(シングルショットヒステリシス)を重ね合わせて示したものである。
【0072】
〔比較例1〕
第2の工程を行わなかった以外は、実施例1と同様にして容量素子を作製した。形成した容量素子のヒステリシス特性を図1に示す。
【0073】
〔比較例2〕
第2の工程を行わなかった以外は、実施例2と同様にして容量素子を作製した。形成した容量素子のヒステリシス特性を図2に示す。
【0074】
〔比較例3〕
第2の工程を行わなかった以外は、実施例3と同様にして容量素子を作製した。形成した容量素子のヒステリシス特性を図3に示す。
【0075】
【発明の効果】
以上の説明から明らかなように本発明によれば、容量特性、特に低電圧特性が改善された容量素子を有する半導体記憶装置を提供することができる。
【図面の簡単な説明】
【図1】実施例および比較例の容量素子のヒステリシス特性を示す図である。
【図2】実施例および比較例の容量素子のヒステリシス特性を示す図である。
【図3】実施例および比較例の容量素子のヒステリシス特性を示す図である。

Claims (18)

  1. 一般式ABOで表されるペロブスカイト型結晶構造を有する誘電体層と、この誘電体層を挟んで配置された下部電極および上部電極とを有する容量素子を有する半導体記憶装置の製造方法であって、
    下部電極を構成する導電層上に、有機金属気相成長法により、誘電体層を構成する金属元素と同種の少なくとも一種の金属元素を含有する初期核を形成する第1の工程と、
    前記初期核上に、有機金属気相成長法により、前記初期核と誘電体層のいずれにも含有される金属元素と同種の少なくとも一種の金属元素を、前期初期核中の当該金属元素の含有比率より大きい比率で含有する緩衝層を形成する第2の工程と、
    前記緩衝層上に、有機金属気相成長法により、ペロブスカイト型結晶構造を有する誘電体層を形成する第3の工程とを有する半導体記憶装置の製造方法。
  2. 前記緩衝層は、前記初期核中の含有比率より大きい比率で含有される金属元素として鉛(Pb)を含有する請求項1記載の半導体記憶装置の製造方法。
  3. 前記緩衝層は、前記誘電体層の結晶配向性に影響を与えない厚さに形成する請求項1又は2記載の半導体記憶装置の製造方法。
  4. 前記誘電体層は、A格子を占めるA元素として鉛(Pb)を含有し、B格子を占めるB元素としてジルコニウム(Zr)及びチタン(チタン)を含有する強誘電体層である請求項1、2又は3記載の半導体記憶装置の製造方法。
  5. 前記初期核がチタン酸鉛からなり、前記緩衝層が鉛元素(Pb)を含有する金属酸化物からなる請求項4記載の半導体記憶装置の製造方法。
  6. 前記緩衝層は、チタン酸鉛からなり、前記初期核の鉛含有比率より高い鉛含有比率を有する請求項5記載の半導体記憶装置の製造方法。
  7. 前記緩衝層が酸化鉛からなる請求項5記載の半導体記憶装置の製造方法。
  8. 第1の工程の条件が、第3の工程の条件よりも温度が低い条件、および第3の工程の条件よりも原料ガス圧力が高い条件、の少なくともいずれかの条件を満たす請求項1〜7のいずれか一項に記載の半導体記憶装置の製造方法。
  9. 前記下部電極は、少なくとも前記誘電体層側の表面に、白金(Pt)、イリジウム(Ir)、ルテニウム(Ru)及びこれらの酸化物から選ばれる少なくとも一種の材料からなる膜を有する請求項1〜8のいずれか一項に記載の半導体記憶装置の製造方法。
  10. 一般式ABOで表されるペロブスカイト型結晶構造を有する誘電体層と、この誘電体層を挟んで配置された下部電極および上部電極とを有する容量素子を有する半導体記憶装置において、
    下部電極を構成する導電層上に、誘電体層を構成する金属元素と同種の少なくとも一種の金属元素を含有する初期核を有し、
    前記初期核と誘電体層との間に、前記初期核と誘電体層のいずれにも含有される金属元素と同種の少なくとも一種の金属元素を、前期初期核中の当該金属元素の含有比率より大きい比率で含有する緩衝層を有することを特徴とする半導体記憶装置。
  11. 前記緩衝層は、前記初期核中の含有比率より大きい比率で含有される金属元素として鉛(Pb)を含有する請求項10記載の半導体記憶装置。
  12. 前記緩衝層の厚さが0.2〜10nmの範囲にある請求項10又は11記載の半導体記憶装置。
  13. 前記誘電体層は、A格子を占めるA元素として鉛(Pb)を含有し、B格子を占めるB元素としてジルコニウム(Zr)及びチタン(チタン)を含有する強誘電体層である請求項10、11又は12記載の半導体記憶装置。
  14. 前記初期核がチタン酸鉛からなり、前記緩衝層が少なくとも鉛元素(Pb)を含有する金属酸化物からなる請求項13記載の半導体記憶装置。
  15. 前記緩衝層は、チタン酸鉛からなり、前記初期核の鉛含有比率より高い鉛含有比率を有する請求項14記載の半導体記憶装置。
  16. 前記緩衝層が酸化鉛からなる請求項14記載の半導体記憶装置。
  17. 前記下部電極は、少なくとも前記誘電体層側の表面に、白金(Pt)、イリジウム(Ir)、ルテニウム(Ru)及びこれらの酸化物から選ばれる少なくとも一種の材料からなる膜を有する請求項10〜16のいずれか一項に記載の半導体記憶装置。
  18. 前記上部電極は、少なくとも前記誘電体層側の表面に、白金(Pt)、イリジウム(Ir)、ルテニウム(Ru)及びこれらの酸化物から選ばれる少なくとも一種の材料からなる膜を有する請求項10〜17のいずれか一項に記載の半導体記憶装置。
JP2003165191A 2003-06-10 2003-06-10 半導体記憶装置およびその製造方法 Expired - Fee Related JP4663216B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003165191A JP4663216B2 (ja) 2003-06-10 2003-06-10 半導体記憶装置およびその製造方法
US10/862,381 US6958504B2 (en) 2003-06-10 2004-06-08 Semiconductor storage device and method of manufacturing the same
US11/202,032 US7291530B2 (en) 2003-06-10 2005-08-12 Semiconductor storage device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003165191A JP4663216B2 (ja) 2003-06-10 2003-06-10 半導体記憶装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005005387A true JP2005005387A (ja) 2005-01-06
JP4663216B2 JP4663216B2 (ja) 2011-04-06

Family

ID=33508845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003165191A Expired - Fee Related JP4663216B2 (ja) 2003-06-10 2003-06-10 半導体記憶装置およびその製造方法

Country Status (2)

Country Link
US (2) US6958504B2 (ja)
JP (1) JP4663216B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351828A (ja) * 2005-06-16 2006-12-28 Tokyo Electron Ltd 半導体装置の製造方法およびコンピュータ記憶媒体

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005251843A (ja) * 2004-03-02 2005-09-15 Nec Electronics Corp 半導体装置、その製造方法及び記憶装置
US20060073613A1 (en) * 2004-09-29 2006-04-06 Sanjeev Aggarwal Ferroelectric memory cells and methods for fabricating ferroelectric memory cells and ferroelectric capacitors thereof
US20070120164A1 (en) * 2005-10-20 2007-05-31 Canon Kabushiki Kaisha Film forming method and oxide thin film element
JP4433200B2 (ja) * 2005-12-20 2010-03-17 セイコーエプソン株式会社 強誘電体キャパシタおよび半導体装置
US7768050B2 (en) * 2006-07-07 2010-08-03 The Trustees Of The University Of Pennsylvania Ferroelectric thin films
JP5491085B2 (ja) * 2008-11-10 2014-05-14 日本碍子株式会社 セラミックスシートの製造方法
JP5615591B2 (ja) * 2009-07-16 2014-10-29 日本碍子株式会社 結晶粒子の製造方法及び結晶配向セラミックスの製造方法
JP5615590B2 (ja) * 2009-07-16 2014-10-29 日本碍子株式会社 結晶配向セラミックスの製造方法
US9761785B2 (en) * 2011-10-17 2017-09-12 The United States Of America As Represented By The Secretary Of The Army Stylo-epitaxial piezoelectric and ferroelectric devices and method of manufacturing
US8866367B2 (en) 2011-10-17 2014-10-21 The United States Of America As Represented By The Secretary Of The Army Thermally oxidized seed layers for the production of {001} textured electrodes and PZT devices and method of making
US20130093290A1 (en) * 2011-10-17 2013-04-18 U.S. Government As Represented By The Secretary Of The Army Stylo-Epitaxial Piezoelectric and Ferroelectric Devices and Method of Manufacturing
US10266936B2 (en) 2011-10-17 2019-04-23 The United States Of America As Represented By The Secretary Of The Army Process for making lead zirconate titanate (PZT) layers and/or platinum electrodes and products thereof

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0689986A (ja) * 1992-07-24 1994-03-29 Mitsubishi Electric Corp 電子デバイスおよびその製造方法
JPH07202295A (ja) * 1993-12-28 1995-08-04 Sharp Corp 強誘電体結晶薄膜被覆基板、その製造方法及び強誘電体結晶薄膜被覆基板を用いた強誘電体薄膜デバイス
JPH1126296A (ja) * 1997-06-30 1999-01-29 Tdk Corp 膜構造体、電子デバイス、記録媒体および酸化物導電性薄膜の製造方法
JPH11195768A (ja) * 1997-10-22 1999-07-21 Fujitsu Ltd ペロブスカイト型酸化物膜を含む電子装置とその製造方法及び強誘電体キャパシタ
JP2000058525A (ja) * 1998-08-03 2000-02-25 Nec Corp 金属酸化物誘電体膜の気相成長方法
JP2000082787A (ja) * 1991-09-25 2000-03-21 Seiko Epson Corp 半導体装置及びその製造方法
JP2001028426A (ja) * 1999-07-14 2001-01-30 Toshiba Corp 半導体装置およびその製造方法
JP2001237402A (ja) * 1999-12-28 2001-08-31 Infineon Technologies Ag 構造化された金属酸化物含有層および半導体構造素子の製造方法
JP2002118236A (ja) * 2000-10-10 2002-04-19 Hitachi Ltd 半導体装置およびその製造方法
JP2002305289A (ja) * 2001-04-05 2002-10-18 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2002334875A (ja) * 2001-03-09 2002-11-22 Nec Corp 金属酸化物誘電体膜の気相成長方法
JP2002367985A (ja) * 2001-06-05 2002-12-20 Mitsubishi Materials Corp 酸化イリジウム薄膜上の成膜方法とその応用

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2225681C (en) * 1995-06-28 2001-09-11 Bell Communications Research, Inc. Barrier layer for ferroelectric capacitor integrated on silicon
US6392257B1 (en) * 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
US6518609B1 (en) * 2000-08-31 2003-02-11 University Of Maryland Niobium or vanadium substituted strontium titanate barrier intermediate a silicon underlayer and a functional metal oxide film
US6563118B2 (en) * 2000-12-08 2003-05-13 Motorola, Inc. Pyroelectric device on a monocrystalline semiconductor substrate and process for fabricating same
US6489645B1 (en) * 2001-07-03 2002-12-03 Matsushita Electric Industrial Co., Ltd. Integrated circuit device including a layered superlattice material with an interface buffer layer
US6667196B2 (en) * 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6872252B2 (en) * 2002-03-06 2005-03-29 Agilent Technologies, Inc. Lead-based perovskite buffer for forming indium phosphide on silicon

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000082787A (ja) * 1991-09-25 2000-03-21 Seiko Epson Corp 半導体装置及びその製造方法
JPH0689986A (ja) * 1992-07-24 1994-03-29 Mitsubishi Electric Corp 電子デバイスおよびその製造方法
JPH07202295A (ja) * 1993-12-28 1995-08-04 Sharp Corp 強誘電体結晶薄膜被覆基板、その製造方法及び強誘電体結晶薄膜被覆基板を用いた強誘電体薄膜デバイス
JPH1126296A (ja) * 1997-06-30 1999-01-29 Tdk Corp 膜構造体、電子デバイス、記録媒体および酸化物導電性薄膜の製造方法
JPH11195768A (ja) * 1997-10-22 1999-07-21 Fujitsu Ltd ペロブスカイト型酸化物膜を含む電子装置とその製造方法及び強誘電体キャパシタ
JP2000058525A (ja) * 1998-08-03 2000-02-25 Nec Corp 金属酸化物誘電体膜の気相成長方法
JP2001028426A (ja) * 1999-07-14 2001-01-30 Toshiba Corp 半導体装置およびその製造方法
JP2001237402A (ja) * 1999-12-28 2001-08-31 Infineon Technologies Ag 構造化された金属酸化物含有層および半導体構造素子の製造方法
JP2002118236A (ja) * 2000-10-10 2002-04-19 Hitachi Ltd 半導体装置およびその製造方法
JP2002334875A (ja) * 2001-03-09 2002-11-22 Nec Corp 金属酸化物誘電体膜の気相成長方法
JP2002305289A (ja) * 2001-04-05 2002-10-18 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2002367985A (ja) * 2001-06-05 2002-12-20 Mitsubishi Materials Corp 酸化イリジウム薄膜上の成膜方法とその応用

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351828A (ja) * 2005-06-16 2006-12-28 Tokyo Electron Ltd 半導体装置の製造方法およびコンピュータ記憶媒体

Also Published As

Publication number Publication date
JP4663216B2 (ja) 2011-04-06
US7291530B2 (en) 2007-11-06
US20040253746A1 (en) 2004-12-16
US20050287735A1 (en) 2005-12-29
US6958504B2 (en) 2005-10-25

Similar Documents

Publication Publication Date Title
US7291530B2 (en) Semiconductor storage device and method of manufacturing the same
US5572052A (en) Electronic device using zirconate titanate and barium titanate ferroelectrics in insulating layer
JP4578774B2 (ja) 強誘電体キャパシタの製造方法
US6150684A (en) Thin-film capacitor and method of producing same
JP2003133531A (ja) 電子装置とその製造方法
US20050170534A1 (en) Ferroelectric capacitor, method of manufacturing same, and semiconductor memory device
US6821845B1 (en) Semiconductor device and method for manufacturing the same
JP2001007299A (ja) 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法
JPH10182291A (ja) 強誘電体薄膜の製造方法、強誘電体薄膜被覆基板及びキャパシタ
US6338970B1 (en) Ferroelectric capacitor of semiconductor device and method for fabricating the same
US6727156B2 (en) Semiconductor device including ferroelectric capacitor and method of manufacturing the same
US6495428B1 (en) Method of making a capacitor with oxygenated metal electrodes and high dielectric constant materials
US7811834B2 (en) Methods of forming a ferroelectric layer and methods of manufacturing a ferroelectric capacitor including the same
US7368300B2 (en) Capacitor in semiconductor device and method for fabricating the same
US20040058492A1 (en) Vapor growth method for metal oxide dielectric film and pzt film
JP3137004B2 (ja) 半導体素子のキャパシタ構造の作製方法
US6812510B2 (en) Ferroelectric capacitor, process for manufacturing thereof and ferroelectric memory
KR20090052455A (ko) 강유전체 캐패시터 및 이의 제조 방법
JP4416230B2 (ja) 電子装置の製造方法
US20080258193A1 (en) Ferroelectric memory and method of manufacturing the same
JP4315676B2 (ja) 半導体記憶装置およびその製造方法
JP2002334875A (ja) 金属酸化物誘電体膜の気相成長方法
US20050194625A1 (en) Semiconductor device, method of fabricating the same, and memory device
US6498044B1 (en) Capacitor having perovskite series dielectric film containing copper and manufacturing method thereof
JP4156074B2 (ja) 半導体集積回路用キャパシタ及びその製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050120

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050120

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100419

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110105

R150 Certificate of patent or registration of utility model

Ref document number: 4663216

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees