JPH0689986A - 電子デバイスおよびその製造方法 - Google Patents

電子デバイスおよびその製造方法

Info

Publication number
JPH0689986A
JPH0689986A JP5104146A JP10414693A JPH0689986A JP H0689986 A JPH0689986 A JP H0689986A JP 5104146 A JP5104146 A JP 5104146A JP 10414693 A JP10414693 A JP 10414693A JP H0689986 A JPH0689986 A JP H0689986A
Authority
JP
Japan
Prior art keywords
insulator layer
titanate
pzt
lead
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5104146A
Other languages
English (en)
Inventor
Keiichirou Kashiwabara
慶一朗 柏原
Tomohito Okudaira
智仁 奥平
Hiromi Ito
博巳 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP5104146A priority Critical patent/JPH0689986A/ja
Publication of JPH0689986A publication Critical patent/JPH0689986A/ja
Priority to US08/374,890 priority patent/US5572052A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【目的】 高誘電率の絶縁体層を有する電子デバイスを
提供する。 【構成】 下部電極21と、下部電極21上に設けら
れ、チタン酸鉛からなる絶縁体層22と、ペロブスカイ
ト型の結晶構造を有し、絶縁体層22上に設けられるチ
タン酸ジルコン酸鉛(PZT)層23と、PZT層23
上に設けられる上部電極24とを備えるキャパシタ構造
を有する電子デバイス。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、キャパシタ構造を有す
る電子デバイスおよびその製造方法に関し、特に、キャ
パシタ構造における誘電体としてチタン酸ジルコン酸鉛
(PZT)またはチタン酸ジルコン酸ランタン鉛(PL
ZT)のような強誘電性セラミックスを用いた、DRA
Mおよび不揮発性RAM等の半導体装置、圧電素子、焦
電素子ならびに電気光学素子等の電子デバイスならびに
それらの製造方法に関する。
【0002】
【従来の技術】PbTiO3 、PZTおよびPLZTの
ような強誘電性セラミックスは、圧電素子、焦電素子お
よび電気光学素子等に利用される。これらの用途は、振
動子、フィルタおよび赤外線センサ等、多岐にわたって
いる。
【0003】また最近、強誘電性セラミックスは、DR
AMおよび不揮発性RAMのキャパシタを形成するため
の誘電材料として注目されてきている。すなわち、これ
らのセラミックスは、その強誘電性を利用して一旦電圧
を印加すると以降電圧を取除いてもデータを保持できる
ことから、不揮発性の半導体記憶装置へ適用される。さ
らに、比誘電率が非常に高い強誘電性セラミックスは、
集積度が高く電極面積が小さいキャパシタにおいても大
容量の電荷を蓄積できることから、これらの材料は将来
の高密度半導体記憶装置のメモリセルへの適用が期待で
きる。
【0004】図8に、スタックトタイプキャパシタの誘
電体として強誘電性セラミックスを用いた従来のDRA
Mを示す。図に示されるDRAMにおいて、シリコン半
導体基板131の主表面上において所定の領域には、素
子分離のための分離酸化膜132が形成される。分離酸
化膜132の下方にはチャネルストッパ層133が形成
され、分離酸化膜132によって囲まれた領域には、チ
ャネル領域136を挟むように所定の間隔を隔ててソー
ス/ドレイン領域134および135が形成される。
【0005】チャネル領域136上にはゲート絶縁膜1
37を介してゲート電極138が形成され、ゲート電極
138を覆うように絶縁膜139が形成される。また、
絶縁膜139の表面上に沿って延びるように、ソース/
ドレイン領域134に電気的に接続される埋込みビット
線140が形成される。ソース/ドレイン領域135上
にはコンタクトホール141aを有する層間絶縁膜14
1が形成される。また、コンタクトホール141a内に
ソース/ドレイン領域135に電気的に接続するよう、
ポリシリコン等からなる配線層142が形成される。
【0006】配線層142上および層間絶縁膜141上
に延びるように白金層143が形成され、白金層143
上には、PZTまたはPLZTなどの強誘電体膜144
が形成される。強誘電体膜144上には白金などからな
るキャパシタ上部電極145が形成され、キャパシタ上
部電極145上にはコンタクトホール146aを有する
層間絶縁膜146が形成される。キャパシタ上部電極1
45には、層間絶縁膜146上に沿って延びるように形
成された配線層147が電気的に接続されている。この
ような構造において、配線層142と白金層143とに
よってキャパシタ下部電極が構成されている。
【0007】強誘電性セラミックスの上述したような電
子デバイスへの応用にあたって、その薄膜を形成する技
術が必要不可欠である。従来、これらの薄膜を形成する
ため、スパッタ法が用いられてきたが、この方法は、低
い堆積速度、表面欠陥の生成、および膜における化学量
論的な制御の困難性というような欠点を有していた。
【0008】一方、特開昭59−42392には、液相
において鉛を含む強誘電性セラミックスの前駆体を形成
する方法が開示されている。この方法では、Pbのソー
ス原料として一般式Pb(OCOR)2 で示される化合
物が用いられ、ジルコニウムおよびチタンのソース原料
として、ジルコニウムアルコキシドおよびチタンアルコ
キシドがそれぞれ用いられる。これらのソース原料が加
熱とともに混合されると、セラミックスの前駆体が形成
される。前駆体の有機溶媒溶液を基板に塗布した後、加
熱処理することによってセラミックスの薄膜を形成する
ことができる。
【0009】また、特開平2−6335には、PZTの
薄膜をゾルゲル法を用いて形成する方法が開示されてい
る。この方法において、鉛アルコキシドまたは酢酸鉛、
ジルコニウムアルコキシド、チタンアルコキシド、エタ
ノールアミンならびにアルコールから本質的になる混合
物が基板上に塗布され、かつゲル化のために乾燥され
る。ゲル化された混合物を焼成することによって、基板
上にPZTの薄膜が形成される。
【0010】これらの液相法は、操作が簡単な上に、膜
の化学量論的制御を可能にする。加えて、基板に塗布す
る混合物の濃度および/または混合物の塗布回数を変え
ることによって、膜厚を変更することができる。しかし
ながら、これらの方法で、比較的薄い膜(たとえば20
00Å以下の厚み)を形成することは困難である。さら
に、これらの方法は必ずしも良好な段差被覆を与えるこ
とができず、かつ、しばしば堆積層に粗い表面をもたら
す。
【0011】CVD(化学蒸着)は、上述したような欠
点を解消するために有望である。たとえば、ソース原料
として有機金属化合物を用いたMOCVD法によるPb
TiO3 薄膜の合成が報告されている(日本セラミック
ス協会学術論文誌96[6]687−93(198
8))。この方法において、Pbのソース原料にはテト
ラエチル鉛(以下PbEtと略記)が用いられ、かつT
iのソース原料にはイソプロポキシチタン(以下i−P
OTと略記)が用いられた。また、誘電体薄膜を析出さ
せるための基板として、鏡面研磨したSi(100)、
サファイア(0001)およびMgO(100)の単結
晶が用いられた。図9は、報告されたCVD装置の模式
図である。バブラー91および92にそれぞれ収容され
たi−POTおよびPbEtは、リボンヒータ93aで
加熱された配管93bを通じて、N2キャリアガスによ
って反応室97に導かれた。反応室97は、ロータリポ
ンプ96によって排気することができた。原料混合ガス
は、ノズル98から、ヒータ95によって加熱された基
板94上に吹付けられた。基板の温度500℃〜600
℃において、PbTiO3 膜が得られた。
【0012】また、上記方法と同様にMOCVD法を用
いるPZT薄膜の形成が報告された(Japanese Journal
of Applied Physics Vol.29,No.4,April,1990,pp.718-
722)。この方法では、上述したPbおよびTiのソー
ス原料の他に、ジルコニウムのソース原料として、ジル
コニウムテトライソプロポキシド(以下POZと略記)
または、ジルコニウムテトラジピバロイルメタン(以下
Zr(DPM)4 と略記)が用いられた。ソース原料系
として、PbEt−POZ−POTおよびPbEt−Z
r(DPM)4 −POTの2つの系が試験された。ま
た、PZT薄膜を形成するための基板として、鏡面研磨
されたSi(100)およびMgO(100)の単結晶
が用いられた。それぞれの系において、3つのソース原
料は、40〜100ml/minの速度のキャリアガス
によって運ばれかつ混合された。原料混合ガスが500
℃ないし650℃に加熱された基板上に運ばれた結果、
PZT薄膜が100ないし1000Å/minの堆積速
度で基板上に生成された。
【0013】また、上記方法と異なる原料を用いてCV
D法によりPZT薄膜を合成する方法が報告されている
(日本セラミックス協会学術論文誌99[3]248−
250(1991))。この報告では、Pbのソース原
料として、ジピバロイルメタナト鉛(Pb(DP
M)2 )、Tiのソース原料としてテトライソプロポキ
シチタン(Ti(O−i−C3 7 4 )、Zrのソー
ス原料として四第3ブトキシジルコニウム(Zr(O−
t−C4 9 4 )が用いられた。また、PZT薄膜を
堆積させるための基板としてMgO(100)単結晶が
用いられた。ソース原料を気化するための温度として、
Pbについては165℃、Zrについては50℃、Ti
については42℃が用いられた。Pbのソース原料は、
180ml/minの速度のN2 キャリアガスによって
運ばれ、ZrおよびTiのソース原料は、それぞれ40
ml/minの速度のN2 キャリアガスによって運ばれ
た。ソース原料の蒸気は、40ml/minの速度で供
給されるO2 と混合され、ガス混合物はCVD反応器に
導入された。CVD反応器内において、20Torrの
気圧の下700℃に加熱されたMgO単結晶基板上に、
PZT薄膜が形成された。
【0014】上述したMOCVD法は、相対的に薄く、
平滑な表面を有する強誘電性セラミックスの膜を、より
高い堆積速度で形成することができ、かつ、膜の化学量
論的組成を制御することができる。
【0015】
【発明が解決しようとする課題】上述した方法では、M
gO(100)やサファイヤ(0001)のような単結
晶基板上でエピタキシャル成長が行なわれている。この
ようなエピタキシャル成長を行なえば、基板上に結晶性
の優れた高い比誘電率を示すセラミックス薄膜を形成す
ることができる。
【0016】しかしながら、電子デバイスの製造におい
てセラミックス薄膜を形成するためこのような単結晶材
料を用いることは実用化の上で困難である。通常、PZ
TやPLZTを電子デバイスに応用しようとする場合、
キャパシタ構造において用いられる電極には、白金等、
比較的高い融点を有する貴金属が用いられる。この貴金
属からなる電極は、通常、多結晶体である。
【0017】このような多結晶の電極上に、上述した方
法をそのまま用いて、強誘電性セラミックスの層を形成
させた場合、結晶性の良好な層を得ることは困難であ
る。PZTおよびPLZTは、ペロブスカイト型の結晶
構造を有する材料であり、その結晶性によって電気的特
性、特に比誘電率は大きく異なってくる。上述した方法
において、白金等の多結晶体上に直接形成されたPZT
およびPLZTの膜は、結晶性が悪く、その誘電率は低
いものであった。さらに、CVD法を用いた場合、結晶
粒径が大きく成長し過ぎ、表面のモフォロジーを悪くす
るので、いかにして結晶粒径を均一かつ微細にするかが
問題であった。
【0018】また、PZTにおいてTiよりもZrを多
く含むものは、リーク電流を抑制することができるた
め、特にDRAMのキャパシタ絶縁膜に適した材料であ
るといえる。このようなZrリッチな材料を形成するた
め、上記CVD法においてジルコニウムソースを多く供
給するような条件下で、白金等の上にPZT膜を形成し
ようとすると、酸化ジルコニウム(ZrO2 )が析出し
やすくなる。このような条件下では、均一なペロブスカ
イト結晶相のPZTは得られず、満足のいく高い誘電率
を有するPZT膜を得ることができない。
【0019】一方、結晶性の良好なPZTは、その比誘
電率が1000以上であり、現在半導体記憶装置によく
用いられている二酸化硅素(比誘電率3.8)、窒化硅
素(比誘電率7.4)と比べてはるかに高い比誘電率を
有している。このため、PZTは、集積度の高い半導体
記憶装置、特にDRAMのキャパシタ誘電材料として期
待されている。
【0020】しかしながら、図4に示すような構造の半
導体装置において、1対の電極間にPZTを挟んだ構造
を有するキャパシタは、リーク電流密度が実用レベルよ
りも大きくなる傾向があった。このことは、装置の消費
電力を大きくするため、PZTのデバイス適用への障害
となっていた。
【0021】本発明の目的は、PZTまたはPLZTを
誘電体として用いたキャパシタ構造を有する電子デバイ
スについて、結晶性の優れた比誘電率の高いPZTまた
はPLZT層を有する電子デバイスおよびその製造方法
を提供することにある。
【0022】本発明のさらなる目的は、PZTまたはP
LZTを誘電体として用いたキャパシタ構造を有する電
子デバイスについて、電流のリークがさらに抑制される
電子デバイスおよびその製造方法を提供することにあ
る。
【0023】
【課題を解決するための手段】第1の発明に従って、キ
ャパシタ構造を有する電子デバイスは、1対の電極と、
1対の電極の間に設けられ、かつチタン酸ジルコン酸鉛
(PZT)およびチタン酸ジルコン酸ランタン鉛(PL
ZT)の少なくともいずれかからなる主絶縁体層と、主
絶縁体層に接し、かつ主絶縁体層と1対の電極の一方と
の間に介在する副絶縁体層とを備える。第1の発明にお
いて、上記副絶縁体層は、チタン酸鉛(PbTi
3 )、チタン酸ランタン鉛(PbX La1-X TiO3
(0<x<1))、チタン酸バリウム(BaTi
3 )、チタン酸ストロンチウム(SrTiO 3 )およ
びチタン酸バリウムストロンチウム(BaY Sr1-Y
iO3 (0<Y<1))からなる群から選択される少な
くとも1つのチタン酸塩からなり、主絶縁体層はペロブ
スカイト型の結晶構造を有する。
【0024】第1の発明において副絶縁体層は、PZT
およびPLZTよりも電極材料上にペロブスカイト型の
結晶構造を形成しやすいチタン酸塩からなる。副絶縁体
層は、通常電極上において、ペロブスカイト型の結晶構
造を保持する。本発明において、チタン酸塩には、チタ
ン酸鉛、チタン酸ランタン鉛、チタン酸バリウム、チタ
ン酸ストロンチウム、チタン酸バリウムストロンチウム
またはそれらの組合せが用いられる。キャパシタ構造を
有する電子デバイスにおいて、リーク電流の抑制の観点
から、チタン酸バリウム、チタン酸ストロンチウムまた
はチタン酸バリウムストロンチウムがより好ましい。
【0025】第1の発明において、副絶縁体層の厚み
は、たとえば100〜500Å好ましくは200〜30
0Åとすることができる。
【0026】第2の発明に従って、キャパシタ構造を有
する電子デバイスは、1対の電極と、1対の電極の間に
設けられ、かつチタン酸ジルコン酸鉛(PZT)および
チタン酸ジルコン酸ランタン鉛(PLZT)の少なくと
もいずれかからなる主絶縁体層と、主絶縁体層に接し、
かつ主絶縁体層と1対の電極の一方との間に介在する副
絶縁体層とを備え、副絶縁体層は、ジルコン酸鉛(Pb
ZrO3 )およびジルコン酸ランタン鉛(PbZ La
1-Z ZrO3 (0<Z<1))からなる群から選択され
る少なくとも1つのジルコン酸塩からなり、かつ主絶縁
体層はペロブスカイト型の結晶構造を有する。
【0027】第2の発明において副絶縁体層は、PZT
およびPLZTよりも電極材料上にペロブスカイト型の
結晶構造を形成しやすいジルコン酸塩からなる。第2の
発明において、副絶縁体層は通常、電極上においてペロ
ブスカイト型の結晶構造を保持する。ジルコン酸鉛、ジ
ルコン酸ランタン鉛またはそれらの組合せが用いられ
る。
【0028】第2の発明において、副絶縁体層の厚み
は、たとえば100〜500Å、好ましくは200〜3
00Åとすることができる。
【0029】第1および第2の発明において、1対の電
極の一方(たとえば下部電極)を形成する金属として、
たとえば、白金、金、パラジウム、ルテニウムおよびロ
ジウムなどの貴金属を好ましく用いることができる。
【0030】第1および第2の発明において、1対の電
極の他方(たとえば上部電極)は、白金、窒化チタン、
アルミニウム、タングステン、またはそれらの組合せな
どから形成することができる。
【0031】第1および第2の発明において、PZTま
たはPLZTからなる絶縁体層は、ペロブスカイト型の
結晶構造を有している。このような絶縁体層は、通常、
PZTまたはPLZTの多結晶から主として構成され
る。このような多結晶構造を有する絶縁体層において、
結晶の平均粒径は1000Å(0.1μm)以下が好ま
しい。PZTまたはPLZTからなる絶縁体層の厚み
は、たとえば1000〜2000Å、好ましくは150
0Å程度とすることができる。
【0032】第3の発明に従って、キャパシタ構造を有
する電子デバイスは、1対の電極と、1対の電極の間に
設けられ、かつチタン酸ジルコン酸鉛(PZT)および
チタン酸ジルコン酸ランタン鉛(PLZT)の少なくと
もいずれかからなる主絶縁体層と、主絶縁体層と1対の
電極の少なくともいずれかとの間に設けられ、Pb、L
a、ZrおよびTiからなる群から選択される少なくと
もいずれかの金属の酸化物からなる副絶縁体層とを備え
る。
【0033】第3の発明に従う副絶縁体層は、Pbの酸
化物、Laの酸化物、Zrの酸化物、Tiの酸化物また
はそれらの組合せから形成することができる。ジルコニ
ウム酸化物層は、高い抵抗率を有する点からより好まし
い。
【0034】第1および第2の発明に従う電子デバイス
は、第3の発明に従う副絶縁体層を備えてもよい。この
場合、たとえば、主絶縁体層と電極との間にジルコニウ
ム酸化物等からなる副絶縁体層を設けることができる。
第3の発明に従う副絶縁体層は、主絶縁体層と電極との
間において抵抗率を高め、リーク電流を抑制するように
働く。
【0035】なお、本明細書において、主絶縁体層は、
キャパシタ構造において絶縁体として主要な特性をもた
らす絶縁体層を指し、副絶縁体層は主絶縁体層を補助
し、主絶縁体層とともに絶縁体としての特性に寄与する
層を指す。
【0036】第4の発明に従って、キャパシタ構造を有
する電子デバイスの製造方法は、キャパシタ構造のため
の対向する1対の電極の一方を構成し、金属からなる電
極層を準備するステップと、電極層上にチタン酸鉛、チ
タン酸ランタン鉛、チタン酸バリウム、チタン酸ストロ
ンチウム、チタン酸バリウムストロンチウム、ジルコン
酸鉛およびジルコン酸ランタン鉛からなる群から選択さ
れる少なくとも1つの化合物からなる第1の絶縁体層を
形成するステップと、第1の絶縁体層上にPZTおよび
PLZTの少なくともいずれかからなる第2の絶縁体層
を形成するステップと、1対の電極の他方を構成する電
極層を形成するステップとを備える。
【0037】第4の発明において、チタン酸鉛、チタン
酸ランタン鉛、チタン酸バリウム、チタン酸ストロンチ
ウム、チタン酸バリウムストロンチウム、ジルコン酸
鉛、ジルコン酸ランタン鉛またはそれらの組合せからな
る第1の絶縁体層は、ゾルゲル法等の液相法、スパッタ
リング等のPVDまたはMOCVD等のCVDにより形
成することができる。第1の絶縁体層は、これらの方法
により、たとえば100〜500Å好ましくは200〜
300Åの厚みで形成することができる。
【0038】同様に、PZTまたはPLZTからなる第
2の絶縁体層は、ゾルゲル法等の液相法、スパッタリン
グ等のPVDまたはMOCVD等のCVDにより形成す
ることができる。第2の絶縁体層は、これらの方法によ
り、たとえば1000〜2000Å好ましくは1500
Å程度の厚みで形成することができる。
【0039】第4の発明において、1対の電極の一方
(たとえば下部電極)を構成する金属として、白金、
金、パラジウム、ルテニウム、ロジウムまたはそれらの
組合せなどの比較的高い融点を有する貴金属を好ましく
用いることができ、1対の電極の他方(たとえば上部電
極)は、白金、窒化チタン、アルミニウム、タングステ
ン、またはそれらの組合せなどから形成することができ
る。
【0040】第5の発明に従って、キャパシタ構造を有
する電子デバイスの製造方法は、キャパシタ構造のため
の対向する1対の電極の一方を構成し、金属からなる電
極層を準備するステップと、電極層の上または上方にP
ZTおよびPLZTの少なくともいずれかからなる第3
の絶縁体を形成するステップと、第3の絶縁体層上に、
Pb、La、ZrおよびTiからなる群から選択される
少なくともいずれかの金属の酸化物からなる第4の絶縁
体層を形成するステップと、第4の絶縁体層上に、1対
の電極の他方を構成する電極層を形成するステップとを
備える。
【0041】第5の発明において、PZTまたはPLZ
Tからなる第3の絶縁体層は、ゾルゲル法等の液相法、
スパッタリング等のPVDまたはMOCVD等のCVD
により形成することができる。これらの方法により、第
3の絶縁体層は、たとえば1000Å〜2000Å好ま
しくは1500Å程度の厚みで形成することができる。
【0042】第5の発明において、第4の絶縁体層は、
Pb酸化物、La酸化物、Zr酸化物、Ti酸化物およ
びそれらの組合せから形成することができる。これらの
酸化物からなる層は、ゾルゲル法等の液相法、スパッタ
リング等のPVDまたはMOCVD等のCVDにより形
成することができる。
【0043】第5の発明において、1対の電極の一方
(たとえば下部電極)は、白金、金、パラジウム、ルテ
ニウム、またはロジウムなどの比較的高い融点を有する
貴金属から好ましく形成することができ、1対の電極の
他方(たとえば上部電極)は、白金、窒化チタン、アル
ミニウム、タングステンまたはそれらの組合せなどから
形成することができる。
【0044】第4および第5の発明において、絶縁体層
を形成するためCVDを好ましく用いることができる。
このCVDにおいて、Pbのソース原料として、Pbの
β−ジケトン錯体を好ましく用いることができる。Pb
のβ−ジケトン錯体は、以下の構造式で示すことができ
る。
【0045】
【化1】
【0046】Pbのβ−ジケトン錯体は、毒性が低いた
め、その取扱いに伴う危険性は低い。Pbのβ−ジケト
ン錯体は、従来のソース原料と比べて相対的に低い融点
を有するため、その気化を相対的に低温で容易に行なう
ことができる。CVDにおいて、気化されたPbのβ−
ジケトン錯体は、ほとんど分解されることなく、基板上
に到達させることができる。このような点から、Pbの
β−ジケトン錯体は工業上実用的である。
【0047】Pbのβ−ジケトン錯体の好ましい例とし
て、アセチルアセトナト鉛(上式中R1 =CH3 、R2
=CH3 )、ジピバロイルメタナト鉛(上式中R1 =C
(CH3 3 、R2 =C(CH3 3 )、ヘプタフルオ
ロブタノイルビバロイルメタナト鉛(上式中R1 =C3
7 、R2 =C(CH3 3 )およびヘキサフルオロア
セチルアセトナト鉛等を挙げることができる。さらに、
CVDプロセスの低温化を図るため、より低い融点を有
するトリメチルヘプタンジオナト鉛(TMHPD)(上
式中R1 =CH(CH3 2 、R2 =C(CH3
3 (融点77℃))を用いることもできる。
【0048】これらのPbソース原料は、加熱溶融され
たものの中にキャリアガスを吹込むことによってCVD
のための環境にその蒸気が輸送されてもよいし、固体を
加熱により昇華させてキャリアガスでその蒸気をCVD
の環境に輸送することもできる。これらの場合におい
て、キャリアガスには通常窒素ガスが用いられる。CV
Dプロセスの低温化の点からは、固体を昇華させる方が
より低い加熱温度で済むため好ましい。たとえば、Pb
のソース原料としてジピバロイルメタナト鉛を用いる場
合、原料を溶融させてキャリアガスを吹込むには165
℃程度の加熱が必要である一方、固体を昇華させるには
120℃〜140℃、好ましくは135℃での加熱でよ
い。
【0049】Zrソース原料として、25℃、1atm
で液体のジルコニウムアルコキシド(Zr(OR)4
を好ましく用いることができる。ジルコニウムアルコキ
シドは、たとえば、ジルコニウムメトキシド、ジルコニ
ウムエトキシド、ジルコニウムプロポキシドおよびジル
コニウムブトキシドからなる群から選択することができ
る。ジルコニウムアルコキシドの特に好ましい例とし
て、四第3ブトキシジルコニウムを挙げることができ
る。
【0050】Tiソース原料として、25℃、1atm
で液体のチタンアルコキシド(Ti(OR′)4 )を好
ましく用いることができる。チタンアルコキシドは、た
とえば、チタンメトキシド、チタンエトキシド、チタン
プロポキシドおよびチタンブトキシドからなる群から選
択することができる。特に好ましいチタンアルコキシド
として、テトライソプロポキシチタンを挙げることがで
きる。
【0051】Laソース原料として、Laのβ−ジケト
ン錯体を好ましく用いることができる。特に好ましいL
aのβ−ジケトン錯体として、たとえばトリジピバロイ
ルメタナトランタン(La(DPM)3 )を挙げること
ができる。
【0052】加えて、ソース原料の酸化剤として、酸素
およびオゾンの少なくともいずれかを用いることができ
る。
【0053】第4および第5の発明において、PZTま
たはPLZTからなる誘電体層は、上述した原料を用い
て熱CVDにより好ましく形成することができる。この
熱CVDにおいて、基板は、たとえば600〜700℃
に加熱される。
【0054】
【作用】第1の発明に従う電子デバイスにおいて、PZ
TまたはPLZTからなる主絶縁体層は、チタン酸鉛、
チタン酸ランタン鉛、チタン酸バリウム、チタン酸スト
ロンチウムおよびチタン酸バリウムストロンチウムから
なる群から選択される少なくとも1つのチタン酸塩から
なる副絶縁体層を介して電極上に設けられる。これらの
チタン酸塩は、PZTやPLZTよりも電極を形成する
材料上でペロブスカイト型の結晶構造を容易に形成し、
かつ保持しやすい。
【0055】本発明では、これらのチタン酸塩からなる
副絶縁体層を介してPZTまたはPLZTを電極上に設
けることでペロブスカイト型の結晶構造を有し、高い比
誘電率を示す主絶縁体層を形成することができた。PZ
TまたはPLZTは、これらのチタン酸塩からなる副絶
縁体層上において、微細かつ均一な結晶粒径でペロブス
カイト型の結晶構造を呈することができた。さらに、副
絶縁体層は、リーク電流を抑制するという作用効果を奏
する。
【0056】第2の発明に従う電子デバイスにおいて
も、同様に、ジルコン酸鉛およびジルコン酸ランタン鉛
からなる群から選択される少なくとも1つのジルコン酸
塩は、PZTやPLZTよりも電極を形成する材料上で
ペロブスカイト型の結晶構造を形成しかつ保持しやす
い。本発明では、これらのジルコン酸塩からなる副絶縁
体層を介してPZTまたはPLZTを電極上に設けるこ
とで、ペロブスカイト型の結晶構造を有し、高い誘電率
を示す主絶縁体層を形成することができた。さらに、副
絶縁体層は、リーク電流を抑制するという作用効果を奏
する。
【0057】第4の発明に従う製造方法では、まず、金
属からなる電極層上に、チタン酸鉛、チタン酸ランタン
鉛、チタン酸バリウム、チタン酸ストロンチウム、チタ
ン酸バリウムストロンチウム、ジルコン酸鉛およびジル
コン酸ランタン鉛からなる群から選択される少なくとも
1つの化合物からなる第1の絶縁体層を形成する。第1
の絶縁体層は、電極上にPZTおよびPLZTよりも容
易にペロブスカイト型結晶構造を形成する。第1の絶縁
体層上に、PZTまたはPLZTを堆積すれば、第1の
層中の結晶を核としてPZTまたはPLZTの結晶を成
長させることができる。このようにして形成された第2
の絶縁体層は、微細かつ均一な結晶粒径で、ペロブスカ
イト型の結晶構造を有することができる。通常、PZT
またはPLZTは、多結晶体とすることができ、高い誘
電率を有するようになる。
【0058】従来、白金等の金属上に直接CVD等によ
りPZTまたはPLZTを形成しても、結晶性のよい絶
縁体層を形成することができなかった。これに対し、本
発明では、電極材料上にペロブスカイト型の結晶を容易
に形成することができるチタン酸塩やジルコン酸塩から
なる絶縁体層を形成することで、その上に、優れた結晶
性を有し、かつ高い誘電率を有するPZTまたはPLZ
T層を得ることができるようになった。
【0059】また、第4の発明において、第1の絶縁体
層は、第2の絶縁体層の形成で用いるのと同じ原料から
形成することができる。たとえば、第1の層としてチタ
ン酸鉛を形成したい場合、CVDにおいて第2の層の形
成に必要なPbソース原料とTiソース原料を使用し、
これらの原料を第2の層の形成に際して行なうCVDと
同様にして酸素またはオゾン等により酸化かつ分解し、
基板上にチタン酸鉛を蒸着させることができる。
【0060】このように、第1の層の形成と第2の層の
形成は、原料を共用することができ、しかも同じ装置に
おいて行なうことができる。したがって、第4の発明に
従うプロセスにおいて、第1の層の形成ステップと第2
の層の形成ステップは、連続的かつ容易に行なうことが
できる。
【0061】また、第4の発明は、上述したように結晶
性の優れた絶縁体層を形成することから、特に、Zrを
多く含むPZTまたはPLZTを形成するため適用でき
る。この方法に従ってジルコニウムを多く含むよう形成
された絶縁体層は、チタンを多く含む絶縁体層に比べて
リーク電流が少なく、特にDRAMのキャパシタ絶縁膜
に適している。
【0062】第3の発明に従う電子デバイスは、PZT
またはPLZTからなる主絶縁体層と電極との間に、P
b、La、ZrおよびTiの少なくともいずれかの酸化
物からなる副絶縁体層を有している。この副絶縁体層、
特にZr酸化物層は、PZTおよびPLZTに比べて比
誘電率が低い一方、高い抵抗率を有する。このため、電
極と主絶縁体層との間に設けられた酸化物層は、主絶縁
体層と電極との間に発生するリーク電流を抑制する。酸
化物層は、リーク電流のためデバイスの消費電力が大き
くなるのを効果的に防止する。
【0063】第5の発明に従う製造方法では、形成され
た第3の絶縁体層上に、Pb、La、Zr、Tiまたは
それらの組合せの酸化物からなる第4の絶縁体層が形成
される。第4の絶縁体層は、上述したようにリーク電流
を防止する層として働く。次いで、第4の絶縁体層上に
電極が設けられる。
【0064】第5の発明において、リーク電流を防止す
るための第4の絶縁体層は、第3の絶縁体層の形成で用
いるのと同じ原料から形成することができる。たとえ
ば、第4の層としてZr酸化物層を形成したい場合、第
3の絶縁体層のCVDによる形成に必要なZrソース原
料を使用し、この原料を第3の層の形成に際して行なう
CVDと同様に、酸素またはオゾン等によって酸化、分
解し、基板上にZrO2を蒸着させることができる。こ
のようにすれば、第3の層の形成と第4の層の形成は原
料を共用することができ、しかも同じ装置において行な
うことができる。したがって、第5の発明に従うプロセ
スにおいて、第3の層の形成ステップと第4の層の形成
ステップは、連続的かつ容易に行なうことができる。
【0065】
【実施例】実施例1 まず、第1の発明に従う電子デバイスについて、キャパ
シタ構造の部分(たとえば、半導体装置におけるキャパ
シタの部分)の一具体例を図1に示す。図1を参照し
て、白金、金、パラジウム、ルテニウムまたはロジウム
の貴金属からなる下部電極21上には、チタン酸鉛から
なる副絶縁体層が形成されている。副絶縁体層22上に
は、PZTからなる主絶縁体層23が形成される。主絶
縁体層23上には白金、窒化チタン、アルミニウム、タ
ングステンまたは銅などからなる上部電極24が形成さ
れる。
【0066】このような構造は、次のようにして形成す
ることができる。図2は、上記構造において、2つの絶
縁体層を形成するためのCVD装置を模式的に示してい
る。CVDを行なうための反応室6内で薄膜を形成する
ための基板4がサセプタ20に取付けられる。反応室6
には、基板を加熱するための赤外線ヒータ5が設けられ
る。反応室6は、ロータリポンプ7aおよびメカニカル
ブースターポンプ7bを備える真空ポンプ7により排気
することができる。
【0067】また、反応室6は、バルブ10jおよびガ
ス流量制御11cを有する配管系を介して酸素またはオ
ゾンの供給装置と接続される。さらに反応室6は、配管
系を介してソース原料を収容するためのタンク1、2、
3および14と接続される。Pbソース原料を収容する
ためのタンク1には、バルブ10cおよびガス流量制御
装置11aを有する配管系を介してN2 供給装置8aが
接続される。タンク1は、バルブ10aを有する配管系
を介して反応室6のノズル18に接続される。N2 を供
給する配管系とPbソース原料を供給する配管系の間に
は、バルブ10bを有するバイパスが設けられる。
【0068】同様に、Zrソース原料を収容するための
タンク2は、バルブ10fおよびガス流量制御装置11
bを介してN2 供給装置8bに接続され、かつバルブ1
0dを介してノズル18に接続される。バルブ10eを
有するバイパスも上述と同様に設けられる。
【0069】さらに、Tiソース原料を収容するための
タンク3は、バルブ10iおよびガス流量制御装置11
dを介してN2 供給装置8cに接続され、かつ、バルブ
10gを介してノズル18に接続される。バルブ10h
を有するバイパスも上述と同様に設けられる。
【0070】Laソース原料を供給するためのタンク1
4は、バルブ10kを有する配管系を介して反応室6の
ノズル18に接続され、かつバルブ10mおよびガス流
量制御装置11eを有する配管系を介してN2 供給装置
8dと接続される。他の原料供給系と同様に、バルブ1
0nを有するバイパスが設けられている。
【0071】タンク1、2、3および14からそれぞれ
延びる配管系は、ノズル18にいたるまでに合流してい
る。また、原料を供給するための配管系は、リボンヒー
タ19によって加熱することができる。
【0072】上記CVD装置を用いて、まず、下部電極
上に絶縁体層が形成される。反応室6内には、たとえば
白金から形成される下部電極が設けられた基板が配置さ
れる。タンク1内には、純度99.5%以上のジピバロ
イルメタナト鉛が収容され、120℃〜140℃、好ま
しくは135℃の温度に保持される。また、タンク2内
には、純度99.99%の四第3ブトキシジルコニウム
(Zr(O−t−C49 4 )が収容され、かつ30
℃〜50℃、好ましくは30℃の温度に保持される。タ
ンク3内には、純度99.999%のテトライソプロポ
キシチタン(Ti(O−i−C3 7 4 )が収容さ
れ、30℃〜50℃、好ましくは30℃の温度に保持さ
れる。なお、上記構造体の形成においては、第4の原料
は用いないが、たとえば、タンク14には、トリジピバ
ロイルメタナトランタン(La(DPM)3 )が収容さ
れ、175℃〜180℃の温度に保持することができ
る。なお、これらのソース原料は、市販品として入手す
ることができる。
【0073】絶縁体層の形成に際して、反応室6内の圧
力は、真空ポンプ7aにより、10Torr程度にまで
下げられる。基板4は、赤外線ヒータ5によって、65
0℃の温度に加熱される。ついで、バルブ10c、およ
び10iを開いて、タンク1および3にN2 供給装置8
aおよび8cから、それぞれN2 ガスを導入する。この
とき、バルブ10aおよび10gを開くことにより、各
タンク内の原料ソースは気化され、かつN2 キャリアガ
スで反応室6に運ばれる。同時に、酸素ガス(半導体グ
レードのもの)または、オゾンガス(オゾン濃度50〜
95g/Nm3)が、バルブ10jを介して反応室6に
供給される。
【0074】キャリアN2 ガスの流量は、マスフローコ
ントローラまたはフローメータを備えるガス流量制御装
置11a、11bおよび11dによって、50〜200
sccmに調節される。酸素ガスおよびオゾンを含む気
体の流量は、マスフローコントローラまたはフローメー
タを備えるガス流量制御装置11cによって、500〜
2000sccm、典型的には1000sccmに調節
される。また、リボンヒータ19により、原料供給系
は、50〜200℃に保持される。
【0075】2つのソース原料ガスは、反応室6に至る
までに混合される。混合物はノズル18を介して650
℃に加熱された基板4に吹付けられる。原料混合ガス
は、反応室6内で酸素またはオゾンと混合され、かつ酸
化される。その結果、約100Å/minの堆積速度で
酸化物(チタン酸鉛)が白金電極上に形成される。な
お、堆積中の反応室6の真空度は2〜100Torr、
典型的には10Torrである。膜厚は堆積時間を変え
ることによって調整することができる。
【0076】数十秒の間で厚さ約100Åのチタン酸鉛
層を形成した後、続いてタンク2内に収容されるZr原
料ソースを供給して、チタン酸鉛層上にPZTからなる
絶縁体層を形成する。タンク2内に収容される四第3ブ
トキシジルコニウムは、30℃〜50℃、好ましくは3
0℃の温度に保持される。チタン酸鉛層の形成の後、連
続して3つの原料ソースが気化され、N2 キャリアガス
で反応室6に運ばれる。それと同時に、酸素ガスまたは
オゾンガスがバルブ10jを介して反応室6に供給され
る。原料混合ガスは、反応室6内で酸素またはオゾンと
混合され、かつ酸化される。PZT層の蒸着条件は次に
示すとおりである。
【0077】キャリアN2 ガス流量:Pbソース原料:
120sccm、Zrソース原料:200sccm、T
iソース原料:60sccm、酸素またはオゾンの流
量:1000sccm、反応室内の圧力:10Tor
r、基板温度:650℃。
【0078】このようにしてチタン酸鉛層上に形成され
た厚さ1500ÅのPZTは、X線回折により、ペロブ
スカイト型結晶構造を有する多結晶体であることが確認
される。また、形成されるPZT層の比誘電率は100
0〜2000である。
【0079】なお、上記条件において、基板の温度を下
げることによって、CVDプロセスの低温化を図り、基
板の熱的ダメージを低減させることができるとともに、
形成される薄膜からのPbの蒸発を抑制することができ
る。たとえば、Pb、ZrおよびTiのソース原料に対
するキャリアガスの流量を、それぞれ150、187.
5、62.5sccmとし、酸素を850sccmの流
量で供給した場合において、2Torrの気圧下、70
0℃、675℃、650℃、625℃の4通りに基板温
度を変えてCVDによりPZT層を形成させた。このよ
うにして得られたPZTの組成は、表1に示すとおりで
あった。
【0080】
【表1】
【0081】表1に示すように、基板温度を下げること
によって、PbリッチなPZT層を形成することができ
る。
【0082】次に、基板をCVD装置から取出し、スパ
ッタ法など常法に従って誘電体層上に電極を設ければ、
図1に示すような構造を有するキャパシタを得ることが
できる。
【0083】上述したように、図1に示すキャパシタに
おいて、2つの絶縁体層は、同じCVD装置を用いて、
ガスの切換等だけによって連続的かつ容易に製造するこ
とができる。
【0084】また、図1に示すキャパシタにおいて、チ
タン酸鉛からなる絶縁体層の代わりに、チタン酸ランタ
ン鉛からなる絶縁体層を形成することもできる。チタン
酸ランタン鉛からなる層は、上述したCVDにおいて、
チタンおよび鉛のソース原料とともにランタンのソース
原料を用いて形成することができる。
【0085】さらに、図1に示すキャパシタにおいて、
PZTからなる絶縁体層の代わりにPLZTからなる絶
縁体層を形成することもできる。PLZT層は、上述し
たCVDに従い、鉛、チタン、ジルコニウムおよびラン
タンのソース原料をそれぞれ用いて形成することができ
る。 実施例2 第1の発明に従う電子デバイスについて、キャパシタ構
造の部分(たとえば、半導体装置におけるキャパシタの
部分)のもう1つの具体例を図3に示す。図3を参照し
て、白金、金、パラジウム、ルテニウムまたはロジウム
等の貴金属からなる下部電極31上には、チタン酸スト
ロンチウム、チタン酸バリウム、チタン酸バリウムスト
ロンチウムまたはそれらの組合せからなる副絶縁体層3
2が形成される。副絶縁体層32上には、PZTまたは
PLZTからなる主絶縁体層33が形成される。主絶縁
体層33上には、白金、窒化チタン、アルミニウム、タ
ングステンまたは銅などからなる上部電極34が形成さ
れる。
【0086】このような構造は、次のようにして形成す
ることができる。図4は、上記構造において副絶縁体層
を形成するためのスパッタ装置を模式的に示している。
図4を参照して、反応室41内では、薄膜を形成するた
めの基板42がサセプタ43に取付けられる。サセプタ
43は、抵抗加熱により400〜700℃、好ましくは
500〜600℃に加熱される。反応室41は、ロータ
リーポンプ44およびクライオポンプ45により排気す
ることができる。ターゲット材46には、化学量論的組
成比を有するセラミックス焼結体を用いることができ
る。セラミックス焼結体として、組成比SrTiO3
BaTiO3 またはBaY Sr1-Y TiO 3 (0<Y<
1)の材料がそれぞれ用いられる。
【0087】反応室41には、ガス流量制御装置47お
よび47′を有する配管系48を通じてアルゴンまたは
酸素ガスが供給される。ガスの組成は流量制御により可
変であるが、Ar/O2 比は、5/1〜9/1の範囲が
好ましい。
【0088】基板42とターゲット46の間には高周波
電源49により13.56MHzの高周波が印加され
る。入力電力は、200〜1kWの範囲が用いられる。
基板とターゲット間の距離は50〜100mmである。
以上述べてきた成膜条件によって、15〜30分間でチ
タン酸ストロンチウム、チタン酸バリウムまたはチタン
酸バリウムストロンチウムからなる絶縁体層を500〜
1000Åの厚みで得ることができる。
【0089】次いで、PZTまたはPLZTからなる絶
縁体層が形成される。この絶縁体層を形成するため、図
5に示すようなフローに従うゾルゲル法を用いることが
できる。PZTを形成する場合、ゾルゲル溶液として酢
酸鉛、テトラブトキシジルコニウムおよびテトラプロボ
キシチタンを有機溶媒に溶かしたものを用いることがで
きる。PLZTを形成する場合、これらの原料にさらに
酢酸ランタンが加えられる。
【0090】図5に示すように、ゾルゲル溶液をスパッ
タ法によって形成された絶縁体層上にスピンコートし、
乾燥、仮焼成することにより厚み約500Å程度の膜が
得られる。図に示すように、乾燥は、100〜200℃
の温度で10分間、N2 雰囲気下で行なわれる。仮焼成
は、300〜500℃の温度で30分間、O2 雰囲気下
で行なわれる。スピンコートから仮焼成までの工程を4
〜5回繰返し、所望の膜厚を得ることができる。得られ
た膜を、500〜700℃で、30分間程度、O2 雰囲
気中で本焼成することによりPZTまたはPLZT膜を
得る。
【0091】一方、PZTまたはPLZT膜はCVDに
より形成することもできる。CVDの詳細は、実施例1
において示した通りである。
【0092】以上のようにしてチタン酸ストロンチウ
ム、チタン酸バリウムまたはチタン酸バリウムストロン
チウムからなる絶縁体層上に形成されたPZTまたはP
LZT膜は、ペロブスカイト型結晶構造を有する多結晶
体である。
【0093】次に、基板をCVD装置から取出し、スパ
ッタ法など常法に従って絶縁体層上に電極を設ければ、
図3に示すような構造を有するキャパシタを得ることが
できる。 実施例3 第2の発明に従う電子デバイスについて、キャパシタ構
造の部分(たとえば、半導体装置におけるキャパシタの
部分)の一具体例を図6に示す。図6を参照して、白
金、金、パラジウム、ルテニウムまたはロジウム等の貴
金属からなる下部電極61上には、ジルコン酸鉛または
ジルコン酸ランタン鉛からなる副絶縁体層62が形成さ
れる。副絶縁体層62上には、PZTまたはPLZTか
らなる主絶縁体層63が形成される。主絶縁体層63上
には、白金、窒化チタン、アルミニウム、タングステン
または銅などからなる上部電極64が形成される。
【0094】ジルコン酸鉛またはジルコン酸ランタン鉛
からなる絶縁体層は、上述したCVD、スパッタ法また
はゾルゲル法に従って形成することができる。同様にP
ZTまたはPLZTからなる絶縁体層は、上述したCV
Dまたはゾルゲル法によって形成することができる。下
部電極上に2つの絶縁体層を順次堆積し、その上に上部
電極を形成すれば、図に示すようなキャパシタ構造を得
ることができる。 実施例4 第3の発明に従う電子デバイスにおいて、キャパシタ構
造(たとえば半導体装置のキャパシタ)の一具体例を図
7に示す。図を参照して、白金、金、パラジウム、ロジ
ウム、ルテニウムなどの貴金属からなる下部電極71上
には、PZTからなる絶縁体層72が形成される。絶縁
体層72上には、Zr酸化物からなる酸化物層73が形
成される。酸化物層73上には、白金、窒化チタン、ア
ルミニウム、タングステンまたは銅などからなる上部電
極74が形成される。
【0095】上記キャパシタ構造において、絶縁体層お
よび酸化物層は実施例1と同じ装置において連続的に形
成することができる。
【0096】まず、図2に示すCVD装置の反応室6内
には、スパッタ法などで形成された白金等の貴金属から
なる電極が形成された基板が配置される。ついで、基板
は加熱され、次に示すような条件下において、実施例1
と同様にして基板上にPZT層が形成されていく。用い
られる原料は実施例と同様である。
【0097】ソース原料気化温度:Pbソース原料:1
35℃、Zrソース原料:30℃、Tiソース原料:3
0℃、各ソース原料に対するキャリアガスの流量:Pb
ソース原料:120sccm、Zrソース原料:200
sccm、Tiソース原料:60sccm、酸素ガスま
たはオゾンの供給量:1000sccm、反応室圧力:
10Torr、基板温度:650℃。
【0098】PZT薄膜は、50〜200Å/minの
堆積速度で電極上に形成される。次に、ソース原料およ
び酸素の導入を一旦停止し、反応室6内を真空ポンプ7
aにより10-3Torr以下まで下げる。続いて、酸素
とともに四第3ブトキシジルコニウムのみを反応室6に
供給し、次に示す条件でPZT上にジルコニウム酸化物
層を形成させる。
【0099】ソース原料気化温度:Zrソース原料:3
0℃、Zrソース原料に対するキャリアガスの流量:2
00sccm、酸素ガスの流量:1000sccm、反
応室内圧力:10Torr、基板温度:650℃。
【0100】次に、スパッタ法などの常法により、Zr
酸化物層上に上部電極を設ける。実施例1〜実施例4で
それぞれ示したキャパシタ構造は、それぞれ、DRAM
および不揮発性RAM等の半導体装置、圧電素子、焦電
素子ならびに電気光学素子等の電子デバイスに適用する
ことができる。たとえば、実施例1〜実施例4のキャパ
シタ構造を、それぞれDRAMに適用する場合、図8で
示したようなPZTが2枚の電極で挟まれたキャパシタ
を実施例1〜実施例4のキャパシタ構造に置換えること
によって、本発明に従う半導体記憶装置をそれぞれ提供
することができる。このような半導体記憶装置は、PZ
T層を設けるプロセスを上記実施例において複合層を形
成するプロセスに置換えることによって製造することが
できる。
【0101】
【発明の効果】第1の発明によれば、PZTまたはPL
ZTからなる絶縁体層をチタン酸塩からなる絶縁体層を
介して電極上に設けたため、PZTまたはPLZTにつ
いてペロブスカイト型結晶相を保持することができ、高
い誘電率を有する電子デバイスを提供することができ
る。また、チタン酸塩からなる絶縁体層は、リーク電流
を効果的に抑制する。
【0102】第2の発明によれば、PZTまたはPLZ
Tからなる絶縁体層を、ジルコン酸塩からなる絶縁体層
を介して電極上に設けたため、PZTまたはPLZTに
ついてペロブスカイト型結晶相を保持することができ、
高い誘電率を有する電子デバイスを提供することができ
る。また、ジルコン酸塩からなる絶縁体層は、リーク電
流を効果的に抑制する。
【0103】第3の発明によれば、PZTまたはPLZ
Tからなる絶縁体層と電極との間に絶縁性の高い酸化物
層を介在させたので、PZTまたはPLZTと電極との
間で従来発生していたリーク電流が抑制される。その結
果、従来よりも消費電力が小さい電子デバイスを提供す
ることができる。
【0104】第4の発明に従えば、均一かつ微細な結晶
粒径でペロブスカイト型結晶構造を示す誘電率の高いP
ZTまたはPLZTが、1対の電極に挟まれたキャパシ
タ構造を容易に形成することができる。
【0105】第5の発明によれば、PZTまたはPLZ
Tが1対の電極に挟まれたキャパシタ構造において、リ
ーク電流を抑制するための積層構造を容易に形成するこ
とができる。
【図面の簡単な説明】
【図1】本発明に従う電子デバイスについてキャパシタ
構造の一具体例を示す断面図である。
【図2】本発明に従って、絶縁体層を製造するためのC
VD装置を示す模式図である。
【図3】本発明に従う電子デバイスにおいてキャパシタ
構造のもう1つの具体例を示す断面図である。
【図4】本発明に従って、絶縁体層を製造するためのス
パッタ装置を示す模式図である。
【図5】本発明に従って、PZTまたはPLZT層をゾ
ルゲル法に従って製造するためのフローを示す図であ
る。
【図6】本発明に従う電子デバイスにおいてキャパシタ
構造の他の具体例を示す断面図である。
【図7】本発明に従う電子デバイスにおいてキャパシタ
構造の他の具体例を示す断面図である。
【図8】従来のPZTを用いる半導体メモリセルのキャ
パシタ部分を示す模式図である。
【図9】従来のCVD法に用いられる装置の模式図であ
る。
【符号の説明】
1、2、3、14 タンク 4 基板 5 赤外線ヒータ 6 反応室 7a 真空ポンプ 8a〜d N2 供給装置 10a〜k、10m、10n バルブ 11a〜e ガス流量制御装置 21、31、61、71 下部電極 22、32、62 副絶縁体層 23、33、63 主絶縁体層 24、34、64、74 上部電極 72 絶縁体層 73 酸化物層

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 キャパシタ構造を有する電子デバイスで
    あって、 1対の電極と、 前記1対の電極の間に設けられ、かつチタン酸ジルコン
    酸鉛(PZT)およびチタン酸ジルコン酸ランタン鉛
    (PLZT)の少なくともいずれかからなる主絶縁体層
    と、 前記主絶縁体層に接し、かつ前記主絶縁体層と前記1対
    の電極の一方との間に介在する副絶縁体層とを備え、 前記副絶縁体層が、チタン酸鉛、チタン酸ランタン鉛、
    チタン酸バリウム、チタン酸ストロンチウムおよびチタ
    ン酸バリウムストロンチウムからなる群から選択される
    少なくとも1つのチタン酸塩からなり、かつ前記主絶縁
    体層がペロブスカイト型の結晶構造を有する、電子デバ
    イス。
  2. 【請求項2】 キャパシタ構造を有する電子デバイスで
    あって、 1対の電極と、 前記1対の電極の間に設けられ、かつチタン酸ジルコン
    酸鉛(PZT)およびチタン酸ジルコン酸ランタン鉛
    (PLZT)の少なくともいずれかからなる主絶縁体層
    と、 前記主絶縁体層に接し、かつ前記主絶縁体層と前記1対
    の電極の一方との間に介在する副絶縁体層とを備え、 前記副絶縁体層が、ジルコン酸鉛およびジルコン酸ラン
    タン鉛からなる群から選択される少なくとも1つのジル
    コン酸塩からなり、かつ前記主絶縁体層が、ペロブスカ
    イト型の結晶構造を有する、電子デバイス。
  3. 【請求項3】 キャパシタ構造を有する電子デバイスで
    あって、 1対の電極と、 前記1対の電極の間に設けられ、かつチタン酸ジルコン
    酸鉛(PZT)およびチタン酸ジルコン酸ランタン鉛
    (PLZT)の少なくともいずれかからなる主絶縁体層
    と、 前記主絶縁体層と前記1対の電極の少なくともいずれか
    との間に設けられ、かつPb、La、ZrおよびTiか
    らなる群から選択される少なくともいずれかの金属の酸
    化物からなる副絶縁体層とを備える、電子デバイス。
  4. 【請求項4】 キャパシタ構造を有する電子デバイスの
    製造方法であって、 前記キャパシタ構造のための対向する1対の電極の一方
    を構成し、金属からなる電極層を準備するステップと、 前記電極層上に、チタン酸鉛、チタン酸ランタン鉛、チ
    タン酸バリウム、チタン酸ストロンチウム、チタン酸バ
    リウムストロンチウム、ジルコン酸鉛、およびジルコン
    酸ランタン鉛からなる群から選択される少なくとも1つ
    の化合物からなる第1の絶縁体層を形成するステップ
    と、 前記第1の絶縁体層上に、チタン酸ジルコン酸鉛(PZ
    T)およびチタン酸ジルコン酸ランタン鉛(PLZT)
    の少なくともいずれかからなる第2の絶縁体層を形成す
    るステップと、 前記1対の電極の他方を構成する電極層を形成するステ
    ップとを備える、電子デバイスの製造方法。
  5. 【請求項5】 キャパシタ構造を有する電子デバイスの
    製造方法であって、 前記キャパシタ構造のための対向する1対の電極の一方
    を構成し、金属からなる電極層を準備するステップと、 前記電極層の上または上方に、チタン酸ジルコン酸鉛
    (PZT)およびチタン酸ジルコン酸ランタン鉛(PL
    ZT)の少なくともいずれかからなる第3の絶縁体層を
    形成するステップと、 前記第3の絶縁体層上に、Pb、La、ZrおよびTi
    からなる群から選択される少なくともいずれかの金属の
    酸化物からなる第4の絶縁体層を形成するステップと、 前記第4の絶縁体層上に、前記1対の電極の他方を構成
    する電極層を形成するステップとを備える、電子デバイ
    スの製造方法。
JP5104146A 1992-07-24 1993-04-30 電子デバイスおよびその製造方法 Withdrawn JPH0689986A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5104146A JPH0689986A (ja) 1992-07-24 1993-04-30 電子デバイスおよびその製造方法
US08/374,890 US5572052A (en) 1992-07-24 1995-01-19 Electronic device using zirconate titanate and barium titanate ferroelectrics in insulating layer

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP19808092 1992-07-24
JP4-198080 1992-07-24
JP5104146A JPH0689986A (ja) 1992-07-24 1993-04-30 電子デバイスおよびその製造方法

Publications (1)

Publication Number Publication Date
JPH0689986A true JPH0689986A (ja) 1994-03-29

Family

ID=26444678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5104146A Withdrawn JPH0689986A (ja) 1992-07-24 1993-04-30 電子デバイスおよびその製造方法

Country Status (1)

Country Link
JP (1) JPH0689986A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127267A (ja) * 1999-10-20 2001-05-11 Agilent Technol Inc 相互作用の防止方法および多層電気装置
US6420191B2 (en) 1995-06-30 2002-07-16 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device which includes a capacitor having a lower electrode formed of iridium or ruthenium
JP2005005387A (ja) * 2003-06-10 2005-01-06 Nec Electronics Corp 半導体記憶装置およびその製造方法
JP2006060234A (ja) * 2004-08-20 2006-03-02 Samsung Electronics Co Ltd 漏れ電流を減少させた誘電体層を備えるキャパシタ及びその製造方法
JP2007335437A (ja) * 2006-06-12 2007-12-27 Seiko Epson Corp 誘電体膜の製造方法
US7423308B2 (en) 2001-11-01 2008-09-09 Fujitsu Limited Ferroelectric capacitor
JP2013038169A (ja) * 2011-08-05 2013-02-21 Ulvac Japan Ltd 薄膜製造方法および薄膜製造装置
US20130323534A1 (en) * 2012-06-04 2013-12-05 Sae Magnetics (H.K.) Ltd. Ferroelectric crystal film, electronic component, manufacturing method of ferroelectric crystal film, and manufacturing apparatus therefor

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6420191B2 (en) 1995-06-30 2002-07-16 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device which includes a capacitor having a lower electrode formed of iridium or ruthenium
JP2001127267A (ja) * 1999-10-20 2001-05-11 Agilent Technol Inc 相互作用の防止方法および多層電気装置
US7423308B2 (en) 2001-11-01 2008-09-09 Fujitsu Limited Ferroelectric capacitor
JP2005005387A (ja) * 2003-06-10 2005-01-06 Nec Electronics Corp 半導体記憶装置およびその製造方法
JP2006060234A (ja) * 2004-08-20 2006-03-02 Samsung Electronics Co Ltd 漏れ電流を減少させた誘電体層を備えるキャパシタ及びその製造方法
JP2007335437A (ja) * 2006-06-12 2007-12-27 Seiko Epson Corp 誘電体膜の製造方法
JP2013038169A (ja) * 2011-08-05 2013-02-21 Ulvac Japan Ltd 薄膜製造方法および薄膜製造装置
US20130323534A1 (en) * 2012-06-04 2013-12-05 Sae Magnetics (H.K.) Ltd. Ferroelectric crystal film, electronic component, manufacturing method of ferroelectric crystal film, and manufacturing apparatus therefor
JP2013251490A (ja) * 2012-06-04 2013-12-12 Yuutekku:Kk 強誘電体結晶膜、電子部品、強誘電体結晶膜の製造方法及び強誘電体結晶膜の製造装置
US10017874B2 (en) 2012-06-04 2018-07-10 Youtec Co., Ltd. Ferroelectric crystal film, electronic component, manufacturing method of ferroelectric crystal film, and manufacturing apparatus therefor

Similar Documents

Publication Publication Date Title
US5572052A (en) Electronic device using zirconate titanate and barium titanate ferroelectrics in insulating layer
JP3436617B2 (ja) 強誘電体薄膜の製造方法
US5757061A (en) Ferroelectric thin film coated substrate, producing method thereof and capacitor structure element using thereof
US5478610A (en) Metalorganic chemical vapor deposition of layered structure oxides
EP1411031B1 (en) Ceramic and semiconductor
US5821005A (en) Ferroelectrics thin-film coated substrate and manufacture method thereof and nonvolatile memory comprising a ferroelectrics thinfilm coated substrate
EP0747938B1 (en) Ferroelectric thin film coated substrate, producing method thereof and capacitor structure element using thereof
JPH08139043A (ja) 半導体装置の製造方法
JP4257485B2 (ja) セラミックス膜およびその製造方法ならびに半導体装置および圧電素子
US6162293A (en) Method for manufacturing ferroelectric thin film, substrate covered with ferroelectric thin film, and capacitor
US20050287735A1 (en) Semiconductor storage device and method of manufacturing the same
US5625587A (en) Rare earth manganate films made by metalorganic decomposition or metalorganic chemical vapor deposition for nonvolatile memory devices
JP2000058525A (ja) 金属酸化物誘電体膜の気相成長方法
US20040241330A1 (en) Method of manufacturing ceramic film and pressure heat treatment device used therefor
JPH0689986A (ja) 電子デバイスおよびその製造方法
JP2001107238A (ja) プラチナ電極上の単相ペロブスカイト強誘電体膜およびその形成方法
US6863726B2 (en) Vapor phase growth method of oxide dielectric film
KR20010085328A (ko) 금속산화물유전체막의 기상성장방법 및 금속산화물유전체재료의 기상성장을 위한 장치
JPH09282943A (ja) 強誘電体結晶薄膜の製造方法及び強誘電体キャパシタ
KR19990072528A (ko) 강유전체박막소자및그제조방법
JP3277097B2 (ja) 強誘電体薄膜の製造方法
JP2000208715A (ja) 強誘電体薄膜の構造及びその化学的気相成長法
JP4330907B2 (ja) 金属酸化膜の製造方法および容量素子の製造方法
JP4803408B2 (ja) セラミックス膜およびその製造方法ならびに半導体装置、圧電素子およびアクチュエータ
JP2000188377A (ja) 強誘電体薄膜素子およびその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000704