JPH09282943A - 強誘電体結晶薄膜の製造方法及び強誘電体キャパシタ - Google Patents
強誘電体結晶薄膜の製造方法及び強誘電体キャパシタInfo
- Publication number
- JPH09282943A JPH09282943A JP8098486A JP9848696A JPH09282943A JP H09282943 A JPH09282943 A JP H09282943A JP 8098486 A JP8098486 A JP 8098486A JP 9848696 A JP9848696 A JP 9848696A JP H09282943 A JPH09282943 A JP H09282943A
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric
- layer
- thin film
- crystal
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Inorganic Insulating Materials (AREA)
- Compositions Of Oxide Ceramics (AREA)
Abstract
(57)【要約】
【課題】 強誘電体薄膜の成膜温度を低温化することで
結晶粒成長を抑制し、十分な電気特性を有する緻密・表
面平滑な強誘電体結晶薄膜を作製する。 【解決手段】 基板表面に形成された電極上に予め強誘
電体結晶核層を形成した後、その上に非晶質強誘電体層
を堆積し、基板側から加熱、結晶化を行う強誘電体結晶
薄膜の製造方法。
結晶粒成長を抑制し、十分な電気特性を有する緻密・表
面平滑な強誘電体結晶薄膜を作製する。 【解決手段】 基板表面に形成された電極上に予め強誘
電体結晶核層を形成した後、その上に非晶質強誘電体層
を堆積し、基板側から加熱、結晶化を行う強誘電体結晶
薄膜の製造方法。
Description
【０００１】
【発明の属する技術分野】本発明は強誘電体結晶薄膜の
製造方法及び強誘電体キャパシタに関し、より詳しくは
強誘電体不揮発性メモリ素子、焦電赤外センサ素子、圧
電素子等に用いられる強誘電体薄膜キャパシタにおける
強誘電体結晶薄膜の製造方法に関する。
製造方法及び強誘電体キャパシタに関し、より詳しくは
強誘電体不揮発性メモリ素子、焦電赤外センサ素子、圧
電素子等に用いられる強誘電体薄膜キャパシタにおける
強誘電体結晶薄膜の製造方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】強誘電
体は、自発分極、高誘電率、電気光学効果、圧電効果お
よび焦電効果等の多くの機能を持ち、広い分野のデバイ
ス開発に用いられている。特に最近、強誘電体のサブミ
クロン厚の薄膜形成技術が進展するにつれて、新たな応
用が期待されている。例えば、高誘電率を有する強誘電
体薄膜をＤＲＡＭ用のメモリキャパシタに用いることで
ギガビット以上の高集積化が検討されている。また、強
誘電特性を持つメモリキャパシタとして用いることで、
不揮発性メモリデバイス（ＦＲＡＭ）が実用化されてい
る。
体は、自発分極、高誘電率、電気光学効果、圧電効果お
よび焦電効果等の多くの機能を持ち、広い分野のデバイ
ス開発に用いられている。特に最近、強誘電体のサブミ
クロン厚の薄膜形成技術が進展するにつれて、新たな応
用が期待されている。例えば、高誘電率を有する強誘電
体薄膜をＤＲＡＭ用のメモリキャパシタに用いることで
ギガビット以上の高集積化が検討されている。また、強
誘電特性を持つメモリキャパシタとして用いることで、
不揮発性メモリデバイス（ＦＲＡＭ）が実用化されてい
る。
【０００３】このようなデバイス開発には、残留分極
（Ｐｒ）が大きく、かつ抗電界（Ｅｃ）が小さく、リー
ク電流が低く、さらに分極反転の繰り返し耐性に優れる
等の特性を持つ強誘電体材料が必要である。さらには、
動作電圧の低減と半導体微細加工プロセスに適合するた
めに、膜厚２００ｎｍ以下の薄膜で上記特性を実現する
ことが望まれるとともに、強誘電体の自発分極は結晶構
造に起因する性質であるため、この特性を利用するため
には結晶薄膜を作製する必要もある。
（Ｐｒ）が大きく、かつ抗電界（Ｅｃ）が小さく、リー
ク電流が低く、さらに分極反転の繰り返し耐性に優れる
等の特性を持つ強誘電体材料が必要である。さらには、
動作電圧の低減と半導体微細加工プロセスに適合するた
めに、膜厚２００ｎｍ以下の薄膜で上記特性を実現する
ことが望まれるとともに、強誘電体の自発分極は結晶構
造に起因する性質であるため、この特性を利用するため
には結晶薄膜を作製する必要もある。
【０００４】現在、ＦＲＡＭやＤＲＡＭ用のメモリキャ
パシタ材料として、ＳｒＴｉＯ3、（Ｂａ1-xＳｒx）Ｔ
ｉＯ3、Ｐｂ（Ｚｒ1-xＴｉx）Ｏ3、Ｂｉ4Ｔｉ3Ｏ12、Ｓ
ｒＢｉ2Ｔａ2Ｏ9等の成膜技術の開発が、ゾルーゲル
法、ＭＯＤ法、スパッタ法、ＭＯＣＶＤ法、レーザーア
ブレーション法等により盛んに行われている。一般的に
酸化物強誘電体の結晶化温度は６００℃以上と高温のも
のが多く、これに起因して様々な問題が発生する。例え
ば、成膜温度が高い程、薄膜の結晶性は良くなるが、結
晶粒成長が進むことで、薄膜の表面モフォロジーは悪く
なる。このため、薄い膜厚ではピンホール等によりリー
ク電流が発生し、強誘電特性を得るためには膜厚を厚く
する必要が生じ、微細加工プロセスに適合できなくな
る。また、高温成膜時に酸化物強誘電体材料と下地の電
極や他の材料との反応がおこるため、デバイス全体の特
性確保が極めて困難となる。
パシタ材料として、ＳｒＴｉＯ3、（Ｂａ1-xＳｒx）Ｔ
ｉＯ3、Ｐｂ（Ｚｒ1-xＴｉx）Ｏ3、Ｂｉ4Ｔｉ3Ｏ12、Ｓ
ｒＢｉ2Ｔａ2Ｏ9等の成膜技術の開発が、ゾルーゲル
法、ＭＯＤ法、スパッタ法、ＭＯＣＶＤ法、レーザーア
ブレーション法等により盛んに行われている。一般的に
酸化物強誘電体の結晶化温度は６００℃以上と高温のも
のが多く、これに起因して様々な問題が発生する。例え
ば、成膜温度が高い程、薄膜の結晶性は良くなるが、結
晶粒成長が進むことで、薄膜の表面モフォロジーは悪く
なる。このため、薄い膜厚ではピンホール等によりリー
ク電流が発生し、強誘電特性を得るためには膜厚を厚く
する必要が生じ、微細加工プロセスに適合できなくな
る。また、高温成膜時に酸化物強誘電体材料と下地の電
極や他の材料との反応がおこるため、デバイス全体の特
性確保が極めて困難となる。
【０００５】従って、半導体デバイスに酸化物強誘電体
を応用するためには低温成膜が必要となるが、上述のよ
うに低温では結晶性が不十分で十分な強誘電特性が得ら
れないという問題がある。本発明は、上記課題に鑑みな
されたものであり、成膜温度を低くすることで結晶粒成
長を抑制し、緻密な薄膜を形成して微細加工プロセスに
適合できかつ十分な電気特性を有する強誘電体結晶薄膜
を得ることを目的としている。
を応用するためには低温成膜が必要となるが、上述のよ
うに低温では結晶性が不十分で十分な強誘電特性が得ら
れないという問題がある。本発明は、上記課題に鑑みな
されたものであり、成膜温度を低くすることで結晶粒成
長を抑制し、緻密な薄膜を形成して微細加工プロセスに
適合できかつ十分な電気特性を有する強誘電体結晶薄膜
を得ることを目的としている。
【０００６】
【課題を解決するための手段】本発明によれば、基板表
面に形成された電極上に予め強誘電体結晶核層を形成し
た後、その上に非晶質強誘電体層を堆積し、基板側から
加熱、結晶化を行う強誘電体結晶薄膜の製造方法が提供
される。また、基板表面に形成された電極上に予め強誘
電体結晶核層を形成した後、その上に該強誘電体結晶核
層を形成する際の温度よりも低い温度で強誘電体結晶薄
膜を形成する強誘電体薄膜の製造方法が提供される。
面に形成された電極上に予め強誘電体結晶核層を形成し
た後、その上に非晶質強誘電体層を堆積し、基板側から
加熱、結晶化を行う強誘電体結晶薄膜の製造方法が提供
される。また、基板表面に形成された電極上に予め強誘
電体結晶核層を形成した後、その上に該強誘電体結晶核
層を形成する際の温度よりも低い温度で強誘電体結晶薄
膜を形成する強誘電体薄膜の製造方法が提供される。
【０００７】さらに、上記強誘電体結晶薄膜の製造方法
により基板表面に形成された電極上の強誘電体結晶薄膜
の上に、さらに上部電極が形成されてなる強誘電体薄膜
キャパシタが提供される。
により基板表面に形成された電極上の強誘電体結晶薄膜
の上に、さらに上部電極が形成されてなる強誘電体薄膜
キャパシタが提供される。
【０００８】
【発明の実施の形態】本発明における強誘電体結晶薄膜
の製造方法に用いる基板は、通常強誘電体素子等を形成
することができる基板であれば特に限定されるものでは
なく、シリコン等の半導体基板、ＧａＡｓ等の化合物半
導体基板、ＭｇＯ等の酸化物結晶基板、硝子基板等、形
成しようとする素子の種類、用途等により適宜選択する
ことができるが、中でも、シリコン基板が好ましい。
の製造方法に用いる基板は、通常強誘電体素子等を形成
することができる基板であれば特に限定されるものでは
なく、シリコン等の半導体基板、ＧａＡｓ等の化合物半
導体基板、ＭｇＯ等の酸化物結晶基板、硝子基板等、形
成しようとする素子の種類、用途等により適宜選択する
ことができるが、中でも、シリコン基板が好ましい。
【０００９】この基板上には、電極を備えている。この
電極は、本発明において形成される強誘電体結晶薄膜を
素子の一部、例えばキャパシタの容量材料として使用す
る場合に利用される電極を意味する。この電極は、基板
表面に形成されるものであり、基板上に直接形成されて
いてもよいし、絶縁膜、下層配線、所望の素子、層間絶
縁膜等又はこれらの複数を備えた基板の表面に形成され
ていてもよい。電極材料としては、通常電極として用い
られるものであれば特に限定されるものではなく、例え
ば、Ｔａ、Ｔｉ、Ｐｔ、Ｐｔ／Ｔｉ、Ｐｔ／Ｔａ等を用
いることができ、その際の膜厚も特に限定されるもので
はない。ただし、後工程の強誘電体結晶薄膜を形成する
場合に、その成膜プロセスに耐えることができる材料で
あることが好ましい。これらの電極材料は、例えばスパ
ッタリング、蒸着等により形成することができる。
電極は、本発明において形成される強誘電体結晶薄膜を
素子の一部、例えばキャパシタの容量材料として使用す
る場合に利用される電極を意味する。この電極は、基板
表面に形成されるものであり、基板上に直接形成されて
いてもよいし、絶縁膜、下層配線、所望の素子、層間絶
縁膜等又はこれらの複数を備えた基板の表面に形成され
ていてもよい。電極材料としては、通常電極として用い
られるものであれば特に限定されるものではなく、例え
ば、Ｔａ、Ｔｉ、Ｐｔ、Ｐｔ／Ｔｉ、Ｐｔ／Ｔａ等を用
いることができ、その際の膜厚も特に限定されるもので
はない。ただし、後工程の強誘電体結晶薄膜を形成する
場合に、その成膜プロセスに耐えることができる材料で
あることが好ましい。これらの電極材料は、例えばスパ
ッタリング、蒸着等により形成することができる。
【００１０】上記の電極上に、予め強誘電体結晶核層を
形成する。この際の強誘電体は、特に限定されるもので
はなく、例えば、Ｂｉ4Ｔｉ3Ｏ12、ＳｒＢｉ2Ｔａ
2Ｏ9、ＳｒＴｉＯ3、（Ｂａ1-xＳｒx）ＴｉＯ3、Ｐｂ
（Ｚｒ1-xＴｉx）Ｏ3、（Ｐｂ1-yＬａy ）（Ｚｒ1-xＴ
ｉx）Ｏ3、ＳｒＢｉ2Ｎｂ2Ｏ9、ＢａＢｉ2Ｎｂ2Ｏ9、Ｂ
ａＢｉ2Ｔａ2Ｏ9、ＰｂＢｉ2Ｎｂ2Ｏ9、ＰｂＢｉ2Ｔａ2
Ｏ9、ＳｒＢｉ4 Ｔｉ4 Ｏ1 5、ＢａＢｉ4 Ｔｉ4 Ｏ15、
ＰｂＢｉ4 Ｔｉ4 Ｏ15、Ｓｒ2 Ｂｉ4 Ｔｉ5 Ｏ18、Ｂａ
2 Ｂｉ4 Ｔｉ5 Ｏ18、Ｐｂ2 Ｂｉ4 Ｔｉ5 Ｏ18等が挙げ
られる。これら強誘電体を結晶核層として形成するに
は、公知の方法、例えば、ゾル−ゲル法、ＭＯＤ（Meta
l Organic Decomposition:有機金属分解成膜）法、ＭＯ
ＣＶＤ法、反応性蒸着法、スパッタ法、レーザーアブレ
ーション法等の方法を適宜選択して行うことができる。
つまり、これら方法のうち、ゾルーゲル法、ＭＯＤ法等
においては、原料溶液を塗膜し、非晶質膜を成膜した後
熱処理することにより非晶質膜を結晶化することで結晶
核層を形成することができる。例えば、強誘電体を構成
する一部の元素の塩又は金属アルコキシド等を含む有機
溶媒と、他の元素の塩又は金属アルコキシド等を含む有
機溶媒と混合することによって原料溶液を調製すること
ができる。この際の原料溶液の塗布は、スピンコート法
等により行うことができ、例えば、１回の塗布で２０〜
５０ｎｍ程度の膜厚で形成することが好ましい。非晶質
膜の形成後の熱処理は、用いる原料により異なるが、公
知の方法、例えば、ランプアニール、炉アニール、高速
アニール（ＲＴＡ）等により行うことができ、５００〜
８００℃程度、１０秒間〜６０分間程度、酸素雰囲気下
で行うことができる。
形成する。この際の強誘電体は、特に限定されるもので
はなく、例えば、Ｂｉ4Ｔｉ3Ｏ12、ＳｒＢｉ2Ｔａ
2Ｏ9、ＳｒＴｉＯ3、（Ｂａ1-xＳｒx）ＴｉＯ3、Ｐｂ
（Ｚｒ1-xＴｉx）Ｏ3、（Ｐｂ1-yＬａy ）（Ｚｒ1-xＴ
ｉx）Ｏ3、ＳｒＢｉ2Ｎｂ2Ｏ9、ＢａＢｉ2Ｎｂ2Ｏ9、Ｂ
ａＢｉ2Ｔａ2Ｏ9、ＰｂＢｉ2Ｎｂ2Ｏ9、ＰｂＢｉ2Ｔａ2
Ｏ9、ＳｒＢｉ4 Ｔｉ4 Ｏ1 5、ＢａＢｉ4 Ｔｉ4 Ｏ15、
ＰｂＢｉ4 Ｔｉ4 Ｏ15、Ｓｒ2 Ｂｉ4 Ｔｉ5 Ｏ18、Ｂａ
2 Ｂｉ4 Ｔｉ5 Ｏ18、Ｐｂ2 Ｂｉ4 Ｔｉ5 Ｏ18等が挙げ
られる。これら強誘電体を結晶核層として形成するに
は、公知の方法、例えば、ゾル−ゲル法、ＭＯＤ（Meta
l Organic Decomposition:有機金属分解成膜）法、ＭＯ
ＣＶＤ法、反応性蒸着法、スパッタ法、レーザーアブレ
ーション法等の方法を適宜選択して行うことができる。
つまり、これら方法のうち、ゾルーゲル法、ＭＯＤ法等
においては、原料溶液を塗膜し、非晶質膜を成膜した後
熱処理することにより非晶質膜を結晶化することで結晶
核層を形成することができる。例えば、強誘電体を構成
する一部の元素の塩又は金属アルコキシド等を含む有機
溶媒と、他の元素の塩又は金属アルコキシド等を含む有
機溶媒と混合することによって原料溶液を調製すること
ができる。この際の原料溶液の塗布は、スピンコート法
等により行うことができ、例えば、１回の塗布で２０〜
５０ｎｍ程度の膜厚で形成することが好ましい。非晶質
膜の形成後の熱処理は、用いる原料により異なるが、公
知の方法、例えば、ランプアニール、炉アニール、高速
アニール（ＲＴＡ）等により行うことができ、５００〜
８００℃程度、１０秒間〜６０分間程度、酸素雰囲気下
で行うことができる。
【００１１】次いで、上記強誘電体結晶核層上に非晶質
強誘電体層を堆積する。この際の非晶質強誘電体層の形
成は、上記と同様の方法により行うことができる。好ま
しくは、先に形成した強誘電体結晶核層と同じ元素、組
成の強誘電体を同様の方法で形成することが好ましい。
強誘電体結晶核層に、その上に形成する非結晶質強誘電
体層と異なる元素が含まれる場合、非晶質強誘電体層を
結晶化する際に不純物として混入され、その特性を劣化
させる可能性があるからである。また、下地の強誘電体
結晶核層とその上の非晶質強誘電体層が同一材料であれ
ば、非晶質強誘電体層を結晶化する際に、結晶核層の結
晶性を効果的に継承し易くなるからである。例えば、強
誘電体結晶核層を、ゾル−ゲル法で所望の組成となるよ
うに形成し、６００℃で熱処理をして形成した場合に
は、その後の非晶質強誘電体層も同様にゾル−ゲル法で
形成することが好ましい。
強誘電体層を堆積する。この際の非晶質強誘電体層の形
成は、上記と同様の方法により行うことができる。好ま
しくは、先に形成した強誘電体結晶核層と同じ元素、組
成の強誘電体を同様の方法で形成することが好ましい。
強誘電体結晶核層に、その上に形成する非結晶質強誘電
体層と異なる元素が含まれる場合、非晶質強誘電体層を
結晶化する際に不純物として混入され、その特性を劣化
させる可能性があるからである。また、下地の強誘電体
結晶核層とその上の非晶質強誘電体層が同一材料であれ
ば、非晶質強誘電体層を結晶化する際に、結晶核層の結
晶性を効果的に継承し易くなるからである。例えば、強
誘電体結晶核層を、ゾル−ゲル法で所望の組成となるよ
うに形成し、６００℃で熱処理をして形成した場合に
は、その後の非晶質強誘電体層も同様にゾル−ゲル法で
形成することが好ましい。
【００１２】この際の膜厚は、結晶核層と非晶質強誘電
体層との総膜厚が、所定の膜厚となるように形成するこ
とが好ましく、結晶核層よりも非晶質強誘電体層の膜厚
の方が厚いことが好ましい。下地の結晶核層は結晶化に
よって粒成長し、表面凹凸が発生している。この上に薄
い非晶質強誘電体層を形成した場合には、下地の表面凹
凸を反映して、非晶質強誘電体層の表面にも凹凸ができ
てしまう。従って、この非晶質強誘電体を低温で結晶化
し、粒成長を抑制しても、結果的に表面平滑な薄膜は得
にくい。このため、例えば１００〜２００ｎｍ程度の膜
厚が好ましい。
体層との総膜厚が、所定の膜厚となるように形成するこ
とが好ましく、結晶核層よりも非晶質強誘電体層の膜厚
の方が厚いことが好ましい。下地の結晶核層は結晶化に
よって粒成長し、表面凹凸が発生している。この上に薄
い非晶質強誘電体層を形成した場合には、下地の表面凹
凸を反映して、非晶質強誘電体層の表面にも凹凸ができ
てしまう。従って、この非晶質強誘電体を低温で結晶化
し、粒成長を抑制しても、結果的に表面平滑な薄膜は得
にくい。このため、例えば１００〜２００ｎｍ程度の膜
厚が好ましい。
【００１３】さらに、この非晶質強誘電体層を基板側か
ら加熱、結晶化を行う。非晶質強誘電体層の基板側から
の加熱は、先に形成した結晶核層の結晶性を継承するた
めに行う加熱であり、結晶核層の形成時に行った加熱処
理の温度よりも低いことが好ましい。つまり、通常のそ
の加熱処理の温度では有効に結晶化をすることができな
い程度の温度で、基板側から、つまり結晶核層側から加
熱することにより、非晶質強誘電体層に結晶核層の結晶
性を有効に、順次継承することができる。
ら加熱、結晶化を行う。非晶質強誘電体層の基板側から
の加熱は、先に形成した結晶核層の結晶性を継承するた
めに行う加熱であり、結晶核層の形成時に行った加熱処
理の温度よりも低いことが好ましい。つまり、通常のそ
の加熱処理の温度では有効に結晶化をすることができな
い程度の温度で、基板側から、つまり結晶核層側から加
熱することにより、非晶質強誘電体層に結晶核層の結晶
性を有効に、順次継承することができる。
【００１４】その後、先に形成した強誘電体結晶核層及
び非晶質強誘電体層が一体となって、良好な結晶性を有
した強誘電体膜となり、この上に、例えば上部電極を形
成し、所望の配線工程、絶縁膜工程等を適宜行って、強
誘電性キャパシタを形成することができる。この場合の
上部電極は、上記電極材料を同様に成膜することにより
形成することができる。
び非晶質強誘電体層が一体となって、良好な結晶性を有
した強誘電体膜となり、この上に、例えば上部電極を形
成し、所望の配線工程、絶縁膜工程等を適宜行って、強
誘電性キャパシタを形成することができる。この場合の
上部電極は、上記電極材料を同様に成膜することにより
形成することができる。
【００１５】また、本発明における別の強誘電体結晶薄
膜の製造方法において、表面に電極を備えた基板上に予
め強誘電体結晶核層を形成する方法としては、ＭＯＣＶ
Ｄ法、反応性蒸着法、スパッタ法、レーザアブレーショ
ン法等の方法を適宜選択して行うことができる。つま
り、これら方法のうち、ＭＯＣＶＤ法、反応性蒸着法、
スパッタ法等においては、加熱した基板上に原料を供給
して成膜と同時に結晶化を行うことができる。例えば、
ＭＯＣＶＤ法においては、金属アルコキシド等の有機金
属原料を加熱気化し、キャリアガス及び反応ガスと共
に、加熱保持した基板上に供給することで結晶薄膜が得
られる。また、反応性蒸着法においては、例えば、強誘
電体を構成する金属元素を加熱蒸発せしめ、加熱保持し
た基板上に酸素ガスやオゾンガス又は酸素プラズマ中で
供給することで強誘電体結晶薄膜が得られる。
膜の製造方法において、表面に電極を備えた基板上に予
め強誘電体結晶核層を形成する方法としては、ＭＯＣＶ
Ｄ法、反応性蒸着法、スパッタ法、レーザアブレーショ
ン法等の方法を適宜選択して行うことができる。つま
り、これら方法のうち、ＭＯＣＶＤ法、反応性蒸着法、
スパッタ法等においては、加熱した基板上に原料を供給
して成膜と同時に結晶化を行うことができる。例えば、
ＭＯＣＶＤ法においては、金属アルコキシド等の有機金
属原料を加熱気化し、キャリアガス及び反応ガスと共
に、加熱保持した基板上に供給することで結晶薄膜が得
られる。また、反応性蒸着法においては、例えば、強誘
電体を構成する金属元素を加熱蒸発せしめ、加熱保持し
た基板上に酸素ガスやオゾンガス又は酸素プラズマ中で
供給することで強誘電体結晶薄膜が得られる。
【００１６】さらにスパッタ法においては、例えば、強
誘電体を構成する一部の元素又はその酸化物等を含有す
るターゲットを使用し、所望の温度、圧力下で不活性ガ
ス又は酸素との混合ガスを用いること等により成膜する
ことができる。これによって、成膜の初期に基板温度を
高温にすることにより結晶核層を所望の膜厚で形成する
ことができる。例えば、この際の基板温度は、用いる原
料により異なるが、４００〜８００℃程度とし、１〜５
分間程度成膜することが好ましい。これにより、強誘電
体の結晶核層が、１０〜５０ｎｍ程度の膜厚で形成する
ことができる。なお、この際用いる基板は上述と同様の
ものを用いることができる。
誘電体を構成する一部の元素又はその酸化物等を含有す
るターゲットを使用し、所望の温度、圧力下で不活性ガ
ス又は酸素との混合ガスを用いること等により成膜する
ことができる。これによって、成膜の初期に基板温度を
高温にすることにより結晶核層を所望の膜厚で形成する
ことができる。例えば、この際の基板温度は、用いる原
料により異なるが、４００〜８００℃程度とし、１〜５
分間程度成膜することが好ましい。これにより、強誘電
体の結晶核層が、１０〜５０ｎｍ程度の膜厚で形成する
ことができる。なお、この際用いる基板は上述と同様の
ものを用いることができる。
【００１７】ついで、強誘電体結晶核層の上に、この結
晶核層を形成する際の温度よりも低い温度で強誘電体結
晶薄膜層を形成する。この際の強誘電体結晶薄膜は、上
記と同様の方法により行うことができる。なお、この場
合も基板を加熱しながら成膜することが好ましく、先に
形成した強誘電体結晶核層と同じ元素、組成の強誘電体
を温度のみ異なる同様の方法で形成することが好まし
い。例えば、強誘電体結晶核を、ＭＯＣＶＤ法により、
６００℃で形成した場合には、その後の強誘電体結晶薄
膜も同様にＭＯＣＶＤ法により６００℃以下で形成する
ことが好ましい。この際の膜厚は、結晶核層との総膜厚
が、所定の膜厚となるように形成することが好ましく、
結晶核層よりもその後に形成する強誘電体結晶薄膜層の
膜厚の方が厚いことが好ましい。例えば１５０〜２００
ｎｍ程度が挙げられる。これにより、通常のその成膜温
度では有効に結晶化をすることができない程度の温度で
成膜することにより、新たに形成される強誘電体結晶薄
膜層の結晶性を有効に継承して強誘電体結晶薄膜を得る
ことができる。
晶核層を形成する際の温度よりも低い温度で強誘電体結
晶薄膜層を形成する。この際の強誘電体結晶薄膜は、上
記と同様の方法により行うことができる。なお、この場
合も基板を加熱しながら成膜することが好ましく、先に
形成した強誘電体結晶核層と同じ元素、組成の強誘電体
を温度のみ異なる同様の方法で形成することが好まし
い。例えば、強誘電体結晶核を、ＭＯＣＶＤ法により、
６００℃で形成した場合には、その後の強誘電体結晶薄
膜も同様にＭＯＣＶＤ法により６００℃以下で形成する
ことが好ましい。この際の膜厚は、結晶核層との総膜厚
が、所定の膜厚となるように形成することが好ましく、
結晶核層よりもその後に形成する強誘電体結晶薄膜層の
膜厚の方が厚いことが好ましい。例えば１５０〜２００
ｎｍ程度が挙げられる。これにより、通常のその成膜温
度では有効に結晶化をすることができない程度の温度で
成膜することにより、新たに形成される強誘電体結晶薄
膜層の結晶性を有効に継承して強誘電体結晶薄膜を得る
ことができる。
【００１８】なお、その後は上述と同様に行い、強誘電
性キャパシタを形成することができる。一般に、薄膜を
非晶質状態から結晶状態にする場合、最初に結晶構造に
対応する構成原子間の結合が数原子オーダーの微小な領
域で形成され、それらが集合（結合）して結晶核とな
り、さらに結晶粒に成長するものと考えられる。従っ
て、予め結晶成長の核となる結晶が存在する場合には、
結晶化のエネルギーすなわち結晶成長温度は低くなるこ
とが期待できる。このことは、単結晶基板を用いたホモ
エピタキシャル成長が異種基板を用いる場合に比較して
低温で可能なことと対応している。よって、上記の仮定
の下に、基板上に薄い結晶核層を予め形成した上に主た
る強誘電体薄膜を成長したところ、この結晶核層のない
場合に比べて結晶薄膜成長温度を低温化できることを見
出し、本発明に至った。本発明では、低温で結晶薄膜成
長を行うことで、従来の問題であった結晶粒の粗大化を
抑制でき、緻密平坦な薄膜が得られると同時に薄膜の結
晶性も確保できるため、薄い膜厚でも十分な電気特性が
実現できる。
性キャパシタを形成することができる。一般に、薄膜を
非晶質状態から結晶状態にする場合、最初に結晶構造に
対応する構成原子間の結合が数原子オーダーの微小な領
域で形成され、それらが集合（結合）して結晶核とな
り、さらに結晶粒に成長するものと考えられる。従っ
て、予め結晶成長の核となる結晶が存在する場合には、
結晶化のエネルギーすなわち結晶成長温度は低くなるこ
とが期待できる。このことは、単結晶基板を用いたホモ
エピタキシャル成長が異種基板を用いる場合に比較して
低温で可能なことと対応している。よって、上記の仮定
の下に、基板上に薄い結晶核層を予め形成した上に主た
る強誘電体薄膜を成長したところ、この結晶核層のない
場合に比べて結晶薄膜成長温度を低温化できることを見
出し、本発明に至った。本発明では、低温で結晶薄膜成
長を行うことで、従来の問題であった結晶粒の粗大化を
抑制でき、緻密平坦な薄膜が得られると同時に薄膜の結
晶性も確保できるため、薄い膜厚でも十分な電気特性が
実現できる。
【００１９】
【実施例】以下に本発明の強誘電体薄膜の製造方法を実
施例において詳述する。 実施例１ ＭＯＤ法によるＢｉ4Ｔｉ3Ｏ12薄膜の形成法について、
以下に説明する。シリコンウエハ１の表面に膜厚２００
ｎｍの熱酸化膜２を形成し、その上に膜厚３０ｎｍのＴ
ａ接着層３を介して膜厚２００ｎｍのＰｔ下部電極４を
形成した。ここで、上記熱酸化膜、接着層、電極材料等
は、これらに限定されるものではなく、強誘電体の成膜
プロセス（温度、雰囲気等）に耐えるものであればよ
い。
施例において詳述する。 実施例１ ＭＯＤ法によるＢｉ4Ｔｉ3Ｏ12薄膜の形成法について、
以下に説明する。シリコンウエハ１の表面に膜厚２００
ｎｍの熱酸化膜２を形成し、その上に膜厚３０ｎｍのＴ
ａ接着層３を介して膜厚２００ｎｍのＰｔ下部電極４を
形成した。ここで、上記熱酸化膜、接着層、電極材料等
は、これらに限定されるものではなく、強誘電体の成膜
プロセス（温度、雰囲気等）に耐えるものであればよ
い。
【００２０】ＭＯＤ法による成膜用の原料溶液は、例え
ば、硝酸ビスマス５水和塩（Ｂｉ（ＮＯ3）3・５Ｈ
2Ｏ）とチタンイソプロポキサイド（Ｔｉ（ｉ−ＯＣ3Ｈ
7）4）とを出発原料とし、溶媒として２−メトキシエタ
ノール（ＣＨ3ＯＣＨ2ＣＨ2ＯＨ）と氷酢酸とを用いて
所定の組成となる様に混合したものを用いた。この原料
溶液を、上記で得られたシリコンウェハ１のＰｔ下部電
極４上にスピン塗布し、大気中１１５℃で１５分間の乾
燥、４００℃×６０分の仮焼成（有機成分の除去）し
た。その後、さらに酸素中７００℃×１５秒間のＲＴＡ
熱処理による結晶化を行い、結晶核層５を形成した。こ
こで、得られた結晶核層の膜厚は５０ｎｍであり、ＸＲ
Ｄパターンから層状ペロブスカイト構造のＢｉ4Ｔｉ3Ｏ
12結晶であることが確認された。
ば、硝酸ビスマス５水和塩（Ｂｉ（ＮＯ3）3・５Ｈ
2Ｏ）とチタンイソプロポキサイド（Ｔｉ（ｉ−ＯＣ3Ｈ
7）4）とを出発原料とし、溶媒として２−メトキシエタ
ノール（ＣＨ3ＯＣＨ2ＣＨ2ＯＨ）と氷酢酸とを用いて
所定の組成となる様に混合したものを用いた。この原料
溶液を、上記で得られたシリコンウェハ１のＰｔ下部電
極４上にスピン塗布し、大気中１１５℃で１５分間の乾
燥、４００℃×６０分の仮焼成（有機成分の除去）し
た。その後、さらに酸素中７００℃×１５秒間のＲＴＡ
熱処理による結晶化を行い、結晶核層５を形成した。こ
こで、得られた結晶核層の膜厚は５０ｎｍであり、ＸＲ
Ｄパターンから層状ペロブスカイト構造のＢｉ4Ｔｉ3Ｏ
12結晶であることが確認された。
【００２１】引き続き、このＢｉ4Ｔｉ3Ｏ12結晶薄膜か
らなる結晶核層５上に上記の原料溶液のスピン塗布、乾
燥、仮焼成を３回繰り返し、非晶質膜を形成した。この
様にして非晶質膜が形成されたシリコンウェハ１を加熱
ヒーター上に置き、酸素中で基板側から５５０℃×１０
分の加熱処理を行い、強誘電体結晶層６を得た。なお、
比較のために、Ｂｉ4Ｔｉ3Ｏ12結晶薄膜からなる結晶核
層５のない非晶質膜形成シリコンウェハについても同様
な熱処理を行った。
らなる結晶核層５上に上記の原料溶液のスピン塗布、乾
燥、仮焼成を３回繰り返し、非晶質膜を形成した。この
様にして非晶質膜が形成されたシリコンウェハ１を加熱
ヒーター上に置き、酸素中で基板側から５５０℃×１０
分の加熱処理を行い、強誘電体結晶層６を得た。なお、
比較のために、Ｂｉ4Ｔｉ3Ｏ12結晶薄膜からなる結晶核
層５のない非晶質膜形成シリコンウェハについても同様
な熱処理を行った。
【００２２】得られた強誘電体結晶層６のＸＲＤパター
ンを図２及び図３に比較して示す。図２に示すように、
結晶核層５が形成された場合には、その上に形成された
強誘電体結晶層６には層上ペロプスカイト構造のＢｉ4
Ｔｉ3Ｏ12のみの回折ピークが見られる。一方、図３に
示すように、結晶核層を形成しなかった場合には、その
上に形成された強誘電体結晶層６は、強誘電特性を示さ
ないパイロクロア相（Ｂｉ2Ｔｉ2Ｏ7）がほとんどであ
った。
ンを図２及び図３に比較して示す。図２に示すように、
結晶核層５が形成された場合には、その上に形成された
強誘電体結晶層６には層上ペロプスカイト構造のＢｉ4
Ｔｉ3Ｏ12のみの回折ピークが見られる。一方、図３に
示すように、結晶核層を形成しなかった場合には、その
上に形成された強誘電体結晶層６は、強誘電特性を示さ
ないパイロクロア相（Ｂｉ2Ｔｉ2Ｏ7）がほとんどであ
った。
【００２３】すなわち、５５０℃という低温での熱処理
を行った場合には、本来パイロクロア相が安定に生成す
るのであるが、その下に結晶核層であるＢｉ4Ｔｉ3Ｏ12
結晶層が存在することで、５５０℃という低温での熱処
理を行った場合でも、この結晶性を継承して層状ペロブ
スカイト単相のＢｉ4Ｔｉ3Ｏ12の成長が可能となった。
さらに、この様に低温で形成した強誘電体層６の表面モ
フォロジーは極めて緻密・平滑であった。
を行った場合には、本来パイロクロア相が安定に生成す
るのであるが、その下に結晶核層であるＢｉ4Ｔｉ3Ｏ12
結晶層が存在することで、５５０℃という低温での熱処
理を行った場合でも、この結晶性を継承して層状ペロブ
スカイト単相のＢｉ4Ｔｉ3Ｏ12の成長が可能となった。
さらに、この様に低温で形成した強誘電体層６の表面モ
フォロジーは極めて緻密・平滑であった。
【００２４】次に、得られたＢｉ4Ｔｉ3Ｏ12の強誘電体
結晶層６（膜厚２００ｎｍ）の上に１００μｍφのＰｔ
上部電極７を真空蒸着し、キャパシタを作製した。この
キャパシタの強誘電性ヒステリシス曲線を図４に示す。
３Ｖ印加でＰｒ＝１１μＣ／ｃｍ2、Ｅｃ＝９０ｋＶ／
ｃｍの値が得られており、５５０℃という強誘電体膜の
低温熱処理によっても十分な強誘電特性が得られること
が確認された。
結晶層６（膜厚２００ｎｍ）の上に１００μｍφのＰｔ
上部電極７を真空蒸着し、キャパシタを作製した。この
キャパシタの強誘電性ヒステリシス曲線を図４に示す。
３Ｖ印加でＰｒ＝１１μＣ／ｃｍ2、Ｅｃ＝９０ｋＶ／
ｃｍの値が得られており、５５０℃という強誘電体膜の
低温熱処理によっても十分な強誘電特性が得られること
が確認された。
【００２５】実施例２ ＲＦスパッタ法によるＢｉ4Ｔｉ3Ｏ12薄膜の形成方法に
ついて以下に説明する。
ついて以下に説明する。
【００２６】成膜用の原料ターゲットとしてＢｉ2Ｏ3と
ＴｉＯ2を２：３の割合で混合した焼結体を用いた。ス
パッタガスは酸素とアルゴンの１：１混合ガス、成膜圧
力は２Ｐａ、ＲＦパワーは２００Ｗとし、実施例１で用
いたＰｔ下部電極４が形成されたシリコンウェハ上に成
膜した。ウェハ加熱はウェハ裏面から抵抗加熱ヒーター
により行った。ウェハの表面温度を６００℃として５分
間の成膜を行った後、酸素ガス（１ｋＰａ）を導入して
４５０℃まで徐冷することにより膜厚５０ｎｍ程度の結
晶核層を形成した。
ＴｉＯ2を２：３の割合で混合した焼結体を用いた。ス
パッタガスは酸素とアルゴンの１：１混合ガス、成膜圧
力は２Ｐａ、ＲＦパワーは２００Ｗとし、実施例１で用
いたＰｔ下部電極４が形成されたシリコンウェハ上に成
膜した。ウェハ加熱はウェハ裏面から抵抗加熱ヒーター
により行った。ウェハの表面温度を６００℃として５分
間の成膜を行った後、酸素ガス（１ｋＰａ）を導入して
４５０℃まで徐冷することにより膜厚５０ｎｍ程度の結
晶核層を形成した。
【００２７】続いて、上記のスパッタ条件によりウェハ
表面温度を４５０℃でスパッタ成膜を２０分間行った。
得られた膜厚は２５０ｎｍであった。なお、比較のため
に、結晶核層を形成することなく、ウェハ表面温度を４
５０℃で２０分間、膜厚２００ｎｍ程度で強誘電体層を
成膜した。得られた強誘電体結晶層のＸＲＤパターンを
図５及び図６に比較して示す。図５に示すように、結晶
核層が形成された場合には、その上に形成された強誘電
体結晶層にはペロプスカイト構造のＢｉ4Ｔｉ3Ｏ12の回
折ピークが見られる。この結果から、結晶核層の上で
は、４５０℃という低温でも結晶核層の結晶性を継承し
て層状ペロブスカイト単一相が得られることが分かっ
た。一方、図６に示すように、結晶核層を形成しなかっ
た場合には、その上に形成された強誘電体結晶層は、強
誘電特性を示さないパイロクロア相（Ｂｉ2Ｔｉ2Ｏ7）
であった。
表面温度を４５０℃でスパッタ成膜を２０分間行った。
得られた膜厚は２５０ｎｍであった。なお、比較のため
に、結晶核層を形成することなく、ウェハ表面温度を４
５０℃で２０分間、膜厚２００ｎｍ程度で強誘電体層を
成膜した。得られた強誘電体結晶層のＸＲＤパターンを
図５及び図６に比較して示す。図５に示すように、結晶
核層が形成された場合には、その上に形成された強誘電
体結晶層にはペロプスカイト構造のＢｉ4Ｔｉ3Ｏ12の回
折ピークが見られる。この結果から、結晶核層の上で
は、４５０℃という低温でも結晶核層の結晶性を継承し
て層状ペロブスカイト単一相が得られることが分かっ
た。一方、図６に示すように、結晶核層を形成しなかっ
た場合には、その上に形成された強誘電体結晶層は、強
誘電特性を示さないパイロクロア相（Ｂｉ2Ｔｉ2Ｏ7）
であった。
【００２８】実施例３ レーザーアブレーション法によるＳｒＢｉ2Ｔａ2Ｏ9薄
膜の形成方法について以下に説明する。
膜の形成方法について以下に説明する。
【００２９】ターゲットとしてＳｒＢｉ2Ｔａ2Ｏ9セラ
ミックターゲット、実施例１と同じＰｔ下部電極つきウ
ェハを用いた。レーザー光源はＡｒＦエキシマレーザー
（波長１９３ｎｍ）を用い、パルス繰り返しは５Ｈｚ、
雰囲気はＯ2中（０．２Ｔｏｒｒ）である。また、ウェ
ハ加熱はウェハの裏面から抵抗加熱ヒーターにより行
う。従来、ＭＯＤ法によるＳｒＢｉ2Ｔａ2Ｏ9の結晶化
温度は６５０℃以上が必要であり、低温成膜が可能なレ
ーザーアブレーション法によっても、４５０℃以上が必
要であることが知られている。
ミックターゲット、実施例１と同じＰｔ下部電極つきウ
ェハを用いた。レーザー光源はＡｒＦエキシマレーザー
（波長１９３ｎｍ）を用い、パルス繰り返しは５Ｈｚ、
雰囲気はＯ2中（０．２Ｔｏｒｒ）である。また、ウェ
ハ加熱はウェハの裏面から抵抗加熱ヒーターにより行
う。従来、ＭＯＤ法によるＳｒＢｉ2Ｔａ2Ｏ9の結晶化
温度は６５０℃以上が必要であり、低温成膜が可能なレ
ーザーアブレーション法によっても、４５０℃以上が必
要であることが知られている。
【００３０】まず、ウェハ温度５００℃で膜厚１０ｎｍ
の結晶核層の成膜を行った後、引き続き基板温度を４０
０℃まで下げて成膜を行い、総膜厚１５０ｎｍの膜厚を
作製した。なお、比較のために、最初からウェハ温度４
００℃で成膜したものを作製した。得られた強誘電体結
晶層のＸＲＤパターンを図７及び図８に比較して示す。
図７に示すように、結晶核層が形成された場合には、そ
の上に形成された強誘電体結晶層には明らかに層状ペロ
ブスカイト構造のＳｒＢｉ2Ｔａ2Ｏ9の回折ピークが見
られる。この結果から、結晶核層の上では、４００℃と
いう低温でも結晶核層の結晶性を継承して層状ペロブス
カイト単一相が得られることが分かった。一方、図８に
示すように、結晶核層を形成しなかった場合には、その
上に形成された強誘電体結晶層には明瞭な結晶化は確認
できなかった。
の結晶核層の成膜を行った後、引き続き基板温度を４０
０℃まで下げて成膜を行い、総膜厚１５０ｎｍの膜厚を
作製した。なお、比較のために、最初からウェハ温度４
００℃で成膜したものを作製した。得られた強誘電体結
晶層のＸＲＤパターンを図７及び図８に比較して示す。
図７に示すように、結晶核層が形成された場合には、そ
の上に形成された強誘電体結晶層には明らかに層状ペロ
ブスカイト構造のＳｒＢｉ2Ｔａ2Ｏ9の回折ピークが見
られる。この結果から、結晶核層の上では、４００℃と
いう低温でも結晶核層の結晶性を継承して層状ペロブス
カイト単一相が得られることが分かった。一方、図８に
示すように、結晶核層を形成しなかった場合には、その
上に形成された強誘電体結晶層には明瞭な結晶化は確認
できなかった。
【００３１】
【発明の効果】本発明によれば、基板表面に形成された
電極上に予め強誘電体結晶核層を形成した後、その上に
非晶質強誘電体層を堆積し、基板側から加熱、結晶化を
行うかあるいはその上に該強誘電体結晶核層を形成する
際の温度よりも低い温度で強誘電体結晶薄膜を形成する
ことにより、従来高温の成膜温度を必要としていた強誘
電体、特にＢｉ系層状酸化物強誘電体の結晶薄膜成長温
度を、成膜方法によらず効果的に低温化することができ
る。よって、従来の高温成長で問題となっていた強誘電
体の結晶粒の粗大化による薄い膜厚でのピンホールの発
生や、微細加工での精度低下、成膜時の高温プロセスに
よる他材料との反応等を防止することができる。これに
より、より微細な加工精度を必要とする高集積ＦＲＡＭ
等のデバイス開発にこれらの材料を適用することが可能
となる。
電極上に予め強誘電体結晶核層を形成した後、その上に
非晶質強誘電体層を堆積し、基板側から加熱、結晶化を
行うかあるいはその上に該強誘電体結晶核層を形成する
際の温度よりも低い温度で強誘電体結晶薄膜を形成する
ことにより、従来高温の成膜温度を必要としていた強誘
電体、特にＢｉ系層状酸化物強誘電体の結晶薄膜成長温
度を、成膜方法によらず効果的に低温化することができ
る。よって、従来の高温成長で問題となっていた強誘電
体の結晶粒の粗大化による薄い膜厚でのピンホールの発
生や、微細加工での精度低下、成膜時の高温プロセスに
よる他材料との反応等を防止することができる。これに
より、より微細な加工精度を必要とする高集積ＦＲＡＭ
等のデバイス開発にこれらの材料を適用することが可能
となる。
【図１】本発明の強誘電体結晶薄膜の製造方法により形
成された強誘電体結晶薄膜を用いたキャパシタの概略断
面図である。
成された強誘電体結晶薄膜を用いたキャパシタの概略断
面図である。
【図２】本発明における方法により、ＭＯＤ法でＢｉ4
Ｔｉ3Ｏ12結晶薄膜を作製した場合のＸＲＤパターンを
示す図である。
Ｔｉ3Ｏ12結晶薄膜を作製した場合のＸＲＤパターンを
示す図である。
【図３】図２に対する比較例を示す図である。
【図４】図２における強誘電体結晶薄膜のヒステリシス
曲線である。
曲線である。
【図５】本発明における方法により、ＲＦスパッタ法で
Ｂｉ4Ｔｉ3Ｏ12結晶薄膜を作製した場合のＸＲＤパター
ンを示す図である。
Ｂｉ4Ｔｉ3Ｏ12結晶薄膜を作製した場合のＸＲＤパター
ンを示す図である。
【図６】図５に対する比較例を示す図である。
【図７】本発明における方法により、レーザアブレーシ
ョン法でＳｒＢｉ2Ｔａ2Ｏ9結晶薄膜を作製した場合の
ＸＲＤパターンを示す図である。
ョン法でＳｒＢｉ2Ｔａ2Ｏ9結晶薄膜を作製した場合の
ＸＲＤパターンを示す図である。
【図８】図７に対する比較例を示す図である。
１ シリコンウエハ（半導体基板） ２ 絶縁膜 ３ 接着層 ４ 下部電極（電極） ５ 結晶核層 ６ 強誘電体結晶層 ７ 上部電極（電極）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/108 Ｈ０１Ｌ 29/78 ３７１ 21/8242 21/8247 29/788 29/792
Claims (8)
- 【請求項１】 基板表面に形成された電極上に予め強誘
電体結晶核層を形成した後、その上に非晶質強誘電体層
を堆積し、基板側から加熱、結晶化を行うことを特徴と
する強誘電体結晶薄膜の製造方法。 - 【請求項２】 強誘電体結晶核層と非晶質強誘電体層と
の組成が同じである請求項１記載の製造方法。 - 【請求項３】 強誘電体結晶核層の膜厚が非晶質強誘電
体層よりも薄い請求項１又は２のいずれかに記載の製造
方法。 - 【請求項４】 非晶質強誘電体層の加熱、結晶化の温度
が、強誘電体結晶核層を形成する際の温度よりも低い請
求項１〜３のいずれかに記載の製造方法。 - 【請求項５】 基板表面に形成された電極上に予め強誘
電体結晶核層を形成した後、その上に該強誘電体結晶核
層を形成する際の温度よりも低い温度で強誘電体結晶薄
膜を形成することを特徴とする強誘電体薄膜の製造方
法。 - 【請求項６】 強誘電体結晶核層と強誘電体結晶薄膜と
の組成が同じである請求項５記載の製造方法。 - 【請求項７】 強誘電体結晶核層の膜厚が強誘電体結晶
薄膜よりも薄い請求項５又は６のいずれかに記載の製造
方法。 - 【請求項８】 請求項１又は５記載の強誘電体結晶薄膜
の製造方法により基板表面に形成された電極上の強誘電
体結晶薄膜の上に、さらに上部電極が形成されてなる強
誘電体薄膜キャパシタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8098486A JPH09282943A (ja) | 1996-04-19 | 1996-04-19 | 強誘電体結晶薄膜の製造方法及び強誘電体キャパシタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8098486A JPH09282943A (ja) | 1996-04-19 | 1996-04-19 | 強誘電体結晶薄膜の製造方法及び強誘電体キャパシタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09282943A true JPH09282943A (ja) | 1997-10-31 |
Family
ID=14220990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8098486A Pending JPH09282943A (ja) | 1996-04-19 | 1996-04-19 | 強誘電体結晶薄膜の製造方法及び強誘電体キャパシタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09282943A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000036640A1 (fr) * | 1998-12-16 | 2000-06-22 | Tokyo Electron Limited | Procede de formation d'une couche mince |
| US6579754B2 (en) | 1998-04-09 | 2003-06-17 | Hitachi, Ltd. | Semiconductor memory device having ferroelectric film and manufacturing method thereof |
| US6586790B2 (en) | 1998-07-24 | 2003-07-01 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| US6884674B2 (en) * | 2002-02-15 | 2005-04-26 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a semiconductor device including a capacitance insulating film having a perovskite structure |
| JP2005353578A (ja) * | 2004-05-11 | 2005-12-22 | Matsushita Electric Ind Co Ltd | 発光素子 |
| JP2007287918A (ja) * | 2006-04-17 | 2007-11-01 | Seiko Epson Corp | 圧電体積層体、表面弾性波素子、薄膜圧電共振子および圧電アクチュエータ、ならびに圧電体積層体の製造方法 |
| US8263419B2 (en) | 2005-09-01 | 2012-09-11 | Fujitsu Semiconductor Limited | Semiconductor device and method for manufacturing the same |
-
1996
- 1996-04-19 JP JP8098486A patent/JPH09282943A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6579754B2 (en) | 1998-04-09 | 2003-06-17 | Hitachi, Ltd. | Semiconductor memory device having ferroelectric film and manufacturing method thereof |
| US6995058B2 (en) | 1998-04-09 | 2006-02-07 | Renesas Technology Corp. | Semiconductor memory device and manufacturing method thereof |
| US6586790B2 (en) | 1998-07-24 | 2003-07-01 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| US6982444B2 (en) | 1998-07-24 | 2006-01-03 | Kabushiki Kaisha Toshiba | Ferroelectric memory device having a hydrogen barrier film |
| WO2000036640A1 (fr) * | 1998-12-16 | 2000-06-22 | Tokyo Electron Limited | Procede de formation d'une couche mince |
| US6485564B1 (en) | 1998-12-16 | 2002-11-26 | Tokyo Electron Limited | Thin film forming method |
| US6884674B2 (en) * | 2002-02-15 | 2005-04-26 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a semiconductor device including a capacitance insulating film having a perovskite structure |
| JP2005353578A (ja) * | 2004-05-11 | 2005-12-22 | Matsushita Electric Ind Co Ltd | 発光素子 |
| US8263419B2 (en) | 2005-09-01 | 2012-09-11 | Fujitsu Semiconductor Limited | Semiconductor device and method for manufacturing the same |
| JP2007287918A (ja) * | 2006-04-17 | 2007-11-01 | Seiko Epson Corp | 圧電体積層体、表面弾性波素子、薄膜圧電共振子および圧電アクチュエータ、ならびに圧電体積層体の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0747937B1 (en) | Method of forming a substrate coated with a ferroelectric thin film | |
| US5572052A (en) | Electronic device using zirconate titanate and barium titanate ferroelectrics in insulating layer | |
| US5821005A (en) | Ferroelectrics thin-film coated substrate and manufacture method thereof and nonvolatile memory comprising a ferroelectrics thinfilm coated substrate | |
| EP0661754B1 (en) | Structure comprising a ferroelectric crystal thin film, its production method and a device using said structure | |
| US6162293A (en) | Method for manufacturing ferroelectric thin film, substrate covered with ferroelectric thin film, and capacitor | |
| EP0747938B1 (en) | Ferroelectric thin film coated substrate, producing method thereof and capacitor structure element using thereof | |
| JPH09504500A (ja) | 超格子物質を作成するための化学蒸着プロセス | |
| JPH0855967A (ja) | 強誘電体薄膜キャパシタの製造方法 | |
| JP2000169297A (ja) | 酸化物強誘電体薄膜の製造方法、酸化物強誘電体薄膜及び酸化物強誘電体薄膜素子 | |
| US20040241330A1 (en) | Method of manufacturing ceramic film and pressure heat treatment device used therefor | |
| JPH09282943A (ja) | 強誘電体結晶薄膜の製造方法及び強誘電体キャパシタ | |
| JP3983091B2 (ja) | 酸化物誘電体膜の気相成長方法 | |
| JP2001107238A (ja) | プラチナ電極上の単相ペロブスカイト強誘電体膜およびその形成方法 | |
| JP3022328B2 (ja) | 薄膜形成方法 | |
| JPH0689986A (ja) | 電子デバイスおよびその製造方法 | |
| US6586260B2 (en) | Single c-axis PGO thin film electrodes having good surface smoothness and uniformity and methods for making the same | |
| JPH05251351A (ja) | 強誘電体薄膜の形成方法 | |
| JP3366212B2 (ja) | 強誘電体薄膜素子の製造方法、強誘電体薄膜素子及び強誘電体メモリ装置 | |
| JP3085285B2 (ja) | 強誘電体膜の形成方法 | |
| JPH09321234A (ja) | 強誘電体薄膜素子の製造方法、強誘電体薄膜素子、及び強誘電体メモリ素子 | |
| JP3888400B2 (ja) | 誘電体薄膜の製造方法 | |
| US6327135B1 (en) | Thin film capacitors on gallium arsenide substrate | |
| JP2000188377A (ja) | 強誘電体薄膜素子およびその製造方法 | |
| JPH06314794A (ja) | 電子デバイスおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |