JPH0855967A - 強誘電体薄膜キャパシタの製造方法 - Google Patents
強誘電体薄膜キャパシタの製造方法Info
- Publication number
- JPH0855967A JPH0855967A JP6178819A JP17881994A JPH0855967A JP H0855967 A JPH0855967 A JP H0855967A JP 6178819 A JP6178819 A JP 6178819A JP 17881994 A JP17881994 A JP 17881994A JP H0855967 A JPH0855967 A JP H0855967A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- ferroelectric thin
- capacitor
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の製造工程で頻繁に使用されるス
パッタ法や電子ビーム蒸着法を用いても、リーク電流が
増加しない強誘電体薄膜の製造方法を提供する。 【構成】 スパッタ法や電子ビーム蒸着法等により強誘
電体薄膜（５）の表面に上部電極（６）を形成した後
に、酸化性雰囲気中で熱処理し、前記強誘電体薄膜の酸
素空孔をアニールすることにより、リーク電流が小さく
歩留りが高いキャパシタ用強誘電体薄膜を形成する。
パッタ法や電子ビーム蒸着法を用いても、リーク電流が
増加しない強誘電体薄膜の製造方法を提供する。 【構成】 スパッタ法や電子ビーム蒸着法等により強誘
電体薄膜（５）の表面に上部電極（６）を形成した後
に、酸化性雰囲気中で熱処理し、前記強誘電体薄膜の酸
素空孔をアニールすることにより、リーク電流が小さく
歩留りが高いキャパシタ用強誘電体薄膜を形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造装置に
関し、特にリーク電流が小さく歩留りの高い強誘電体薄
膜キャパシタの製造方法に関する。
関し、特にリーク電流が小さく歩留りの高い強誘電体薄
膜キャパシタの製造方法に関する。
【０００２】
【従来の技術】従来、半導体装置の高集積化に伴ってそ
の構成要素の微細化が進んでいる。特に、微細かつ高容
量のキャパシタが必要なダイナミックメモリ（ＤＲＡ
Ｍ）において、比誘電率が極めて大きい強誘電体の薄膜
が注目されている。公知例としては、例えば（Ｐ．Ｊ．
Ｂｈａｔｔａｃｈａｒｙａ等、Ｊｐｎ．Ｊ．Ａｐｐｌ．
Ｐｈｙｓ．Ｖｏｌ．３２（１９９３）ｐｐ．４１０３−
４１０６）等が上げられる。
の構成要素の微細化が進んでいる。特に、微細かつ高容
量のキャパシタが必要なダイナミックメモリ（ＤＲＡ
Ｍ）において、比誘電率が極めて大きい強誘電体の薄膜
が注目されている。公知例としては、例えば（Ｐ．Ｊ．
Ｂｈａｔｔａｃｈａｒｙａ等、Ｊｐｎ．Ｊ．Ａｐｐｌ．
Ｐｈｙｓ．Ｖｏｌ．３２（１９９３）ｐｐ．４１０３−
４１０６）等が上げられる。
【０００３】
【発明が解決しようとする課題】Ｂｈａｔｔａｃｈａｒ
ｙａ等は、Ｐｔ基板上に（Ｂａ，Ｓｒ）ＴｉＯ3 （以後
ＢＳＴと略称する）膜を形成したところ、この膜の結晶
は柱状に成長し高い比誘電率約３００を確保できること
が分かった。しかしながら、これらの薄膜を用いてキャ
パシタを形成したところ、リーク電流の大きいものはま
たは初期短絡不良のものが多く、ＤＲＡＭ等のＵＬＳＩ
に応用することは難しかった。この原因を詳細に検討し
た結果、上部電極を形成する工程が関連していることが
わかった。すなわち、これらの薄膜を用いてキャパシタ
を形成する場合、上部電極としてＰｔ等の金属材料をス
パッタ法や電子ビーム蒸着法等により形成することが多
い。ところが、これらの方法で、上部電極を形成したさ
い、前記誘電体を通してのリーク電流が発生し、ＤＲＡ
Ｍ用キャパシタとして使用することは難しかった。本発
明の目的は半導体装置の製造工程で頻繁に使用されるス
パッタ法や電子ビーム蒸着法を用いても、リーク電流が
増加しない強誘電体薄膜の製造方法を提供することにあ
る。
ｙａ等は、Ｐｔ基板上に（Ｂａ，Ｓｒ）ＴｉＯ3 （以後
ＢＳＴと略称する）膜を形成したところ、この膜の結晶
は柱状に成長し高い比誘電率約３００を確保できること
が分かった。しかしながら、これらの薄膜を用いてキャ
パシタを形成したところ、リーク電流の大きいものはま
たは初期短絡不良のものが多く、ＤＲＡＭ等のＵＬＳＩ
に応用することは難しかった。この原因を詳細に検討し
た結果、上部電極を形成する工程が関連していることが
わかった。すなわち、これらの薄膜を用いてキャパシタ
を形成する場合、上部電極としてＰｔ等の金属材料をス
パッタ法や電子ビーム蒸着法等により形成することが多
い。ところが、これらの方法で、上部電極を形成したさ
い、前記誘電体を通してのリーク電流が発生し、ＤＲＡ
Ｍ用キャパシタとして使用することは難しかった。本発
明の目的は半導体装置の製造工程で頻繁に使用されるス
パッタ法や電子ビーム蒸着法を用いても、リーク電流が
増加しない強誘電体薄膜の製造方法を提供することにあ
る。
【０００４】
【問題を解決するための手段】本発明においては、スパ
ッタ法や電子ビーム蒸着法等により強誘電体薄膜の表面
に上部電極を形成した後に、酸化性雰囲気中で熱処理
し、前記強誘電体薄膜中の酸素空孔をアニールすること
により、リーク電流が小さく歩留りが高いキャパシタ用
強誘電体薄膜を形成する。
ッタ法や電子ビーム蒸着法等により強誘電体薄膜の表面
に上部電極を形成した後に、酸化性雰囲気中で熱処理
し、前記強誘電体薄膜中の酸素空孔をアニールすること
により、リーク電流が小さく歩留りが高いキャパシタ用
強誘電体薄膜を形成する。
【０００５】
〔実施例１〕以下に、本発明の概念に至った経過につい
て説明する。図１（ａ）では酸化したシリコン基板１上
に接着層としてＴｉ膜３をスパッタ法によって約５０ｎ
ｍ形成し、キャパシタの下部電極として２００ｎｍの膜
厚のＰｔ膜４をスパッタ法によって形成する。その後、
ＢＳＴ膜５をＢＳＴセラミックスのターゲット材を用い
てＯ2 ／Ａｒ混合ガス中で約２００ｎｍの膜厚に堆積し
た。そのさいの基板温度は約６５０℃で膜形成を行な
い、結晶化したＢＳＴ膜５を成長させた。この結晶化し
たＢＳＴ膜の比誘電率は約３００と大きく、比誘電率が
３．９と小さい従来の酸化シリコンの酸化膜を利用する
場合と比較して、小面積のキャパシタを形成するために
有利である。最後に、図１（ｂ）に示すようにＰｔの上
部電極６を形成してキャパシタを形成して、その電気的
特性を評価した。その結果、この結晶ＢＳＴ膜はリーク
電流が大きく、ＤＲＡＭ用のキャパシタとして利用する
場合記憶動作に必要な電荷を保持できないことが分かっ
た。図２（ａ）の電流−電圧特性は図１の工程によって
形成したキャパシタに対応している。この大きなリーク
電流を減少させるために幾つかの試行錯誤の結果、図１
（ｂ）のキャパシタを約５００℃の酸素中で約３０分程
熱処理を行ったところ、図２（ｂ）に示すようなリーク
電流の小さいキャパシタを形成することができた。
て説明する。図１（ａ）では酸化したシリコン基板１上
に接着層としてＴｉ膜３をスパッタ法によって約５０ｎ
ｍ形成し、キャパシタの下部電極として２００ｎｍの膜
厚のＰｔ膜４をスパッタ法によって形成する。その後、
ＢＳＴ膜５をＢＳＴセラミックスのターゲット材を用い
てＯ2 ／Ａｒ混合ガス中で約２００ｎｍの膜厚に堆積し
た。そのさいの基板温度は約６５０℃で膜形成を行な
い、結晶化したＢＳＴ膜５を成長させた。この結晶化し
たＢＳＴ膜の比誘電率は約３００と大きく、比誘電率が
３．９と小さい従来の酸化シリコンの酸化膜を利用する
場合と比較して、小面積のキャパシタを形成するために
有利である。最後に、図１（ｂ）に示すようにＰｔの上
部電極６を形成してキャパシタを形成して、その電気的
特性を評価した。その結果、この結晶ＢＳＴ膜はリーク
電流が大きく、ＤＲＡＭ用のキャパシタとして利用する
場合記憶動作に必要な電荷を保持できないことが分かっ
た。図２（ａ）の電流−電圧特性は図１の工程によって
形成したキャパシタに対応している。この大きなリーク
電流を減少させるために幾つかの試行錯誤の結果、図１
（ｂ）のキャパシタを約５００℃の酸素中で約３０分程
熱処理を行ったところ、図２（ｂ）に示すようなリーク
電流の小さいキャパシタを形成することができた。
【０００６】これらの結果から図３に示すようなモデル
を本発明にて提案する。まずＢＳＴ膜５の中には膜形成
直後膜中に比較的少ない量の酸素空孔が存在しており、
リーク電流の原因となっている。この酸素空孔はさらに
ＢＳＴ膜５の上部にスパッタ法により上部電極６を形成
するさいのプラズマ、電子線や紫外線等によってＢＳＴ
膜５の表面近くに大量に発生する。この大量の酸素空孔
のある領域では電気電導性が高くなり、キャパシタのリ
ーク電流を増加させる。したがって、図３の構造を酸素
中でアニールすることによって、これらの酸素空孔７を
酸素原子によって消滅させることができると考えた。図
３に示すように、Ｐｔ電極６の表面で酸素分子が分解し
て、Ｐｔ電極６の結晶粒界を通じて拡散して行く。この
分解した酸素はＢＳＴ膜５の中の酸素空孔７と結合して
完全なＢＳＴ膜の構造に近づいて行く。特にこの酸素ア
ニールはまずＰｔ電極６とＢＳＴ膜５の界面近くの電極
形成時に発生した酸素空孔を消滅させる効果があり、図
２（ｂ）のリーク電流の改善を説明することができる。
を本発明にて提案する。まずＢＳＴ膜５の中には膜形成
直後膜中に比較的少ない量の酸素空孔が存在しており、
リーク電流の原因となっている。この酸素空孔はさらに
ＢＳＴ膜５の上部にスパッタ法により上部電極６を形成
するさいのプラズマ、電子線や紫外線等によってＢＳＴ
膜５の表面近くに大量に発生する。この大量の酸素空孔
のある領域では電気電導性が高くなり、キャパシタのリ
ーク電流を増加させる。したがって、図３の構造を酸素
中でアニールすることによって、これらの酸素空孔７を
酸素原子によって消滅させることができると考えた。図
３に示すように、Ｐｔ電極６の表面で酸素分子が分解し
て、Ｐｔ電極６の結晶粒界を通じて拡散して行く。この
分解した酸素はＢＳＴ膜５の中の酸素空孔７と結合して
完全なＢＳＴ膜の構造に近づいて行く。特にこの酸素ア
ニールはまずＰｔ電極６とＢＳＴ膜５の界面近くの電極
形成時に発生した酸素空孔を消滅させる効果があり、図
２（ｂ）のリーク電流の改善を説明することができる。
【０００７】〔実施例２〕次に本発明の第２の実施例を
図４を用いて説明する。図３のモデルから推論されるよ
うに、Ｐｔ電極６を形成する前に酸素アニールを行いさ
らに、Ｐｔ電極６形成後にも酸素アニールを行うことに
よりさらに著しいクリーク電流の減少があったので説明
する。図４（ａ）では酸化したシリコン基板１上に接着
層としてＴｉ膜３をスパッタ法によって約５０ｎｍ形成
し、キャパシタの下部電極として２００ｎｍの膜厚のＰ
ｔ膜４をスパッタ法によって形成する。その後、ＢＳＴ
膜５をＢＳＴセラミックスのターゲット材を用いてＯ2
／Ａｒ混合ガス中で約２００ｎｍの膜厚に堆積した。そ
のさいの基板温度は約６５０℃で膜形成を行ない、結晶
化したＢＳＴ膜５を成長させた後、約６５０℃の酸素雰
囲気中で約１０分ほどアニールを行った。その後、図４
（ｂ）に示すようにＰｔの上部電極６をスパッタ法によ
り形成してキャパシタを形成した後、約５００℃の酸素
中で約３０分程熱処理を行ったところ、図５（ｃ）に示
すような非常にリーク電流の小さいキャパシタを形成す
ることができた。
図４を用いて説明する。図３のモデルから推論されるよ
うに、Ｐｔ電極６を形成する前に酸素アニールを行いさ
らに、Ｐｔ電極６形成後にも酸素アニールを行うことに
よりさらに著しいクリーク電流の減少があったので説明
する。図４（ａ）では酸化したシリコン基板１上に接着
層としてＴｉ膜３をスパッタ法によって約５０ｎｍ形成
し、キャパシタの下部電極として２００ｎｍの膜厚のＰ
ｔ膜４をスパッタ法によって形成する。その後、ＢＳＴ
膜５をＢＳＴセラミックスのターゲット材を用いてＯ2
／Ａｒ混合ガス中で約２００ｎｍの膜厚に堆積した。そ
のさいの基板温度は約６５０℃で膜形成を行ない、結晶
化したＢＳＴ膜５を成長させた後、約６５０℃の酸素雰
囲気中で約１０分ほどアニールを行った。その後、図４
（ｂ）に示すようにＰｔの上部電極６をスパッタ法によ
り形成してキャパシタを形成した後、約５００℃の酸素
中で約３０分程熱処理を行ったところ、図５（ｃ）に示
すような非常にリーク電流の小さいキャパシタを形成す
ることができた。
【０００８】〔実施例３〕上記実施例と同様な効果はキ
ャパシタ用誘電体として結晶化したＰｂ（Ｚｒ，Ｔｉ）
Ｏ3 膜（ＰＺＴ）を用いても確認できたので説明する。
図６（ａ）に示すように、酸化したシリコン基板１上に
接着層としてＴｉ膜３をスパッタ法によって約５０ｎｍ
形成し、２００ｎｍの膜厚のＰｔ下部電極４をスパッタ
法によって形成した。その後、結晶化したＰＺＴ膜９を
ゾルゲル法によって形成した。この工程では通常Ｐｂ、
Ｚｒ、Ｔｉ等の有機金属を有機溶媒に溶かしスピンコー
ト法などにとり、Ｐｔ膜４上に約２００ｎｍの膜厚とな
るように堆積する。その後、約１５０℃程度の温度でベ
ークし有機溶剤や水分を除く、さらに、非晶質のこの膜
を結晶化させるために６５０℃の酸素中で熱処理する。
その後、図６（ｂ）に示すようにＰｔの上部電極６をス
パッタ法により形成してキャパシタを形成した後、約５
００℃の酸素中で約３０分程熱処理を行った。これによ
り、非常にリーク電流の小さいキャパシタを形成するこ
とができた。このＰＺＴ膜の比誘電率は約１０００近く
もありＢＳＴ膜を利用した場合よりもさらに小面積大容
量のキャパシタを形成できることが分かった。このＰＺ
Ｔ膜を利用した場合でも上部Ｐｔ電極６を形成する前に
酸素アニールを行うと実施例２と同様なリーク電流の低
減効果が見られた。
ャパシタ用誘電体として結晶化したＰｂ（Ｚｒ，Ｔｉ）
Ｏ3 膜（ＰＺＴ）を用いても確認できたので説明する。
図６（ａ）に示すように、酸化したシリコン基板１上に
接着層としてＴｉ膜３をスパッタ法によって約５０ｎｍ
形成し、２００ｎｍの膜厚のＰｔ下部電極４をスパッタ
法によって形成した。その後、結晶化したＰＺＴ膜９を
ゾルゲル法によって形成した。この工程では通常Ｐｂ、
Ｚｒ、Ｔｉ等の有機金属を有機溶媒に溶かしスピンコー
ト法などにとり、Ｐｔ膜４上に約２００ｎｍの膜厚とな
るように堆積する。その後、約１５０℃程度の温度でベ
ークし有機溶剤や水分を除く、さらに、非晶質のこの膜
を結晶化させるために６５０℃の酸素中で熱処理する。
その後、図６（ｂ）に示すようにＰｔの上部電極６をス
パッタ法により形成してキャパシタを形成した後、約５
００℃の酸素中で約３０分程熱処理を行った。これによ
り、非常にリーク電流の小さいキャパシタを形成するこ
とができた。このＰＺＴ膜の比誘電率は約１０００近く
もありＢＳＴ膜を利用した場合よりもさらに小面積大容
量のキャパシタを形成できることが分かった。このＰＺ
Ｔ膜を利用した場合でも上部Ｐｔ電極６を形成する前に
酸素アニールを行うと実施例２と同様なリーク電流の低
減効果が見られた。
【０００９】上記の実施例においては、上部電極の形成
方法としてはスパッタ法を例にとって本発明の効果を説
明したが、その他電子ビーム蒸着法や熱蒸着法を用いて
も同様な改善効果は見い出された。また、酸素欠陥のア
ニール法としては、酸素中でのアニールを例にとって説
明したが、オゾンＯ３や紫外線中でのオゾンＯ３処理に
よっても、著しい効果が得られた。
方法としてはスパッタ法を例にとって本発明の効果を説
明したが、その他電子ビーム蒸着法や熱蒸着法を用いて
も同様な改善効果は見い出された。また、酸素欠陥のア
ニール法としては、酸素中でのアニールを例にとって説
明したが、オゾンＯ３や紫外線中でのオゾンＯ３処理に
よっても、著しい効果が得られた。
【００１０】本発明の概念はＢＳＴ、ＰＺＴ以外の強誘
電体材料に関しても当てはまる。すなわち、本発明にお
ける強誘電体薄膜はＳｒＴｉＯ3 ，ＢａＴｉＯ3 ，（Ｐ
ｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3 ，Ｐｂ（Ｚｒ，Ｔｉ）Ｏ
3 ，ＰｂＴｉＯ3 等を構成要素として含んでいても構わ
ない。なお、本発明において強誘電体の薄膜の成長方法
としてスパッタ法やゾルゲル法を例にとって説明した
が、この成長方法としてＣＶＤ法、ＭＯＤ法等を用いて
もよい。
電体材料に関しても当てはまる。すなわち、本発明にお
ける強誘電体薄膜はＳｒＴｉＯ3 ，ＢａＴｉＯ3 ，（Ｐ
ｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3 ，Ｐｂ（Ｚｒ，Ｔｉ）Ｏ
3 ，ＰｂＴｉＯ3 等を構成要素として含んでいても構わ
ない。なお、本発明において強誘電体の薄膜の成長方法
としてスパッタ法やゾルゲル法を例にとって説明した
が、この成長方法としてＣＶＤ法、ＭＯＤ法等を用いて
もよい。
【００１１】さらに、上部電極の材料としては、Ｐｔ膜
を例にとって説明したが、本発明の効果はＰｄ，Ｐｄ−
Ｐｔ合金、イリジウムＩｒやその酸化物、ルテニウム酸
化物ＲｕＯ等を強誘電体キャパシタの電極として用いて
も良い。
を例にとって説明したが、本発明の効果はＰｄ，Ｐｄ−
Ｐｔ合金、イリジウムＩｒやその酸化物、ルテニウム酸
化物ＲｕＯ等を強誘電体キャパシタの電極として用いて
も良い。
【００１２】
【発明の効果】以上説明したように本発明においては、
スパッタ法や電子ビーム蒸着法等により強誘電体薄膜の
表面に上部電極を形成した後に、酸化性雰囲気中で熱処
理し、前記強誘電体薄膜の酸素空孔をアニールすること
により、リーク電流が小さく歩留りが高いキャパシタ用
強誘電体薄膜を形成することができる。
スパッタ法や電子ビーム蒸着法等により強誘電体薄膜の
表面に上部電極を形成した後に、酸化性雰囲気中で熱処
理し、前記強誘電体薄膜の酸素空孔をアニールすること
により、リーク電流が小さく歩留りが高いキャパシタ用
強誘電体薄膜を形成することができる。
【図１】本発明の第１の実施例を説明するため強誘電体
（ＢＳＴ）キャパシタの製造工程の断面の概念図を
（ａ）と（ｂ）に分図した示す断面図である。
（ＢＳＴ）キャパシタの製造工程の断面の概念図を
（ａ）と（ｂ）に分図した示す断面図である。
【図２】本発明の第１の実施例の効果を説明するため、
電流−電圧特性を比較して示す。（ａ）はＰｔ電極を形
成した直後に測定したＢＳＴキャパシタ、（ｂ）はＰｔ
電極を形成した後に、酸素アニールを行なった測定した
ＢＳＴキャパシタにそれぞれ対応している。
電流−電圧特性を比較して示す。（ａ）はＰｔ電極を形
成した直後に測定したＢＳＴキャパシタ、（ｂ）はＰｔ
電極を形成した後に、酸素アニールを行なった測定した
ＢＳＴキャパシタにそれぞれ対応している。
【図３】本発明の実施例のモデルを説明するための強誘
電体（ＢＳＴ）キャパシタの断面の概念図である。
電体（ＢＳＴ）キャパシタの断面の概念図である。
【図４】本発明の第２の実施例を説明するため強誘電体
（ＢＳＴ）キャパシタの製造工程の断面の概念図を
（ａ）と（ｂ）に分図して示す断面図である。
（ＢＳＴ）キャパシタの製造工程の断面の概念図を
（ａ）と（ｂ）に分図して示す断面図である。
【図５】本発明の第１および第２の実施例の効果を説明
するため、強誘電体（ＢＳＴ）キャパシタの電流−電圧
特性を比較して示す。（ａ）はＰｔ電極形成直後に測定
したキャパシタ、（ｂ）はＰｔ電極形成後に酸素アニー
ルを行なったキャパシタ、（ｃ）はＢＳＴ膜を形成後に
酸素アニールを行いかつ、Ｐｔ電極形成後にも酸素アニ
ールを行ったものにそれぞれ対応。
するため、強誘電体（ＢＳＴ）キャパシタの電流−電圧
特性を比較して示す。（ａ）はＰｔ電極形成直後に測定
したキャパシタ、（ｂ）はＰｔ電極形成後に酸素アニー
ルを行なったキャパシタ、（ｃ）はＢＳＴ膜を形成後に
酸素アニールを行いかつ、Ｐｔ電極形成後にも酸素アニ
ールを行ったものにそれぞれ対応。
【図６】本発明の第３の実施例を説明するための強誘電
体（ＰＺＴ）キャパシタの製造工程の断面の概念図を
（ａ）と（ｂ）に分図して示す断面図である。
体（ＰＺＴ）キャパシタの製造工程の断面の概念図を
（ａ）と（ｂ）に分図して示す断面図である。
１ 酸化したＳｉ基板 ２ 酸化シリコン ３ Ｔｉ膜 ４ Ｐｔ膜（下部電極） ５ 結晶ＢＳＴ膜 ６ Ｐｔ膜（上部電極） ７ 酸素空孔 ８ 酸素原子 ９ ＰＺＴ膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 21/822
Claims (3)
- 【請求項１】 強誘電体薄膜を有するキャパシタにおい
て、前記強誘電体薄膜の表面に上部電極を形成した後
に、酸化性雰囲気中で熱処理し、前記強誘電体薄膜の酸
素空孔をアニールすることにより、リーク電流を減少さ
せる工程を含むことを特徴とする強誘電体薄膜キャパシ
タの製造方法。 - 【請求項２】 前記上部電極はスパッタ法や電子ビーム
蒸着法等により形成されていることを特徴とする請求項
１記載の強誘電体薄膜キャパシタの製造方法。 - 【請求項３】 第１および第２の強誘電体薄膜は（Ｂ
ａ，Ｓｒ）ＴｉＯ3 ，ＳｒＴｉＯ3 ，ＢａＴｉＯ3 ，
（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3 ，Ｐｂ（Ｚｒ，Ｔ
ｉ）Ｏ3 ，ＰｂＴｉＯ3 のいずれかを構成要素として含
むことを特徴とする請求項１記載の強誘電体薄膜キャパ
シタの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6178819A JPH0855967A (ja) | 1994-07-29 | 1994-07-29 | 強誘電体薄膜キャパシタの製造方法 |
| US08/851,053 US5973911A (en) | 1994-07-29 | 1997-05-05 | Ferroelectric thin-film capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6178819A JPH0855967A (ja) | 1994-07-29 | 1994-07-29 | 強誘電体薄膜キャパシタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0855967A true JPH0855967A (ja) | 1996-02-27 |
Family
ID=16055221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6178819A Pending JPH0855967A (ja) | 1994-07-29 | 1994-07-29 | 強誘電体薄膜キャパシタの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5973911A (ja) |
| JP (1) | JPH0855967A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998001904A1 (fr) * | 1996-07-09 | 1998-01-15 | Hitachi, Ltd. | Memoire a semi-conducteur et procede de fabrication |
| EP1014399A2 (en) * | 1998-12-22 | 2000-06-28 | Matsushita Electric Industrial Co., Ltd. | Flexible thin film capacitor and method for producing the same |
| US6333529B1 (en) | 1998-02-27 | 2001-12-25 | Fujitsu Limited | Capacitor with noble metal electrode containing oxygen |
| US6495412B1 (en) | 1998-09-11 | 2002-12-17 | Fujitsu Limited | Semiconductor device having a ferroelectric capacitor and a fabrication process thereof |
| US6586790B2 (en) | 1998-07-24 | 2003-07-01 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| US6849166B2 (en) | 2002-02-01 | 2005-02-01 | Matsushita Electric Industrial Co., Ltd. | Ferroelectric thin film element and its manufacturing method, thin film capacitor and piezoelectric actuator using same |
| JP2007150207A (ja) * | 2005-11-30 | 2007-06-14 | Tdk Corp | 誘電体素子とその製造方法 |
| KR20160031167A (ko) * | 2014-09-12 | 2016-03-22 | 전영권 | 태양전지 및 그 제조방법 |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5966595A (en) * | 1995-10-05 | 1999-10-12 | Micron Technology, Inc. | Method to form a DRAM capacitor using low temperature reoxidation |
| KR20010031913A (ko) * | 1997-11-10 | 2001-04-16 | 가나이 쓰토무 | 유전체 소자와 그 제조 방법 |
| TW404021B (en) * | 1998-04-09 | 2000-09-01 | Hitachi Ltd | Semiconductor memory device and manufacturing method thereof |
| US6730559B2 (en) | 1998-04-10 | 2004-05-04 | Micron Technology, Inc. | Capacitors and methods of forming capacitors |
| JP3312602B2 (ja) * | 1998-10-28 | 2002-08-12 | 日本電気株式会社 | 半導体記憶装置 |
| US7012292B1 (en) * | 1998-11-25 | 2006-03-14 | Advanced Technology Materials, Inc | Oxidative top electrode deposition process, and microelectronic device structure |
| KR100329774B1 (ko) * | 1998-12-22 | 2002-05-09 | 박종섭 | 강유전체 기억소자의 캐패시터 형성 방법 |
| KR100326269B1 (ko) * | 1998-12-24 | 2002-05-09 | 박종섭 | 반도체소자의고유전체캐패시터제조방법 |
| US6388285B1 (en) * | 1999-06-04 | 2002-05-14 | International Business Machines Corporation | Feram cell with internal oxygen source and method of oxygen release |
| US6319764B1 (en) * | 1999-08-25 | 2001-11-20 | Micron Technology, Inc. | Method of forming haze-free BST films |
| JP2001131673A (ja) * | 1999-11-05 | 2001-05-15 | Sony Corp | 電子薄膜材料、誘電体キャパシタおよび不揮発性メモリ |
| US7005695B1 (en) | 2000-02-23 | 2006-02-28 | Micron Technology, Inc. | Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region |
| US6466427B1 (en) * | 2000-05-31 | 2002-10-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Microelectronic capacitor structure compatible with copper containing microelectronic conductor layer processing |
| US6515889B1 (en) * | 2000-08-31 | 2003-02-04 | Micron Technology, Inc. | Junction-isolated depletion mode ferroelectric memory |
| US6366489B1 (en) | 2000-08-31 | 2002-04-02 | Micron Technology, Inc. | Bi-state ferroelectric memory devices, uses and operation |
| US6587365B1 (en) * | 2000-08-31 | 2003-07-01 | Micron Technology, Inc. | Array architecture for depletion mode ferroelectric memory devices |
| US6574131B1 (en) | 2000-08-31 | 2003-06-03 | Micron Technology, Inc. | Depletion mode ferroelectric memory device and method of writing to and reading from the same |
| WO2002025709A2 (en) | 2000-09-21 | 2002-03-28 | Casper Michael D | Integrated thin film capacitor/inductor/interconnect system and method |
| US6890629B2 (en) | 2001-09-21 | 2005-05-10 | Michael D. Casper | Integrated thin film capacitor/inductor/interconnect system and method |
| US7327582B2 (en) * | 2000-09-21 | 2008-02-05 | Ultrasource, Inc. | Integrated thin film capacitor/inductor/interconnect system and method |
| KR100360413B1 (ko) * | 2000-12-19 | 2002-11-13 | 삼성전자 주식회사 | 2단계 열처리에 의한 반도체 메모리 소자의 커패시터 제조방법 |
| US7084080B2 (en) * | 2001-03-30 | 2006-08-01 | Advanced Technology Materials, Inc. | Silicon source reagent compositions, and method of making and using same for microelectronic device structure |
| US6617266B2 (en) | 2001-04-12 | 2003-09-09 | Applied Materials, Inc. | Barium strontium titanate annealing process |
| US7082026B2 (en) * | 2001-10-09 | 2006-07-25 | Schmidt Dominik J | On chip capacitor |
| US6707115B2 (en) * | 2001-04-16 | 2004-03-16 | Airip Corporation | Transistor with minimal hot electron injection |
| KR100414872B1 (ko) * | 2001-08-29 | 2004-01-13 | 주식회사 하이닉스반도체 | 반도체소자 및 그 제조 방법 |
| US7109056B2 (en) * | 2001-09-20 | 2006-09-19 | Micron Technology, Inc. | Electro-and electroless plating of metal in the manufacture of PCRAM devices |
| US6998696B2 (en) | 2001-09-21 | 2006-02-14 | Casper Michael D | Integrated thin film capacitor/inductor/interconnect system and method |
| US7425877B2 (en) * | 2001-09-21 | 2008-09-16 | Ultrasource, Inc. | Lange coupler system and method |
| JP2003243536A (ja) * | 2002-02-15 | 2003-08-29 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2003318269A (ja) * | 2002-04-24 | 2003-11-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP4308485B2 (ja) * | 2002-07-08 | 2009-08-05 | パナソニック株式会社 | 容量素子の製造方法 |
| FR2849267B1 (fr) * | 2002-12-20 | 2005-03-25 | St Microelectronics Sa | Fabrication d'un condensateur a capacite elevee |
| US7750173B2 (en) * | 2007-01-18 | 2010-07-06 | Advanced Technology Materials, Inc. | Tantalum amido-complexes with chelate ligands useful for CVD and ALD of TaN and Ta205 thin films |
| JP4430114B2 (ja) * | 2008-03-28 | 2010-03-10 | 住友大阪セメント株式会社 | 光導波路素子モジュール |
| CN101798239B (zh) * | 2010-04-06 | 2012-09-05 | 湘潭大学 | 一种提高无铅铁电薄膜性能的方法及其制备的无铅铁电薄膜 |
| FR3013537A1 (fr) * | 2013-11-21 | 2015-05-22 | St Microelectronics Tours Sas | Commande de condensateur bst |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL9000602A (nl) * | 1990-03-16 | 1991-10-16 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met geheugenelementen vormende condensatoren met een ferroelectrisch dielectricum. |
| ATE153322T1 (de) * | 1991-03-22 | 1997-06-15 | Canon Kk | Metalloxidisches material |
| US5443030A (en) * | 1992-01-08 | 1995-08-22 | Sharp Kabushiki Kaisha | Crystallizing method of ferroelectric film |
| US5548475A (en) * | 1993-11-15 | 1996-08-20 | Sharp Kabushiki Kaisha | Dielectric thin film device |
-
1994
- 1994-07-29 JP JP6178819A patent/JPH0855967A/ja active Pending
-
1997
- 1997-05-05 US US08/851,053 patent/US5973911A/en not_active Expired - Lifetime
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6309894B1 (en) | 1996-07-09 | 2001-10-30 | Hitachi, Ltd | Semiconductor memory and method of manufacturing the same |
| US6420192B2 (en) * | 1996-07-09 | 2002-07-16 | Hitachi, Ltd. | Method of manufacturing semiconductor memory |
| WO1998001904A1 (fr) * | 1996-07-09 | 1998-01-15 | Hitachi, Ltd. | Memoire a semi-conducteur et procede de fabrication |
| US6333529B1 (en) | 1998-02-27 | 2001-12-25 | Fujitsu Limited | Capacitor with noble metal electrode containing oxygen |
| US6982444B2 (en) | 1998-07-24 | 2006-01-03 | Kabushiki Kaisha Toshiba | Ferroelectric memory device having a hydrogen barrier film |
| US6586790B2 (en) | 1998-07-24 | 2003-07-01 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| US6495412B1 (en) | 1998-09-11 | 2002-12-17 | Fujitsu Limited | Semiconductor device having a ferroelectric capacitor and a fabrication process thereof |
| EP1014399A2 (en) * | 1998-12-22 | 2000-06-28 | Matsushita Electric Industrial Co., Ltd. | Flexible thin film capacitor and method for producing the same |
| EP1014399A3 (en) * | 1998-12-22 | 2003-01-02 | Matsushita Electric Industrial Co., Ltd. | Flexible thin film capacitor and method for producing the same |
| US6849166B2 (en) | 2002-02-01 | 2005-02-01 | Matsushita Electric Industrial Co., Ltd. | Ferroelectric thin film element and its manufacturing method, thin film capacitor and piezoelectric actuator using same |
| US7115936B2 (en) | 2002-02-01 | 2006-10-03 | Matsushita Electric Industrial Co., Ltd. | Ferroelectric thin film element and its manufacturing method, thin film capacitor and piezoelectric actuator using same |
| JP2007150207A (ja) * | 2005-11-30 | 2007-06-14 | Tdk Corp | 誘電体素子とその製造方法 |
| US7581311B2 (en) | 2005-11-30 | 2009-09-01 | Tdk Corporation | Method for manufacturing a dielectric element |
| JP4670612B2 (ja) * | 2005-11-30 | 2011-04-13 | Ｔｄｋ株式会社 | 誘電体素子とその製造方法 |
| EP2772954A2 (en) | 2005-11-30 | 2014-09-03 | TDK Corporation | Capacitor and method for manufacturing the same |
| KR20160031167A (ko) * | 2014-09-12 | 2016-03-22 | 전영권 | 태양전지 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5973911A (en) | 1999-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0855967A (ja) | 強誘電体薄膜キャパシタの製造方法 | |
| JP4020364B2 (ja) | 金属強誘電体絶縁体半導体電界効果トランジスタおよびその製造方法 | |
| JP3188179B2 (ja) | 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法 | |
| EP0747937B1 (en) | Method of forming a substrate coated with a ferroelectric thin film | |
| US6150684A (en) | Thin-film capacitor and method of producing same | |
| KR100313468B1 (ko) | 유전체 캐패시터에 대한 하부 전극 구조 및 그 제조 방법 | |
| KR100570860B1 (ko) | 처리중에 손상된 강유전체막의 전압사이클링회복 | |
| JPH0831951A (ja) | 強誘電体薄膜キャパシタ及びその製造方法 | |
| JP3628041B2 (ja) | 半導体装置の製造方法 | |
| EP0665981B1 (en) | Process for fabricating layered superlattice materials and electronic devices including same | |
| JPH08306231A (ja) | 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ | |
| US20010046717A1 (en) | Semiconductor device having ferroelectric thin film and fabricating method therefor | |
| JP2000208440A (ja) | 半導体素子のキャパシタ―電極用白金膜の形成方法 | |
| US5817532A (en) | Ferroelectric thin film device and method for making the same | |
| US6857172B2 (en) | Method of manufacturing ferroelectric capacitor | |
| JP3292795B2 (ja) | 半導体メモリ素子の製造方法 | |
| JPH0969614A (ja) | 強誘電体薄膜、誘電体薄膜及び強誘電体薄膜を含む集積回路の製造方法 | |
| JP3294214B2 (ja) | 薄膜キャパシタ | |
| KR100265846B1 (ko) | 반도체소자의강유전체캐패시터제조방법 | |
| JPH0931645A (ja) | 誘電体薄膜素子の製造方法 | |
| JPH09282943A (ja) | 強誘電体結晶薄膜の製造方法及び強誘電体キャパシタ | |
| KR100247474B1 (ko) | 피지티 강유전체 캐패시터 제조 방법 | |
| JPH08340084A (ja) | 誘電体薄膜の製造方法および該製造方法によって作製された誘電体薄膜 | |
| JPH10223847A (ja) | 強誘電体薄膜素子の製造方法、強誘電体薄膜素子及び強誘電体メモリ装置 | |
| JP2000091531A (ja) | 薄膜キャパシタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051014 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051021 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060113 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060630 |