JPH0931645A - 誘電体薄膜素子の製造方法 - Google Patents
誘電体薄膜素子の製造方法Info
- Publication number
- JPH0931645A JPH0931645A JP7186025A JP18602595A JPH0931645A JP H0931645 A JPH0931645 A JP H0931645A JP 7186025 A JP7186025 A JP 7186025A JP 18602595 A JP18602595 A JP 18602595A JP H0931645 A JPH0931645 A JP H0931645A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- dielectric thin
- oxide dielectric
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/58—After-treatment
- C23C14/5806—Thermal treatment
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/08—Oxides
- C23C14/088—Oxides of the type ABO3 with A representing alkali, alkaline earth metal or Pb and B representing a refractory or rare earth metal
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/58—After-treatment
- C23C14/5846—Reactive treatment
- C23C14/5853—Oxidation
Landscapes
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Thermal Sciences (AREA)
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
- Compositions Of Oxide Ceramics (AREA)
- Oxygen, Ozone, And Oxides In General (AREA)
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 十分に酸素を取り込んだ酸化物誘電体薄膜を
形成する。高誘電率、高絶縁性、高絶縁破壊耐圧等の優
れた誘電特性を備えた誘電体薄膜素子の製造方法を提供
する。 【解決手段】 成膜室を３５０℃まで昇温し、ターゲッ
ト表面を１０分間予備スパッタする。その後、さらに１
０分間ターゲット表面をスパッタし、酸化物誘電体薄膜
を成膜する。酸化物誘電体薄膜を成膜した後、成膜した
試料を成膜室から取り出さずに、真空排気を止め、成膜
室中に２００Paの酸素分圧を導入し、３５０℃で５分間
保持し、その後基板を冷却する。
形成する。高誘電率、高絶縁性、高絶縁破壊耐圧等の優
れた誘電特性を備えた誘電体薄膜素子の製造方法を提供
する。 【解決手段】 成膜室を３５０℃まで昇温し、ターゲッ
ト表面を１０分間予備スパッタする。その後、さらに１
０分間ターゲット表面をスパッタし、酸化物誘電体薄膜
を成膜する。酸化物誘電体薄膜を成膜した後、成膜した
試料を成膜室から取り出さずに、真空排気を止め、成膜
室中に２００Paの酸素分圧を導入し、３５０℃で５分間
保持し、その後基板を冷却する。
Description
【０００１】
【発明の属する技術分野】本発明は誘電体薄膜の製造方
法に関し、さらに詳しくは、不揮発性メモリ素子、キャ
パシタ、光変調素子、圧電素子、焦電型赤外線センサ等
に用いられ、少なくとも電極と酸化物誘電体薄膜とを有
する誘電体薄膜素子の製造方法に関するものである。
法に関し、さらに詳しくは、不揮発性メモリ素子、キャ
パシタ、光変調素子、圧電素子、焦電型赤外線センサ等
に用いられ、少なくとも電極と酸化物誘電体薄膜とを有
する誘電体薄膜素子の製造方法に関するものである。
【０００２】
【従来の技術】ＤＲＡＭ(Dynamic Random Access Memor
y ；随時書込み読み出しメモリ) の信号蓄積用キャパシ
タ等に代表される集積回路（ＩＣ）用薄膜キャパシタの
誘電体材料には、ＳｉＯ2 （酸化シリコン）やＳｉＮ
（窒化シリコン）が主に使用されている。近年、このよ
うな誘電体材料には、誘電率が高く、リーク電流が小さ
い等の特性が益々求められており、同時にその背景に
は、半導体デバイスの高集積化の要求が高まっているこ
とを挙げることができる。その結果、誘電体材料として
今まで使用されているＳｉＯ2 やＳｉＮと比較して誘電
率の高いＳＴＯ〔SrTiO3（チタン酸ストロンチウ
ム）〕、（Ｂａ，Ｓｒ）ＴｉＯ3 （チタン酸バリウムス
トロンチウム）等を用いた酸化物高誘電率薄膜の研究が
今日盛んに行われている。
y ；随時書込み読み出しメモリ) の信号蓄積用キャパシ
タ等に代表される集積回路（ＩＣ）用薄膜キャパシタの
誘電体材料には、ＳｉＯ2 （酸化シリコン）やＳｉＮ
（窒化シリコン）が主に使用されている。近年、このよ
うな誘電体材料には、誘電率が高く、リーク電流が小さ
い等の特性が益々求められており、同時にその背景に
は、半導体デバイスの高集積化の要求が高まっているこ
とを挙げることができる。その結果、誘電体材料として
今まで使用されているＳｉＯ2 やＳｉＮと比較して誘電
率の高いＳＴＯ〔SrTiO3（チタン酸ストロンチウ
ム）〕、（Ｂａ，Ｓｒ）ＴｉＯ3 （チタン酸バリウムス
トロンチウム）等を用いた酸化物高誘電率薄膜の研究が
今日盛んに行われている。
【０００３】例えば、Jpn.J.Appl.Phys. Vol.31(1992)
pp.3025-3028(T.Kuroiwa et al.)には、ＲＦ（高周波）
スパッタリングによって製造したＳＴＯ膜の電気特性に
ついての研究結果が開示されている。
pp.3025-3028(T.Kuroiwa et al.)には、ＲＦ（高周波）
スパッタリングによって製造したＳＴＯ膜の電気特性に
ついての研究結果が開示されている。
【０００４】この文献によれば、以下のような手順でＳ
ＴＯ膜の形成を行い、電気特性を調べている。すなわ
ち、Ｓｉ基板上に膜厚３００ｎｍのＳｉ熱酸化膜を形成
し、上記Ｓｉ熱酸化膜上に、下部電極として膜厚１００
ｎｍのＰｔ膜を６００℃の成膜室内で形成している。そ
して、成膜室内の酸素分圧を２６．６Paに保ち、上記Ｐ
ｔ膜上にＲＦ（高周波）スパッタリングにより膜厚７５
ｎｍの酸化物誘電体ＳＴＯ膜の形成を行っている。成膜
後は、酸素雰囲気中で基板の冷却を行うが、酸化物誘電
体ＳＴＯ膜の電気特性を調べるため、上記酸化物誘電体
ＳＴＯ膜上にさらに上部電極としてのＰｔ膜を室温で形
成している。
ＴＯ膜の形成を行い、電気特性を調べている。すなわ
ち、Ｓｉ基板上に膜厚３００ｎｍのＳｉ熱酸化膜を形成
し、上記Ｓｉ熱酸化膜上に、下部電極として膜厚１００
ｎｍのＰｔ膜を６００℃の成膜室内で形成している。そ
して、成膜室内の酸素分圧を２６．６Paに保ち、上記Ｐ
ｔ膜上にＲＦ（高周波）スパッタリングにより膜厚７５
ｎｍの酸化物誘電体ＳＴＯ膜の形成を行っている。成膜
後は、酸素雰囲気中で基板の冷却を行うが、酸化物誘電
体ＳＴＯ膜の電気特性を調べるため、上記酸化物誘電体
ＳＴＯ膜上にさらに上部電極としてのＰｔ膜を室温で形
成している。
【０００５】上下電極間に２Ｖの電圧を印加し電気特性
を調べると、リーク電流は４．０×１０-9Ａ／cm2 、誘
電率は２０５となっている。結論としては、リーク電流
は膜中の酸素欠陥に大きく依存し、下部電極から酸化物
誘電体ＳＴＯ膜へのＰｔ原子の拡散には関係しないこと
が報告されている。また、高品質の酸化物誘電体ＳＴＯ
膜を形成する重要な要因の一つに、成膜中の酸素雰囲気
の状態が挙げられている。すなわち、成膜中の酸素分圧
をより高くすることが、より多くの酸素を取り込んだ酸
素欠陥の少ない酸化物誘電体薄膜の形成につながるとい
うことである。
を調べると、リーク電流は４．０×１０-9Ａ／cm2 、誘
電率は２０５となっている。結論としては、リーク電流
は膜中の酸素欠陥に大きく依存し、下部電極から酸化物
誘電体ＳＴＯ膜へのＰｔ原子の拡散には関係しないこと
が報告されている。また、高品質の酸化物誘電体ＳＴＯ
膜を形成する重要な要因の一つに、成膜中の酸素雰囲気
の状態が挙げられている。すなわち、成膜中の酸素分圧
をより高くすることが、より多くの酸素を取り込んだ酸
素欠陥の少ない酸化物誘電体薄膜の形成につながるとい
うことである。
【０００６】さて、酸化物誘電体薄膜の製造方法として
は、スパッタ法、ＭＯＣＶＤ法（Metalorganic Chemica
l Vapor Deposition；有機金属化学気相法）、反応性蒸
着法、レーザアブレーション法等がよく用いられてい
る。簡単に各種製造方法を説明すると次の通りである。
スパッタ法は、低圧雰囲気中でイオンをターゲットに衝
突させ、叩き出された原子、分子を基板上に堆積させる
方法である。またＭＯＣＶＤ法は、高温に加熱された基
板上で有機金属化合物とＶ族の水素化合物とにおける相
互的な熱分解、化学反応により薄膜を得る方法である。
また反応性蒸着法はこの場合、ある酸素圧力下で原料を
熱蒸発させ、蒸発した蒸気を酸素と反応させて基板に付
着させる方法である。一方、レーザアブレーション法
は、レーザの高密度な光子を利用し、レーザを蒸発材料
表面にあてることによって、蒸発材料表面の化学結合を
断ち切ると共に蒸発材料を蒸発させ、薄膜を形成する方
法である。
は、スパッタ法、ＭＯＣＶＤ法（Metalorganic Chemica
l Vapor Deposition；有機金属化学気相法）、反応性蒸
着法、レーザアブレーション法等がよく用いられてい
る。簡単に各種製造方法を説明すると次の通りである。
スパッタ法は、低圧雰囲気中でイオンをターゲットに衝
突させ、叩き出された原子、分子を基板上に堆積させる
方法である。またＭＯＣＶＤ法は、高温に加熱された基
板上で有機金属化合物とＶ族の水素化合物とにおける相
互的な熱分解、化学反応により薄膜を得る方法である。
また反応性蒸着法はこの場合、ある酸素圧力下で原料を
熱蒸発させ、蒸発した蒸気を酸素と反応させて基板に付
着させる方法である。一方、レーザアブレーション法
は、レーザの高密度な光子を利用し、レーザを蒸発材料
表面にあてることによって、蒸発材料表面の化学結合を
断ち切ると共に蒸発材料を蒸発させ、薄膜を形成する方
法である。
【０００７】上記の製造方法を用いて上記酸化物誘電体
薄膜を成膜する場合、基板を酸素雰囲気中で一定の温度
に保持して成膜を行い、成膜を終了した後の後処理とし
ては従来では次の４通りの方法が挙げられている。第１
に、酸素の供給を止めて基板を冷却する方法、第２に、
成膜時の酸素雰囲気中で基板を冷却する方法、第３に、
酸素ガスや酸素プラズマなどの酸素雰囲気中で基板を冷
却する方法、第４に、成膜室から取り出した後、酸素中
で基板を熱処理する方法、である。
薄膜を成膜する場合、基板を酸素雰囲気中で一定の温度
に保持して成膜を行い、成膜を終了した後の後処理とし
ては従来では次の４通りの方法が挙げられている。第１
に、酸素の供給を止めて基板を冷却する方法、第２に、
成膜時の酸素雰囲気中で基板を冷却する方法、第３に、
酸素ガスや酸素プラズマなどの酸素雰囲気中で基板を冷
却する方法、第４に、成膜室から取り出した後、酸素中
で基板を熱処理する方法、である。
【０００８】
【発明が解決しようとする課題】しかしながら、酸化物
誘電体薄膜の成膜後、上記した従来の後処理を施すと、
誘電率が低い、リーク電流が大きい、絶縁破壊耐圧が優
れない、等の好ましくない誘電特性を持った酸化物誘電
体薄膜素子が得られている。その理由として、酸化物誘
電体薄膜形成時に膜中に十分な酸素が取り込まれておら
ず、酸化物誘電体薄膜中の結晶格子において多数の酸素
欠陥が存在していることが考えられる。まして、従来第
４の後処理に到っては、成膜後いったん成膜室から試料
を取り出すために、空気中の水分、炭酸ガス等が薄膜表
面に吸着し、それが薄膜中への酸素供給の障害となるた
め、必然的に酸素が膜中に取り込まれず、その結果、結
晶格子において多数の酸素欠陥が存在すると考えられ
る。
誘電体薄膜の成膜後、上記した従来の後処理を施すと、
誘電率が低い、リーク電流が大きい、絶縁破壊耐圧が優
れない、等の好ましくない誘電特性を持った酸化物誘電
体薄膜素子が得られている。その理由として、酸化物誘
電体薄膜形成時に膜中に十分な酸素が取り込まれておら
ず、酸化物誘電体薄膜中の結晶格子において多数の酸素
欠陥が存在していることが考えられる。まして、従来第
４の後処理に到っては、成膜後いったん成膜室から試料
を取り出すために、空気中の水分、炭酸ガス等が薄膜表
面に吸着し、それが薄膜中への酸素供給の障害となるた
め、必然的に酸素が膜中に取り込まれず、その結果、結
晶格子において多数の酸素欠陥が存在すると考えられ
る。
【０００９】このため、一般的に従来のような後処理を
施した酸化物誘電体薄膜を用いて酸化物誘電体薄膜素子
を作製した場合、高絶縁性、バルクのような高い誘電
率、高絶縁破壊耐圧、などの良好な誘電特性を持った酸
化物誘電体薄膜素子が安定して得られない等の問題が生
じていた。
施した酸化物誘電体薄膜を用いて酸化物誘電体薄膜素子
を作製した場合、高絶縁性、バルクのような高い誘電
率、高絶縁破壊耐圧、などの良好な誘電特性を持った酸
化物誘電体薄膜素子が安定して得られない等の問題が生
じていた。
【００１０】それでは、十分に酸素を取り込ませるため
に薄膜成長中で酸素分圧を高くすれば上記問題は解決す
ると思われるが、成膜法の原理から考えると、上記の薄
膜形成方法（スパッタ法、ＭＯＣＶＤ法、反応性蒸着
法、レーザアブレーション法）では非常に困難である。
すなわち、スパッタ法においては、その原理上、直流又
は高周波電圧を印加させてグロー放電を発生させている
ため、例えば５０Pa程度以上のガス圧を導入すると、異
常放電が起こりやすく、グロー放電を安定に保つことは
難しい。またＭＯＣＶＤ法、反応性蒸着法、及びレーザ
アブレーション法では、材料の蒸気圧が真空度よりも高
いことが前提であるが、酸素分圧を高くすると種々の蒸
発材料を加熱して、例えば５０Pa程度以上の蒸気圧を得
ることは極めて困難である。
に薄膜成長中で酸素分圧を高くすれば上記問題は解決す
ると思われるが、成膜法の原理から考えると、上記の薄
膜形成方法（スパッタ法、ＭＯＣＶＤ法、反応性蒸着
法、レーザアブレーション法）では非常に困難である。
すなわち、スパッタ法においては、その原理上、直流又
は高周波電圧を印加させてグロー放電を発生させている
ため、例えば５０Pa程度以上のガス圧を導入すると、異
常放電が起こりやすく、グロー放電を安定に保つことは
難しい。またＭＯＣＶＤ法、反応性蒸着法、及びレーザ
アブレーション法では、材料の蒸気圧が真空度よりも高
いことが前提であるが、酸素分圧を高くすると種々の蒸
発材料を加熱して、例えば５０Pa程度以上の蒸気圧を得
ることは極めて困難である。
【００１１】よって本発明は、上記の問題点を解決する
ためになされたもので、酸化物誘電体薄膜は膜中の酸素
量によりその誘電特性が大きく変化することに鑑み、十
分に酸素を取り込んだ酸化物誘電体薄膜を形成すると共
に、リーク電流が小さく高絶縁性で、高い誘電率を有
し、絶縁破壊耐圧の優れた酸化物誘電体薄膜素子の製造
方法を提供することを目的としている。
ためになされたもので、酸化物誘電体薄膜は膜中の酸素
量によりその誘電特性が大きく変化することに鑑み、十
分に酸素を取り込んだ酸化物誘電体薄膜を形成すると共
に、リーク電流が小さく高絶縁性で、高い誘電率を有
し、絶縁破壊耐圧の優れた酸化物誘電体薄膜素子の製造
方法を提供することを目的としている。
【００１２】
【課題を解決するための手段】請求項１の発明に係る誘
電体薄膜素子の製造方法は、上記の課題を解決するため
に、少なくとも電極と酸化物誘電体薄膜とを有する誘電
体薄膜素子の製造方法において、成膜室内で所定の膜厚
まで上記酸化物誘電体薄膜の形成を行った時点で、酸化
物誘電体薄膜を成膜室から取り出さずに、成膜室に成膜
時よりも高い酸素分圧まで酸素を導入し一定時間保持し
た後、基板を冷却することを特徴としている。
電体薄膜素子の製造方法は、上記の課題を解決するため
に、少なくとも電極と酸化物誘電体薄膜とを有する誘電
体薄膜素子の製造方法において、成膜室内で所定の膜厚
まで上記酸化物誘電体薄膜の形成を行った時点で、酸化
物誘電体薄膜を成膜室から取り出さずに、成膜室に成膜
時よりも高い酸素分圧まで酸素を導入し一定時間保持し
た後、基板を冷却することを特徴としている。
【００１３】上記の構成により、酸化物誘電体薄膜の成
膜中に、成膜時間、成膜温度等の成膜条件が変動し、膜
中に酸素が十分取り込まれていなくても、成膜後に上記
酸化物誘電体薄膜に十分な酸素を供給することができ、
上記酸化物誘電体薄膜中の酸素欠陥を少なくすることが
できる。また、酸化物誘電体薄膜を成膜室から取り出さ
ずに酸素を導入するため、空気中の水分、炭酸ガス等が
薄膜表面に吸着せず、容易に酸素を薄膜中に取り込ませ
ることができる。また、その酸化物誘電体薄膜を使用す
ることによって、誘電率、リーク電流及び絶縁破壊耐圧
等の誘電特性を改善、向上させた誘電体薄膜素子を得る
ことができる。
膜中に、成膜時間、成膜温度等の成膜条件が変動し、膜
中に酸素が十分取り込まれていなくても、成膜後に上記
酸化物誘電体薄膜に十分な酸素を供給することができ、
上記酸化物誘電体薄膜中の酸素欠陥を少なくすることが
できる。また、酸化物誘電体薄膜を成膜室から取り出さ
ずに酸素を導入するため、空気中の水分、炭酸ガス等が
薄膜表面に吸着せず、容易に酸素を薄膜中に取り込ませ
ることができる。また、その酸化物誘電体薄膜を使用す
ることによって、誘電率、リーク電流及び絶縁破壊耐圧
等の誘電特性を改善、向上させた誘電体薄膜素子を得る
ことができる。
【００１４】また、請求項２に記載したように、上記酸
化物誘電体薄膜をＳｒＴｉＯ3 で形成するとき、導入す
る酸素分圧を１００Pa以上に設定すれば、ＳｒＴｉＯ3
薄膜の成膜中に酸素が十分取り込まれていなくても、成
膜後に十分な酸素を容易に膜中に取り込ませることがで
き、また、そのＳｒＴｉＯ3 薄膜を使用して誘電体薄膜
素子を作製した場合、リーク電流の減少した、絶縁破壊
耐圧の向上した誘電体薄膜素子を供給できることが実験
的にわかった。
化物誘電体薄膜をＳｒＴｉＯ3 で形成するとき、導入す
る酸素分圧を１００Pa以上に設定すれば、ＳｒＴｉＯ3
薄膜の成膜中に酸素が十分取り込まれていなくても、成
膜後に十分な酸素を容易に膜中に取り込ませることがで
き、また、そのＳｒＴｉＯ3 薄膜を使用して誘電体薄膜
素子を作製した場合、リーク電流の減少した、絶縁破壊
耐圧の向上した誘電体薄膜素子を供給できることが実験
的にわかった。
【００１５】さらに、請求項３に記載したように、請求
項２に記載の構成に加えて、酸素を導入した後、保持す
る上記一定時間を５分間以上とすれば、ＳｒＴｉＯ3 薄
膜の成膜中に酸素が十分取り込まれていなくても、膜中
に十分な酸素を取り込ませることができ、また、そのＳ
ｒＴｉＯ3 薄膜を使用することによって、誘電率、リー
ク電流、絶縁非破壊率等の誘電特性が優れた良質の誘電
体薄膜素子を安定して供給することができると共に、歩
留りの向上を図れることが実験的にわかった。
項２に記載の構成に加えて、酸素を導入した後、保持す
る上記一定時間を５分間以上とすれば、ＳｒＴｉＯ3 薄
膜の成膜中に酸素が十分取り込まれていなくても、膜中
に十分な酸素を取り込ませることができ、また、そのＳ
ｒＴｉＯ3 薄膜を使用することによって、誘電率、リー
ク電流、絶縁非破壊率等の誘電特性が優れた良質の誘電
体薄膜素子を安定して供給することができると共に、歩
留りの向上を図れることが実験的にわかった。
【００１６】
【発明の実施の形態】本発明の実施の一形態について図
１ないし図３に基づいて説明すれば、以下の通りであ
る。
１ないし図３に基づいて説明すれば、以下の通りであ
る。
【００１７】図２は、本発明の酸化物誘電体薄膜素子８
の素子構造を示す断面構造概略図である。この酸化物誘
電体薄膜素子８は、後述の本発明の製造方法によって形
成した酸化物誘電体薄膜を備え、誘電率、リーク電流、
絶縁破壊耐圧等の電気特性を評価する目的で作製された
ものである。まず、この酸化物誘電体薄膜素子８の素子
構造について説明する。
の素子構造を示す断面構造概略図である。この酸化物誘
電体薄膜素子８は、後述の本発明の製造方法によって形
成した酸化物誘電体薄膜を備え、誘電率、リーク電流、
絶縁破壊耐圧等の電気特性を評価する目的で作製された
ものである。まず、この酸化物誘電体薄膜素子８の素子
構造について説明する。
【００１８】図２において、ｎ型シリコン基板１の表面
上には、膜厚２００ｎｍのＳｉ（シリコン）熱酸化膜２
が形成されており、上記Ｓｉ熱酸化膜２上には膜厚３０
ｎｍのＴｉ（チタン）膜３が形成されている。また、上
記Ｔｉ膜３上には、ＤＣスパッタ法により膜厚２００ｎ
ｍのＰｔ（白金）膜が形成されている。なお、以下その
Ｐｔ膜をＰｔ下部電極４と称呼する。次いで、上記Ｐｔ
下部電極４上に、後述するような製造方法で成膜した膜
厚２００ｎｍの酸化物誘電体ＳＴＯ膜５が形成されてい
る。さらに、酸化物誘電体ＳＴＯ膜５上には、電子ビー
ム蒸着法により、大きさ１００μｍ×１００μｍ角形で
膜厚２００ｎｍのＰｔ膜が形成されている。なお、以下
そのＰｔ膜をＰｔ上部電極６と称呼する。
上には、膜厚２００ｎｍのＳｉ（シリコン）熱酸化膜２
が形成されており、上記Ｓｉ熱酸化膜２上には膜厚３０
ｎｍのＴｉ（チタン）膜３が形成されている。また、上
記Ｔｉ膜３上には、ＤＣスパッタ法により膜厚２００ｎ
ｍのＰｔ（白金）膜が形成されている。なお、以下その
Ｐｔ膜をＰｔ下部電極４と称呼する。次いで、上記Ｐｔ
下部電極４上に、後述するような製造方法で成膜した膜
厚２００ｎｍの酸化物誘電体ＳＴＯ膜５が形成されてい
る。さらに、酸化物誘電体ＳＴＯ膜５上には、電子ビー
ム蒸着法により、大きさ１００μｍ×１００μｍ角形で
膜厚２００ｎｍのＰｔ膜が形成されている。なお、以下
そのＰｔ膜をＰｔ上部電極６と称呼する。
【００１９】さて、上記酸化物誘電体ＳＴＯ膜５の製造
方法であるが、その製造プロセスを図１に示し、次に図
１に基づいてそのプロセスを詳しく説明する。なお、ス
パッタ方法は、電場と磁場の直交するマグネトロン放電
を利用したＲＦ（高周波）マグネトロン法を用い、スパ
ッタターゲットはＳｒＴｉＯ3 焼結体を用いた。
方法であるが、その製造プロセスを図１に示し、次に図
１に基づいてそのプロセスを詳しく説明する。なお、ス
パッタ方法は、電場と磁場の直交するマグネトロン放電
を利用したＲＦ（高周波）マグネトロン法を用い、スパ
ッタターゲットはＳｒＴｉＯ3 焼結体を用いた。
【００２０】まず、成膜室を３５０℃まで昇温してか
ら、成膜に先だってターゲット表面を１０分間、表１に
示すスパッタ条件で予備スパッタした。
ら、成膜に先だってターゲット表面を１０分間、表１に
示すスパッタ条件で予備スパッタした。
【００２１】
【表１】
【００２２】次に、上記表１に示す同じスパッタ条件
で、ターゲット表面をさらに１０分間スパッタし、膜厚
２００ｎｍの酸化物誘電体ＳＴＯ膜５を成膜した。その
後、成膜した試料を取り出さずに成膜室の真空排気を止
めて、成膜室に酸素ガスを２００Paまで導入し、３５０
℃で５分間保持した後、この酸素雰囲気中で冷却速度約
３℃／分で冷却した。
で、ターゲット表面をさらに１０分間スパッタし、膜厚
２００ｎｍの酸化物誘電体ＳＴＯ膜５を成膜した。その
後、成膜した試料を取り出さずに成膜室の真空排気を止
めて、成膜室に酸素ガスを２００Paまで導入し、３５０
℃で５分間保持した後、この酸素雰囲気中で冷却速度約
３℃／分で冷却した。
【００２３】この酸化物誘電体薄膜素子８の誘電特性
（誘電率、リーク電流、絶縁破壊耐圧）を測定するため
に、酸化物誘電体薄膜素子８のＰｔ上部電極６とＰｔ下
部電極４の間に、交流電源７から１０ｋHzの交流電圧を
印加し、２５℃の温度下で誘電特性を測定した。その結
果を表２にロットａとして示す。リーク電流の測定は、
上記交流電圧の大きさを１０Ｖ及び２０Ｖに設定したと
きに生じた電流をリーク電流として測定した。絶縁破壊
耐圧の測定は、上記交流電圧の大きさを５０Ｖに設定
し、１６０個のキャパシタにおける絶縁状態の破壊を調
べ、絶縁状態が破壊されなかった割合を絶縁非破壊率と
して示した。
（誘電率、リーク電流、絶縁破壊耐圧）を測定するため
に、酸化物誘電体薄膜素子８のＰｔ上部電極６とＰｔ下
部電極４の間に、交流電源７から１０ｋHzの交流電圧を
印加し、２５℃の温度下で誘電特性を測定した。その結
果を表２にロットａとして示す。リーク電流の測定は、
上記交流電圧の大きさを１０Ｖ及び２０Ｖに設定したと
きに生じた電流をリーク電流として測定した。絶縁破壊
耐圧の測定は、上記交流電圧の大きさを５０Ｖに設定
し、１６０個のキャパシタにおける絶縁状態の破壊を調
べ、絶縁状態が破壊されなかった割合を絶縁非破壊率と
して示した。
【００２４】
【表２】
【００２５】〔比較例１〕図５は、本発明の実施の一形
態との比較のため、酸化物誘電体薄膜を形成した後、前
記した従来第２の後処理を施し、その酸化物誘電体薄膜
を使用した酸化物誘電体薄膜素子４８の素子構造を説明
するための断面構造概略図である。なお、その酸化物誘
電体薄膜には、本実施の一形態と同様のＳＴＯが用いら
れており、以下、その素子構造についてまず説明する。
態との比較のため、酸化物誘電体薄膜を形成した後、前
記した従来第２の後処理を施し、その酸化物誘電体薄膜
を使用した酸化物誘電体薄膜素子４８の素子構造を説明
するための断面構造概略図である。なお、その酸化物誘
電体薄膜には、本実施の一形態と同様のＳＴＯが用いら
れており、以下、その素子構造についてまず説明する。
【００２６】図５において、ｎ型シリコン基板４１の表
面上には、膜厚２００ｎｍのＳｉ（シリコン）熱酸化膜
４２が形成されており、上記Ｓｉ熱酸化膜４２上には膜
厚３０ｎｍのＴｉ（チタン）膜４３が形成されている。
また、上記Ｔｉ膜４３上には、ＤＣスパッタ法により膜
厚２００ｎｍのＰｔ（白金）膜が形成されている。な
お、以下そのＰｔ膜をＰｔ下部電極４４と称呼する。次
いで、上記Ｐｔ下部電極４４上に、後述するような製造
方法で成膜した膜厚２００ｎｍの酸化物誘電体ＳＴＯ膜
４５が形成されている。さらに、酸化物誘電体ＳＴＯ膜
４５上には、電子ビーム蒸着法により、大きさ１００μ
ｍ×１００μｍ角形で膜厚２００ｎｍのＰｔ膜が形成さ
れている。なお、以下そのＰｔ膜をＰｔ上部電極４６と
称呼する。
面上には、膜厚２００ｎｍのＳｉ（シリコン）熱酸化膜
４２が形成されており、上記Ｓｉ熱酸化膜４２上には膜
厚３０ｎｍのＴｉ（チタン）膜４３が形成されている。
また、上記Ｔｉ膜４３上には、ＤＣスパッタ法により膜
厚２００ｎｍのＰｔ（白金）膜が形成されている。な
お、以下そのＰｔ膜をＰｔ下部電極４４と称呼する。次
いで、上記Ｐｔ下部電極４４上に、後述するような製造
方法で成膜した膜厚２００ｎｍの酸化物誘電体ＳＴＯ膜
４５が形成されている。さらに、酸化物誘電体ＳＴＯ膜
４５上には、電子ビーム蒸着法により、大きさ１００μ
ｍ×１００μｍ角形で膜厚２００ｎｍのＰｔ膜が形成さ
れている。なお、以下そのＰｔ膜をＰｔ上部電極４６と
称呼する。
【００２７】さて、上記酸化物誘電体ＳＴＯ膜４５の製
造方法であるが、この時の製造プロセスを図４に示し、
この図４に基づいて、酸化物誘電体ＳＴＯ膜４５の製造
方法を説明する。なお、本実施の一形態と同様、スパッ
タ方法は、ＲＦ（高周波）マグネトロン法を用い、スパ
ッタターゲットはＳｒＴｉＯ3 焼結体を用いた。
造方法であるが、この時の製造プロセスを図４に示し、
この図４に基づいて、酸化物誘電体ＳＴＯ膜４５の製造
方法を説明する。なお、本実施の一形態と同様、スパッ
タ方法は、ＲＦ（高周波）マグネトロン法を用い、スパ
ッタターゲットはＳｒＴｉＯ3 焼結体を用いた。
【００２８】まず、成膜室を３５０℃まで昇温してか
ら、成膜に先だってターゲット表面を１０分間、前記の
表１に示すスパッタ条件で予備スパッタした。その後、
表１に示す同じスパッタ条件で、ターゲット表面をさら
に１０分間スパッタし、膜厚２００ｎｍの酸化物誘電体
ＳＴＯ膜４５を成膜した。そして、成膜が終了した後、
前記の従来第２の後処理に基づいて、成膜した試料を取
り出さずに成膜室の真空排気を止めて、スパッタガス雰
囲気中で冷却速度約３℃／分で冷却した。
ら、成膜に先だってターゲット表面を１０分間、前記の
表１に示すスパッタ条件で予備スパッタした。その後、
表１に示す同じスパッタ条件で、ターゲット表面をさら
に１０分間スパッタし、膜厚２００ｎｍの酸化物誘電体
ＳＴＯ膜４５を成膜した。そして、成膜が終了した後、
前記の従来第２の後処理に基づいて、成膜した試料を取
り出さずに成膜室の真空排気を止めて、スパッタガス雰
囲気中で冷却速度約３℃／分で冷却した。
【００２９】次に、この酸化物誘電体薄膜素子４８の誘
電特性（誘電率、リーク電流、絶縁非破壊率）を調べる
ために、酸化物誘電体薄膜素子４８のＰｔ上部電極４６
とＰｔ下部電極４４の間に、交流電源４７から１０ｋHz
の交流電圧を印加し、２５℃の温度下で誘電特性を測定
した。その結果を前記表２にロットｂとして示す。な
お、このときの測定条件は、本実施の一形態と全く同じ
である。
電特性（誘電率、リーク電流、絶縁非破壊率）を調べる
ために、酸化物誘電体薄膜素子４８のＰｔ上部電極４６
とＰｔ下部電極４４の間に、交流電源４７から１０ｋHz
の交流電圧を印加し、２５℃の温度下で誘電特性を測定
した。その結果を前記表２にロットｂとして示す。な
お、このときの測定条件は、本実施の一形態と全く同じ
である。
【００３０】〔比較例２〕図７は、本発明の実施の一形
態との比較のため、酸化物誘電体薄膜を形成した後、前
記した従来第４の後処理を施し、その酸化物誘電体薄膜
を使用した酸化物誘電体薄膜素子６８の素子構造を説明
するための断面構造概略図である。なお、その酸化物誘
電体薄膜には、本実施の一形態と同様のＳＴＯが用いら
れており、以下、その素子構造についてまず説明する。
態との比較のため、酸化物誘電体薄膜を形成した後、前
記した従来第４の後処理を施し、その酸化物誘電体薄膜
を使用した酸化物誘電体薄膜素子６８の素子構造を説明
するための断面構造概略図である。なお、その酸化物誘
電体薄膜には、本実施の一形態と同様のＳＴＯが用いら
れており、以下、その素子構造についてまず説明する。
【００３１】図７において、ｎ型シリコン基板６１の表
面上には、膜厚２００ｎｍのＳｉ（シリコン）熱酸化膜
６２が形成されており、上記Ｓｉ熱酸化膜６２上には膜
厚３０ｎｍのＴｉ（チタン）膜６３が形成されている。
また、上記Ｔｉ膜６３上には、ＤＣスパッタ法により膜
厚２００ｎｍのＰｔ（白金）膜が形成されている。な
お、以下そのＰｔ膜をＰｔ下部電極６４と称呼する。次
いで、上記Ｐｔ下部電極６４上に、後述するような製造
方法で成膜された膜厚２００ｎｍの酸化物誘電体ＳＴＯ
膜６５が形成されている。さらに、酸化物誘電体ＳＴＯ
膜６５上には、電子ビーム蒸着法により、大きさ１００
μｍ×１００μｍ角形で膜厚２００ｎｍのＰｔ膜が形成
されている。なお、そのＰｔ膜をＰｔ上部電極６６と称
呼する。
面上には、膜厚２００ｎｍのＳｉ（シリコン）熱酸化膜
６２が形成されており、上記Ｓｉ熱酸化膜６２上には膜
厚３０ｎｍのＴｉ（チタン）膜６３が形成されている。
また、上記Ｔｉ膜６３上には、ＤＣスパッタ法により膜
厚２００ｎｍのＰｔ（白金）膜が形成されている。な
お、以下そのＰｔ膜をＰｔ下部電極６４と称呼する。次
いで、上記Ｐｔ下部電極６４上に、後述するような製造
方法で成膜された膜厚２００ｎｍの酸化物誘電体ＳＴＯ
膜６５が形成されている。さらに、酸化物誘電体ＳＴＯ
膜６５上には、電子ビーム蒸着法により、大きさ１００
μｍ×１００μｍ角形で膜厚２００ｎｍのＰｔ膜が形成
されている。なお、そのＰｔ膜をＰｔ上部電極６６と称
呼する。
【００３２】さて、上記酸化物誘電体ＳＴＯ膜６５の製
造方法であるが、この時の製造プロセスを図６に示し、
この図６に基づいて、酸化物誘電体ＳＴＯ膜６５の製造
方法を説明する。なお、本実施の一形態と同様、スパッ
タ方法は、ＲＦ（高周波）マグネトロン法を用い、スパ
ッタターゲットはＳｒＴｉＯ3 焼結体を用いた。
造方法であるが、この時の製造プロセスを図６に示し、
この図６に基づいて、酸化物誘電体ＳＴＯ膜６５の製造
方法を説明する。なお、本実施の一形態と同様、スパッ
タ方法は、ＲＦ（高周波）マグネトロン法を用い、スパ
ッタターゲットはＳｒＴｉＯ3 焼結体を用いた。
【００３３】まず、成膜室を３５０℃まで昇温してか
ら、成膜に先だってターゲット表面を１０分間、前記の
表１に示すスパッタ条件で予備スパッタした。その後、
表１に示す同じスパッタ条件で、ターゲット表面をさら
に１０分間スパッタし、膜厚が２００ｎｍの酸化物誘電
体ＳＴＯ膜６５を成膜した。成膜が終了した後、今度は
前記の従来第４の後処理に基づいて、試料を成膜室から
取り出して空気に接触させた後、酸素分圧２００Pa中、
３５０℃で５分間熱処理し、その後冷却速度約３℃／分
で冷却した。
ら、成膜に先だってターゲット表面を１０分間、前記の
表１に示すスパッタ条件で予備スパッタした。その後、
表１に示す同じスパッタ条件で、ターゲット表面をさら
に１０分間スパッタし、膜厚が２００ｎｍの酸化物誘電
体ＳＴＯ膜６５を成膜した。成膜が終了した後、今度は
前記の従来第４の後処理に基づいて、試料を成膜室から
取り出して空気に接触させた後、酸素分圧２００Pa中、
３５０℃で５分間熱処理し、その後冷却速度約３℃／分
で冷却した。
【００３４】次に、この酸化物誘電体薄膜素子６８の誘
電特性（誘電率、リーク電流、絶縁非破壊率）を調べる
ため、酸化物誘電体薄膜素子６８のＰｔ上部電極６６と
Ｐｔ下部電極６４の間に、交流電源６７から１０ｋHzの
交流電圧を印加し、２５℃の温度下で誘電特性を測定し
た。その結果を前記表２にロットｃとして示す。なお、
このときの測定条件は、本実施の一形態と全く同じであ
る。
電特性（誘電率、リーク電流、絶縁非破壊率）を調べる
ため、酸化物誘電体薄膜素子６８のＰｔ上部電極６６と
Ｐｔ下部電極６４の間に、交流電源６７から１０ｋHzの
交流電圧を印加し、２５℃の温度下で誘電特性を測定し
た。その結果を前記表２にロットｃとして示す。なお、
このときの測定条件は、本実施の一形態と全く同じであ
る。
【００３５】表２より、本実施の一形態で作製した酸化
物誘電体薄膜素子８は、誘電率、リーク電流、耐圧５０
Ｖにおける絶縁非破壊率のどれにおいても、比較例１、
比較例２で作製した酸化物誘電体薄膜素子４８、６８よ
りも優れた特性が得られている。特に絶縁非破壊率にお
いては、非常に優れた特性が得られており、上記酸化物
誘電体薄膜素子８は、絶縁破壊が起こりにくいことを示
している。
物誘電体薄膜素子８は、誘電率、リーク電流、耐圧５０
Ｖにおける絶縁非破壊率のどれにおいても、比較例１、
比較例２で作製した酸化物誘電体薄膜素子４８、６８よ
りも優れた特性が得られている。特に絶縁非破壊率にお
いては、非常に優れた特性が得られており、上記酸化物
誘電体薄膜素子８は、絶縁破壊が起こりにくいことを示
している。
【００３６】よって、本発明は、酸素を十分に膜中に取
り込んだ酸化物誘電体薄膜を形成することによって、誘
電率、絶縁性、絶縁破壊耐圧等の誘電特性が優れた誘電
体薄膜素子を提供している。
り込んだ酸化物誘電体薄膜を形成することによって、誘
電率、絶縁性、絶縁破壊耐圧等の誘電特性が優れた誘電
体薄膜素子を提供している。
【００３７】なお、本実施の一形態では、膜厚が２００
ｎｍのＳＴＯ膜を作製する場合について示したが、成膜
時間を増減することによって、ＳＴＯ膜の膜厚を加減す
ることも可能である。
ｎｍのＳＴＯ膜を作製する場合について示したが、成膜
時間を増減することによって、ＳＴＯ膜の膜厚を加減す
ることも可能である。
【００３８】また、本実施の一形態では、成膜温度が３
５０℃でＳＴＯ膜の作製を行ったが、他の成膜温度（２
００℃〜６００℃）であっても本実施の一形態と同様の
効果を示した。
５０℃でＳＴＯ膜の作製を行ったが、他の成膜温度（２
００℃〜６００℃）であっても本実施の一形態と同様の
効果を示した。
【００３９】また、本実施の一形態では、成膜後、成膜
した試料を成膜室から取り出さずに酸素雰囲気中で保持
する時間が５分間であったが、保持時間が５分間以上で
あれば、本実施の一形態と同様の効果が得られた。
した試料を成膜室から取り出さずに酸素雰囲気中で保持
する時間が５分間であったが、保持時間が５分間以上で
あれば、本実施の一形態と同様の効果が得られた。
【００４０】また、本実施の一形態では、成膜後導入す
る酸素分圧を２００Paとしたが、酸素分圧を０．４Paか
ら２０００Paまで変化させ同様にＳＴＯ膜を作製し、酸
素分圧とリーク電流の関係を図３（ａ）に、及び酸素分
圧と耐圧５０Ｖにおける絶縁非破壊率の関係を図３
（ｂ）に示すと、酸素分圧が１００Pa以上であれば、リ
ーク電流、耐圧５０Ｖにおける絶縁非破壊率のどちらに
おいても良好な特性が得られていることがわかる。
る酸素分圧を２００Paとしたが、酸素分圧を０．４Paか
ら２０００Paまで変化させ同様にＳＴＯ膜を作製し、酸
素分圧とリーク電流の関係を図３（ａ）に、及び酸素分
圧と耐圧５０Ｖにおける絶縁非破壊率の関係を図３
（ｂ）に示すと、酸素分圧が１００Pa以上であれば、リ
ーク電流、耐圧５０Ｖにおける絶縁非破壊率のどちらに
おいても良好な特性が得られていることがわかる。
【００４１】こうして本発明の製造方法により酸化物誘
電体薄膜を形成し、その酸化物誘電体薄膜を使用した誘
電体薄膜素子は、強誘電効果、圧電効果、焦電効果、電
気光学効果等を利用する少なくとも電極と酸化物誘電体
薄膜とを有するものであれば、どのような装置にも適用
することができる。
電体薄膜を形成し、その酸化物誘電体薄膜を使用した誘
電体薄膜素子は、強誘電効果、圧電効果、焦電効果、電
気光学効果等を利用する少なくとも電極と酸化物誘電体
薄膜とを有するものであれば、どのような装置にも適用
することができる。
【００４２】なお、本実施の一形態では酸化物誘電体薄
膜としてＳｒＴｉＯ3 を用いたが、必ずしもこれに限定
するわけではない。本発明に使用できる誘電体材料に
は、酸素を含む酸化物誘電体材料を使用でき、例えば、
ＳｒＴｉＯ3 、（Ｂａx Ｓｒ1- x ）ＴｉＯ3 、ＬｉＮｂ
Ｏ3 、ＬｉＴａＯ3 、ＣａＢｉ4 ＴｉＯ15、ＫＮｂ
Ｏ3、ＮａＮｂＯ3 、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 、（Ｐｂ
x Ｌａ1-x ）ＴｉＯ3 、（Ｐｂx Ｌａ1-x ）（Ｚｒy Ｔ
ｉ1-y ）Ｏ、Ｂｉ4 Ｔｉ3 Ｏ12、ＢａＴｉＯ3 等の強誘
電体材料又は、高誘電率誘電体材料が挙げられる。
膜としてＳｒＴｉＯ3 を用いたが、必ずしもこれに限定
するわけではない。本発明に使用できる誘電体材料に
は、酸素を含む酸化物誘電体材料を使用でき、例えば、
ＳｒＴｉＯ3 、（Ｂａx Ｓｒ1- x ）ＴｉＯ3 、ＬｉＮｂ
Ｏ3 、ＬｉＴａＯ3 、ＣａＢｉ4 ＴｉＯ15、ＫＮｂ
Ｏ3、ＮａＮｂＯ3 、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 、（Ｐｂ
x Ｌａ1-x ）ＴｉＯ3 、（Ｐｂx Ｌａ1-x ）（Ｚｒy Ｔ
ｉ1-y ）Ｏ、Ｂｉ4 Ｔｉ3 Ｏ12、ＢａＴｉＯ3 等の強誘
電体材料又は、高誘電率誘電体材料が挙げられる。
【００４３】
【発明の効果】請求項１の発明に係る誘電体薄膜素子の
製造方法は、以上のように、成膜室内で所定の膜厚まで
上記酸化物誘電体薄膜の形成を行った時点で、酸化物誘
電体薄膜を成膜室から取り出さずに成膜室に成膜時より
も高い酸素分圧まで酸素を導入し、一定時間保持した
後、基板を冷却する構成である。
製造方法は、以上のように、成膜室内で所定の膜厚まで
上記酸化物誘電体薄膜の形成を行った時点で、酸化物誘
電体薄膜を成膜室から取り出さずに成膜室に成膜時より
も高い酸素分圧まで酸素を導入し、一定時間保持した
後、基板を冷却する構成である。
【００４４】それゆえ、酸化物誘電体薄膜の成膜中に、
成膜時間、成膜温度等の成膜条件が変動し、膜中に酸素
が十分取り込まれていなくても、成膜後に上記酸化物誘
電体薄膜に十分な酸素を供給することができ、上記酸化
物誘電体薄膜中の酸素欠陥を少なくすることができると
いう効果を奏する。また、酸化物誘電体薄膜を成膜室か
ら取り出さずに酸素を導入するため、空気中の水分、炭
酸ガス等が薄膜表面に吸着せず、容易に酸素を薄膜中に
取り込ませることができるという効果も併せて奏する。
また、その酸化物誘電体薄膜を使用することによって、
誘電率、リーク電流及び絶縁破壊耐圧等の誘電特性を改
善、向上させた誘電体薄膜素子を得ることができるとい
う効果も併せて奏する。
成膜時間、成膜温度等の成膜条件が変動し、膜中に酸素
が十分取り込まれていなくても、成膜後に上記酸化物誘
電体薄膜に十分な酸素を供給することができ、上記酸化
物誘電体薄膜中の酸素欠陥を少なくすることができると
いう効果を奏する。また、酸化物誘電体薄膜を成膜室か
ら取り出さずに酸素を導入するため、空気中の水分、炭
酸ガス等が薄膜表面に吸着せず、容易に酸素を薄膜中に
取り込ませることができるという効果も併せて奏する。
また、その酸化物誘電体薄膜を使用することによって、
誘電率、リーク電流及び絶縁破壊耐圧等の誘電特性を改
善、向上させた誘電体薄膜素子を得ることができるとい
う効果も併せて奏する。
【００４５】請求項２の発明に係る誘電体薄膜素子の製
造方法は、以上のように、請求項１の構成に加えて、上
記酸化物誘電体薄膜をＳｒＴｉＯ3 で形成するとき、導
入する酸素分圧を１００Pa以上に設定する構成である。
造方法は、以上のように、請求項１の構成に加えて、上
記酸化物誘電体薄膜をＳｒＴｉＯ3 で形成するとき、導
入する酸素分圧を１００Pa以上に設定する構成である。
【００４６】それゆえ、酸化物誘電体薄膜をＳｒＴｉＯ
3 で形成する場合に、成膜後に十分な酸素を容易に膜中
に取り込ませることができるので、そのＳｒＴｉＯ3 薄
膜を使用して誘電体薄膜素子を作製した場合、リーク電
流を顕著に減少させ、かつ絶縁破壊耐圧を顕著に向上さ
せた誘電体薄膜素子を供給することができるという効果
を奏する。
3 で形成する場合に、成膜後に十分な酸素を容易に膜中
に取り込ませることができるので、そのＳｒＴｉＯ3 薄
膜を使用して誘電体薄膜素子を作製した場合、リーク電
流を顕著に減少させ、かつ絶縁破壊耐圧を顕著に向上さ
せた誘電体薄膜素子を供給することができるという効果
を奏する。
【００４７】請求項３の発明に係る誘電体薄膜素子の製
造方法は、以上のように、請求項２の構成に加えて、酸
素を導入した後、保持する上記一定時間を５分間以上と
する構成である。
造方法は、以上のように、請求項２の構成に加えて、酸
素を導入した後、保持する上記一定時間を５分間以上と
する構成である。
【００４８】それゆえ、酸化物誘電体薄膜をＳｒＴｉＯ
3 で形成する場合に、上記酸化物誘電体薄膜に十分な酸
素を取り込ませることができるので、そのＳｒＴｉＯ3
薄膜を使用することによって、誘電率、リーク電流、絶
縁非破壊率等の誘電特性が優れた良質の誘電体薄膜素子
を安定して供給することができると共に、歩留りを向上
させることができるという効果を奏する。
3 で形成する場合に、上記酸化物誘電体薄膜に十分な酸
素を取り込ませることができるので、そのＳｒＴｉＯ3
薄膜を使用することによって、誘電率、リーク電流、絶
縁非破壊率等の誘電特性が優れた良質の誘電体薄膜素子
を安定して供給することができると共に、歩留りを向上
させることができるという効果を奏する。
【図１】本発明の実施の一形態において、酸化物誘電体
薄膜作製のプロセスを示す説明図である。
薄膜作製のプロセスを示す説明図である。
【図２】本発明の実施の一形態において、酸化物誘電体
薄膜素子の構造を示す断面図である。
薄膜素子の構造を示す断面図である。
【図３】酸化物誘電体薄膜素子の作製において、酸素分
圧の変化に対する誘電特性の変化を示すグラフで、
（ａ）は酸素分圧とリーク電流の関係を示すグラフ、
（ｂ）は酸素分圧と耐圧５０Ｖにおける絶縁非破壊率の
関係を示すグラフである。
圧の変化に対する誘電特性の変化を示すグラフで、
（ａ）は酸素分圧とリーク電流の関係を示すグラフ、
（ｂ）は酸素分圧と耐圧５０Ｖにおける絶縁非破壊率の
関係を示すグラフである。
【図４】成膜後、従来第２の後処理を施して作製した酸
化物誘電体薄膜の製造プロセスを示す説明図である。
化物誘電体薄膜の製造プロセスを示す説明図である。
【図５】成膜後、従来第２の後処理を施して作製した酸
化物誘電体薄膜素子の構造を示す断面図である。
化物誘電体薄膜素子の構造を示す断面図である。
【図６】成膜後、従来第４の後処理を施して作製した酸
化物誘電体薄膜の製造プロセスを示す説明図である。
化物誘電体薄膜の製造プロセスを示す説明図である。
【図７】成膜後、従来第４の後処理を施して作製した酸
化物誘電体薄膜素子の構造を示す断面図である。
化物誘電体薄膜素子の構造を示す断面図である。
１ ｎ型シリコン基板 ４ Ｐｔ下部電極 ５ ＳＴＯ膜（酸化物誘電体薄膜） ６ Ｐｔ上部電極 ８ 酸化物誘電体薄膜素子
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｃ２３Ｃ 14/54 Ｈ０１Ｌ 21/283 Ｓ Ｈ０１Ｌ 21/283 Ｃ０４Ｂ 35/46 Ｅ (72)発明者 松 良幸 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 大谷 昇 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 木場 正義 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (3)
- 【請求項１】少なくとも電極と酸化物誘電体薄膜とを有
する誘電体薄膜素子の製造方法において、 成膜室内で所定の膜厚まで上記酸化物誘電体薄膜の形成
を行った時点で、酸化物誘電体薄膜を成膜室から取り出
さずに成膜室に成膜時よりも高い酸素分圧まで酸素を導
入し、一定時間保持した後、基板を冷却することを特徴
とする誘電体薄膜素子の製造方法。 - 【請求項２】上記酸化物誘電体薄膜をＳｒＴｉＯ3 で形
成するとき、導入する酸素分圧を１００Pa以上に設定す
ることを特徴とする請求項１記載の誘電体薄膜素子の製
造方法。 - 【請求項３】酸素を導入した後、保持する上記一定時間
を５分間以上とすることを特徴とする請求項２記載の誘
電体薄膜素子の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7186025A JPH0931645A (ja) | 1995-07-21 | 1995-07-21 | 誘電体薄膜素子の製造方法 |
| US08/672,233 US5856242A (en) | 1995-07-21 | 1996-06-27 | Method of producing dielectric thin film element |
| EP96304787A EP0754776B1 (en) | 1995-07-21 | 1996-06-28 | Method of producing dielectric thin film element |
| DE69603801T DE69603801T2 (de) | 1995-07-21 | 1996-06-28 | Verfahren zur Herstellung eines dielektrischen Dünnschichtelements |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7186025A JPH0931645A (ja) | 1995-07-21 | 1995-07-21 | 誘電体薄膜素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0931645A true JPH0931645A (ja) | 1997-02-04 |
Family
ID=16181086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7186025A Pending JPH0931645A (ja) | 1995-07-21 | 1995-07-21 | 誘電体薄膜素子の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5856242A (ja) |
| EP (1) | EP0754776B1 (ja) |
| JP (1) | JPH0931645A (ja) |
| DE (1) | DE69603801T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6806553B2 (en) | 2001-03-30 | 2004-10-19 | Kyocera Corporation | Tunable thin film capacitor |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11168106A (ja) * | 1997-09-30 | 1999-06-22 | Fujitsu Ltd | 半導体基板の処理方法 |
| EP2397576A1 (en) * | 2000-12-12 | 2011-12-21 | Konica Corporation | Layer forming method, product comprising the layer, optical film, dielectric-coated electrode and plasma discharge apparatus |
| JP4427254B2 (ja) * | 2001-03-20 | 2010-03-03 | マットソン テクノロジイ インコーポレイテッド | 誘電体皮膜を堆積するための方法 |
| US20040247787A1 (en) * | 2002-04-19 | 2004-12-09 | Mackie Neil M. | Effluent pressure control for use in a processing system |
| KR101040446B1 (ko) * | 2002-04-19 | 2011-06-09 | 맷슨 테크놀로지, 인크. | 저증기압 가스 전구체를 이용하여 기판 상에 막을증착하기 위한 시스템 |
| EP1587137A1 (en) * | 2004-04-16 | 2005-10-19 | International Business Machines Corporation | Deposition process for non-volatile resistance switching memory |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3911176A (en) * | 1974-01-02 | 1975-10-07 | Rca Corp | Method for vapor-phase growth of thin films of lithium niobate |
| US5527629A (en) * | 1990-12-17 | 1996-06-18 | L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude | Process of depositing a layer of silicon oxide bonded to a substrate of polymeric material using high pressure and electrical discharge |
| DE4119748C2 (de) * | 1991-06-15 | 1994-06-09 | Luchtenberg Gmbh & Co | Abklappbarer Rückspiegel |
| US5192871A (en) * | 1991-10-15 | 1993-03-09 | Motorola, Inc. | Voltage variable capacitor having amorphous dielectric film |
| EP0579018B1 (de) * | 1992-07-02 | 1998-09-30 | Balzers Aktiengesellschaft | Verfahren zur Herstellung einer Metalloxidschicht, Vakuumbehandlungsanlage hierfür sowie mit mindestens einer Metalloxidschicht beschichteter Teil |
| US5527567A (en) * | 1994-09-02 | 1996-06-18 | Ceram Incorporated | Metalorganic chemical vapor deposition of layered structure oxides |
| US5670218A (en) * | 1995-10-04 | 1997-09-23 | Hyundai Electronics Industries Co., Ltd. | Method for forming ferroelectric thin film and apparatus therefor |
-
1995
- 1995-07-21 JP JP7186025A patent/JPH0931645A/ja active Pending
-
1996
- 1996-06-27 US US08/672,233 patent/US5856242A/en not_active Expired - Fee Related
- 1996-06-28 EP EP96304787A patent/EP0754776B1/en not_active Expired - Lifetime
- 1996-06-28 DE DE69603801T patent/DE69603801T2/de not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6806553B2 (en) | 2001-03-30 | 2004-10-19 | Kyocera Corporation | Tunable thin film capacitor |
| US7012317B2 (en) | 2001-03-30 | 2006-03-14 | Kyocera Corporation | Tunable thin film capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0754776B1 (en) | 1999-08-18 |
| US5856242A (en) | 1999-01-05 |
| EP0754776A3 (ja) | 1997-02-26 |
| DE69603801D1 (de) | 1999-09-23 |
| DE69603801T2 (de) | 2000-01-13 |
| EP0754776A2 (en) | 1997-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4020364B2 (ja) | 金属強誘電体絶縁体半導体電界効果トランジスタおよびその製造方法 | |
| EP0747937B1 (en) | Method of forming a substrate coated with a ferroelectric thin film | |
| US5821005A (en) | Ferroelectrics thin-film coated substrate and manufacture method thereof and nonvolatile memory comprising a ferroelectrics thinfilm coated substrate | |
| JPH0855967A (ja) | 強誘電体薄膜キャパシタの製造方法 | |
| US6162293A (en) | Method for manufacturing ferroelectric thin film, substrate covered with ferroelectric thin film, and capacitor | |
| EP0747938A2 (en) | Ferroelectric thin film coated substrate, producing method thereof and capacitor structure element using thereof | |
| KR100378276B1 (ko) | 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자 | |
| JPH0931645A (ja) | 誘電体薄膜素子の製造方法 | |
| KR100214765B1 (ko) | 기판상에 (200)방향으로 우선 배향된 백금 박막 형성방법, 그 방법에 의하여 형성된 백금박막을 구비한 기판 및 전자소자 | |
| Kim et al. | Deposition of PZT films by MOCVD at low temperature and their change in properties with annealing temperature and Zr/Ti ratio | |
| KR100348387B1 (ko) | 강유전체 박막 소자 및 그 제조방법 | |
| JPH05251351A (ja) | 強誘電体薄膜の形成方法 | |
| JPH09321234A (ja) | 強誘電体薄膜素子の製造方法、強誘電体薄膜素子、及び強誘電体メモリ素子 | |
| JP3089159B2 (ja) | 酸化物誘電体薄膜素子の製造方法 | |
| JP2658819B2 (ja) | 薄膜キャパシタ | |
| JP3888400B2 (ja) | 誘電体薄膜の製造方法 | |
| JPH07172984A (ja) | 誘電体薄膜の製造方法及びその製造装置 | |
| KR20020077132A (ko) | 양호한 표면 매끄러움 및 균일성을 가지는 단일 ｃ-축ＰＧＯ박막 전극 및 그 제조방법 | |
| Ea-Kim et al. | Growth and characterization of radio-frequency magnetron sputtered lead zirconate titanate thin films deposited on< 111> Pt electrodes | |
| KR100219834B1 (ko) | 우선 배향성 강유전 박막의 제조방법 | |
| JP4427151B2 (ja) | 強誘電体薄膜の成膜方法 | |
| Ansari et al. | PZT thin films on a lead titanate interlayer prepared by rf magnetron sputering | |
| JPH10242393A (ja) | 誘電体薄膜キャパシタ素子及びその製造方法 | |
| JP4014932B2 (ja) | 半導体メモリ素子の製造方法 | |
| Park et al. | Interfacial conditions and electrical properties of the SrBi2Ta2O9/ZrO2/Si (MFIS) structure according to the heat treatment of the ZrO2 buffer layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050622 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050622 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050712 |