KR100214765B1 - 기판상에 (200)방향으로 우선 배향된 백금 박막 형성방법, 그 방법에 의하여 형성된 백금박막을 구비한 기판 및 전자소자 - Google Patents

기판상에 (200)방향으로 우선 배향된 백금 박막 형성방법, 그 방법에 의하여 형성된 백금박막을 구비한 기판 및 전자소자 Download PDF

Info

Publication number
KR100214765B1
KR100214765B1 KR1019960007663A KR19960007663A KR100214765B1 KR 100214765 B1 KR100214765 B1 KR 100214765B1 KR 1019960007663 A KR1019960007663 A KR 1019960007663A KR 19960007663 A KR19960007663 A KR 19960007663A KR 100214765 B1 KR100214765 B1 KR 100214765B1
Authority
KR
South Korea
Prior art keywords
thin film
substrate
platinum
oxygen
layer
Prior art date
Application number
KR1019960007663A
Other languages
English (en)
Other versions
KR970067621A (ko
Inventor
이동수
전동일
박동연
하조웅
윤의준
김민홍
우현정
박태순
Original Assignee
노영민
동양시멘트주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노영민, 동양시멘트주식회사 filed Critical 노영민
Priority to KR1019960007663A priority Critical patent/KR100214765B1/ko
Priority to JP8568697A priority patent/JP2916116B2/ja
Publication of KR970067621A publication Critical patent/KR970067621A/ko
Priority to US09/320,797 priority patent/US6312567B1/en
Application granted granted Critical
Publication of KR100214765B1 publication Critical patent/KR100214765B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 산소와 불활성 가스의 혼합 분위기에서 상온 ∼700℃의 실리콘기판 (SiO2/Si) 표면에 산소가 포함된 백금을 형성하는 단계와, 이 기판을 400∼1000℃의 온도에서 열처리하여 실리콘 기판위에 (200) 방향으로 우선 배향된 백금 박막을 형성하는 방법을 제공하는 것이다. 열처리에 의하여 산소가 제거된 백금 박막은 (200) 방향으로 우선 배향될 뿐만 아니라 힐록(hillock)이나 기공이 발생되지 않는다.

Description

기판상에 (200)방향으로 우선 배향된 백금 박막을 형성하는 방법, 그 방법에 의하여 형성된 백금 박막을 구비한 기판 및 전자 소자
제1a도는 스퍼터링에 의한 종래의 백금 박막 제조 공정 중에서 접착층(gluelayer)을 이용하는 경우의 제조 공정 모식도.
제1b도는 본 발명의 실시예에 따른 제조 공정 모식도.
제2a도는 접착층을 사용하는 종래의 방법으로 백금 박막을 형성한 실리콘 기판의 단면 모식도.
제2b도는 본 발명의 실시예에 따라 백금 박막을 형성한 실리콘 기판의 단면 모식도.
제3a도는 시편 1의 배향 특성을 나타내는 X선 회절(X-ray diffraction:XRD) 패턴.
제3b도는 시편 4의 배향 특성을 나타내는 X선 회절 패턴.
제4a도는 시편 5의 배향 특성을 나타내는 X선 회절 패턴.
제4b도는 시편 6의 배향 특성을 나타내는 X선 회절 패턴.
제5a도는 시편 1의 표면을 1000배 확대한 전자 현미경(scanning electron microscope : SEM) 사진.
제5b도는 시편 4의 표면을 5000배 확대한 전자 현미경 사진.
제6a도는 시편 5의 표면을 5000배 확대한 전자 현미경 사진.
제6b도는 시편 6의 표면을 5000배 확대한 전자 현미경 사진.
[발명분야]
본 발명은 기판위에 강유전성 산화물 박막 소자나 반도체 소자등의 하부 전극(bottom electrode)용으로서 (200)방향의 우선 배향성(preferred orientation)을 가지는 백금 박막을 증착시키는 기술에 관한 것으로, 보다 상세히 설명하면, 백금 박막을 하부 전극으로 사용하는 산화물 박막 소자의 제조시에 이 산화물 박막 소자의 특성 개선을 위해 하부 전극인 백금 박막의 우선 배향 방위를 (200)방향으로 제어하기 위한 기술에 관한 것이다.
[종래기술]
현대의 전자 세라믹스 부품의 소형화, 고집적화 그리고 고기능화 추세에 맞추어 유전, 압전, 초전, 자성 세라믹 재료의 박막화가 전 세계적으로 급격히 이루어지고 있다. 이러한 세라믹 재료의 박막화에 사용되는 기판으로는 첫째로 반도체 공정에서 사용되는 실리콘 단결정(single crystal), 둘째로 MgO SrTio3, 사파이어 등의 기타 단결정, 그리고 알루미나, 다이아몬드 등과 같은 다결정(polycrystal) 재료가 있다.
전자 소자, 예컨대, 기억 소자(memory device) 및 각종 센서 소자의 제조에 널리 사용되고 있는 웨이퍼는 상기와 같은 기판에 일차적으로 절연 산화물층을 형성한 후, 그 절연 산화물층위에 최종 소자에 있어서 바닥 전극으로 이용될 전극층을 형성한 것이다.
절연 산화물층으로는 SiO2, 알루미나(Al2O3), MgO, 유리(glass)혹은 이와 유사한 유전체 재료가 이용되고 있다. 기판상의 전극층으로 많이 사용되고 있는 재료로는 알루미늄(Al), 구리(Cu), 이리듐(Ir), 백금(Pt)과 같은 금속과 IrO2, RuO2, LSCO (LaSrCoO3), YBCO (YBa2Cu3O7-x)등의 도전성 산화물(conducting oxide)이 있다.
기존의 DRAM(dynamic random access memory)소자를 비롯한 각종 박막 소자에서는 통상 상기 전극 재료들중 알루미늄을 바닥 전극 재료로 사용하여 왔으며, 이 경우 큰 문제는 없었다. 그러나, 256 Mega bit 이상으로 집적도가 매우 높은 DRAM 소자나 비휘발성 메모리(non-volatile memory)인 FRAM(ferroelectric random access memory) 소자의 캐패시터(capacitor) 또는 각종 박막 센서나 액츄에이터 등의 핵심 부위에는 페로브스카이트 구조의 고유전성 또는 강유전성 산화물(BT:BaTiO3, PT:PbTiO3, PZT:PbZr1-xTiO3, PLZT:Pb1-xLaxZr1-yTiO3, BST:Ba1-xSrxTiO3, Y1등) 박막층을 형성해야 하는 바, 이 경우 알루미늄을 바닥 전극 물질로 사용하게 되면 이들 고유전성 또는 강유전성 산화물 재료 박막의 형성 온도(500℃이상)에서 알루미늄 전극(녹는점:660℃)이 열적으로 불안정하게 될 뿐만 아니라 알루미늄의 산화와 같은 화학 반응으로 인해 매우 심각한 문제가 발생하게 된다.
알루미늄 전극의 이와 같은 문제점 때문에 현재 이를 대체할 전극 물질로 가장 많이 연구되고 있다는 것이 백금이다. 백금은 녹는점이 1774℃ 로 매우 높아서 열적으로 안정하고, 화학적으로도 다른 물질들과 반응을 하지 않는 특성을 가지고 있다. 또한, 백금은 격자 상수(lattice constant)가 페로브스카이트 구조의 강유전성 산화물의 그것과 비슷하여(백금 : a=3.9231Å, 페로브스카이트 구조의 강유전성 산화물 : a≒3.90Å)박막 형성시 문제가 되는 격자 부정합(lattice parameter)에 기인하는 문제(잔류 응력 발생, 기판과의 격리, 계면 특성의 변화 등)를 해결할 수 있는 전극 재료로서 기대되고 있다.
그러나 종래의 방법으로 백금 박막 전극을 형성할 경우에는 다음과 같은 몇가지의 문제점이 있는 것으로 알려져 있다.
우선, 백금 박막과 기판상에 일차적으로 형성된 절연 산화물층간에 화학적인 결합이 생성되지 못하여 부착력이 좋지 않다는 것이다. 통상 이것을 해결하기 위하여 기판에 절연 산화물층을 형성한 후, 박막층의 형성전에 Ta, Ti, TiN, Tiw 등의 물질 박막층을 형성함으로써 이들 Ta, Ti, TiN, Tiw 등이 절연 산화물층과 백금 박막층간의 접착층으로서의 역할을 하게 하고 있다. 그러나, 이렇게 하면 바닥 전극 형성 공정이 복잡해 질 뿐만 아니라, 열처리나 강유전성 산화물 박막 증착 등의 후 공정에서 이 접착층 물질이 확산하여 백금 박막 포면에 이들 물질의 산화물을 형성하여 백금 박막의 전극으로서의 역할을 방해하거나 백금 박막과의 반응으로 인하여 백금 박막의 표면을 매우 거칠게 하는 등의 최종적인 소자를 작동 불가능하게 하는 또다른 문제점을 일으키는 것으로 알려져 있다.
또, 종래의 방법으로 제조하는 백금 박막은 증착후의 열처리, 고유전성 산화물 박막의 증착 등과 같은 후 공정에서 힐록(hillock)이나 기공이 생겨 회로의 단락을 초래하거나 전극층위의 고유전성 또는 강유전성 산화물 박막의 조성에 불균일을 초래하는 문제점을 가지고 있다.
전술한 종래 기술의 문제점은 본 출원인 명의의 1994년 11월 26일자 특허 출원 제 94-31618호 및 1995년 11월 8일자 특허 출원 제 95-40450호에 개시된 발명에 의하여 해소되었다. 이들 출원의 발명은 당해 기술 분야에서 최초로 산소가 포함된 분위기 하에서의 백금 증착 개념을 도입함으로써, 즉, 배금 박막 증착시 일차적으로 산소가 포함된 분위기에서 백금 박막 증착 공정을 수행함으로써 순수 백금이 아닌 산소가 포함된 백금 박막 층을 형성하고 그후 열처리를 통해서 그 박막층의 산소를 방출시킴으로써, 실질적으로 종래의 기술에서 사용했던 접착층이 없음은 물론, 전술한 바와 같이 접착층을 이용했을 경우 발생되는 문제점을 해소했다.
상기 특허 명세서에서 설명된 바와 같이, 산소가 포함된 분위기라 함은 산소 또는 오존 가스와 불활성 가스(Ar, Kr, Xe등)가 혼합되어 있는 분위기, 혹은 적어도 10부피% 이상의 산소를 포함하는 분위기를 포함하며, 산소가 포함된 백금 박막 이라 함은 증착시 백금 박막층에 혼입된 산소가 부분적으로는 백금 산화물을 형성하고, 또 부분적으로는 백금층의 공극에 존재하는 형태를 말한다.
당해 기술 분야에서 주지된 사실이지만, 예컨대, 기판상에 절연 산화물 박막을 사용하는 경우, 증착 분위기에 산소가 포함되는 경우는 있었지만, 백금 박막 증착시 그 증착 분위기 중에 존재하는 산소는 백금 박막 형성에 유해한 불순물로만 여겨졌었다. 그러나, 전술한 본 출원인 명의의 출원에 기재된 발명의 효과로서 이러한 종래의 관념 자체가 바뀌어지게 되었다.
상기 문제점들에 추가하여 당해 기술 분야에서 이제까지 해결하지 못했던 다른 한가지 중요한 문제점은 백금 박막의 배향성(orientation) 조절이 쉽지않다는 것이다. 즉, 종래의 방법으로 산화물 절연체 박막상에 도포된 백금 박막은 대부분 (111) 우선 배향성(preferred orientation)을 갖는 것으로 알려져 있다. 일반적으로 이방성(anisotropy)을 가지는 물질은 박막의 우성 배향 방위가 어느 방향인가에 따라 물성에 큰 차이가 나타난다. 백금 박막을 각종 소자의 바닥 전극으로 사용할 경우에, 이것이 어떤 방향으로 배향되어 있는지에 따라 그 위에 형성되는 물질의 우선 배향 방위가 영향을 받게 되고, 이것은 최종적으로 제조된 소자의 특성에 영향을 끼치게 된다, 예로서, 강유전성 산화물 박막을 이용하는 소자를 제조할 때, 백금 하부 전극이 (111) 우선 배향성을 갖게 되면 그 위에 형성되는 강유전성 산화물 박막은 분극방향(polarization direction)인 c 축 방향으로 배향되지 못하므로, 이러한 박막구조를 갖는 전자 소자의 성능을 저하시키며, 또한 전자 소자의 사용시간이 증가함에 따라서 그 성능이 점차 저하되는 피로 효과(fatigue effect)가 나타나는 한 원인이 될 수 있다.
당해 기술 분야에서는, 만일 바닥 전극으로서 이용되는 백금 박막이 (200) 우선 배향성을 갖도록 형성된다면 그 위에 형성되는 강유전성 산화물 박막은 대부분 c 축으로 배향되게 만들 수 있기 때문에 소자의 성능이 크게 향상될 뿐만 아니라 위의 (111) 우선 배향된 백금 전극에서 나타나는 피로 효과도 개선될 수 있는 것으로 인식되고 있다.
때문에, (200) 우선 배향성을 갖는 백금 전극을 형성시키려는 노력은 많은 연구자들에 의하여 이루어져 왔으나, 현재까지는 MgO(100)과 같이 격자 상수가 백금의 그것과 비슷한 단결정 기판 위에서만 그러한 결과가 얻어지는 것으로 알려져 있다.
그러나, MgO와 같은 단결정 기판을 사용하여 어떤 박막 소자를 제조하려고 할 경우에는 일반적으로 많이 개발되어 있는 실리콘 집적 회로 제조 공정과의 적합성이 매우 떨어지고, 기판 자체의 가공상 어려운 점이 많이 있기 때문에 DRAM, FRAM등의 반도체 소자 제조에 MgO 단결정 기판을 사용하는 것은 현실성이 없는 것으로 여겨지고 있다.
백금 박막의 위와 같은 문제점으로 인하여 바닥 전극으로서 IrO2,RuO2, LSCO, YBCO등 산화물 전극의 사용이 시도되고 있으나, 이 경우에는 표면이 평탄하지 못하거나 누설 전류가 커지는 등의 또다른 문제점들이 생기게 되며, 따라서 현재까지는 백금박막의 (200) 배향성의 향상과 관련한 바람직한 결과가 보고되지 않고 있다.
[발명의 요약]
본 발명은 상술된 백금 전극의 문제점을 해결함을 목적으로 한 것으로서, 보다 구체적으로는 전술된 본원 출원인의 한국 특허 출원에서 도입된 산소가 포함된 분위기에서의 백금 증착 개념을 이용함과 아울러 백금 증착시 기판을 소정의 온도가 되도록 가열하면 그 선출원 발명에서 얻어지는 효과 외에, 이제까지 실현되지 못했던 (200)방향으로 우선 배향된 백금 박막을 형성할 수 있다는 놀랄만한 사실의 발견을 기초로 한 것이다.
기판의 표면에 절연 산화물(insulating oxide)을 형성하는 단계와, 그 기판을 상온 ∼ 700℃ 사이의 온도로 가열 유지한 상태에서 산소가 포함된 분위기중에서 백금을 증착함으로써 산소가 포함된 백금층을 형성하는 단계와, 상기 기판상의 산소가 포함된 백금 박막층을 400 ∼ 1000℃의 온도로 열처리하는 단계로서 이루어지는 본원 발명에 따라 백금 박막층을 형성하게 되면, 종래의 어떤 방법에 의한 백금 박막 형성 기술로도 불가능할 정도의 (200) 우성 배향도를 갖는 백금 박막을 형성할 수 있는 것으로 판명되었다.
본 발명의 방법에 사용되는 기판으로는 가격면이나 구입의 용이성의 측면에서 반도체 분야에서 주로 사용되는 실리콘 기판이 가장 바람직하지만, 이에 한정되는 것은 아니고, MgO, SrTiO3, 사파이어등의 단결정 기판과 알루미나, 다이아몬드등과 같은 다결정 기판을 이용할 수도 있고, 또, 박막 센서 소자 제조시 이용되는 금속 기판도 역시 본원 발명의 기판으로 사용될 수 있다. 또한, 기판상에 도포되는 절연층 산화물은 SiO2, 알루미나, MgO, 유리등을 비롯한 공지의 유전체중 어떤 것을 사용해도 된다.
또한 본원 발명에서 기판에 산소가 포함된 백금 박막을 형성하는 공정으로는 DC/RF 마그네트론 스퍼터링법, 진공 증발법(evaporation), MOCVD법(metalorganic chemical vapor deposition) 및 이온 도금법(ion plating)등의 증착법 중 어떠한 방법을 선택해도 좋다.
본원 발명자들의 반복 시험에 따르면, 전술한 종류의 기판상에 전술한 종류의 산화물 절연층을 형성한 후, 그 기판을 상온 ∼ 700℃의 온도로 가열 유지한 상태로 산소가 포함된 가스 분위기에서 산소가 포함된 백금 박막을 증착시킨 후 이것을 열처리 함으로써, 종래의 어떤 방법으로도 도달할 수 없을 정도로 (200)방향으로 우선 배향될 뿐 만 아니라, 미세 조직에 있어서도 종래의 방법에서 나타나는 기공이나 힐록이 형성되지 않고, 넓은 면적에 균일하게 증착되며, 다른 접착층을 사용하지 않으므로 후 공정에서의 확산과 같은 문제점을 가지지 않으면서도 실리콘 기판과의 접착력이 향상된 백금 박막을 얻을 수 있는 것으로 판명되었다.
상기 산소가 포함된 분위기라 함은 불활성 가스 (Ar)에 산소 혹은 오존가스가 5∼15% 의 분압비로 혼합된 분위기이다. 다만, 본원 발명에 있어서는 그 분위기에서 산소가 포함된 백금 박막을 형성할 때 기판이 상온 ∼700℃의 온도 범위에 유지되어야 하며, 이 범위를 벗어난 온도에서도 종래의 것과는 비교가 되지 않을 정도로 (200) 방향으로 우선 배향된 백금 박막을 얻을 수 있지만, 다음과 같은 식으로 정의되는 (200) 배향도 f200이 90% 이상이 되기위해서는 전술한 온도 범위로 기판을 가열해야 하는 것으로 밝혀졌다.
식중, I111: XRD에서 (111)방향 신호의 세기
I200: XRD에서 (200)방향 신호의 세기
특히, 본원 발명자들의 시험에 따르면, 백금 증착시 기판의 온도가 300℃∼700℃ 범위에 유지되면 (200) 배향도 및 백금 박막 조직의 물성에 있어서 보다 양호한 결과가 얻어질 수 있었다.
[발명의 구체적인 설명]
제1b도 및 제2b도와 관련하여, 기판으로서 실리콘 기판을 사용하는 경우를 예로하여 본 발명을 구체적으로 설명하면 다음과 같다.
제1b도에 일례로서 도시된 실리콘 기판 산화 단계(절연 산화막 형성 단계)는 실리콘 기판 표면 위에 절연층(실리콘 산화물 : SiO2)을 형성하기 위한 공정으로서 열 산화법, 습식 산화법 및 CVD법 (chemical vapor deposition method)중에서 어떤 방법을 써도 좋다.
그리고 산소가 포함된 백금층을 형성하는 단계에서 산소 또는 오존 가스와 불활성 가스(Ar, Xe, Kr등)로 이루어진 혼합 가스를 사용하여 백금 증착을 행하면 실리콘 기판의 표면에 산소가 포함된 백금 박막이 형성된다. 이때 기판 온도는 상온 ∼700℃이어야 한다. 산소가 포함된 백금 박막을 형성한 후, 이것을 400∼1000℃의 온도로 열처리한다. 이러한 열처리 공정은 산소가 포함된 백금 박막에서 산소를 제거해 주고 백금 박막을 안정화 시켜주기 위한 공정이며, 원하는 미세 구조에 따라서 열처리 온도 및 시간이 정해진다. 상술된 공정에 의하여 얻어지는 실리콘 기판의 단면이 제2b도에 모식적으로 도시되어 있다.
전술한 바와 같이 산소가 포함된 분위기에서 형성된 산소가 형성된 백금층이 그 아래의 산화물 전연층이 도포된 기판(SiO2/Si, Al2O3/Si, MgO/Si,유리) 등과의 접착력이 우수함은 전술한 본 출원인 명의의 선행 특허 출원에 개시된 바와 같았다.
그런데, 놀랍게도 본원 발명의 일 실시예에 따라 백금 박막을 형성한 실리콘 기판은 제3a도 및 제3b도에서 볼 수 있는 바와 같이 백금 박막이 (200) 방향으로 우선 배향된 것으로 관찰되었다. 그리고 미세 구조에 있어서도 제5a도 및 제5b도에서와 같이 기공이나 힐록이 사실상 존재하지 않을 뿐만 아니라 입자크기를 제5a도와 같이 매우 크게 만들거나 제5b도와 같이 작게 만들 수 있는 것으로 밝혀졌다. 특히, 설명의 편의상 실리콘 기판을 대표적인 실례로서 설명했으나, 전술한 바와 같이 다른 종류의 기판을 사용하더라도 그 기판상에 절연 산화물 피막이 형성된 경우에는 실질적으로 동일한 결과를 얻을 수 있었다.
상기 및 기타 본 발명의 특징 및 장점을 보다 명확히 이해할 수 있도록 실리콘 기판을 이용하여 본원 발명을 실시한 경우의 실험 결과를 설명하면 다음과 같다.
[실시예 i]
우선, '산소가 포함된 백금' 박막 증착 단계를 거치기 전에 4인치 실리콘웨이퍼 위에 습식 산화법을 이용하여 약 3000Å의 SiO2를 형성하였다. 상술된 방법으로 실리콘 산화막이 표면에 형성된 기판위에 다음과 같은 조건으로 약 6000Å의 '산소가 포함된 백금' 박막을 형성하였다 (사용한 백금 타겟의 순도는 99.99%, 직경은 4인치이다).
기초 진공 : 2 x 10-6Torr
증착 분위기 : Ar + O2(Ar/O2압력비 : 9/1)
기판 온도 : 상온
기판 회전 속도 ; 5rpm
스퍼터링 전력 : 200W
타겟-기판간의 거리 : 13cm
진공 용기 내부에서 산소와 아르곤을 스퍼터링 가스로 주입하면서 백금 타겟에 음(-)의 전압을 걸어주면 양(+)으로 이온화된 아르곤 이온들이 높은 에너지로 가속되어 백금 타겟에 충돌함으로써 백금 원자들이 튀어 나와 산소와 함께 실리콘 기판위로 이동하여 산소가 포함된 백금 박막을 형성한다. 이렇게 형성된 '산소가 포함된 백금' 박막은 실리콘 기판(SiO2/Si)에의 접착력이 매우 우수하다.
상술된 바와 같이 산소가 포함된 백금 박막이 형성된 실리콘 기판을 전기로에서 800℃와 1000℃의 온도로 2시간 열처리함으로써 '산소가 포함된 백금'에서 산소를 제거하여 제2b도에 도시된 바와 같은 백금 박막을 얻었다. 이때 열처리의 온도와 시간은 원하는 미세 구조에 따라서 변경될 수 있다.
[실시예ii]
우선,기판으로 4인치 실리콘 기판 위에 습식 산화법을 이용하여 약 3000Å의 SiO2를 형성하였다. 그리고 상술된 방법으로 실리콘 산화막이 형성된 실리콘 기판 위에 다음과 같은 조건으로 약 3000Å의 '산소가 포함된 백금' 박막을 형성하였다.
기초 진공 : 2 x 10-6Torr
증칙 분위기 : Ar + O2(Ar/O2의 압력비 : 9/1)
기판 온도 : 300℃
기판 회전 속도 : 5rpm
스퍼터링 전력 : 130W
타겟-기판간의 거리 : 15cm
상술된 바와 같이 '산소가 포함된 백금' 박막이 형성된 실리콘 기판을 전기로 내에서 400℃와 700℃의 온도에서 각각 2시간과 1시간 동안 열처리하였다. 본 발명의 실시예에 따라 백금 박막을 형성시킨 실리콘 기판, 접착층을 쓰지 않고 불활성 가스 분위기에서 백금 박막을 형성시킨 실리콘 기판, Ti를 접착층으로 사용하여 불활성 가스 분위기에서 백금 박막을 형성시킨 실리콘 기판 등 여러 가지 증착방법으로 백금 박막을 형성시킨 실리콘 기판의 (200) 배향도, 비저항 값, 기공 및 힐록 형성 유무 등의 특성들을 다음의 표에 나열하였다. 비저항 값은 4점 탐침법 (4point probe)으로 측정한 면저항 값과 스타일러스법 (stylus method) 으로 측정한 두께로부터 계산하였다.
[비고]
①증착 분위기에서 「Ar+O2」는 아르곤과 산소 또는 오존의 혼합 가스 분위기에서 백금 박막을 증착한 것을 나타내고, 「Ar/Ar」는 아르곤 가스 분위기에서 접착증으로 Ti을 증착시킨 후에 다시 아르곤 가스 분위기에서 백금 박막을 형성시킨 것을 나타내며, 「Ar」은 아르곤 가스 분위기에서 접착층 없이 바로 실리콘 기판(SiO2/Si)위에 백금 박막을 형성시킨 것을 나타낸다.
②f200은 (200)배향도.
③O은 기공이나 힐룩이 형성된 것을 나타내고, X는 형성되지 않은 것을
나타낸다.
시편 1과 시편 2는 본 발명의 실시예 i)에 의하여 백금 박막을 형성시킨 실리콘 기판을 각각 800℃와 1000℃의 온도에서 2시간 동안 열처리한 시편이고, 시편 3과 시편 4는 본 발명의 실시예 ii)에 의하여 백금 박막을 형성시킨 실리콘 기판을 각각 400℃에서 2시간 및 700℃에서 1시간 동안 열처리한 시편이다.
시편 5는 기존 방법중에서 Ti를 접착층으로 사용하여 불활성 가스 분위기에서 백금 박막을 형성시킨 실리콘 기판을 700℃의 온도에서 1시간 동안 열처리한 시편이고, 시편 6은 기존 방법중에서 접착증 없이 불활성 가스 분위기에서 백금 박막을 형성시킨 실리콘 기판을 700℃의 온도에서 1시간 동안 열처리한 시편이다.
위의 표 및 제3a도(시편 1), 제3b도(시편 4), 제4a도(시편 5), 제4b도(시편 6)의 X선 회절 패텬에서 볼 수 있는 바와 같이 본 발명의 실시예 i) ii) 의하여 제조된 백금 박막의 경우에는 모두 높은 (200) 우선 배향도를 가지는 것으로 나타나는 반면에 기존의 방법으로 제조된 백금 박막은 모두 (111)방향으로 우선 배향되어 있는 것을 알 수 있다.
미세 구조에 있어서도 본 발명의 실시예 i), ii)에 의하여 제조된 백금 박막의 표면은 제5a도(시편 1), 제5b도(시편 4)에서 볼 수 있는 바와 같이 힐록이나 기공이 사실상 존재하지 않는 것으로 나타났다. 이에 반해서 기존의 방법으로 제조된 백금 박막의 표면에는 힐록(시편 5 : 제6a도)이나 기공(시편 6 : 제 6b도)이 존재하는 것을 알 수 있다. 또한, 발명자들의 반복된 실험 결과에 의하면 본 발명에 의한 방법으로 제조된 백금 박막의 미세 구조에 있어서 제5a도와 제5b도에서와 같이 입자 크기를 원하는 대로 크게 만들거나 작게 만들 수 있음이 밝혀졌다.
이상에서 설명한 바와 같이, 본 발명에 의하면 절연 산화물이 형성된 기판위에 (200) 우선 배향성을 가질 뿐만 아니라 기공이나 힐록이 없는 백금 박막을 얻을 수 있다.
본원 발명에 의하면 종래의 것과는 비교가 되지 않는 (200)배향도를 갖는 백금 박막 형성 방법이 제공되는 바, 이러한 방법에 의하여 형성된 백금 박막을 구비한 기판은 전술한 바와 같이 마이크로 전자 산업 분야에 적합한 특성을 갖기 때문에, 최종 소자에 필요한 물성에 따라 그 기판에 직접 회로용 박막, 강유전성 산화물 박막, 자성체 박막, 압전체 박막, 유전체 박막 중 어느 하나 이상의 박막을 형성한 후, 에칭이나 리도그래피등 공지의 회로 패턴 형성 공정을 거쳐 전자 소자, 예컨대, FRAM 등의 반도체 소자 혹은 박막 센서 소자를 형성할 수 있다.

Claims (28)

  1. 기판에 (200) 방향으로 우성 배향된 백금 박막을 형성하는 방법으로서, 기판을 제공하는 단계와, 상기 기판의 표면 위에 절연 산화물을 형성하는 단계와, 절연 산화물이 형성된 기판이 상온∼700℃의 온도 범위로 가열된 상태로, 산소가 포함된 분위기 중에서 상기 기판에 백금을 증착하여 산소가 포함된 백금층을 형성하는 단계와, 상기 산소가 포함된 백금층이 형성된 기판을 400℃ ∼ 1000℃의 온도 범위에서 열처리하여 상기 산소가 포함된 백금층을 순수 백금층으로 전환시키는 단계를 포함하며, 상기 순수 백금층은 식,[식중, I111은 XRD에서 (111)방향의 신호의 세기이고,I200은XRD에서 (200)방향 신호의 세기임]으로 표현되는 (200) 배향도가 90% 이상인 것을 특징으로 하는 백금 박막 형성 방법.
  2. 제1항에 있어서, 상기 기판이 실리콘, MgO, SrTiO3, SrTiO3, 사파이어 및 기타의 단결정 재료로 이루어지는 군들로부터 선택되는 단결정 기판인 것을 특징으로 하는 백금 박막 형성 방법.
  3. 제1항에 있어서, 상기 기판이 알루미나, 다이아몬드 및 기타의 다결정 재료로 이루어지는 군으로부터 선택된 다결정 기판인 것을 특징으로 하는 백금 박막 형성 방법.
  4. 제1항에 있어서, 상기 기판이 금속 기판인 것을 특징으로 하는 백금 박막 형성 방법.
  5. 제1항에 있어서, 상기 절연 산화물은 SiO2알루미나, MgO, 유리, 기타의 유전체로 이루어진 군으로부터 선택되는 것을 특징으로 하는 백금 박막 형성 방법.
  6. 제1항에 있어서, 상기 산소가 포함된 가스 분위기에는 불활성 가스와 5∼15%의 압력비로 산소 혹은 오존 가스가 혼합되어 있는 것을 특징으로 하는 백금 박막 형성 방법.
  7. 제1항에 있어서, 상기 산소가 포함된 백금 박막을 형성하는 단계에서 기판 온도가 300∼700℃인 것을 특징으로 하는 백금 박막 형성 방법.
  8. 제1항에 있어서, 상기 산소가 포함된 백금 박막 형성 단계는 DC/RF 마그네트론 스퍼터링법으로 수행되는 것을 특징으로 하는 백금 박막 형성 방법.
  9. 제1항에 있어서, 상기 산소가 포함된 백금 박막 형성 단계는 진공 증착법으로 수행되는 것을 특징으로 하는 백금 박막 형성 방법.
  10. 제1항에 있어서, 상기 산소가 포함된 백금 박막 형성 단계는 MOCVD법으로 수행되는 것을 특징으로 하는 백금 박막 형성 방법.
  11. 제1항에 있어서, 상기 산소가 포함된 백금 박막 형성 단계는 이온 도금법(ion plating)으로 수행되는 것을 특징으로 하는 백금 박막 형성 방법.
  12. 기판, 절연 산화물층 및 백금층을 구비하고, 이 백금 박막층 위에서 실리콘 집적 회로용 박막, 강유전성 박막, 자성체 박막, 압전체 박막 및 유전체 박막으로 구성된 그룹에서 선택된 어느 하나의 박막이 형성되어 있는 반도체기판에 있어서, 상기 백금층은 산소가 포함된 분위기에서 증착된 후에 400℃∼1000℃의 온도 범위에서 열처리됨으로써 형성된 것으로서, 이 백금층은 식,[식중, I111은 XRD에서 (111)방향의 신호의 세기이고, I200은 XRD에서 (200)방향 신호의 세기임]으로 표현되는 (200) 배향도가 90% 이상인 것을 특징으로 하는 반도체 기판.
  13. 기판에 (200) 방향으로 우성 배향된 백금 바닥 전극을 구비하는 전자 소자 제조 방법으로서, 기판을 제공하는 단계와, 상기 기판의 표면 위에 절연 산화물을 형성하는 단계와, 상기 기판이 상온∼700℃의 온도 범위로 가열된 상태로, 산소가 포함된 분위기 중에서 상기 기판에 백금을 증착하여 산소가 포함된 백금층을 형성하는 단계와, 상기 기판을 400℃∼1000℃의 온도 범위에서 열처리하여 상기 산소가 포함된 백금층을 순수 백금층으로 전환시키는 단계와, 상기 순수 백금층 위에 실리콘 집적회로용 박막, 강유전성 박막, 자성체 박막, 압전체 박막 및 유전체 박막으로 이루어진 군으로부터 선택된 박막을 형성하는 단계를 포함하며, 상기 순수 백금층은 식,[식중, I111은 XRD에서 (111)방향의 신호의 세기이고, I200은XRD에서 (200)방향 신호의 세기임]으로 표현되는 (200) 배향도가 90% 이상인 것을 특징으로 하는 전자 소자 제조 방법.
  14. 제13항에 있어서, 상기 강유전성 박막은 BT(BaTiO3), PT(PbTiO3), PZT(PbZr1-xTixBO3), PLZT(Pb1-xLaxZr1-yTiyO3), BST(Ba1-xSrxTiO3), SBTO(SrBi2Ta2O9)등으로 이루어지는 군으로부터 선택된 어느 하나 이상인 것을 특징으로 하는 전자 소자 제조 방법.
  15. 제13항 또는 제14항에 있어서, 상기 전자 소자가 반도체 소자인 것을 특징으로 하는 전자 소자 제조 방법.
  16. 제13항 또는 제14항에 있어서, 상기 전자 소자가 박막 센서 소자인 것을 특징으로 하는 전자 소자 제조 방법.
  17. 제13항에 있어서, 상기 순수 백금층을 패터닝(patterning)하여 바닥 전극을 형성하는 단계를 또한 포함하는 것을 특징으로 하는 전자 소자 제조 방법.
  18. 제13항에 있어서, 상기 기판이 실리콘, MgO, SrTiO3, 사파이어 및 기타의 단결정 재료로 이루어지는 군들로부터 선택되는 단결정 기판인 것을 특징으로 하는 전자 소자 제조 방법.
  19. 제13항에 있어서, 상기 기판이 알루미나, 다이아몬드 및 기타의 다결정 재료로 이루어지는 군으로부터 선택된 다결정 기판인 것을 특징으로 하는 전자 소자 제조 방법.
  20. 제13항에 있어서, 상기 기판이 금속 기판인 것을 특징으로 하는 전자 소자 제조 방법.
  21. 제13항에 있어서, 상기 절연 산화물은 SiO2알루미나, MgO 유리, 기타의 유전체로 이루어진 군으로부터 선택되는 것을 특징으로 하는 전자 소자 제조 방법.
  22. 제13항에 있어서, 상기 산소가 포함된 가스 분위기는 산소 혹은 오존 가스와 불활성 가스로 이루어진 혼합 가스인 것을 특징으로 하는 전자 소자 제조 방법.
  23. 제13항에 있어서, 상기 산소가 포함된 백금 박막을 형성하는 단계에서 기판 온도가 300∼700℃인 것을 특징으로 하는 전자 소자 제조 방법.
  24. 제13항에 있어서, 상기 산소가 포함된 백금 박막 형성 단계는 DC/RF 마그네트론 스퍼터링법으로 수행되는 것을 특징으로 하는 전자 소자 제조 방법.
  25. 제13항에 있어서, 상기 산소가 포함된 백금 박막 형성 단계는 진공 증발법으로 수행되는 것을 특징으로 하는 전자 소자 제조 방법.
  26. 제13항에 있어서, 상기 산소가 포함된 백금 형성 단계는 MOCVD법으로 수행되는 것을 특징으로 하는 전자 소자 제조 방법.
  27. 제13항에 있어서, 상기 산소가 포함된 백금 박막 형성 단계는 이온 도금법(ion plating)으로 수행되는 것을 특징으로 하는 전자 소자 제조 방법.
  28. 기판, 절연 산화물층, 순수 백금층을 구비하고, 이 백금 박막층 위에는 실리콘 집적 회로용 박막, 강유전성 박막, 자성체 박막, 압전체 박막 및 유전체박막으로 구성된 그룹에서 선택된 어느 하나의 박막이 형성되어 있으며, 상기 순수 백금층이 바닥 전극을 형성하는 전자 소자에 있어서, 상기 백금층은 산소가 포함된 분위기에서 증착된 후에 400℃∼1000℃의 온도 범위에서 열처리됨으로써 형성된 것으로서, 이 백금층이 식,[식중, I111은 XRD에서 (111)방향의 신호의 세기이고, I200은 XRD에서 (200)방향 신호의 세기임]으로 표현되는 (200) 배향도가 90% 이상인 것을 특징으로 하는 전자 소자.
KR1019960007663A 1996-03-21 1996-03-21 기판상에 (200)방향으로 우선 배향된 백금 박막 형성방법, 그 방법에 의하여 형성된 백금박막을 구비한 기판 및 전자소자 KR100214765B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960007663A KR100214765B1 (ko) 1996-03-21 1996-03-21 기판상에 (200)방향으로 우선 배향된 백금 박막 형성방법, 그 방법에 의하여 형성된 백금박막을 구비한 기판 및 전자소자
JP8568697A JP2916116B2 (ja) 1996-03-21 1997-03-19 白金薄膜形成方法、その方法により製造された基板、その基板を利用した電子素子及びその電子素子の製造方法
US09/320,797 US6312567B1 (en) 1996-03-21 1999-05-27 Method of forming a (200)-oriented platinum layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960007663A KR100214765B1 (ko) 1996-03-21 1996-03-21 기판상에 (200)방향으로 우선 배향된 백금 박막 형성방법, 그 방법에 의하여 형성된 백금박막을 구비한 기판 및 전자소자

Publications (2)

Publication Number Publication Date
KR970067621A KR970067621A (ko) 1997-10-13
KR100214765B1 true KR100214765B1 (ko) 1999-08-02

Family

ID=19453582

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960007663A KR100214765B1 (ko) 1996-03-21 1996-03-21 기판상에 (200)방향으로 우선 배향된 백금 박막 형성방법, 그 방법에 의하여 형성된 백금박막을 구비한 기판 및 전자소자

Country Status (2)

Country Link
JP (1) JP2916116B2 (ko)
KR (1) KR100214765B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101873859B1 (ko) * 2015-11-03 2018-07-04 한국과학기술연구원 초박형 금속 연속박막 및 그 제조방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3631366B2 (ja) * 1998-03-11 2005-03-23 株式会社神戸製鋼所 単結晶ダイヤモンド合成用基板
WO1999066558A1 (fr) 1998-06-19 1999-12-23 Hitachi, Ltd. Dispositif a semiconducteur et son procede de production
JP3947443B2 (ja) * 2002-08-30 2007-07-18 Ｔｄｋ株式会社 電子デバイス用基板および電子デバイス
JP4670076B2 (ja) * 2004-09-09 2011-04-13 独立行政法人物質・材料研究機構 酸化物薄膜用Ｐｔ単結晶電極薄膜の製造方法
JP4913401B2 (ja) * 2005-12-19 2012-04-11 日本電信電話株式会社 白金薄膜の形成方法
US8557352B2 (en) 2006-06-20 2013-10-15 Tdk Corporation Method of making a metal oxide film, laminates and electronic devices
JP5568913B2 (ja) * 2009-07-24 2014-08-13 株式会社ユーテック Ｐｚｔ膜の製造方法及び水蒸気加熱装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101873859B1 (ko) * 2015-11-03 2018-07-04 한국과학기술연구원 초박형 금속 연속박막 및 그 제조방법

Also Published As

Publication number Publication date
JPH1084086A (ja) 1998-03-31
KR970067621A (ko) 1997-10-13
JP2916116B2 (ja) 1999-07-05

Similar Documents

Publication Publication Date Title
KR0174594B1 (ko) 실리콘 웨이퍼상에 백금 박막을 형성하는 방법, 그 방법에 의하여 제조된 실리콘 기판 및 그 기판을 이용한 반도체 소자
KR100292288B1 (ko) 산소를사용하여우선배향성이조절된백금박막을형성하는방법및장치
US6077715A (en) Method for forming ferroelectric dielectric for integrated circuit applications at microwave frequencies
US5973911A (en) Ferroelectric thin-film capacitor
US6309895B1 (en) Method for fabricating capacitor containing amorphous and polycrystalline ferroelectric films and method for forming amorphous ferroelectric film
EP0747937B1 (en) Method of forming a substrate coated with a ferroelectric thin film
JP3188179B2 (ja) 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
JP3730122B2 (ja) 強誘電体集積回路メモリセルおよびその製造方法
EP0747938B1 (en) Ferroelectric thin film coated substrate, producing method thereof and capacitor structure element using thereof
JP2877618B2 (ja) 強誘電体膜の形成方法
KR100214765B1 (ko) 기판상에 (200)방향으로 우선 배향된 백금 박막 형성방법, 그 방법에 의하여 형성된 백금박막을 구비한 기판 및 전자소자
US7545625B2 (en) Electrode for thin film capacitor devices
US6146905A (en) Ferroelectric dielectric for integrated circuit applications at microwave frequencies
JP3594787B2 (ja) 半導体装置及びその製造方法
US6312567B1 (en) Method of forming a (200)-oriented platinum layer
JPH11233734A (ja) 半導体メモリ素子及びその製造方法
JPH09321234A (ja) 強誘電体薄膜素子の製造方法、強誘電体薄膜素子、及び強誘電体メモリ素子
Defaÿ et al. Deposition and Characterisation of SrTiO 3 Thin Films Deposited by Ion Beam Sputtering on Platinized Silicon Substrates
Ea-Kim et al. Growth and characterization of radio-frequency magnetron sputtered lead zirconate titanate thin films deposited on< 111> Pt electrodes
JPH04167554A (ja) 薄膜コンデンサおよびその製造方法
KR19980082338A (ko) 배향성이 제어되는 백금 박막과 그러한 백금 박막을 구비한 전자 소자의 제조 방법 및 그 방법에 의해 형성된 백금 박막과 백금 박막이 구비된 전자 소자
Park et al. Interfacial conditions and electrical properties of the SrBi2Ta2O9/ZrO2/Si (MFIS) structure according to the heat treatment of the ZrO2 buffer layer
Furuya et al. Improvement of Hydrogen Degradation in Pt/SrBi2Ta2-xNbxO9/Pt Capacitor
JP2002299573A (ja) 強誘電体薄膜素子の製造方法ならびに強誘電体薄膜素子
KR19980069763A (ko) 배향성이 제어되는 백금 박막과 그러한 백금 박막을 구비한 전자 소자의 제조 방법 및 그 방법에 의해 형성된 백금 박막과 백금 박막이 구비된 전자 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120507

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130508

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee