JP2002299573A - 強誘電体薄膜素子の製造方法ならびに強誘電体薄膜素子 - Google Patents
強誘電体薄膜素子の製造方法ならびに強誘電体薄膜素子Info
- Publication number
- JP2002299573A JP2002299573A JP2001093922A JP2001093922A JP2002299573A JP 2002299573 A JP2002299573 A JP 2002299573A JP 2001093922 A JP2001093922 A JP 2001093922A JP 2001093922 A JP2001093922 A JP 2001093922A JP 2002299573 A JP2002299573 A JP 2002299573A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- ferroelectric thin
- ferroelectric
- orientation
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】ゾルゲル法をもちいて回路基板上に強誘電体薄
膜を成膜するとき、結晶配向性を制御することができな
いため、良好な強誘電特性が得られないことが課題であ
った。 【解決手段】強誘電体薄膜を予め別の単結晶基板上にそ
の表面構造を利用して配向制御しながら成膜し、これを
回路基板上に転写する。
膜を成膜するとき、結晶配向性を制御することができな
いため、良好な強誘電特性が得られないことが課題であ
った。 【解決手段】強誘電体薄膜を予め別の単結晶基板上にそ
の表面構造を利用して配向制御しながら成膜し、これを
回路基板上に転写する。
Description
【０００１】
【発明の属する技術分野】近年、PZT（チタン酸ジルコ
ン酸鉛）系に代表されるセラミックス薄膜及びそれらを
用いた強誘電体メモリ、マイクロアクチュエーター、焦
電センサー等のセラミックス薄膜デバイスの研究開発が
盛んにおこなわれている。
ン酸鉛）系に代表されるセラミックス薄膜及びそれらを
用いた強誘電体メモリ、マイクロアクチュエーター、焦
電センサー等のセラミックス薄膜デバイスの研究開発が
盛んにおこなわれている。
【０００２】本発明は、特に半導体基板上に形成された
記憶を保持するための強誘電体薄膜キャパシタとスイッ
チングトランジスタとでメモリセルが構成される強誘電
体薄膜メモリに関する。
記憶を保持するための強誘電体薄膜キャパシタとスイッ
チングトランジスタとでメモリセルが構成される強誘電
体薄膜メモリに関する。
【０００３】
【従来の技術】強誘電体特有の自発分極を利用した不揮
発性メモリ素子（強誘電体メモリ素子）は、その高速書
き込み／読み出し、低電圧動作等の特徴から、従来の不
揮発性メモリのみならず、SRAM（スタティックRAM）やD
RAM等の殆どのメモリに置き換わる可能性を持ってい
る。強誘電体材料としてはチタン酸ジルコン酸鉛（PZ
T）をはじめとするペロブスカイト型酸化物やSrBi2Ta2O
9等のビスマス層状化合物が注目されている。これらの
材料を利用してメモリ素子を作製する手順の概略を説明
する。
発性メモリ素子（強誘電体メモリ素子）は、その高速書
き込み／読み出し、低電圧動作等の特徴から、従来の不
揮発性メモリのみならず、SRAM（スタティックRAM）やD
RAM等の殆どのメモリに置き換わる可能性を持ってい
る。強誘電体材料としてはチタン酸ジルコン酸鉛（PZ
T）をはじめとするペロブスカイト型酸化物やSrBi2Ta2O
9等のビスマス層状化合物が注目されている。これらの
材料を利用してメモリ素子を作製する手順の概略を説明
する。
【０００４】はじめにスイッチングトランジスタなどの
各素子をシリコン基板上の所定位置に作製する。次に、
この回路基板上に強誘電体薄膜キャパシタの下電極とな
る金属を成膜する。一般的には熱的、化学的に安定な白
金等が利用される。この上に強誘電体材料を成膜する。
数々の成膜手法が検討されているが、ゾルゲル法は微妙
な組成比の制御性に優れ、また大面積の基板上に成膜す
る際も、膜の均質性を確保し易いことから広く利用され
ている。この方法では、最初に所望の強誘電性結晶にお
ける金属組成比に調整したゾル液を作製する。この溶液
をスピンコートなどの方法によって下電極上に塗布後、
基板加熱をおこないゲル化した膜を作製する。最後に酸
素雰囲気でアニール処理を施し、結晶性の強誘電体薄膜
を得る。続けてこの上に白金などの金属を上電極として
成膜する。得られた積層構造を所望の形状、サイズにパ
ターニングし、強誘電体薄膜キャパシタを作製する。さ
らにこの上にSiO2などの絶縁膜を成膜したあと、所定位
置にコンタクトホールを形成する。ここに金属材料を堆
積することによって回路基板上の素子と強誘電体薄膜キ
ャッパシタとを接続する。
各素子をシリコン基板上の所定位置に作製する。次に、
この回路基板上に強誘電体薄膜キャパシタの下電極とな
る金属を成膜する。一般的には熱的、化学的に安定な白
金等が利用される。この上に強誘電体材料を成膜する。
数々の成膜手法が検討されているが、ゾルゲル法は微妙
な組成比の制御性に優れ、また大面積の基板上に成膜す
る際も、膜の均質性を確保し易いことから広く利用され
ている。この方法では、最初に所望の強誘電性結晶にお
ける金属組成比に調整したゾル液を作製する。この溶液
をスピンコートなどの方法によって下電極上に塗布後、
基板加熱をおこないゲル化した膜を作製する。最後に酸
素雰囲気でアニール処理を施し、結晶性の強誘電体薄膜
を得る。続けてこの上に白金などの金属を上電極として
成膜する。得られた積層構造を所望の形状、サイズにパ
ターニングし、強誘電体薄膜キャパシタを作製する。さ
らにこの上にSiO2などの絶縁膜を成膜したあと、所定位
置にコンタクトホールを形成する。ここに金属材料を堆
積することによって回路基板上の素子と強誘電体薄膜キ
ャッパシタとを接続する。
【０００５】個々の強誘電体薄膜キャパシタにはスイッ
チングトランジスタによって選択的に電圧が印加され
る。強誘電体の自発分極の向きは電界の方向によって変
化し、これが記憶情報の“１”あるいは“０”の書き込
みに相当する。電界を取り去っても自発分極自体は消滅
しないので、この分極量に応じた電荷が電極上に残る。
この保存された記憶情報を読みだす際には再びキャパシ
タに電圧を印加する。記憶情報の内容すなわち電極上の
電荷量に依存して配線に流出する電荷量は異なる。その
結果生じる配線の電位差によって“１”“０”を判定す
る。
チングトランジスタによって選択的に電圧が印加され
る。強誘電体の自発分極の向きは電界の方向によって変
化し、これが記憶情報の“１”あるいは“０”の書き込
みに相当する。電界を取り去っても自発分極自体は消滅
しないので、この分極量に応じた電荷が電極上に残る。
この保存された記憶情報を読みだす際には再びキャパシ
タに電圧を印加する。記憶情報の内容すなわち電極上の
電荷量に依存して配線に流出する電荷量は異なる。その
結果生じる配線の電位差によって“１”“０”を判定す
る。
【０００６】
【発明が解決しようとする課題】上記の電位差が大きい
ほど、回路側は“１”“０”の判別がし易い。強誘電体
薄膜キャパシタの電極上に現れる正味の電荷量が大きい
ほど判別の誤りは少なくなり、メモリ素子としての信頼
性は向上するといえる。
ほど、回路側は“１”“０”の判別がし易い。強誘電体
薄膜キャパシタの電極上に現れる正味の電荷量が大きい
ほど判別の誤りは少なくなり、メモリ素子としての信頼
性は向上するといえる。
【０００７】電極上に現れる電荷量は、キャパシタ内の
分極ベクトルが電極にたいして垂直であるとき最も大き
くなる。すなわちここでは強誘電体の自発分極軸をキャ
パシタの膜厚方向に揃えることが望ましい。ユニットセ
ルを考えたとき、この自発分極軸は特定の結晶方位を向
いている。この結晶方位が基板にたいして垂直になるよ
うに配向制御する必要がある。ところが回路基板上の下
電極として用いられる白金などは強い(１１１)配向性を
有する。この上で結晶化する強誘電体薄膜はこの下地構
造を反映した配向性を示し易い。その配向軸は必ずしも
分極軸と一致するとは限らず、所望の分極電荷量が得ら
れないという問題点があった。
分極ベクトルが電極にたいして垂直であるとき最も大き
くなる。すなわちここでは強誘電体の自発分極軸をキャ
パシタの膜厚方向に揃えることが望ましい。ユニットセ
ルを考えたとき、この自発分極軸は特定の結晶方位を向
いている。この結晶方位が基板にたいして垂直になるよ
うに配向制御する必要がある。ところが回路基板上の下
電極として用いられる白金などは強い(１１１)配向性を
有する。この上で結晶化する強誘電体薄膜はこの下地構
造を反映した配向性を示し易い。その配向軸は必ずしも
分極軸と一致するとは限らず、所望の分極電荷量が得ら
れないという問題点があった。
【０００８】また、強誘電体薄膜が下地構造を反映せず
にしばしば無配向となる場合がある。このことは、薄膜
面内において微視的な領域ごとに結晶配向性が異なるこ
とを意味する。したがってメモリセルサイズを縮小して
いくと、やがてキャパシタごとに強誘電体結晶の支配的
な配向成分が異なるという現象が発生する。キャパシタ
間で残留分極量にばらつきが生じてしまうという問題点
があった。
にしばしば無配向となる場合がある。このことは、薄膜
面内において微視的な領域ごとに結晶配向性が異なるこ
とを意味する。したがってメモリセルサイズを縮小して
いくと、やがてキャパシタごとに強誘電体結晶の支配的
な配向成分が異なるという現象が発生する。キャパシタ
間で残留分極量にばらつきが生じてしまうという問題点
があった。
【０００９】本発明の強誘電体薄膜素子の製造方法は、
所望の結晶配向性を有した強誘電体薄膜を用いることに
よって、より効率的に素子機能を発現させることを目的
としている。また、本発明の強誘電体薄膜素子の製造方
法は、素子間で強誘電体薄膜の結晶配向性を揃えること
により、素子間における性能のばらつきを抑制すること
を目的としている。
所望の結晶配向性を有した強誘電体薄膜を用いることに
よって、より効率的に素子機能を発現させることを目的
としている。また、本発明の強誘電体薄膜素子の製造方
法は、素子間で強誘電体薄膜の結晶配向性を揃えること
により、素子間における性能のばらつきを抑制すること
を目的としている。
【００１０】
【課題を解決するための手段】請求項１に記載の強誘電
体薄膜素子の製造方法は、１）CMOS回路基板上に下電極
を成膜する工程、２）前記下電極上に強誘電体薄膜を成
膜する工程、3)前記強誘電体薄膜上に上電極を成膜する
工程、４）前記１）工程から3)工程で得られた積層構造
をパターニングすることによって強誘電体薄膜キャパシ
タを形成する工程、5)前記CMOS回路基板上の素子と前記
強誘電体薄膜キャパシタとを電気的に接続する工程より
なる強誘電体薄膜素子の製造方法において、前記2)工程
が、A)単結晶基板上に強誘電体薄膜を成膜する工程、B)
前記強誘電体薄膜上に錫薄膜を成膜後この表面をハロゲ
ン化処理する工程、C)前記下電極と前記錫薄膜を接合
後、前記単結晶基板を剥離することによって前記強誘電
体薄膜を前記下電極上に転写する工程よりなることを特
徴とする。
体薄膜素子の製造方法は、１）CMOS回路基板上に下電極
を成膜する工程、２）前記下電極上に強誘電体薄膜を成
膜する工程、3)前記強誘電体薄膜上に上電極を成膜する
工程、４）前記１）工程から3)工程で得られた積層構造
をパターニングすることによって強誘電体薄膜キャパシ
タを形成する工程、5)前記CMOS回路基板上の素子と前記
強誘電体薄膜キャパシタとを電気的に接続する工程より
なる強誘電体薄膜素子の製造方法において、前記2)工程
が、A)単結晶基板上に強誘電体薄膜を成膜する工程、B)
前記強誘電体薄膜上に錫薄膜を成膜後この表面をハロゲ
ン化処理する工程、C)前記下電極と前記錫薄膜を接合
後、前記単結晶基板を剥離することによって前記強誘電
体薄膜を前記下電極上に転写する工程よりなることを特
徴とする。
【００１１】上記方法によれば、強誘電体薄膜をそれに
最も適した結晶構造の基板上に成長させることができる
ため、所望の結晶配向性に制御することが可能になると
いう効果を有する。
最も適した結晶構造の基板上に成長させることができる
ため、所望の結晶配向性に制御することが可能になると
いう効果を有する。
【００１２】請求項２に記載の強誘電体薄膜素子の製造
方法は、前記単結晶基板としてABO3の化学式で表される
酸化物を用いることを特徴とする。
方法は、前記単結晶基板としてABO3の化学式で表される
酸化物を用いることを特徴とする。
【００１３】上記方法によれば、ペロブスカイト型構造
を有する強誘電体結晶と界面の整合性が良好になるた
め、配向制御がし易くなるという効果を有する。
を有する強誘電体結晶と界面の整合性が良好になるた
め、配向制御がし易くなるという効果を有する。
【００１４】請求項３に記載の強誘電体薄膜素子の製造
方法は、前記単結晶基板上にABO3の化学式で表される導
電性酸化物が形成されていることを特徴とする。
方法は、前記単結晶基板上にABO3の化学式で表される導
電性酸化物が形成されていることを特徴とする。
【００１５】上記方法によれば、素子の積層構造中にお
いて強誘電体薄膜と上電極とが直接接することが無くな
るため、強誘電体の疲労特性が改善されるという効果を
有する。
いて強誘電体薄膜と上電極とが直接接することが無くな
るため、強誘電体の疲労特性が改善されるという効果を
有する。
【００１６】請求項４に記載の強誘電体薄膜素子の製造
方法は、前記ABO3 の化学式で表される酸化物としてチ
タン酸ストロンチウムをもちいることを特徴とする。
方法は、前記ABO3 の化学式で表される酸化物としてチ
タン酸ストロンチウムをもちいることを特徴とする。
【００１７】上記方法によれば、強誘電体薄膜と基板の
格子定数が近くなるため、強誘電体薄膜は基板の構造を
反映した配向性を示しやすくなるという効果を有する。
格子定数が近くなるため、強誘電体薄膜は基板の構造を
反映した配向性を示しやすくなるという効果を有する。
【００１８】請求項５に記載の強誘電体薄膜素子の製造
方法は、前記強誘電体薄膜としてチタン酸ジルコン酸鉛
を用いることを特徴とする。
方法は、前記強誘電体薄膜としてチタン酸ジルコン酸鉛
を用いることを特徴とする。
【００１９】上記方法によれば、もともと大きな自発分
極量を持った結晶が配向制御されるため、大きな残留分
極量が期待できると同時に素子間での残留分極量のばら
つきが無くなるという効果を有する。
極量を持った結晶が配向制御されるため、大きな残留分
極量が期待できると同時に素子間での残留分極量のばら
つきが無くなるという効果を有する。
【００２０】請求項６に記載の強誘電体薄膜素子の製造
方法は、前記チタン酸ジルコン酸鉛の化学式をPbZrｘTi
(1-ｘ)O3と表すとき、ｘ≦0.52であることを特徴とす
る。
方法は、前記チタン酸ジルコン酸鉛の化学式をPbZrｘTi
(1-ｘ)O3と表すとき、ｘ≦0.52であることを特徴とす
る。
【００２１】上記方法によれば、PbZrｘTi(1-ｘ)O3がよ
り大きな自発分極量を持つようになるため、大きな残留
分極量を期待することができるという効果を有する。
り大きな自発分極量を持つようになるため、大きな残留
分極量を期待することができるという効果を有する。
【００２２】請求項７に記載の強誘電体薄膜素子の製造
方法は、前記単結晶基板の表面が｛100｝面であること
を特徴とする。
方法は、前記単結晶基板の表面が｛100｝面であること
を特徴とする。
【００２３】上記方法によれば、PbZrｘTi(1-ｘ)O3がそ
の自発分極軸であるc軸に配向するためため、より大き
な残留分極量が得られるという効果を有する。
の自発分極軸であるc軸に配向するためため、より大き
な残留分極量が得られるという効果を有する。
【００２４】請求項８に記載の強誘電体薄膜素子の製造
方法は、前記強誘電体薄膜として、SrｘBiyTa2O5の化学
式で表される酸化物をもちいることを特徴とする。
方法は、前記強誘電体薄膜として、SrｘBiyTa2O5の化学
式で表される酸化物をもちいることを特徴とする。
【００２５】上記方法によれば、結晶配向性に優れたSr
ｘBiyTa2O5をキャパシタ絶縁膜として利用することがで
きるため、効率的に残留分極量を稼ぐことができるとい
う効果を有する。
ｘBiyTa2O5をキャパシタ絶縁膜として利用することがで
きるため、効率的に残留分極量を稼ぐことができるとい
う効果を有する。
【００２６】請求項９に記載の強誘電体薄膜素子の製造
方法は、前記単結晶基板の表面が｛100｝面以外の結晶
面であることを特徴とする。
方法は、前記単結晶基板の表面が｛100｝面以外の結晶
面であることを特徴とする。
【００２７】上記方法によれば、SrｘBiyTa2O5が自発分
極を持たない結晶軸に配向するのを防止することができ
るため、より大きな残留分極量を得ることができるとい
う効果を有する。
極を持たない結晶軸に配向するのを防止することができ
るため、より大きな残留分極量を得ることができるとい
う効果を有する。
【００２８】また、本発明の製造方法によって作製され
た強誘電体薄膜素子は、強誘電体薄膜の自発分極軸が電
界印加方向と揃っているため、極めて優れた性能を発揮
することができる。
た強誘電体薄膜素子は、強誘電体薄膜の自発分極軸が電
界印加方向と揃っているため、極めて優れた性能を発揮
することができる。
【００２９】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
に基づいて説明する。
【００３０】（実施例１）はじめに図1をもちいて強誘
電体薄膜素子の積層過程を模式的に説明する。
電体薄膜素子の積層過程を模式的に説明する。
【００３１】単結晶シリコン基板101上にスイッチング
トランジスタ102となるMOSトランジスタ及び素子分離領
域103を形成し、さらに層間絶縁膜としてボロン燐ドー
プシリコン酸化膜（BPSG）104を成膜した。
トランジスタ102となるMOSトランジスタ及び素子分離領
域103を形成し、さらに層間絶縁膜としてボロン燐ドー
プシリコン酸化膜（BPSG）104を成膜した。
【００３２】次にリソグラフィ工程により、コンタクト
ホール形成用のレジストパターンを形成後、ドライエッ
チング法によりコンタクトホールを開口した。ポリシリ
コン膜を堆積した後、燐をドーピングした。続けて化学
的機械的研磨によりポリシリコン膜を研磨し、コンタク
トホール内にポリシリコンプラグ105を形成した。
ホール形成用のレジストパターンを形成後、ドライエッ
チング法によりコンタクトホールを開口した。ポリシリ
コン膜を堆積した後、燐をドーピングした。続けて化学
的機械的研磨によりポリシリコン膜を研磨し、コンタク
トホール内にポリシリコンプラグ105を形成した。
【００３３】次に下電極とポリシリコンプラグ105との
バリアメタル層106として窒化チタン膜をスパッタリン
グ法により成膜した。この上に下電極として白金107を
成膜した。以上の工程によって得られた積層構造を図１
の(A)に示す。
バリアメタル層106として窒化チタン膜をスパッタリン
グ法により成膜した。この上に下電極として白金107を
成膜した。以上の工程によって得られた積層構造を図１
の(A)に示す。
【００３４】単結晶基板としてチタン酸ストロンチウム
（SrTiO3:以下STOと表記）116を用意した。基板表面の
面方位は（００１）である。この上にスパッタリングに
よってSrRuO3（以下SROと表記）110を成膜した。SROの
結晶性をしらべるため、広角法によるX線回折パターン
を得たところ、SRO薄膜はSTO基板の構造を反映して強い
（００１）配向を示していることがわかった。
（SrTiO3:以下STOと表記）116を用意した。基板表面の
面方位は（００１）である。この上にスパッタリングに
よってSrRuO3（以下SROと表記）110を成膜した。SROの
結晶性をしらべるため、広角法によるX線回折パターン
を得たところ、SRO薄膜はSTO基板の構造を反映して強い
（００１）配向を示していることがわかった。
【００３５】強誘電体薄膜の前駆体溶液としてゾル液を
調合した。溶媒の主成分として2-n-ブトキシエタノール
を用い、これに酢酸鉛三水和物、ジルコニウムアセチル
アセトナートならびにチタニウムテトライソポロポキシ
ドを適量溶解し、所望濃度に調整した。本実施例におい
てはジルコニウムとチタンの組成比を0.5/0.5とした。
この原料ゾル液を前記SRO110上にスピンコートによって
塗布し、適当な温度で乾燥をおこなった。ゾル液の塗布
と乾燥を繰り返すことによって所望膜厚の前駆体膜が形
成される。これを最後に750℃で1分間焼成することによ
ってチタン酸ジルコン酸鉛（以下PZTと表記）薄膜109を
得た。さらにこの上に錫薄膜108をスパッタリング法に
よって成膜した。以上の工程によって得られた薄膜の積
層構造を図1の（B）に示す。
調合した。溶媒の主成分として2-n-ブトキシエタノール
を用い、これに酢酸鉛三水和物、ジルコニウムアセチル
アセトナートならびにチタニウムテトライソポロポキシ
ドを適量溶解し、所望濃度に調整した。本実施例におい
てはジルコニウムとチタンの組成比を0.5/0.5とした。
この原料ゾル液を前記SRO110上にスピンコートによって
塗布し、適当な温度で乾燥をおこなった。ゾル液の塗布
と乾燥を繰り返すことによって所望膜厚の前駆体膜が形
成される。これを最後に750℃で1分間焼成することによ
ってチタン酸ジルコン酸鉛（以下PZTと表記）薄膜109を
得た。さらにこの上に錫薄膜108をスパッタリング法に
よって成膜した。以上の工程によって得られた薄膜の積
層構造を図1の（B）に示す。
【００３６】錫薄膜108の表面にたいして弗化水素（H
F）によって弗化処理を施すことにした。処理方法の概
略を図2に示す。本実施例ではHFを生成するための原料
ガスとしてCF4をもちいている。このガスははじめに容
器201によってH2Oと混合され、続けて放電ユニット202
へ送り込まれる。ここでH2OとCF4が分解され、同時に二
次生成物として反応性のHFが発生する。このHFはH2Oと
共に、予め窒素によって置換されている弗化処理容器20
3内へ送り込まれる。ヒーター204によって適温に加熱さ
れた試料206の表面において、 2HF＋H2O→HF2 −＋H3O＋ の反応が生じ、HF2 −によって試料表面が弗化される。
ここでは錫薄膜108の表面が弗化処理された。
F）によって弗化処理を施すことにした。処理方法の概
略を図2に示す。本実施例ではHFを生成するための原料
ガスとしてCF4をもちいている。このガスははじめに容
器201によってH2Oと混合され、続けて放電ユニット202
へ送り込まれる。ここでH2OとCF4が分解され、同時に二
次生成物として反応性のHFが発生する。このHFはH2Oと
共に、予め窒素によって置換されている弗化処理容器20
3内へ送り込まれる。ヒーター204によって適温に加熱さ
れた試料206の表面において、 2HF＋H2O→HF2 −＋H3O＋ の反応が生じ、HF2 −によって試料表面が弗化される。
ここでは錫薄膜108の表面が弗化処理された。
【００３７】錫薄膜108と白金107を重ね合わせ、両基板
を加熱しながら適当な圧力を印加した。試料断面の模式
図を図1の（C）に示す。はじめ、錫薄膜108の表面には
弗素原子が結合しているが、ある温度に達するとその結
合が切れ始める。代わって錫は白金107と結合し、錫と
白金の共晶が形成される。接合面全体に共晶が形成され
ることによって接合がより強固になる。充分な時間が経
過した後、基板同士を引きはがしたところ、図1の（D）
に示されるように、SRO薄膜110とSTO基板116との界面に
おいて剥離が生じ、SRO薄膜110およびPZT薄膜109がSTO
基板116上から白金107上へ転写された。この上に上電極
として白金111をスパッタリング法により成膜した。
を加熱しながら適当な圧力を印加した。試料断面の模式
図を図1の（C）に示す。はじめ、錫薄膜108の表面には
弗素原子が結合しているが、ある温度に達するとその結
合が切れ始める。代わって錫は白金107と結合し、錫と
白金の共晶が形成される。接合面全体に共晶が形成され
ることによって接合がより強固になる。充分な時間が経
過した後、基板同士を引きはがしたところ、図1の（D）
に示されるように、SRO薄膜110とSTO基板116との界面に
おいて剥離が生じ、SRO薄膜110およびPZT薄膜109がSTO
基板116上から白金107上へ転写された。この上に上電極
として白金111をスパッタリング法により成膜した。
【００３８】次に、下電極、PZT薄膜および上電極を所
望サイズにパターニングした。得られたPZT薄膜キャパ
シタをカバーするように水素バリア膜としてAl2O3薄膜1
12をスパッタリング法によって成膜した。この上に層間
絶縁膜113としてプラズマ化学気相成長法によりTEOS(Te
traethylorthosilicate)膜を堆積した。強誘電体薄膜キ
ャパシタの上電極と電気的コンタクトを得るための開口
部を設けた後、金属配線114を形成した。得られた素子
構造を図1の（E）に示す。これは特にスタック型と呼ば
れ、高集積化を目指したメモリセル構造のひとつである
（試料１）。
望サイズにパターニングした。得られたPZT薄膜キャパ
シタをカバーするように水素バリア膜としてAl2O3薄膜1
12をスパッタリング法によって成膜した。この上に層間
絶縁膜113としてプラズマ化学気相成長法によりTEOS(Te
traethylorthosilicate)膜を堆積した。強誘電体薄膜キ
ャパシタの上電極と電気的コンタクトを得るための開口
部を設けた後、金属配線114を形成した。得られた素子
構造を図1の（E）に示す。これは特にスタック型と呼ば
れ、高集積化を目指したメモリセル構造のひとつである
（試料１）。
【００３９】一方、比較のため従来法をもちいてメモリ
セル構造を作製した。すなわち、ここではPZT薄膜を回
路基板上に設けられた白金107（下電極）上に直接成膜
した。最終的に得られる素子構造は、積層構造中に錫薄
膜が挟まれないこと以外試料1と同じである（試料2）。
セル構造を作製した。すなわち、ここではPZT薄膜を回
路基板上に設けられた白金107（下電極）上に直接成膜
した。最終的に得られる素子構造は、積層構造中に錫薄
膜が挟まれないこと以外試料1と同じである（試料2）。
【００４０】それぞれの方法で得られたメモリ素子の特
性ばらつきを比較することにした。ここでは強誘電体薄
膜キャパシタの強誘電特性に注目することにした。上下
電極間に適当な交流電圧を印加すると、分極軸の反転に
起因してヒステリシスカーブが得られる。電圧がゼロボ
ルトのときの分極量（残留分極量）を任意抽出したキャ
パシタで測定した。結果を表1に示す。
性ばらつきを比較することにした。ここでは強誘電体薄
膜キャパシタの強誘電特性に注目することにした。上下
電極間に適当な交流電圧を印加すると、分極軸の反転に
起因してヒステリシスカーブが得られる。電圧がゼロボ
ルトのときの分極量（残留分極量）を任意抽出したキャ
パシタで測定した。結果を表1に示す。
【００４１】
【表１】
【００４２】表1からわかるように、従来の方法で作製
した試料2では測定値に素子間で明らかなばらつきが認
められる。一方、本発明の製造方法で作製した試料1で
はメモリセル間で残留分極量に差が現れることはない。
どの素子においても同一の読み書き電圧で安定したメモ
リ機能を得ることが可能であるといえる。素子の信頼性
は試料2に比べて試料1の方が優れていることが明らかに
なった。
した試料2では測定値に素子間で明らかなばらつきが認
められる。一方、本発明の製造方法で作製した試料1で
はメモリセル間で残留分極量に差が現れることはない。
どの素子においても同一の読み書き電圧で安定したメモ
リ機能を得ることが可能であるといえる。素子の信頼性
は試料2に比べて試料1の方が優れていることが明らかに
なった。
【００４３】両試料ともにX線回折法をもちいてPZT薄膜
の結晶配向性をしらべた。その結果、試料1のPZTは菱面
体晶であり、非常に強い(001)配向性を有していること
がわかった。一方、試料2のPZTは無配向であることがわ
かった。この配向性の差はPZT薄膜の作製法の違いに起
因している。試料1は別基板であるSTO上に設けられた(0
01)配向性を有するSRO上に成膜された。下地であるSRO
の配向性を反映してPZTも(001)配向性を示したと考えら
れる。電子顕微鏡による観察によれば、PZT薄膜は微小
な結晶粒の集まりである。個々の結晶粒ごとに配向性は
異なるが、試料1ではどの結晶粒も(001)配向であると考
えられる。キャパシタ内の結晶粒はすべて配向性が揃っ
ているためキャパシタ間でヒステリシス特性に差が現れ
なかった。一方、試料2では結晶粒ごとに配向性が異な
る。このことは、キャパシタ間で支配的な配向成分が異
なることを意味し、ヒステリシス特性のばらつきとなっ
て現れた。
の結晶配向性をしらべた。その結果、試料1のPZTは菱面
体晶であり、非常に強い(001)配向性を有していること
がわかった。一方、試料2のPZTは無配向であることがわ
かった。この配向性の差はPZT薄膜の作製法の違いに起
因している。試料1は別基板であるSTO上に設けられた(0
01)配向性を有するSRO上に成膜された。下地であるSRO
の配向性を反映してPZTも(001)配向性を示したと考えら
れる。電子顕微鏡による観察によれば、PZT薄膜は微小
な結晶粒の集まりである。個々の結晶粒ごとに配向性は
異なるが、試料1ではどの結晶粒も(001)配向であると考
えられる。キャパシタ内の結晶粒はすべて配向性が揃っ
ているためキャパシタ間でヒステリシス特性に差が現れ
なかった。一方、試料2では結晶粒ごとに配向性が異な
る。このことは、キャパシタ間で支配的な配向成分が異
なることを意味し、ヒステリシス特性のばらつきとなっ
て現れた。
【００４４】強誘電体薄膜に特定の結晶配向性を持たせ
ることは、メモリ素子の特性ばらつきを防止するために
重要であり、本発明の方法は強誘電体薄膜の配向制御を
実現する手段として極めて効果的である。
ることは、メモリ素子の特性ばらつきを防止するために
重要であり、本発明の方法は強誘電体薄膜の配向制御を
実現する手段として極めて効果的である。
【００４５】（実施例2）はじめに図3をもちいて強誘電
体薄膜素子の積層過程を模式的に説明する。
体薄膜素子の積層過程を模式的に説明する。
【００４６】単結晶シリコン基板301上にスイッチング
トランジスタ302となるMOSトランジスタ及び素子分離領
域303を形成し、さらに層間絶縁膜としてボロン燐ドー
プシリコン酸化膜（BPSG）304を成膜した。
トランジスタ302となるMOSトランジスタ及び素子分離領
域303を形成し、さらに層間絶縁膜としてボロン燐ドー
プシリコン酸化膜（BPSG）304を成膜した。
【００４７】次にリソグラフィ工程により、コンタクト
ホール形成用のレジストパターンを形成後、ドライエッ
チング法によりコンタクトホールを開口した。ポリシリ
コン膜を堆積した後、燐をドーピングした。続けて化学
的機械的研磨によりポリシリコン膜を研磨し、コンタク
トホール内にポリシリコンプラグ305を形成した。
ホール形成用のレジストパターンを形成後、ドライエッ
チング法によりコンタクトホールを開口した。ポリシリ
コン膜を堆積した後、燐をドーピングした。続けて化学
的機械的研磨によりポリシリコン膜を研磨し、コンタク
トホール内にポリシリコンプラグ305を形成した。
【００４８】次に下電極とポリシリコンプラグ305との
バリアメタル層306として窒化チタン膜をスパッタリン
グ法により成膜した。この上に下電極として白金307を
成膜した。以上の工程によって得られた積層構造を図１
の(A)に示す。
バリアメタル層306として窒化チタン膜をスパッタリン
グ法により成膜した。この上に下電極として白金307を
成膜した。以上の工程によって得られた積層構造を図１
の(A)に示す。
【００４９】単結晶基板としてチタン酸ストロンチウム
（SrTiO3:以下STOと表記）316を用意した。基板表面の
面方位は（００１）である。この上にスパッタリングに
よってSrRuO3（以下SROと表記）310を成膜した。SROの
結晶性をしらべるため、広角法によるX線回折パターン
を得たところ、SRO薄膜はSTO基板の構造を反映して強い
（００１）配向を示していることがわかった。
（SrTiO3:以下STOと表記）316を用意した。基板表面の
面方位は（００１）である。この上にスパッタリングに
よってSrRuO3（以下SROと表記）310を成膜した。SROの
結晶性をしらべるため、広角法によるX線回折パターン
を得たところ、SRO薄膜はSTO基板の構造を反映して強い
（００１）配向を示していることがわかった。
【００５０】強誘電体薄膜の前駆体溶液としてゾル液を
調合した。溶媒の主成分として2-n-ブトキシエタノール
を用い、これに酢酸鉛三水和物、ジルコニウムアセチル
アセトナートならびにチタニウムテトライソポロポキシ
ドを適量溶解し、所望濃度に調整した。本実施例におい
てはジルコニウムとチタンの組成比を0.3/0.7とした。
この原料ゾル液を前記SRO310上にスピンコートによって
塗布し、適当な温度で乾燥をおこなった。ゾル液の塗布
と乾燥を繰り返すことによって所望膜厚の前駆体膜が形
成される。これを最後に750℃で1分間焼成することによ
ってチタン酸ジルコン酸鉛（以下PZTと表記）薄膜309を
得た。さらにこの上に錫薄膜308をスパッタリング法に
よって成膜した。以上の工程によって得られた薄膜の積
層構造を図3 の（B）に示す。
調合した。溶媒の主成分として2-n-ブトキシエタノール
を用い、これに酢酸鉛三水和物、ジルコニウムアセチル
アセトナートならびにチタニウムテトライソポロポキシ
ドを適量溶解し、所望濃度に調整した。本実施例におい
てはジルコニウムとチタンの組成比を0.3/0.7とした。
この原料ゾル液を前記SRO310上にスピンコートによって
塗布し、適当な温度で乾燥をおこなった。ゾル液の塗布
と乾燥を繰り返すことによって所望膜厚の前駆体膜が形
成される。これを最後に750℃で1分間焼成することによ
ってチタン酸ジルコン酸鉛（以下PZTと表記）薄膜309を
得た。さらにこの上に錫薄膜308をスパッタリング法に
よって成膜した。以上の工程によって得られた薄膜の積
層構造を図3 の（B）に示す。
【００５１】錫薄膜308の表面にたいして実施例1と同様
な方法をもちいて弗化水素（HF）による弗化処理を施し
た。次に錫薄膜308と白金307を重ね合わせ、両基板を加
熱しながら適当な圧力を印加した。試料断面の模式図を
図3の（C）に示す。はじめ、錫薄膜308の表面には弗素
原子が結合しているが、ある温度に達するとその結合が
切れ始める。代わって錫は白金307と結合し、錫と白金
の共晶が形成される。接合面全体に共晶が形成されるこ
とによって接合がより強固になる。充分な時間が経過し
た後、基板同士を引きはがしたところ、図3の（D）に示
されるように、SRO薄膜310とSTO基板316との界面におい
て剥離が生じ、SRO薄膜310およびPZT薄膜309がSTO基板3
16上から白金307上へ転写された。この上に上電極とし
て白金311をスパッタリング法により成膜した。
な方法をもちいて弗化水素（HF）による弗化処理を施し
た。次に錫薄膜308と白金307を重ね合わせ、両基板を加
熱しながら適当な圧力を印加した。試料断面の模式図を
図3の（C）に示す。はじめ、錫薄膜308の表面には弗素
原子が結合しているが、ある温度に達するとその結合が
切れ始める。代わって錫は白金307と結合し、錫と白金
の共晶が形成される。接合面全体に共晶が形成されるこ
とによって接合がより強固になる。充分な時間が経過し
た後、基板同士を引きはがしたところ、図3の（D）に示
されるように、SRO薄膜310とSTO基板316との界面におい
て剥離が生じ、SRO薄膜310およびPZT薄膜309がSTO基板3
16上から白金307上へ転写された。この上に上電極とし
て白金311をスパッタリング法により成膜した。
【００５２】次に、下電極、PZT薄膜および上電極を所
望サイズにパターニングした。得られたPZT薄膜キャパ
シタをカバーするように水素バリア膜としてAl2O3薄膜3
12をスパッタリング法によって成膜した。この上に層間
絶縁膜313としてプラズマ化学気相成長法によりTEOS(Te
traethylorthosilicate)膜を堆積した。強誘電体薄膜キ
ャパシタの上電極と電気的コンタクトを得るための開口
部を設けた後、金属配線314を形成した。得られた素子
構造を図3の（E）に示す（試料3）。
望サイズにパターニングした。得られたPZT薄膜キャパ
シタをカバーするように水素バリア膜としてAl2O3薄膜3
12をスパッタリング法によって成膜した。この上に層間
絶縁膜313としてプラズマ化学気相成長法によりTEOS(Te
traethylorthosilicate)膜を堆積した。強誘電体薄膜キ
ャパシタの上電極と電気的コンタクトを得るための開口
部を設けた後、金属配線314を形成した。得られた素子
構造を図3の（E）に示す（試料3）。
【００５３】作製されたメモリ素子の性能を評価するた
め、ここではPZT薄膜キャパシタの強誘電特性を調べ
た。上下電極間に交流電圧を印加してヒステリシスカー
ブを得た。比較のため実施例1で作製した試料1の測定結
果とともに図4に示す。この図から明らかなように、本
実施例で作製した試料3の方が良好なヒステリシス特性
を示す。特に残留分極量は試料3の方が大きく、このこ
とはメモリ素子としての動作安定性を確保する上できわ
めて有利である。
め、ここではPZT薄膜キャパシタの強誘電特性を調べ
た。上下電極間に交流電圧を印加してヒステリシスカー
ブを得た。比較のため実施例1で作製した試料1の測定結
果とともに図4に示す。この図から明らかなように、本
実施例で作製した試料3の方が良好なヒステリシス特性
を示す。特に残留分極量は試料3の方が大きく、このこ
とはメモリ素子としての動作安定性を確保する上できわ
めて有利である。
【００５４】試料3におけるPZT薄膜の結晶配向性をしら
べるため、広角法によるX線回折パターンを得た。その
結果、この試料のPZTは正方晶であり、STO上に成膜され
たSROの結晶配向性を反映して＜００１＞軸配向してい
ることが明らかになった。試料1のPZTも既に実施例1で
述べたように、＜００１＞軸配向を示している。配向性
は両試料ともに同じであるが、分極軸の違いが強誘電特
性の差となって現れたと考えられる。
べるため、広角法によるX線回折パターンを得た。その
結果、この試料のPZTは正方晶であり、STO上に成膜され
たSROの結晶配向性を反映して＜００１＞軸配向してい
ることが明らかになった。試料1のPZTも既に実施例1で
述べたように、＜００１＞軸配向を示している。配向性
は両試料ともに同じであるが、分極軸の違いが強誘電特
性の差となって現れたと考えられる。
【００５５】菱面体晶系では自発分極軸は＜１１１＞軸
であり、正方晶系では＜００１＞軸である。本実施例で
作製したPZTは正方晶系であり、分極軸方向に配向して
いるためより試料1に比べると、より大きな残留分極量
が得られたものと思われる。本発明の製造方法をもちい
ると、自発分極軸の結晶方位に配向制御された強誘電体
薄膜をキャパシタ絶縁膜としてもちいることができるた
め、素子の性能は格段に向上する。
であり、正方晶系では＜００１＞軸である。本実施例で
作製したPZTは正方晶系であり、分極軸方向に配向して
いるためより試料1に比べると、より大きな残留分極量
が得られたものと思われる。本発明の製造方法をもちい
ると、自発分極軸の結晶方位に配向制御された強誘電体
薄膜をキャパシタ絶縁膜としてもちいることができるた
め、素子の性能は格段に向上する。
【００５６】（実施例3）はじめに図5をもちいて強誘電
体薄膜素子の積層過程を模式的に説明する。
体薄膜素子の積層過程を模式的に説明する。
【００５７】単結晶シリコン基板501上にスイッチング
トランジスタ502となるMOSトランジスタ及び素子分離領
域503を形成し、さらに層間絶縁膜としてボロン燐ドー
プシリコン酸化膜（BPSG）504を成膜した。
トランジスタ502となるMOSトランジスタ及び素子分離領
域503を形成し、さらに層間絶縁膜としてボロン燐ドー
プシリコン酸化膜（BPSG）504を成膜した。
【００５８】次にリソグラフィ工程により、コンタクト
ホール形成用のレジストパターンを形成後、ドライエッ
チング法によりコンタクトホールを開口した。ポリシリ
コン膜を堆積した後、燐をドーピングした。続けて化学
的機械的研磨によりポリシリコン膜を研磨し、コンタク
トホール内にポリシリコンプラグ505を形成した。
ホール形成用のレジストパターンを形成後、ドライエッ
チング法によりコンタクトホールを開口した。ポリシリ
コン膜を堆積した後、燐をドーピングした。続けて化学
的機械的研磨によりポリシリコン膜を研磨し、コンタク
トホール内にポリシリコンプラグ505を形成した。
【００５９】次に下電極とポリシリコンプラグ505との
バリアメタル層506として窒化チタン膜をスパッタリン
グ法により成膜した。この上に下電極として白金507を
成膜した。以上の工程によって得られた積層構造を図5
の(A)に示す。
バリアメタル層506として窒化チタン膜をスパッタリン
グ法により成膜した。この上に下電極として白金507を
成膜した。以上の工程によって得られた積層構造を図5
の(A)に示す。
【００６０】単結晶基板としてチタン酸ストロンチウム
（SrTiO3:以下STOと表記）516を用意した。基板表面の
面方位は（１１１）である。
（SrTiO3:以下STOと表記）516を用意した。基板表面の
面方位は（１１１）である。
【００６１】強誘電体薄膜の前駆体溶液としてゾル液を
調合した。溶媒の主成分として酢酸ブチルを用い、これ
にストロンチウム、タンタル及びビスマスの有機分子を
適量溶解し、所望濃度に調整した。この原料ゾル液を前
記STO基板516上にスピンコートによって塗布し、適当な
温度で乾燥をおこなった。ゾル液の塗布と乾燥を繰り返
すことによって所望膜厚の前駆体膜が形成される。これ
を最後に700℃で1時間焼成することによってSrBi2Ta2O5
（以下SBTと表記）薄膜509を得た。さらにこの上に錫薄
膜508をスパッタリング法によって成膜した。以上の工
程によって得られた薄膜の積層構造を図5の（B）に示
す。
調合した。溶媒の主成分として酢酸ブチルを用い、これ
にストロンチウム、タンタル及びビスマスの有機分子を
適量溶解し、所望濃度に調整した。この原料ゾル液を前
記STO基板516上にスピンコートによって塗布し、適当な
温度で乾燥をおこなった。ゾル液の塗布と乾燥を繰り返
すことによって所望膜厚の前駆体膜が形成される。これ
を最後に700℃で1時間焼成することによってSrBi2Ta2O5
（以下SBTと表記）薄膜509を得た。さらにこの上に錫薄
膜508をスパッタリング法によって成膜した。以上の工
程によって得られた薄膜の積層構造を図5の（B）に示
す。
【００６２】錫薄膜508の表面にたいして実施例1と同様
な方法をもちいて弗化水素（HF）による弗化処理を施し
た。次に錫薄膜508と白金507を重ね合わせ、両基板を加
熱しながら適当な圧力を印加した。試料断面の模式図を
図3の（C）に示す。はじめ、錫薄膜508の表面には弗素
原子が結合しているが、ある温度に達するとその結合が
切れ始める。代わって錫は白金507と結合し、錫と白金
の共晶が形成される。接合面全体に共晶が形成されるこ
とによって接合がより強固になる。充分な時間が経過し
た後、基板同士を引きはがしたところ、図3の（D）に示
されるように、SBT薄膜509とSTO基板516との界面におい
て剥離が生じ、SBT薄膜509がSTO基板516上から白金507
上へ転写された。この上に上電極として白金511をスパ
ッタリング法により成膜した。
な方法をもちいて弗化水素（HF）による弗化処理を施し
た。次に錫薄膜508と白金507を重ね合わせ、両基板を加
熱しながら適当な圧力を印加した。試料断面の模式図を
図3の（C）に示す。はじめ、錫薄膜508の表面には弗素
原子が結合しているが、ある温度に達するとその結合が
切れ始める。代わって錫は白金507と結合し、錫と白金
の共晶が形成される。接合面全体に共晶が形成されるこ
とによって接合がより強固になる。充分な時間が経過し
た後、基板同士を引きはがしたところ、図3の（D）に示
されるように、SBT薄膜509とSTO基板516との界面におい
て剥離が生じ、SBT薄膜509がSTO基板516上から白金507
上へ転写された。この上に上電極として白金511をスパ
ッタリング法により成膜した。
【００６３】次に、下電極、PZT薄膜および上電極を所
望サイズにパターニングした。得られたSBT薄膜キャパ
シタをカバーするように水素バリア膜としてAl2O3薄膜5
12をスパッタリング法によって成膜した。この上に層間
絶縁膜513としてプラズマ化学気相成長法によりTEOS(Te
traethylorthosilicate)膜を堆積した。強誘電体薄膜キ
ャパシタの上電極と電気的コンタクトを得るための開口
部を設けた後、金属配線514を形成した。得られた素子
構造を図5の（E）に示す（試料4）。
望サイズにパターニングした。得られたSBT薄膜キャパ
シタをカバーするように水素バリア膜としてAl2O3薄膜5
12をスパッタリング法によって成膜した。この上に層間
絶縁膜513としてプラズマ化学気相成長法によりTEOS(Te
traethylorthosilicate)膜を堆積した。強誘電体薄膜キ
ャパシタの上電極と電気的コンタクトを得るための開口
部を設けた後、金属配線514を形成した。得られた素子
構造を図5の（E）に示す（試料4）。
【００６４】一方、比較のため従来法をもちいてメモリ
セル構造を作製した。すなわち、ここではSBT薄膜を回
路基板上に設けられた白金507（下電極）上に直接成膜
した。最終的に得られる素子構造は、積層構造中に錫薄
膜が挟まれないこと以外試料4と同じである（試料5）。
セル構造を作製した。すなわち、ここではSBT薄膜を回
路基板上に設けられた白金507（下電極）上に直接成膜
した。最終的に得られる素子構造は、積層構造中に錫薄
膜が挟まれないこと以外試料4と同じである（試料5）。
【００６５】作製されたメモリ素子の性能を評価するた
め、ここではSBT薄膜キャパシタの強誘電特性を調べ
た。上下電極間に交流電圧を印加してヒステリシスカー
ブを得た。測定結果とともに図6に示す。この図から明
らかなように、本実施例で作製した試料4の方が良好な
ヒステリシス特性を示す。特に残留分極量は試料4の方
が大きく、このことはメモリ素子としての動作安定性を
確保する上できわめて有利である。
め、ここではSBT薄膜キャパシタの強誘電特性を調べ
た。上下電極間に交流電圧を印加してヒステリシスカー
ブを得た。測定結果とともに図6に示す。この図から明
らかなように、本実施例で作製した試料4の方が良好な
ヒステリシス特性を示す。特に残留分極量は試料4の方
が大きく、このことはメモリ素子としての動作安定性を
確保する上できわめて有利である。
【００６６】両試料ともにSBT薄膜の結晶配向性をしら
べるため、広角法によるX線回折パターンを得た。その
結果、試料4のSBTは強い（１０３）配向を示しているこ
とがわかった。SBT焼成時の下地基板は（１１１）STOで
あり、その基板構造を反映して強配向したと考えられ
る。一方、試料5のSBT薄膜は無配向であることがわかっ
た。両試料におけるSBT薄膜の結晶配向性の違いが強誘
電特性の差となって現れたと考えられる。
べるため、広角法によるX線回折パターンを得た。その
結果、試料4のSBTは強い（１０３）配向を示しているこ
とがわかった。SBT焼成時の下地基板は（１１１）STOで
あり、その基板構造を反映して強配向したと考えられ
る。一方、試料5のSBT薄膜は無配向であることがわかっ
た。両試料におけるSBT薄膜の結晶配向性の違いが強誘
電特性の差となって現れたと考えられる。
【００６７】SBTの自発分極軸は＜００１＞軸に垂直な
面内に存在しているため、この結晶軸方向にSBT薄膜が
配向すると、強誘電特性は著しく劣化してしまう。試料
5においてはこのような配向成分が薄膜中に混在したた
め、残留分極量が低下してしまったと考えられる。一
方、本実施例で作製した試料4のように特定の結晶方位
に配向制御されたSBT薄膜は、＜００１＞軸方向の配向
成分を含まない。その結果、試料4に比べると、より良
好な強誘電特性が得られたと考えられる。本発明の方法
によれば、所望の結晶方位に配向制御されたSBT薄膜を
キャパシタ絶縁膜として利用することができるため、素
子性能は格段に向上する。
面内に存在しているため、この結晶軸方向にSBT薄膜が
配向すると、強誘電特性は著しく劣化してしまう。試料
5においてはこのような配向成分が薄膜中に混在したた
め、残留分極量が低下してしまったと考えられる。一
方、本実施例で作製した試料4のように特定の結晶方位
に配向制御されたSBT薄膜は、＜００１＞軸方向の配向
成分を含まない。その結果、試料4に比べると、より良
好な強誘電特性が得られたと考えられる。本発明の方法
によれば、所望の結晶方位に配向制御されたSBT薄膜を
キャパシタ絶縁膜として利用することができるため、素
子性能は格段に向上する。
【図1】実施例１において強誘電体薄膜素子の製造工程
を示す図。
を示す図。
【図2】弗化処理工程の概略を示す図。
【図3】実施例2において強誘電体薄膜素子の製造方法を
示す図。
示す図。
【図4】強誘電体薄膜キャパシタのヒステリシス特性を
示す図。
示す図。
【図5】実施例3において強誘電体薄膜素子の製造工程を
示す図。
示す図。
【図6】強誘電体薄膜キャパシタのヒステリシス特性を
示す図。
示す図。
【符号の説明】 101．シリコン基板 102．スイッチングトランジスタ 103．素子分離領域 104．層間絶縁膜 105．ポリシリコンプラグ 106．バリアメタル層 107．白金 108．錫薄膜 109．PZT薄膜 110．SRO薄膜 111．白金 112．Al2O3薄膜 113．層間絶縁膜 114．金属配線 201．CF4とH2Oを混合するための容器 202．放電ユニット 203．弗化処理を施すための容器 204．試料を加熱するためのヒーター 205．除害装置 206．サンプル 301．シリコン基板 302．スイッチングトランジスタ 303．素子分離領域 304．層間絶縁膜 305．ポリシリコンプラグ 306．バリアメタル層 307．白金 308．錫薄膜 309．PZT薄膜 310．SRO薄膜 311．白金 312．Al2O3薄膜 313．層間絶縁膜 314．金属配線 501．シリコン基板 502．スイッチングトランジスタ 503．素子分離領域 504．層間絶縁膜 505．ポリシリコンプラグ 506．バリアメタル層 507．白金 508．錫薄膜 509．SBT薄膜 511．白金 512．Al2O3薄膜 513．層間絶縁膜 514．金属配線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 克弘 長野県諏訪市大和３丁目３番５号 セイコ ーエプソン株式会社内 Ｆターム(参考） 5F058 BA11 BB05 BC03 BF46 BH01 BJ02 5F083 FR02 GA25 JA14 JA15 JA17 JA38 JA39 JA40 JA45 JA56 MA06 MA17 PR23 PR40
Claims (10)
- 【請求項１】１）CMOS回路基板上に下電極を成膜する工
程、２）前記下電極上に強誘電体薄膜を成膜する工程、
3)前記強誘電体薄膜上に上電極を成膜する工程、４）前
記１）工程から3)工程で得られた積層構造をパターニン
グすることによって強誘電体薄膜キャパシタを形成する
工程、5)前記CMOS回路基板上の素子と前記強誘電体薄膜
キャパシタとを電気的に接続する工程よりなる強誘電体
薄膜素子の製造方法において、前記2)工程が、A)単結晶
基板上に強誘電体薄膜を成膜する工程、B)前記強誘電体
薄膜上に錫薄膜を成膜後この表面をハロゲン化処理する
工程、C)前記下電極と前記錫薄膜を接合後、前記単結晶
基板を剥離することによって前記強誘電体薄膜を前記下
電極上に転写する工程よりなることを特徴とする強誘電
体薄膜素子の製造方法。 - 【請求項２】前記単結晶基板としてABO3の化学式で表さ
れる酸化物を用いることを特徴とする請求項1に記載の
強誘電体薄膜素子の製造方法。 - 【請求項３】前記単結晶基板上にABO3の化学式で表され
る導電性酸化物が形成されていることを特徴とする請求
項1あるいは請求項2に記載の強誘電体薄膜素子の製造方
法。 - 【請求項４】前記ABO3 の化学式で表される酸化物とし
てチタン酸ストロンチウムをもちいることを特徴とする
請求項2あるいは請求項3に記載の強誘電体薄膜素子の製
造方法。 - 【請求項５】前記強誘電体薄膜としてチタン酸ジルコン
酸鉛を用いることを特徴とする請求項1から請求項4に記
載の強誘電体薄膜素子の製造方法。 - 【請求項６】前記チタン酸ジルコン酸鉛の化学式をPbZr
ｘTi(1-ｘ)O3と表すとき、ｘ≦0.52であることを特徴と
する請求項4に記載の強誘電体薄膜素子の製造方法。 - 【請求項７】前記単結晶基板の表面が｛100｝面である
ことを特徴とする請求項6に記載の強誘電体薄膜素子の
製造方法。 - 【請求項８】前記強誘電体薄膜として、SrｘBiyTa2O5の
化学式で表される酸化物をもちいることを特徴とする請
求項4に記載の強誘電体薄膜素子の製造方法。 - 【請求項９】前記単結晶基板の表面が｛100｝面以外の
結晶面であることを特徴とする請求項8に記載の強誘電
体薄膜素子の製造方法。 - 【請求項１０】請求項1から請求項９に記載の製造方法
で作製されることを特徴とする強誘電体薄膜素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001093922A JP2002299573A (ja) | 2001-03-28 | 2001-03-28 | 強誘電体薄膜素子の製造方法ならびに強誘電体薄膜素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001093922A JP2002299573A (ja) | 2001-03-28 | 2001-03-28 | 強誘電体薄膜素子の製造方法ならびに強誘電体薄膜素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002299573A true JP2002299573A (ja) | 2002-10-11 |
Family
ID=18948200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001093922A Withdrawn JP2002299573A (ja) | 2001-03-28 | 2001-03-28 | 強誘電体薄膜素子の製造方法ならびに強誘電体薄膜素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002299573A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004214274A (ja) * | 2002-12-27 | 2004-07-29 | Seiko Epson Corp | 強誘電体薄膜、強誘電体薄膜製造方法及び強誘電体薄膜素子 |
-
2001
- 2001-03-28 JP JP2001093922A patent/JP2002299573A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004214274A (ja) * | 2002-12-27 | 2004-07-29 | Seiko Epson Corp | 強誘電体薄膜、強誘電体薄膜製造方法及び強誘電体薄膜素子 |
| JP4507491B2 (ja) * | 2002-12-27 | 2010-07-21 | セイコーエプソン株式会社 | 薄膜及び素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3188179B2 (ja) | 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法 | |
| JP3133922B2 (ja) | 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子 | |
| KR100329533B1 (ko) | 페로브스카이트형산화물막을포함한전자장치와그제조방법및강유전체커패시터 | |
| KR100296236B1 (ko) | 하이브리드전극을사용한다결정강유전캐패시터헤테로구조물 | |
| JP3363301B2 (ja) | 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ | |
| JP4772188B2 (ja) | 強誘電コンデンサの作成方法および基板上にｐｚｔ層を成長させる方法 | |
| US6162293A (en) | Method for manufacturing ferroelectric thin film, substrate covered with ferroelectric thin film, and capacitor | |
| EP0747938B1 (en) | Ferroelectric thin film coated substrate, producing method thereof and capacitor structure element using thereof | |
| JP2002543627A (ja) | 傾斜機能を有する不揮発性メモリアプリケーションのための強誘電体電界効果トランジスタおよびそれを作成する方法 | |
| JP2001511600A (ja) | 層状超格子材料を製造し、かつ酸素に曝さずに層状超格子材料を含む電子装置を作製するための工程 | |
| KR20010101386A (ko) | 90 나노미터 이하의 두께를 갖는 강유전성 박막을 지닌강유전성 메모리와 그 제조 방법 | |
| KR20010080131A (ko) | 장기간의 기억력을 가진 메모리용 저임프린트의 강유전체재료 및 그 제조방법 | |
| JP3891603B2 (ja) | 強誘電体薄膜被覆基板、キャパシタ構造素子、及び強誘電体薄膜被覆基板の製造方法 | |
| JP2001007299A (ja) | 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法 | |
| JP2000169297A (ja) | 酸化物強誘電体薄膜の製造方法、酸化物強誘電体薄膜及び酸化物強誘電体薄膜素子 | |
| JP2002057156A (ja) | 金属酸化物誘電体膜の気相成長方法 | |
| JPH08222711A (ja) | 強誘電体キャパシタと、強誘電体キャパシタ及び強誘電体膜の形成方法 | |
| JP2002521820A (ja) | 層状超格子材料の製造および層状超格子材料を含む電子デバイスを作製するための低温プロセス | |
| JPH09129827A (ja) | 強誘電体キャパシタ | |
| JP2002076292A (ja) | 金属酸化物誘電体膜 | |
| JP2002299573A (ja) | 強誘電体薄膜素子の製造方法ならびに強誘電体薄膜素子 | |
| JP3924928B2 (ja) | 強誘電体材料及び強誘電体メモリ | |
| JPH10223847A (ja) | 強誘電体薄膜素子の製造方法、強誘電体薄膜素子及び強誘電体メモリ装置 | |
| JP4315676B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JP2000252444A (ja) | 薄膜キャパシタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080603 |