JP3363301B2 - 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ - Google Patents

強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ

Info

Publication number
JP3363301B2
JP3363301B2 JP01790996A JP1790996A JP3363301B2 JP 3363301 B2 JP3363301 B2 JP 3363301B2 JP 01790996 A JP01790996 A JP 01790996A JP 1790996 A JP1790996 A JP 1790996A JP 3363301 B2 JP3363301 B2 JP 3363301B2
Authority
JP
Japan
Prior art keywords
thin film
film
ferroelectric thin
ferroelectric
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01790996A
Other languages
English (en)
Other versions
JPH08306231A (ja
Inventor
健 木島
咲子 佐藤
宏典 松永
正義 木場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP01790996A priority Critical patent/JP3363301B2/ja
Priority to EP96301577A priority patent/EP0732422B1/en
Priority to DE69610517T priority patent/DE69610517T2/de
Priority to US08/612,584 priority patent/US5821005A/en
Publication of JPH08306231A publication Critical patent/JPH08306231A/ja
Application granted granted Critical
Publication of JP3363301B2 publication Critical patent/JP3363301B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Insulating Bodies (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)
  • Inorganic Insulating Materials (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、強誘電体メモリ素
子、焦電センサ素子、圧電素子等に用いられる強誘電体
薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基
板によって構成された不揮発性メモリに関するものであ
る。
【０００２】
【従来の技術】強誘電体は、自発分極、高誘電率、電気
光学効果、圧電効果及び焦電効果等の多くの機能をもつ
ことから、コンデンサ、発振器、光変調器あるいは赤外
線センサ等の広範なデバイス開発に応用されている。従
来、これらの応用は、強誘電体材料である硫酸グリシン
（ＴＧＳ）、ＬｉＮｂＯ3 、ＬｉＴａＯ3 等の単結晶や
ＢａＴｉＯ3 、ＰｂＴｉＯ3 、Ｐｂ（Ｚｒ1-X ＴｉX ）
Ｏ3 （ＰＺＴ）、ＰＬＺＴ等の焼結体セラミックスを切
断、研磨により５０μｍ程度の厚さまで加工して用いて
いた。しかし、大型の単結晶は作製が困難で高価であ
り、また劈開性のために加工が困難である。また、セラ
ミックスは、一般に脆く、加工工程でのひび割れ等によ
り５０μｍ以下の厚さまで加工することは困難であるた
め、多くの手間を要し、生産コストも高くなる。
【０００３】一方、薄膜形成技術の進展に伴って、現在
これらの強誘電体薄膜の応用分野が広がっている。その
一つとして、高誘電率特性をＤＲＡＭ等の各種半導体素
子のキャパシタに適用することにより、キャパシタ面積
の縮小化による素子高集積化や、信頼性の向上が図られ
ている。また、特に最近では、ＤＲＡＭ等の半導体メモ
リ素子との組み合わせにより、高密度でかつ高速に動作
する強誘電体不揮発性メモリ（ＦＲＡＭ）の開発が盛ん
に行われている。強誘電体不揮発性メモリは、強誘電体
の強誘電特性（ヒステリシス効果）を利用してバックア
ップ電源不要とするものである。このようなデバイス開
発には、残留自発分極（Ｐｒ）が大きくかつ抗電場（Ｅ
ｃ）が小さく、低リーク電流であり、分極反転の繰り返
し耐性が大きい等の特性をもつ材料が必要である。さら
には、動作電圧の低減と半導体微細加工プロセスに適合
するために、薄膜２００ｎｍ以下の薄膜で上記の特性を
実現することが望まれる。
【０００４】現在、ＦＲＡＭ等への応用を目的として、
ＰｂＴｉＯ3 、ＰＺＴ、ＰＬＺＴ等の酸化物強誘電体の
薄膜化が、スパッタリング法、蒸着法、ゾル−ゲル法、
ＭＯＣＶＤ法等の薄膜形成方法により試みられている。
【０００５】上述の強誘電体材料のうち、Ｐｂ（Ｚｒ
1-X ＴｉX ）Ｏ3 （ＰＺＴ）は、最近最も集中的に研究
されているものであり、スパッタリング法やゾル−ゲル
法により強誘電特性の良好な薄膜が得られており、例え
ば、残留自発分極Ｐｒが１０μＣ／ｃｍ2 から２６μＣ
／ｃｍ2 と大きな値をもつものも得られている。しかし
ながら、ＰＺＴの強誘電特性は、組成ｘに大きく依存す
るにも拘わらず、蒸気圧の高いＰｂを含むため、成膜時
や熱処理時等での膜組成変化が起こり易いことや、ピン
ホールの発生、下地電極ＰｔとＰｂの反応による低誘電
率層の発生等の結果、薄膜の低減（薄膜化）に伴い、リ
ーク電流や分極反転耐性の劣化が起こるという問題点が
ある。この為、強誘電特性、分極反転耐性に優れた他の
材料の開発が望まれている。
【０００６】強誘電特性が良好であり、また、分極反転
耐性に優れている材料としてＹ１という材料が注目を浴
びている。Ｙ１とは、化学式ＳｒＢｉ2 Ｔａ2 Ｏ9 で示
されるＢｉ系の層状酸化物材料であり、ＭＯＤ法によっ
て製造される。ここで、ＭＯＤ法とは、以下の工程を含
む成膜方法である。すなわち、ゾル−ゲル法と同様に有
機金属原料を所定の膜組成になるように混合し、濃度及
び粘度を調製した塗布用の原料溶液を作製する。これを
基盤上にスピンコートし乾燥し、さらに有機成分の除去
のために仮焼結を行う。これを所定の膜厚になるまで繰
り返し、最後に本焼結による結晶化を行う。したがっ
て、膜厚の制御は、１回の塗布膜の厚さに制限される。
（１９９４年秋期応用物理学会予稿集２０ｐ−Ｍ−１９
参照）強誘電体材料としてのＹ１の最も大きい問題は、
焼結温度が７５０℃から８００℃と極めて高く、更に１
時間以上という長い焼結時間が必要なことである。それ
は、このように製造工程において、６５０℃以上の温度
で長時間の成膜や熱処理等の工程が行われると、下地の
白金電極と強誘電体間の相互拡散反応や更には下地電極
の下のシリコンや酸化シリコンと電極や強誘電体との反
応が起こり、また強誘電体薄膜からの構成元素の揮発に
よる膜組成の変化が発生し、実際のデバイス作製プロセ
スへの適用は困難となるからである。また、現在のとこ
ろ、表面モフォロジーが０．３μｍ程度の粒子径の大き
い膜しか得られていないことから、高集積デバイスの開
発に必要なサブミクロンの微細加工に適用できない。さ
らに、塗布成膜であるため、段差部特性劣化、配線断線
等の問題がある。したがって、Ｙ１は強誘電特性及び分
極反転耐性には優れているものの、強誘電体薄膜材料と
しては、なお大きな問題をもっている。
【０００７】また、現在、強誘電体不揮発メモリの高集
積化を実現するために、ＭＯＳトランジスタと強誘電体
キャパシタとの間の配線に多結晶シリコンを用いること
が検討されているが、上記Ｙ１のような長時間の高温プ
ロセスで強誘電体薄膜を作製するものでは、配線用の多
結晶シリコンと強誘電体薄膜の間での相互拡散による特
性劣化が起こるという問題がある。このような問題を解
消するために各種の拡散バリア層を挿入した構造が検討
されているが、それでも、強誘電体薄膜の成膜温度は６
５０℃までが許容範囲であり、他の熱処理工程において
も短時間であれば７００℃程度が限界と考えられる。し
かしながら、現状では、上記のＹ１や他の強誘電体薄膜
では、一般的に成膜温度が高いほど、結晶性と共に強誘
電特性も向上するので、成膜温度を下げると、結晶性や
強誘電特性が劣化してしまい、強誘電体薄膜における強
誘電特性の向上と低温成膜を両立させることは困難であ
る。
【０００８】他方、リーク電流や分極反転耐性に悪影響
を及ぼすＰｂを含まない酸化物強誘電体として、次のよ
うな一般式で表される層状結晶構造を有する一群のビス
マス系酸化物強誘電体がある。
【０００９】 Ｂｉ2 Ａm-1 Ｂm Ｏ3m+3 ここで、ＡはＮａ1+、Ｋ1+、Ｐｂ2+、Ｃａ2+、Ｓｒ2+、
Ｂａ2+、Ｂｉ3+等から選択され、ＢはＦｅ3+、Ｔｉ4+、
Ｎｂ5+、Ｔａ5+、Ｗ6+、Ｍｏ6+から選択されるものであ
り、ｍは１以上の自然数である。その結晶構造の基本
は、（ｍ−１）個のＡＢＯ3 から成るペロブスカイト格
子が連なった層状ペロブスカイト層の上下を（Ｂｉ2 Ｏ
2 ）2+層が挟み込んだ構造をなす。これらの材料の中で
も、ＡがＳｒ、Ｂａ、Ｂｉで、ＢがＴｉ、Ｔａ、Ｎｂの
組み合わせに強誘電性を示すものが多い。上記Ｙ１は、
このビスマス系酸化物強誘電体の一種である。
【００１０】上記の化学式で示される強誘電体の中で
も、Ｂｉ4 Ｔｉ3 Ｏ12（チタン酸ビスマス）は、異方性
の強い層状ペロブスカイト構造（斜方晶系／格子定数：
ａ＝５．４１１オングストローム、ｂ＝５．４４８オン
グストローム、ｃ＝３２．８３オングストローム）をも
つ強誘電体であり、その単結晶の強誘電性はａ軸方向に
Ｐｒ＝５０μＣ／ｃｍ2 、Ｅｃ＝５０ｋＶ／ｃｍと、上
記のビスマス系酸化物強誘電体の中でも最も大きい自発
分極をもち、優れた特性を示すものである。したがっ
て、このＢｉ4 Ｔｉ3 Ｏ12のもつ大きな自発分極を強誘
電体不揮発性メモリ等に応用するためには、基板に垂直
方向に結晶のａ軸成分を多くもつようにすることが望ま
しい。
【００１１】Ｂｉ4 Ｔｉ3 Ｏ12の薄膜化は、これまでに
も、ＭＯＣＶＤ法やゾル−ゲル法により試みられている
が、それらのほとんどが、ａ軸配向膜よりも自発分極が
小さいｃ軸配向膜である。また、従来のゾル−ゲル法で
は、良好な強誘電特性を得るために６５０℃以上の熱処
理が必要であり、更に膜表面モフォロジーは０．５μｍ
程度の結晶粒からなるので、微細加工を必要とする高集
積デバイスには適用するのは困難である。一方、ＭＯＣ
ＶＤ法により、ｃ軸配向のＢｉ4 Ｔｉ3 Ｏ12薄膜が基板
温度６００℃以上で、Ｐｔ／ＳｉＯ2 ／Ｓｉ基板やＰｔ
基板上に作製されているが、これらの基板は、そのまま
実際のデバイス構造に適用できるものではない。すなわ
ち、Ｐｔ／Ｔｉ／ＳｉＯ2 ／Ｓｉ基板のように、Ｐｔ電
極層とその下のＳｉＯ2 との接着強度を確保するための
Ｔｉ膜等の接着層が必要である。ところが、このような
接着層を設けたＰｔ電極基板上に、Ｂｉ4 Ｔｉ3 Ｏ12薄
膜をＭＯＣＶＤ法により作製した場合、その膜表面モフ
ォロジーは、粗大結晶粒からなると共に、パイロクロア
相（Ｂｉ2 Ｔｉ2 Ｏ7 ）が発生し易くなることが報告さ
れている（Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，３２，
１９９３，ｐｐ．４０８６、及びＪ．Ｃｅｒａｍｉｃ
Ｓｏｃ．Ｊａｐａｎ，１０２，１９９４，ｐｐ．５１２
参照）。膜表面モフォロジーが粗大結晶粒からなると、
微細加工を必要とする高集積デバイスには適用できない
ばかりか、薄い膜厚ではピンホールの原因となり、リー
ク電流の発生をもたらすことになり、また、パイロクロ
ア相は強誘電性を示さないので、パイロクロア相の混入
により薄膜全体の強誘電特性が劣化してしまう。したが
って、このような従来技術では、２００ｎｍ以下の薄い
膜厚で良好な強誘電特性を有する強誘電体薄膜を実現す
ることは困難な状況である。
【００１２】
【発明が解決しようとする課題】以上のように、上記従
来技術では、強誘電体薄膜を高集積デバイスに適用する
のに、微細加工や低リーク電流のために必要な薄膜表面
の緻密性や平坦性、大きな残留自発分極、低温成膜プロ
セス等の様々な条件を十分に満たすものが得られていな
いという課題を有している。
【００１３】本発明は、上記のような課題を解決するた
めになされたものであって、強誘電体薄膜の表面が緻密
で平坦であり、かつ大きな残留自発分極を示す強誘電体
薄膜を低温プロセスで作製可能な強誘電薄膜被覆基板及
びその製造方法及び強誘電体薄膜被覆基板によって構成
された不揮発性メモリ及び強誘電体薄膜被覆基板によっ
て構成された不揮発性メモリを提供することを目的とし
ている。
【００１４】
【課題を解決するための手段】上記課題を解決するため
に、本発明では、強誘電体薄膜被覆基板を、基板上に、
酸化チタンから成るバッファ層と、Ｂｉ ４ Ｔｉ ３ Ｏ １２
から成る強誘電体薄膜を成長させるための成長層と、層
状結晶構造を有するＢｉ ４ Ｔｉ ３ Ｏ １２ から成る強誘電
体薄膜とが順次形成された構成としている。
【００１５】また、本発明では、基板上にバッファ層と
強誘電体薄膜とをＭＯＣＶＤ法により形成する強誘電体
薄膜被覆基板の製造方法において、基板上にバッファ層
として酸化チタンを成膜した後、そのバッファ層上に強
誘電体薄膜を成長させるための成長層としてＢｉ ４ Ｔｉ
３ Ｏ １２ 薄膜を４００℃から６５０℃の成膜温度で成膜
し、その成長層上に該強誘電体薄膜としてＢｉ ４ Ｔｉ ３
Ｏ １２ 薄膜を３００℃から４００℃の成膜温度で成膜す
るようにしている。
【００１６】そして、本発明では、上記の強誘電体薄膜
被覆基板の製造方法において、成長層であるＢｉ4 Ｔｉ
3 Ｏ12薄膜の成膜温度を４００℃から４７０℃としてい
る。
【００１７】また、本発明では、基板上にバッファ層と
強誘電体薄膜とをＭＯＣＶＤ法により形成する強誘電体
薄膜被覆基板の製造方法において、基板上にバッファ層
として酸化チタン薄膜を成膜した後、そのバッファ層上
に強誘電体薄膜を成長させるための成長層としてＢｉ ４
Ｔｉ ３ Ｏ １２ 薄膜を４００℃から６５０℃の成膜温度で
成膜し、その強誘電体薄膜成長層上に強誘電体薄膜とし
てＢｉ ４ Ｔｉ ３ Ｏ １２ 薄膜を３００℃から４００℃の成
膜温度で成膜し、５００℃から７００℃の熱処理を施す
ようにしている。
【００１８】そして、本発明では、上記の強誘電体薄膜
被覆基板の製造方法において、成長層であるＢｉ4 Ｔｉ
3 Ｏ12薄膜の成膜温度を４００℃から４７０℃としてい
る。
【００１９】また、本発明では、キャパシタ構造の不揮
発性メモリを上記の強誘電体薄膜被覆基板によって構成
している。
【００２０】さらに、本発明では、ＭＦＭＩＳ−ＦＥＴ
構造の不揮発性メモリを上記の強誘電体薄膜被覆基板に
よって構成している。
【００２１】
【作用】 詳細は実施の形態にて後述するが、このような
本発明の作用について、強誘電体材料としてＢｉ４Ｔｉ
３Ｏ１２から強誘電体薄膜を構成し、また、成長層とし
てＢｉ４Ｔｉ３Ｏ１２薄膜を、バッファ層として酸化チ
タン薄膜をそれぞれ用いて検討を行った。その結果、第
１に、強誘電体薄膜がランダム配向膜になっていること
がわかった。このランダム配向膜によれば、従来報告さ
れているＢｉ４Ｔｉ３Ｏ１２強誘電体薄膜のｃ軸配向膜
とは異なり、大きな自発分極を示すＢｉ４Ｔｉ３Ｏ１２
のａ軸配向成分を利用することができるので、強誘電体
薄膜の残留自発分極を大きく向上させることができるの
である。
【００２２】また、第２に、本発明によれば、Ｂｉ4 Ｔ
ｉ3 Ｏ12強誘電体薄膜は、その膜表面において、従来の
Ｂｉ4 Ｔｉ3 Ｏ12強誘電体薄膜のようなｃ面板状粗大結
晶粒が見受けられず、非常に微細な結晶粒が観察され、
非常に緻密で表面平滑な膜表面モフォロジーが得られる
ことがわかった。したがって、本発明による強誘電体薄
膜では、従来の強誘電体薄膜のように粗大結晶粒から成
ることに起因するピンホールによってリーク電流を発生
することがないので、非常に優れた低いリーク電流特性
を湿し、さらに、疲労耐性も大きく向上させることがで
きるのである。また、このように優れた膜表面モフォロ
ジーを示すので、微細加工が可能であり、高集積デバイ
スに応用することができる。
【００２３】このように本発明により、非常に良好なビ
スマス系酸化物強誘電体薄膜が得られるのは、バッファ
層と成長層によるものである。それは、酸化チタンバッ
ファ層上に形成した成長層（Ｂｉ4 Ｔｉ3 Ｏ12薄膜）の
膜表面及び結晶性の観察によれば、強誘電体薄膜の表面
モフォロジー及び結晶性が成長層のそれらを継承するよ
うにほぼ同等のものになるからと考えられる。
【００２４】一方、本発明の強誘電体薄膜被覆基板の製
造方法では、上記のような強誘電体薄膜被覆基板をＭＯ
ＣＶＤ法を用いて製造するのに、特に、強誘電体薄膜を
成長させるための成長層上に強誘電体薄膜を形成すると
きに、強誘電体薄膜成長層の成膜温度よりも低い成膜温
度で強誘電体薄膜を成膜することにより、上記本発明の
誘電体薄膜被覆基板を実現している。
【００２５】詳細は実施の形態にて後述するが、この本
発明の強誘電体薄膜被覆基板の製造方法について、上記
の強誘電体材料の代表的なものであるＢｉ4 Ｔｉ3 Ｏ12
を強誘電体薄膜の材料としてもちいて、また、成長層と
してＢｉ4 Ｔｉ3 Ｏ12薄膜を、バッファ層して酸化チタ
ン薄膜をそれぞれ形成して検討を行った。
【００２６】その結果、成長層（Ｂｉ4 Ｔｉ3 Ｏ12薄
膜）を４００℃から６５０℃の成膜温度で成膜し、その
成膜温度より低い３００℃から４００℃の成膜温度で、
Ｂｉ4Ｔｉ3 Ｏ12強誘電体薄膜を成膜することにより、
ランダム配向膜であるＢｉ4 Ｔｉ3 Ｏ12強誘電体薄膜を
形成できることがわかった。さらに、成長層（Ｂｉ4 Ｔ
ｉ3 Ｏ12薄膜）の成膜温度を、４００℃から６５０℃の
範囲で温度を制御することにより、Ｂｉ4 Ｔｉ3 Ｏ12強
誘電体薄膜の結晶性（配向性）を制御することができる
ことがわかった。これは、ランダム配向膜であるＢｉ4
Ｔｉ3 Ｏ12強誘電体薄膜の配向成分において、ランダム
配向成分とｃ軸配向成分とのいずれかを強めることによ
り、強誘電体薄膜の残留自発分極を大きくしたり、抗電
場を小さくしたりできるものである。したがって、実際
の応用するデバイスに応じて、強誘電体薄膜の適切な特
性を自由に選択することができ、デバイス設計の自由度
を大きく向上できるものである。
【００２７】さらに、本発明の製造方法では、Ｂｉ4 Ｔ
ｉ3 Ｏ12強誘電体薄膜の成膜において、３００℃から４
００℃という従来よりも極めて低い温度で成膜できるの
で、結晶粒子の成長を抑制することができ、非常に緻密
で表面平滑な薄膜を実現できるものである。また、上記
の成膜プロセスが、６５０℃以下という低温プロセス可
能であるので、高集積デバイスに応用するのに、非常に
有効なものである。
【００２８】また、上記の成長層（Ｂｉ4 Ｔｉ3 Ｏ12薄
膜）の成膜温度を、４００℃から４７０℃の範囲とする
ことにより、Ｂｉ4 Ｔｉ3 Ｏ12強誘電体薄膜のランダム
配向成分を強めることができ、Ｂｉ4 Ｔｉ3 Ｏ12のａ軸
配向成分を有効に利用して、強誘電体薄膜の残留自発分
極を、従来のものと比較して非常に大きくできる。
【００２９】さらに、上記のような成膜工程の後、熱処
理工程を施すことにより、更に強誘電体薄膜の結晶性を
向上させることができ、残留自発分極を大きくでき、リ
ーク電流特性を顕著に改善することができる。Ｂｉ4 Ｔ
ｉ3 Ｏ12強誘電体薄膜の場合には、この熱処理温度が、
５００℃から７００℃の範囲で有効であり、７００℃程
度の温度でも、短時間の処理で効果が得られるので、高
集積デバイスに応用した場合でも、悪影響を及ぼすこと
はない。
【００３０】本発明のキャパシタ構造の不揮発性メモリ
では、上記の強誘電体薄膜被覆基板によって構成したの
で、不揮発性メモリとして十分な特性が得られる。
【００３１】本発明のＭＦＭＩＳ−ＦＥＴ構造の不揮発
性メモリでは、上記の強誘電体薄膜被覆基板によって構
成したので、不揮発性メモリとして十分な特性が得られ
る。
【００３２】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して説明する。
【００３３】図１は、本発明の第１の実施形態である強
誘電体薄膜被覆基板の構造を示す図である。図１に示す
ように、この強誘電体薄膜被覆基板は、シリコン（Ｓ
ｉ）基板１上に、酸化シリコン（ＳｉＯ2 ）層２、接着
層３、下部電極層４、バッファ層５、強誘電体薄膜を成
長させるための成長層６、強誘電体薄膜７、上部電極層
８が、それぞれ順次形成されているものである。
【００３４】第１の実施形態では、シリコン基板１とし
てはシリコン単結晶ウエハを用い、ＳｉＯ2 層２として
はシリコン単結晶ウエハ表面を熱酸化して得られる酸化
シリコン薄膜を用いていた。また、接着層３としてはタ
ンタル（Ｔａ）薄膜を、下部電極層としては白金（Ｐ
ｔ）薄膜を、バッファ層５としては酸化チタン薄膜を、
成長層６としてはＢｉ4 Ｔｉ3 Ｏ12薄膜を、強誘電体薄
膜７としてはＢｉ4 Ｔｉ3 Ｏ12薄膜を、上部電極層８と
しては白金（Ｐｔ）薄膜をそれぞれ用いた。
【００３５】次に、図１に示した第１の実施形態の強誘
電体薄膜被覆基板の製造方法について説明する。
【００３６】まず、Ｐｔ／Ｔａ／ＳｉＯ2 ／Ｓｉ基板の
作製について説明する。シリコン基板１であるシリコン
単結晶ウエハ（１００）面の表面を熱酸化することによ
り、膜厚２００ｎｍのＳｉＯ2 層２を形成する。そし
て、接着層３であるＴａ薄膜を膜厚３０ｎｍで、そし
て、下部電極層４であるＰｔ薄膜を膜厚２００ｎｍで、
それぞれスパッタ法により形成した。
【００３７】なお、ここで、これらの材料や膜厚は、本
実施形態に限定されるものではなく、シリコン単結晶基
板の代わりに多結晶シリコン基板やＧａＡｓ基板等を用
いても良い。また、接着層は、成膜中に基板と下部電極
層との熱膨張率が異なることに起因する膜の剥離を防止
するものであり、膜厚は膜の剥離を防止できる程度であ
れば良く、材料についてもＴａ以外にチタン（Ｔｉ）等
を用いることができるが、本実施形態の場合、ＴｉとＰ
ｔとの合金が形成されるのでＴａを用いるのが好まし
い。また、絶縁層に用いたＳｉＯ2 層は、熱酸化により
作製されたものでなくても良く、スパッタ法や真空蒸着
法等により形成されたＳｉＯ2 膜や窒化シリコン膜等を
用いることができ、材料も膜厚も充分に絶縁性を有する
ものであれば良い。
【００３８】また、下部電極層についても、膜厚は充分
に電極層として機能できる程度あれば良く、材料はＰｔ
に限定されるものでなく、通常の電極材料に用いられる
金属材料で良いが、他の薄膜との関連で適宜選択でき得
るものである。また、成膜方法も、ここまでは、シリコ
ン熱酸化やスパッタ法に限定されるものでなく、真空蒸
着法等の通常の薄膜形成技術を用いて行っても良い。ま
た、基板構造も上記のものに限定されるものではない。
【００３９】次いで、このようにして作製したＰｔ／Ｔ
ａ／ＳｉＯ2 ／Ｓｉ基板の上に、バッファ層である酸化
チタン薄膜と成長層であるＢｉ4 Ｔｉ3 Ｏ12薄膜とＭＯ
ＣＶＤ法により形成して、成長層の成膜温度条件を変化
させたときの表面モフォロジーと配向性の観察を行っ
た。
【００４０】バッファ層である酸化チタン薄膜の成膜
は、チタン原料としてチタンイソプロポキサイド（Ｔｉ
（ｉ−ＯＣ3 Ｈ7 ）4 ）を用いて、これを５０℃に加熱
気化して、キャリアガスであるアルゴン（Ａｒ）ガスと
共に成膜室内に供給した。ここで、Ａｒガス供給時の流
量は１００ｓｃｃｍとした。そして、成膜室内には、上
述のように作製したＰｔ／Ｔａ／ＳｉＯ2 ／Ｓｉ基板を
一定の温度に加熱保持して、この基板上に膜厚が５ｎｍ
の酸化チタン薄膜を形成した。このときの酸化チタン薄
膜の成膜工程に要した時間は、３０秒程度であった。
【００４１】その後、この酸化チタン薄膜上に、連続し
て同じ基板温度で、成長層であるＢｉ4 Ｔｉ3 Ｏ12薄膜
を膜厚４５ｎｍで形成した。このときのＭＯＣＶＤ法に
よる成膜における原料の供給条件を表１に示す。
【００４２】
【表１】
【００４３】Ｂｉ4 Ｔｉ3 Ｏ12薄膜の成膜は、表１に示
すようにビスマス原料としてトリオルトトリルビリルビ
スマス（Ｂｉ（ｏ−ＯＣ7 Ｈ7 ）3 ）を、チタン原料と
してチタンイソプロポキサイド（Ｔｉ（ｉ−ＯＣ3 Ｈ
7 ）4 ）をそれぞれ用いて、これらの原料を表１に示す
原料温度にそれぞれ加熱気化して（ビスマス原料１６０
℃、チタン原料５０℃）、キャリアガスであるアルゴン
（Ａｒ）ガスと反応ガスである酵素（Ｏ2 ）ガスと共に
成膜室内に供給した。ここで、Ａｒガス供給時の流量は
Ｂｉ原料に対して２００ｓｃｃｍ、Ｔｉ原料に対して１
００ｓｃｃｍとし、Ｏ2 ガス供給時の流量は１０００ｓ
ｃｃｍとした。なお、これらの成膜工程において、成膜
室内の真空度は、１０Ｔｏｒｒ以上であると気相反応が
起こりやすくなるので、５Ｔｏｒｒとした。
【００４４】ここで、成膜温度即ち基板温度を４５０℃
にしたものと５００℃にしたものと、酸化チタンバッフ
ァ層及びＢｉ4 Ｔｉ3 Ｏ12薄膜（成長層）の合計膜厚が
いずれも５０ｎｍの２種類の試料を作製した。なお、こ
こでのＢｉ4 Ｔｉ3 Ｏ12薄膜（成長層）の膜厚を４５ｎ
ｍとしたが、これはあくまでも表面モフォロジーと結晶
性の観察を行うために、厚くしたものである。
【００４５】また、比較のため、酸化チタンバッファ層
を形成しないで、Ｐｔ／Ｔａ／ＳｉＯ2 ／Ｓｉ基板上に
直接Ｂｉ4 Ｔｉ3 Ｏ12薄膜を膜厚１５０ｎｍで形成した
比較試料も作製した。この比較試料の成膜条件は、酸化
チタンバッファ層を形成せず、成膜温度を５００℃にし
た以外は、上述の試料と全く同一なものである。
【００４６】このようにして作製した酸化チタンバッフ
ァ層を有する２種類の試料と比較試料とについて、ＳＥ
Ｍ（走査型電子顕微鏡）による表面モフォロジーの観察
と、Ｘ線回折による結晶性の観察を行った。このときの
ＳＥＭによる観察結果を図２及び図３に、Ｘ線回折によ
る観察結果を図４及び図５に示す。なお、図２及び図４
において、（ａ）は成膜温度（基板温度）が４５０℃の
試料、（ｂ）は成膜温度（基板温度）が５００℃の試
料、また、図３及び図５は酸化チタンバッファ層なしの
比較試料それぞれの観察結果を示すものである。
【００４７】図２のＳＥＭ写真によれば、酸化チタンバ
ッファ層を形成した試料について、（ａ）では結晶粒が
ｎｍオーダ、（ｂ）では結晶粒が１０ｎｍオーダの非常
に緻密で表面平滑な膜表面モフォロジーであることがわ
かる。これは、酸化チタンバッファ層が形成されていな
い比較試料の図３において、板状の粗大結晶粒（μｍオ
ーダ）が形成された粗雑な凹凸がある表面モフォロジー
になっているのと比較すると明らかである。なお、図２
（ａ）において、一部円形に黒ずんだ部分があるが、こ
れはＳＥＭ観察中に電子照射のために生じる焼けであ
り、薄膜表面の欠陥等を表すものではない。
【００４８】図４及び図５において、Ｐｔ（１１１）ピ
ーク以外の回折ピークは全てＢｉ4Ｔｉ3 Ｏ12薄膜によ
るものであり、また、（００ｎ）（ｎは整数）はｃ軸配
向を示すものであり、（ｎ００）はａ軸配向を示すもの
であり、それ以外の（１１７）等はランダムな配向を示
すものである。したがって、図４によると、（ａ）で
は、（１１７）の大きな回折ピークや、（００６）及び
（００８）の小さなｃ軸配向成分の回折ピークや、（２
００）の小さなａ軸配向成分の回折ピークがあり、ラン
ダム配向であることがわかる。一方、（ｂ）では、
（ａ）と比較すると、（１１７）の回折ピークが小さく
なり、（００６）及び（００８）のｃ軸配向成分の回折
ピークが大きくなっており、（ａ）よりもｃ軸配向性が
強くなっていることがわかる。また、図５においては、
（００ｎ）（ｎは整数）のｃ軸配向成分の回折ピークし
か示さず、ランダム配向成分を含まないｃ軸配向であ
る。
【００４９】以上のように、これらＳＥＭ及びＸ線回折
による観察結果から、酸化チタンバッファ層を形成した
試料は、非常に緻密で表面平滑な良好な膜表面モフォロ
ジーを示し、ｃ軸配向だけでない、ランダム配向膜とな
っていることがわかった。さらに、酸化チタンバッファ
層及びＢｉ4 Ｔｉ3 Ｏ12薄膜の成膜温度（基板温度）が
４５０℃のものは、５００℃のものよりも、より緻密で
表面平滑な表面モフォロジーを示し、結晶性はランダム
配向性が強いことがわかった。
【００５０】次いで、Ｐｔ／Ｔａ／ＳｉＯ2 ／Ｓｉ基板
上に、酸化チタンバッファ層と、成長層であるＢｉ4 Ｔ
ｉ3 Ｏ12薄膜と、強誘電体薄膜であるＢｉ4 Ｔｉ3 Ｏ12
薄膜とを順次形成した構造の作製について説明する。
【００５１】成長層であるＢｉ4 Ｔｉ3 Ｏ12薄膜までの
成膜については、成長層であるＢｉ4 Ｔｉ3 Ｏ12薄膜の
膜厚を５ｎｍとした以外は、上述のものと全く同様にし
て形成した。ただし、ここでもＢｉ4 Ｔｉ3 Ｏ12薄膜
（成長層）の成膜温度（基板温度）について、４５０℃
のものと５００℃のものとの２種類の試料の作製を行っ
た。このときのＢｉ4 Ｔｉ3 Ｏ12薄膜成長層の成膜工程
に要した時間は、いずれの試料についても、３０秒程度
であった。
【００５２】Ｂｉ4 Ｔｉ3 Ｏ12薄膜（成長層）までの形
成を、上述したのと同様にして行った後、一旦原料供給
を停止する。そして、基板温度を４００℃にした後、再
度Ｂｉ原料、Ｔｉ原料、キャリアガス（Ａｒ）、及び反
応ガス（Ｏ2 ）を成膜室内に供給して、強誘電体薄膜で
あるＢｉ4 Ｔｉ3 Ｏ12薄膜の成膜を、膜厚９０ｎｍで、
ＭＯＣＶＤ法により成膜室内の真空度を５Ｔｏｒｒとし
て行った。なお、ここで、強誘電体薄膜であるＢｉ4 Ｔ
ｉ3 Ｏ12薄膜の成膜条件は、基板温度（成膜温度）及び
膜厚以外は、表１を用いて説明した成長層であるＢｉ4
Ｔｉ3 Ｏ12薄膜の成膜条件と全く同様のものである。こ
のときのＢｉ4 Ｔｉ3 Ｏ12強誘電体薄膜の成膜工程に要
した時間は、いずれも試料でも３０分程度であり、従っ
て、バッファ層、成長層、及び強誘電体薄膜の成膜工程
に要した時間は、いずれの試料についても、全体でほぼ
３０分程度ということになる。
【００５３】ここで、このようにして、Ｐｔ／Ｔａ／Ｓ
ｉＯ2 ／Ｓｉ基板上に、酸化チタンバッファ層及び成長
層であるＢｉ4 Ｔｉ3 Ｏ12薄膜を介して、形成した強誘
電体薄膜であるＢｉ4 Ｔｉ3 Ｏ12薄膜のＳＥＭ（走査型
電子顕微鏡）による表面モフォロジーの観察と、Ｘ線回
折による結晶性の観察を行った結果について説明する。
【００５４】ＳＥＭによる観察結果を図６に、Ｘ線回折
による観察結果を図７に示す。なお、図６及び図７にお
いて、（ａ）は成長層の成膜温度（基板温度）が４５０
℃の試料、（ｂ）は成長層の成膜温度（基板温度）が５
００℃の試料それぞれの観察結果を示すものである。
【００５５】図６のＳＥＭ写真によれば、（ａ）では結
晶粒がｎｍオーダ、（ｂ）では結晶粒が１０ｎｍオーダ
の非常に緻密で表面平滑な膜表面モフォロジーであるこ
とがわかる。これは、ここに示されなが、酸化チタンバ
ッファ層が形成されていない試料が、板状の粗大結晶粒
（μｍオーダ）が形成された粗雑な凹凸がある表面モフ
ォロジーになり、これと比較して明らかなものである。
これらの膜表面モフォロジーの観察結果から、強誘電体
薄膜であるＢｉ4 Ｔｉ3 Ｏ12薄膜の表面モフォロジー
は、明らかに、成長層であるＢｉ4 Ｔｉ3 Ｏ12薄膜の表
面モフォロジーに強く影響を受けており、ほとんど同等
の膜表面モフォロジーになっていることがわかる。
【００５６】また、結晶性についても、図７のＸ線回折
の結果から、膜表面モフォロジーと同様、強誘電体薄膜
であるＢｉ4 Ｔｉ3 Ｏ12薄膜の結晶性は、明らかに、成
長層であるＢｉ4 Ｔｉ3 Ｏ12薄膜の結晶性に強く影響を
受けており、ほとんど同等の配向性を示していることは
明らかである。
【００５７】なお、本実施形態では、成長層の成膜温度
が４５０℃と５００℃の結果のみを示したが、４００℃
から６５０℃の範囲であれば、十分に表面平滑で緻密な
結晶性の成長層（Ｂｉ4 Ｔｉ3 Ｏ12薄膜）が得られるこ
とが確認できた。また、６５０℃以上の成膜温度では、
結晶性は高いが、結晶粒の成長が著しく、表面平滑な成
長層（Ｂｉ4 Ｔｉ3 Ｏ12薄膜）は得られなかった。
【００５８】以上のように、これらＳＥＭ及びＸ線回折
による観察結果から、本実施形態の強誘電体薄膜である
Ｂｉ4 Ｔｉ3 Ｏ12薄膜は、非常に緻密で表面平滑な良好
な表面モフォロジーを示し、ｃ軸配向だけでない、ラン
ダム配向膜となっていることがわかった。さらに、Ｂｉ
4 Ｔｉ3 Ｏ12薄膜の成膜温度（基板温度）が４５０℃の
ものは、５００℃のものよりも、より緻密で表面平滑な
表面モフォロジーを示し、結晶性はランダム配向性が強
いことがわかった。
【００５９】次いで、上記のようにして作製した２種類
の試料の強誘電体薄膜（Ｂｉ4 Ｔｉ3 Ｏ12薄膜）の上
に、上部電極層を形成し、図１に示すようなキャパシタ
構造を構成して、この膜の電気特性の評価を行った。な
お、この電極としては、１００μｍφのＰｔ電極膜を真
空蒸着法により形成した。図１に示した下部電極層１と
上部電極層８との間に電圧を印加して強誘電特性を評価
した結果、成長層（Ｂｉ4 Ｔｉ3 Ｏ12薄膜）を４５０℃
で成膜した試料については図８のような強誘電性ヒステ
リシス曲線を示した。すなわち、成長層（Ｂｉ4 Ｔｉ3
Ｏ12薄膜）を４５０℃で成膜した試料では、５Ｖ印加に
おいて残留自発分極Ｐｒ＝１６μＣ／ｃｍ2 、抗電場Ｅ
ｃ＝１３５ｋＶ／ｃｍとなった。このＰｒの値は、Ｂｉ
4 Ｔｉ3 Ｏ12単結晶で報告されているｃ軸方向における
Ｐｒ＝４μＣ／ｃｍ2 と比較して、はるかに大きい値が
得られている。
【００６０】これは、Ｂｉ4 Ｔｉ3 Ｏ12のａ軸方向のＰ
ｒの値がｃ軸方向のものより大きいことが知られてお
り、また本実施形態の結晶性がランダム配向を示したこ
とから、この１６μＣ／ｃｍ2 という大きな本実施形態
のＰｒは、Ｂｉ4 Ｔｉ3 Ｏ12薄膜のａ軸配向成分が大き
く寄与しているためと考えられる。
【００６１】また、この試料において、リーク電流Ｉ１
を測定した結果、印加電圧依存性は図９に示すようにな
り、印加電圧５ＶでＩ１＝７×１０-9Ａ／ｃｍ2 と小さ
な良好な値が得られた。これは、上述のように、酸化チ
タンバッファ層を形成しなかった比較試料の膜表面観察
において、図３に示したようなμｍサイズの板状粗大結
晶粒（ｃ面結晶粒）が、従来のＢｉ4 Ｔｉ3 Ｏ12強誘電
体薄膜には存在していたため、ピンホールによるリーク
電流が発生しやすかった。しかしながら、本実施形態の
ものは、低温成膜により、結晶粒の成長が抑制され、図
２に示したような微細な結晶粒からなる膜構造であるの
で、このような従来のピンホールの発生を抑え、低いリ
ーク電流値が得られたものと考えられる。
【００６２】なお、もう一つの本実施形態の試料、即ち
成長層（Ｂｉ4 Ｔｉ3 Ｏ12薄膜）を５００℃で成膜した
試料の強誘電性ヒステリシス曲線を図１０に示す。図１
０のように、この試料では、残留自発分極Ｐｒ＝２μＣ
／ｃｍ2 、抗電場Ｅｃ＝５０ｋＶ／ｃｍとなった。この
Ｐｒは図８に示したものより小さいが、Ｅｃが図８に示
したものより小さくなっている。これは、この試料の結
晶性がランダム配向であるがｃ軸配向成分が強いためと
考えられるが、このようにＥｃが小さいと、低い電圧で
動作可能なデバイスに応用可能なことを示している。ま
た、この試料においても、リーク電流は、Ｉ１＝１×１
０-8Ａ／ｃｍ2 と小さな良好な値が得られた。
【００６３】以上のように、本実施形態によれば、成長
層であるＢｉ4 Ｔｉ3 Ｏ12薄膜を４５０℃及び５００℃
の成膜温度で成膜した試料は、いずれも、強誘電体薄膜
であるＢｉ4 Ｔｉ3 Ｏ12薄膜において、非常に緻密で表
面平滑な良好な膜表面モフォロジーを示し、ｃ軸配向だ
けでないランダム配向膜となっていることがわかった。
さらに、いずれの試料においても、良好な強誘電特性を
示し、特に、成長層であるＢｉ4 Ｔｉ3 Ｏ12薄膜を４５
０℃の成膜温度で成膜した試料において、残留自発分極
ＰｒがＰｒ＝１６μＣ／ｃｍ2 と非常に大きな値が得ら
れた。
【００６４】なお、本実施形態では、強誘電体薄膜の成
膜温度が４００℃の結果のみを示したが、３００℃以上
であれば、結晶性及び表面モフォロジー共に、下部の成
長層の結晶性及び表面モフォロジーを十分に継承できる
ことが確認できた。ただし、強誘電特性は、成膜温度４
００℃の場合が優れていた。
【００６５】次に、第２の実施形態として、強誘電体薄
膜であるＢｉ4 Ｔｉ3 Ｏ12薄膜の膜厚を上記第１の実施
形態よりも薄くしたものについて説明する。本実施形態
では、成長層であるＢｉ4 Ｔｉ3 Ｏ12薄膜の成膜温度を
４５０℃とし、強誘電体薄膜であるＢｉ4 Ｔｉ3 Ｏ12薄
膜の膜厚を４０ｎｍとし、酸化チタンバッファ層と成長
層と強誘電体薄膜との合計膜厚が５０ｎｍの一つの試料
を作製した。なお、作製方法は、強誘電体薄膜であるＢ
ｉ4 Ｔｉ3 Ｏ12薄膜の膜厚を４０ｎｍ以外は、全く上記
第１の実施形態と同様にして作製した。このときのＢｉ
4 Ｔｉ3 Ｏ12強誘電体薄膜の成膜工程に要した時間は１
５分程度であり、従って、バッファ層、成長層、及び強
誘電体薄膜の成膜工程に要した時間は、全体でほぼ１５
分程度ということになる。
【００６６】本実施形態の試料の強誘電ヒステリス曲線
を第１の実施形態と同様にして測定すると、図１１に示
すようになった。図１１から、本実施形態の試料は、強
誘電体薄膜が４０ｎｍという薄い膜厚であるにもかかわ
らず、３Ｖという低電圧の印加で、残留自発分極Ｐｒ＝
４．５μＣ、抗電場Ｅｃ＝１３９ｋＶという、非常に良
好な強誘電特性が得られた。また、リーク電流Ｉ１を測
定すると、強誘電体薄膜が４０ｎｍという薄い膜厚であ
るにもかわらず、Ｉ１＝５×１０-6という低い値が得ら
れた。
【００６７】さらに、本実施形態の試料について、分極
反転の繰り返し疲労特性の測定を行った。その条件は、
印加電圧３Ｖ、パルス幅１００ｎｓのバイポール２連パ
ルスを繰り返し印加したときの、スイッチング電荷量
（分極の反転電荷量と非反転電荷量との差）の変化率を
測定するというものであり、その結果は、図１２のよう
になった。図１２に示すように、繰り返し回数１×１０
12回でスイッチング電荷量の減少が約１３パーセント
と、従来のＰＺＴ材料が疲労耐性がせいぜい１０8回程
度であるのと比較すると、はるかに本実施形態の疲労耐
性が優れているかが明らかである。
【００６８】また、図１３に、本実施形態のＳＥＭによ
る膜表面モフォロジーの観察結果を示すが、膜厚が薄い
ので、ｎｍオーダーの微細な結晶粒子から成り、非常に
緻密で表面平滑な良好な特性が得られていることがわか
る。
【００６９】第３の実施形態として、第２の実施形態で
作製した試料に熱処理を施したものについて説明する。
熱処理の条件としては、酸素気流中において、熱処理温
度６５０℃で、赤外線照射による高速熱処理であるＲＴ
Ａ（Ｒｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）
により施すものであり、処理時間を２分、１０分、３０
分と変化させたものについて、強誘電特性を調べた。そ
の結果、残留自発分極Ｐｒは、２分の処理時間のもので
Ｐｒ＝４．８μＣ／ｃｍ、１０分の処理時間のものでＰ
ｒ＝５．９μＣ／ｃｍ、３０分の処理時間のものでＰｒ
＝７．１μＣ／ｃｍと、ＲＴＡ処理時間が長くなると、
Ｐｒが大きく向上した。
【００７０】また、リーク電流Ｉ１については、その印
加電圧依存性を示した図１４のようになり、３Ｖの印加
電圧で、２分の処理時間のものでＩ１＝８×１０-8Ａ／
ｃｍ2 、１０分の処理時間のものでＩ１＝２×１０-8Ａ
／ｃｍ2 、３０分の処理時間のものでＩ１＝２×１０-9
Ａ／ｃｍ2 と、ＲＴＡ処理時間が長くなると、Ｉ１が顕
著に改善された。これらは、本実施形態における熱処理
によって、強誘電体薄膜であるＢｉ4 Ｔｉ3 Ｏ12薄膜の
結晶性が向上することに起因するものであると考えられ
る。
【００７１】第４の実施形態として、Ｂｉ4 Ｔｉ3 Ｏ12
強誘電体薄膜の膜厚を１９０ｎｍとし、酸化チタンバッ
ファ層と成長層（Ｂｉ4 Ｔｉ3 Ｏ12薄膜）とのトータル
の膜厚を２００ｎｍの試料を作製した。作製方法につい
ては、上記第１及び第２の実施形態と全く同様にした
が、ただし、成長層（Ｂｉ4 Ｔｉ3 Ｏ12薄膜）の成膜温
度を４５０℃とした。このときのＢｉ4 Ｔｉ3 Ｏ12強誘
電体薄膜の成膜工程に要した時間は６０分程度であり、
従って、バッファ層、成長層、及び強誘電体薄膜の成膜
工程に要した時間は、全体でほぼ１時間程度ということ
になる。
【００７２】本実施形態についてのＳＥＭによる膜表面
モフォロジーの観察結果を、図１５に示す。図１５のＳ
ＥＭ写真から明らかのように、１０ｎｍオーダーの非常
に緻密で表面平滑な良好な膜表面モフォロジーを示して
いる。これによれば、第１の実施形態と比較して、膜厚
がほぼ２倍になっているのに、Ｂｉ4 Ｔｉ3 Ｏ12強誘電
体薄膜の表面モフォロジーが、成長層（Ｂｉ4 Ｔｉ3 Ｏ
12薄膜）の影響を強く受けていることがわかる。
【００７３】また、本実施形態の試料の強誘電ヒステリ
ス曲線を上記実施形態と同様にして測定すると、図１６
に示すようになった。図１６のように、この試料では、
残留自発分極Ｐｒ＝１４μＣ／ｃｍ2 、抗電場Ｅｃ＝１
８０ｋＶ／ｃｍとなった。やはりこの実施形態において
も、Ｂｉ4 Ｔｉ3 Ｏ12強誘電薄膜がランダム配向膜とな
り、ａ軸配向成分が大きく寄与しているため、Ｂｉ4 Ｔ
ｉ3 Ｏ12単結晶で報告されているｃ軸方向におけるＰｒ
＝４μＣ／ｃｍ2 と比較して、はるかに大きい値を示し
ているものと考えられる。また、この試料においても、
リーク電流は、Ｉ１＝３×１０-9Ａ／ｃｍ2 と小さな良
好な値が得られた。このように、本実施形態によれば、
強誘電体薄膜が２００ｎｍ程度の膜厚であっても、本発
明が有効なことが確認できた。
【００７４】なお、上記実施形態において、酸化チタン
バッファ層の膜厚と、成長層（Ｂｉ4 Ｔｉ3 Ｏ12薄膜）
の膜厚は、いずれも５ｎｍとしたが、これらの膜厚は、
いずれも３ｎｍから１０ｎｍの範囲で用いれば、本発明
の効果が顕著に得られている。また、上記実施形態で
は、基板として、Ｐｔ下部電極層／Ｔａ接着層／ＳｉＯ
2 絶縁層／Ｓｉ基板を用いたが、従来同様の基板でＭＯ
ＣＶＤ法を用いた低温成膜によりＢｉ4 Ｔｉ3 Ｏ12薄膜
を形成しようとすると、パイロクロア相のＢｉ2Ｔｉ2
Ｏ7 が発生しやすくなるとの報告に対して、本実施形態
では、パイロクロア相のＢｉ2 Ｔｉ2 Ｏ7 が発生してい
ないことを示すものであり、本発明がこのような基板構
造に限定されるものではない。
【００７５】第５の実施形態について以下に説明する。
まず、基板温度を４００℃とし、Ｔｉ原料のみを供給し
酸化チタン第一バッファ層５ｎｍを形成した後に、引き
続き基板温度を６５０℃としＢｉ原料とＴｉ原料および
Ｏ2 ガスを同時に供給しＢｉ4 Ｔｉ3 Ｏ12成長層３ｎｍ
を形成した。ここで基板温度を４００℃に設定し直した
後、再度、Ｂｉ原料とＴｉ原料およびＯ2 ガスを同時に
Ｂｉ4 Ｔｉ3 Ｏ12成長層形成時と同条件で同量供給し、
全膜厚１００ｎｍのＢｉ4 Ｔｉ3 Ｏ12薄膜を作製した。
図１７にＢｉ4 Ｔｉ3 Ｏ12薄膜の斜視ＳＥＭ写真による
表面モフォロジーと断面形状を、また図１８に本Ｂｉ4
Ｔｉ3 Ｏ12薄膜のＸ線回折パターンを示した。
【００７６】図１７及び図１８より本第５の実施形態に
よる薄膜は、結晶性の良好なｃ軸（００ｎ）と（１１
７）のいわゆるランダム配向Ｂｉ4 Ｔｉ3 Ｏ12薄膜であ
り、緻密かつ表面平滑な薄膜であることが分かる。そし
て、図１８のｃ軸（００ｎ）と（１１７）との回折ピー
クの比率を、第１の実施形態の図７（ａ）、（ｂ）のも
のと比較すると、本実施形態のものでは、ちょうど図７
（ａ）と図７（ｂ）との間の比率となっている。このこ
とから、本実施形態のＢｉ4 Ｔｉ3 Ｏ12薄膜の配向状態
は、第１の実施形態の図７（ａ）と図７（ｂ）とに示さ
れたものの中間程度になっているものと考えられる。
【００７７】上記Ｂｉ4 Ｔｉ3 Ｏ12薄膜の上に１００μ
ｍφのＰｔ電極を蒸着しキャパシタを形成し、このキャ
パシタについて強誘電特性の測定を行ったところ、図１
９の様な明確なヒステリシス曲線が得られた。３Ｖの電
圧印加により残留自発分極Ｐｒ＝１１μＣ／ｃｍ2 、抗
電場Ｅｃ＝９０ｋＶ／ｃｍ、５Ｖの電圧印加により残留
自発分極Ｐｒ＝１５．５μＣ／ｃｍ2 、抗電場Ｅｃ＝１
２０ｋＶ／ｃｍの値が得られている。また図２０に示し
たリーク電流特性から３Ｖのバイアス電圧を印加した際
のリーク電流は、Ｉｌ＝７×１０-9ｋＶ／ｃｍ2 、５Ｖ
印加した際のリーク電流は、Ｉｌ＝４×１０-8ｋＶ／ｃ
ｍ2 と非常に低い値であった。
【００７８】加えて、本Ｂｉ4 Ｔｉ3 Ｏ12薄膜の疲労特
性測定結果は図２１のようになった。電圧４Ｖ、パルス
幅５００ｎｓのバイポール２連パルスを繰り返して印加
した場合の残留分極値の変化は、繰り返し回数１×１０
12回で約３．２％のＰｒの現象が認められる程度であ
り、従来のＰＺＴ材料（疲労耐性は１０8 回以下）と比
較して、本発明で得られる強誘電体膜の疲労特性は極め
て優れていることがわかる。
【００７９】第６の実施形態について以下に説明する。
第５の実施形態と酸化チタン第一バッファ層、Ｂｉ4 Ｔ
ｉ3 Ｏ12成長層を同条件で作製し、続けて、基板温度を
４００℃に設定し直した後にＢｉ4 Ｔｉ3 Ｏ12強誘電体
薄膜を形成して、成長層と強誘電体薄膜即ちＢｉ4 Ｔｉ
3 Ｏ12薄膜の全膜厚を５０ｎｍとした。この時の膜の斜
視ＳＥＭ写真による表面モフォロジーと断面形状を図２
２に示す。上記第５の実施形態と同様、緻密かつ表面平
滑で結晶性良好なランダム配向Ｂｉ4 Ｔｉ3 Ｏ12膜であ
った。このＢｉ4 Ｔｉ3 Ｏ12薄膜の上に１００μｍφの
Ｐｔ電極を蒸着しキャパシタを形成し、このキャパシタ
について強誘電特性の測定を行ったところ、図２３の様
な明確なヒステリシス曲線を示した。３Ｖの電圧印加に
より残留自発分極Ｐｒ＝９μＣ／ｃｍ2 、抗電場Ｅｃ＝
１２０ｋＶ／ｃｍ、５Ｖの電圧印加により残留自発分極
Ｐｒ＝１４μＣ／ｃｍ2 、抗電場Ｅｃ＝１８０ｋＶ／ｃ
ｍの値が得られた。
【００８０】本発明によると５０ｎｍという非常に薄い
薄膜で、十分な強誘電特性を有効に引き出すことがで
き、このことは、大容量ＦＲＡＭ等への応用の際にも最
も重要なメリットである。
【００８１】第７の実施形態について以下に説明する。
まず、基板温度を４００℃とし、Ｔｉ原料のみを供給し
酸化チタン第一バッファ層５ｎｍを形成した後に、引き
続き基板温度を４５０℃としＢｉ原料とＴｉ原料および
Ｏ2 ガスを同時に供給しＢｉ4 Ｔｉ3 Ｏ12成長層５ｎｍ
を形成した。ここで基板温度を３００℃に設定し直した
後、再度、Ｂｉ原料とＴｉ原料およびＯ2 ガスを同時に
Ｂｉ4 Ｔｉ3 Ｏ12成長層形成時と同条件で同量供給し、
全膜厚１００ｎｍのＢｉ4 Ｔｉ3 Ｏ12薄膜を作製した。
図２４に本Ｂｉ4 Ｔｉ3 Ｏ12薄膜のＳＥＭ写真による表
面モフォロジーを、また図２５に本Ｂｉ4 Ｔｉ3 Ｏ12薄
膜のＸ線回折パターンを示した。
【００８２】図２４および２５より本実施形態による薄
膜は、ｃ軸（００ｎ）と（１１７）のいわゆるランダム
配向Ｂｉ4 Ｔｉ3 Ｏ12薄膜であることが分かる。結晶性
は余り良好ではないものの、本発明を用いることで３０
０℃と極めて低い基板温度の場合でもＢｉ4 Ｔｉ3 Ｏ12
を成長させることができる。
【００８３】なお、本発明の製造方法において、酸化チ
タンバッファ層及び成長層（Ｂｉ4Ｔｉ3 Ｏ12薄膜）の
ＭＯＣＶＤ法での成膜温度は、４００℃から６５０℃の
温度域で、良好な強誘電特性を示す強誘電体薄膜（Ｂｉ
4 Ｔｉ3 Ｏ12薄膜）が得られた。特に、４００℃から４
７０℃の温度域では、ランダム配向性が強く、大きな残
留自発分極Ｐｒを示す強誘電体薄膜（Ｂｉ4 Ｔｉ3 Ｏ12
薄膜）が得られた。また、強誘電体薄膜（Ｂｉ4 Ｔｉ3
Ｏ12薄膜）のＭＯＣＶＤ法での成膜温度は、３００℃か
ら４００℃の温度域で、良好な強誘電特性を示した。ま
た、本発明の製造方法での熱処理温度は、５００℃から
７００℃の温度域で顕著な効果を示しており、７００℃
程度の温度でも短時間で十分に効果が得られるので、高
集積デバイスへの応用も十分に可能なものである。
【００８４】なお、ＭＯＣＶＤ法による成膜条件におい
て、成膜温度（基板温度）以外の原料や供給ガス等の条
件は、上記実施形態に限定されるものではなく、成膜装
置や原料等により適宜設定されるものである。
【００８５】上記第１乃至第４の実施形態では、酸化チ
タンバッファ層の成膜温度を、成長層であるＢｉ4 Ｔｉ
3 Ｏ12薄膜の成膜温度と同一とした。これは実際の製造
工程において、基板温度を変化させることはデバイス作
製時間を冗長させるものであるので生産性を考慮して、
同一の成膜温度としたものである。他方、第５乃至第７
の実施形態に示すように、酸化チタンバッファ層の成膜
温度を、成長層であるＢｉ4 Ｔｉ3 Ｏ12薄膜の成膜温度
と異なる温度としても良い。
【００８６】以下に、前記Ｂｉ4 Ｔｉ3 Ｏ12強誘電体薄
膜を種々の電子素子に利用した実施形態について説明す
る。まず、キャパシタ構造の不揮発性メモリに、前記Ｂ
ｉ4Ｔｉ3 Ｏ12強誘電体薄膜を利用した場合の実施形態
を図２６（ａ）に、その等価回路を図２６（ｂ）に示
す。
【００８７】本実施形態に示す強誘電体薄膜を利用した
キャパシタ構造の不揮発性メモリは、一つのメモリセル
が、一つのキャパシタ１０８と、一つのトランジスタ１
０７とで構成される。ここで、キャパシタ１０８は第３
の実施形態に示す〈１１７〉配向性Ｂｉ4 Ｔｉ3 Ｏ12薄
膜５とこれを挟む一対の導体（電極）１１０、１１０’
とからなり、トランジスタ１０７はビット線１１２とワ
ード線１１１とＡＩ電極１０９に接続された信号ライン
１１３とからなる。尚、ＡＩ電極１０９はキャパシタ１
０８の電極１１０’にも接続されている。
【００８８】上記のキャパシタ構造の不揮発性メモリの
製造方法について説明する。まず、ｎ型Ｓｉ基板上１０
１にＳｉＯ2、Ｓｉ3Ｎ4を形成し、フォトエッチングに
よって後にトランジスタを形成する部分にＳｉ3Ｎ4を残
して、フィールド酸化を行い、フィールドＳｉＯ2を形
成する。次に、先に形成したＳｉ3Ｎ4膜及び直下のＳｉ
Ｏ2膜を除去し、ゲート酸化膜によってゲートＳｉＯ2を
形成した後、Ｐｏｌｙ−Ｓｉゲート１１１を形成する。
次に、このゲート１１１をマスクにして、イオン打ち込
みを行いソース１１２、ドレイン１１３を形成した後、
層間絶縁膜としてＰＳＧ（珪燐酸ガラス）で覆い、リフ
ローして平坦化する。
【００８９】その上に、電極１１０を形成した後、〈１
１７〉配向性Ｂｉ4 Ｔｉ3 Ｏ12薄膜１０５、電極１１
０’を順次形成する。その後、またＰＳＧで覆い、リフ
ローした後、１１０’、１１３上にコンタクトホールを
エッチングにより形成して、最後に配線用ＡＩ電極１０
９を設ける。
【００９０】なお、ここで〈１１７〉配向性Ｂｉ4 Ｔｉ
3 Ｏ12薄膜１０５とは、前述の第１の実施形態において
酸化チタンバッファ層及び成長層の成膜温度を４５０℃
としたものである。そして、〈１１７〉配向性Ｂｉ4 Ｔ
ｉ3 Ｏ12薄膜１０５は、実際には、その実施形態と同様
の条件で、図２６には示さない酸化チタンバッファ層及
び成長層を、電極１１０上に成膜した後に形成したもの
である。また、強誘電体薄膜として、〈１１７〉配向性
Ｂｉ4 Ｔｉ3 Ｏ12薄膜を用いたのは、本実施形態のよう
なキャパシタ構造の素子ではより大きな残留自発分極を
示すものが好ましいからである。
【００９１】以下、上記キャパシタ構造の不揮発性メモ
リの動作を説明する。情報”１”を書き込む場合には、
ビット線１１２よりトランジスタ１０７を経由して、強
誘電体薄膜１０５に抗電界以上の負のパルスを印加する
と、強誘電体薄膜１０５が分極して、負の残留分極電荷
がキャパシタ１０８の電極１１０側に蓄積される。ま
た、情報”０”を書き込む場合には、ビット線１１２よ
りトランジスタ１０７を経由して、強誘電体薄膜１０５
に抗電界以上の正パルスを印加すると、強誘電体薄膜１
０５が分極して、正の残留分極電荷がキャパシタ１０８
の電極１１０側に蓄積される。
【００９２】情報”１”を読み出す場合には、正のパル
スを印加すると、負の残留分極が今度は分極反転を起こ
し、正の残留分極が、キャパシタ１０８の電極１１０側
に蓄積されることになる。従ってパルスの印加前後で、
正の残留分極電荷と負の残留分極電荷との差の電荷量の
変化が生じる。一方、情報”０”を読み出す場合には、
正のパルスを印加しても分極反転が起こらないため、パ
ルスを印可前後で電荷量の変化がほとんど生じない。こ
の電荷量の差をビット線に接続されたセンスアンプを用
いることにより、ビット情報が同定される。強誘電体薄
膜１０５は残留分極を持つため、電源をＯＦＦにして
も”１”あるいは”０”の状態が保持され、不揮発性記
憶動作が実現される。尚、同様の構造で普段は強誘電体
の高誘電率性のみを利用してＤＲＡＭ動作させて、電源
ＯＦＦ時のみ不揮発性メモリとして動作させることも可
能である。
【００９３】よって、キャパシタ構造の不揮発性メモリ
の強誘電体薄膜に対し、本発明を適用したところ、不揮
発性メモリとして十分な特性が得られた。
【００９４】以下に、ＭＦＭＩＳ−ＦＥＴ（Ｍｅｔａｌ
Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｍｅｔａｌ Ｉｎｓｕ
ｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｆｉｅｌｄ
Ｅｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）に前記Ｂｉ4 Ｔ
ｉ3 Ｏ12強誘電体薄膜を利用した場合について図２７を
用いて説明する。図２７に本実施形態の断面構造概略図
を示す。先ず、ｎ型Ｓｉ基板上１０１に熱酸化法により
ゲートＳｉＯ2１１４を形成し、その上にフローティン
グゲート１１５をＰｔで形成後、イオン打ち込みによっ
てドレイン１１９とソース１２０を形成した後、ＰＳＧ
（珪燐酸ガラス）で覆い、リフローして平坦化する。
【００９５】次に，ＰＰｔゲート１１５上のＰＳＧをエ
ッチングで除去し、その上にｃ軸配向性Ｂｉ4 Ｔｉ3 Ｏ
12強誘電体薄膜１１６を成膜し、さらにその上にコント
ロールゲート１１７をＰｔで形成する。その後、また、
ＰＳＧで覆いリフローした後、コントロールゲート１１
７、ドレイン１１９、ソース１２０上にコンタクトホー
ルをエッチングにより形成して、最後に配線用ＡＩ電極
１１８、１２１、１２２を設ける。
【００９６】なお、ここでｃ軸配向性Ｂｉ4 Ｔｉ3 Ｏ12
強誘電体薄膜１１６とは、前述の第１の実施形態におい
て酸化チタンバッファ層及び成長層の成膜温度を５００
℃としたものである。そしてｃ軸配向性Ｂｉ4 Ｔｉ3 Ｏ
12薄膜１１６は、実際には、その実施形態と同様の条件
で、図２７には示さない酸化チタンバッファ層及び成長
層を成膜した後に形成したものである。また、本実施形
態のようなＭＦＭＩＳ−ＦＥＴ構造の素子では低電圧で
駆動可能なものが望ましいので、強誘電体薄膜としてｃ
軸配向性Ｂｉ4 Ｔｉ3 Ｏ12薄膜を用いたものである。
【００９７】ＭＦＭＩＳ−ＦＥＴでは、コントロールゲ
ート１１７に電圧を印加し、上記強誘電体薄膜分極方向
を変えると、その静電誘導によりフローティングゲート
１１５を介してゲート絶縁膜であるＳｉＯ2１１４も誘
電分極し、分極方向が変化する。この分極の向きによっ
て、ゲート直下の半導体表面のチャネルの形成が制御で
きるので、ドレーン電流のＯＮ−ＯＦＦのより”
０”、”１”を定義できる。例えば、ゲート電極がゼロ
バイアス状態において、半導体基板方向に強誘電体薄膜
１１６がフローティングゲート１１５側が負極性となる
ように分極しているとする。この場合にはＳｉＯ2１１
４が誘電分極し、Ｓｉ基板１０１に接する面が負極性と
なり、Ｓｉ基板１のＳｉＯ2１１４に接する表面は正極
性となりドレイン１１９とソース１２０が接続されない
（ＯＦＦ状態）。
【００９８】次に、ゲート電極１１７に強誘電体薄膜１
１６の抗電界よりも大きな正電圧を印加すると、強誘電
体薄膜１１６の分極方向が反転し、フローティングゲー
ト１１５側が正極性となるように分極する。この場合に
はＳｉＯ2１１４が誘電分極し、Ｓｉ基板１０１に接す
る面が正極となる。Ｓｉ基板１０１のＳｉＯ2１１４に
接する表面は負極性となり、ドレイン１１９とソース１
２０が接続された状態になる（ＯＮ状態）。この状態で
ゲート電圧をゼロバイアス状態にしても、残留分極によ
り、この状態は保持される。
【００９９】このＳｉＯ2１１４の誘電分極は強誘電体
薄膜１１６の分極が保持される限り保たれるので、非破
壊読みだし可能な不揮発性メモリとして動作させること
が可能となる。
【０１００】上記のように、ＭＦＭＩＳ−ＦＥＴ構造の
不揮発性メモリの強誘電体薄膜に対し、本発明を適用し
たところ、不揮発性メモリとして十分な特性が得られ
た。
【０１０１】
【発明の効果】以上のように、本発明の強誘電体薄膜被
覆基板によれば、残留自発分極の値が大きな非常に優れ
た強誘電特性が得られ、かつ、リーク電流特性及び疲労
耐性に優れた高信頼性を実現することができる。特に、
残留自発分極が１６μＣ／ｃｍ2 という非常に大きな値
が得ることができ、また、約５０ｎｍという薄膜でも十
分な強誘電特性を得ることができる。このことは、微小
なキャパシタを形成しても、十分な分極電荷を確保でき
るので、高集積テバイスに応用するのに極めて有効であ
る。また、非常に緻密で表面平滑な膜表面モフォロジー
が得られるので、様々な微細加工プロセスに対応でき、
これもまた高集積デバイスに応用するのに有効なもので
ある。
【０１０２】また、本発明の強誘電体薄膜被覆基板の製
造方法によれば、ランダム配向膜の強誘電体薄膜を得る
ことができ、その配向性（結晶性）の制御が可能である
ので、応用するデバイスに応じて、残留自発分極や抗電
場を制御でき、様々なデバイスへの応用ができ、かつ、
デバイス設計の自由度を大きく向上させることができ
る。そして、製造工程が低温で行えるので、従来の高温
プロセスが問題となっていた高集積デバイス等の様々な
デバイスに対応することが可能となる。さらに、従来の
ＭＯＤ法やゾルーゲル法等の塗布成膜でなく、ＭＯＣＶ
Ｄ法を用いているので、大面積の薄膜を膜厚制御性良
く、高速に製造することができるので、生産性を著しく
向上させることができる。
【０１０３】さらに、本発明の強誘電体薄膜被覆基板の
製造方法によれば、強誘電体薄膜の成膜工程の後に、熱
処理を施すことにより、５０ｎｍ以下という極薄い強誘
電体薄膜であっても残留自発分極Ｐｒ＝７．１μＣ／ｃ
ｍという強誘電特性を得ることができるなど、強誘電体
薄膜の特性向上や、信頼性の改善等に非常に有効であ
る。
【０１０４】本発明のキャパシタ構造の不揮発性メモリ
では、上記の強誘電体薄膜被覆基板によって構成したの
で、不揮発性メモリとして十分な特性が得られる。
【０１０５】本発明のＭＦＭＩＳ−ＦＥＴ構造の不揮発
性メモリでは、上記の強誘電体薄膜被覆基板によって構
成したので、不揮発性メモリとして十分な特性が得られ
る。
【図面の簡単な説明】
【図１】本発明の強誘電体薄膜被覆基板の構造を示す断
面概略図である。
【図２】第１の実施形態のＳＥＭによるＢｉ4 Ｔｉ3 Ｏ
12薄膜（成長層）表面の観察結果を示す写真である。
【図３】比較試料のＳＥＭによるＢｉ4 Ｔｉ3 Ｏ12薄膜
表面の観察結果を示す写真である。
【図４】第１の実施形態のＸ線回折によるＢｉ4 Ｔｉ3
Ｏ12薄膜（成長層）の結晶性の観察結果を示す図であ
る。
【図５】比較試料のＸ線回折によるＢｉ4 Ｔｉ3 Ｏ12薄
膜の結晶性の観察結果を示す図である。
【図６】第１の実施形態のＳＥＭによるＢｉ4 Ｔｉ3 Ｏ
12強誘電体薄膜表面の観察結果を示す写真である。
【図７】第１の実施形態のＸ線回折によるＢｉ4 Ｔｉ3
Ｏ12強誘電体薄膜の結晶性の観察結果を示す図である。
【図８】第１の実施形態の強誘電ヒステリシス曲線を示
す図である。
【図９】第１の実施形態のリーク電流（Ｉｌ）の印加電
圧依存性を示す図である。
【図１０】第１の実施形態の強誘電ヒステリシス曲線を
示す図である。
【図１１】第２の実施形態の強誘電ヒステリシス曲線を
示す図である。
【図１２】第２の実施形態のスイッチング電荷量の繰り
返し回数依存性を示す図である。
【図１３】第２の実施形態のＳＥＭによるＢｉ4 Ｔｉ3
Ｏ12強誘電体薄膜表面の観察結果を示す写真である。
【図１４】第３の実施形態のリーク電流（Ｉｌ）の印加
電圧依存性を示す図である。
【図１５】第４の実施形態のＳＥＭによるＢｉ4 Ｔｉ3
Ｏ12強誘電体薄膜表面の観察結果を示す写真である。
【図１６】第４の実施形態の強誘電ヒステリシス曲線を
示す図である。
【図１７】第５の実施形態のＳＥＭによるＢｉ4 Ｔｉ3
Ｏ12強誘電体薄膜の斜視観察を示す写真である。
【図１８】第５の実施形態のＸ線回折によるＢｉ4 Ｔｉ
3 Ｏ12強誘電体薄膜の結晶性の観察結果を示す図であ
る。
【図１９】第５の実施形態の強誘電ヒステリシス曲線を
示す図である。
【図２０】第５の実施形態のリーク電流（Ｉｌ）の印加
電圧依存性を示す図である。
【図２１】第５の実施形態のスイッチング電荷量の繰り
返し回数依存性及び繰り返し前後（１０12サイクル）の
強誘電ヒステリシス曲線の比較である。
【図２２】第６の実施形態のＳＥＭによるＢｉ4 Ｔｉ3
Ｏ12強誘電体薄膜の斜視観察を示す写真である。
【図２３】第６の実施形態の強誘電ヒステリシス曲線を
示す図である。
【図２４】第７の実施形態のＳＥＭによるＢｉ4 Ｔｉ3
Ｏ12強誘電体薄膜の斜視観察を示す写真である。
【図２５】第７の実施形態のＸ線回折によるＢｉ4 Ｔｉ
3 Ｏ12強誘電体薄膜の結晶性の観察結果を示す図であ
る。
【図２６】（ａ）は本発明によるＢｉ4 Ｔｉ3 Ｏ12強誘
電体薄膜を用いたキャパシタ構造の不揮発性メモリの断
面構造の概略図であり、（ｂ）は（ａ）の等価回路を示
す図である。
【図２７】本発明によるＢｉ4 Ｔｉ3 Ｏ12強誘電体薄膜
を用いたＭＦＭＩＳ−ＦＥＴの断面構造の概略図であ
る。
【符号の説明】
１、１０１ シリコン基板 ２ 酸化シリコン層 ３ 接着層 ４ 下部電極層 ５ バッファ層 ６ 成長層 ７ 強誘電体薄膜 ８ 上部電極層 １０７ トランジスタ １０８ キャパシタ １０９ 配線用電極 １１０ 下部電極 １１０’上部電極 １１１ ワード線 １１２ ビット線 １１３ ドレイン １１４ ゲートＳｉＯ2 １１５ フローティングゲート １１６ 強誘電体薄膜 １１７ コントロールゲート １１８、１２１、１２２ 配線用電極 １１９ ドレイン １２０ ソース
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 21/8247 Ｈ０１Ｌ 49/02 27/10 ４５１ 27/10 ６５１ 27/108 29/78 ３７１ 29/788 29/792 49/02 (72)発明者 木場 正義 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 平７−202295（ＪＰ，Ａ) 特開 平８−12494（ＪＰ，Ａ) 特開 平８−161933（ＪＰ，Ａ) 特開 平８−339715（ＪＰ，Ａ) 特開 平５−218303（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01B 17/60 H01B 3/12 304 G11C 11/22 H01L 21/316 H01L 21/8242 H01L 21/8247 H01L 27/10 451 H01L 27/108 H01L 29/788 H01L 29/792 H01L 49/02

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 基板上に、酸化チタンから成るバッファ
    層と、Ｂｉ ４ Ｔｉ ３ Ｏ １２ から成る強誘電体薄膜を成長
    させるための成長層と、層状結晶構造を有するＢｉ ４ Ｔ
    ｉ ３ Ｏ １２ から成る強誘電体薄膜とが順次形成されたこ
    とを特徴とする強誘電体薄膜被覆基板。
  2. 【請求項２】 基板上にバッファ層と強誘電体薄膜とを
    ＭＯＣＶＤ法により形成する強誘電体薄膜被覆基板の製
    造方法において、 基板上にバッファ層として酸化チタンを成膜した後、該
    バッファ層上に強誘電体薄膜を成長させるための成長層
    としてＢｉ ４ Ｔｉ ３ Ｏ １２ 薄膜を４００℃から６５０℃
    の成膜温度で成膜し、該成長層上に前記強誘電体薄膜と
    してＢｉ ４ Ｔｉ ３ Ｏ １２ 薄膜を３００℃から４００℃の
    成膜温度で成膜することを特徴とする強誘電体薄膜被覆
    基板の製造方法 。
  3. 【請求項３】 前記成長層であるＢｉ ４ Ｔｉ ３ Ｏ １２ 薄
    膜の成長温度を４００℃から４７０℃とすることを特徴
    とする請求項２に記載の強誘電体薄膜被覆基板の製造方
    法。
  4. 【請求項４】 基板上にバッファ層と強誘電体薄膜とを
    ＭＯＣＶＤ法により形成する強誘電体薄膜被覆基板の製
    造方法において、 基板上にバッファ層として酸化チタン薄膜を成膜した
    後、該バッファ層上に強誘電体薄膜を成長させるための
    成長層としてＢｉ ４ Ｔｉ ３ Ｏ １２ 薄膜を４００℃から６
    ５０℃の成膜温度で成膜し、該強誘電体薄膜成長層上に
    前記強誘電体薄膜としてＢｉ ４ Ｔｉ ３ Ｏ １２ 薄膜を３０
    ０℃から４００℃の成膜温度で成膜し、５００℃から７
    ００℃の熱処理を施すことを特徴とする強誘電体薄膜被
    覆基板の製造方法。
  5. 【請求項５】 前記成長層であるＢｉ ４ Ｔｉ ３ Ｏ １２ 薄
    膜の成膜温度を４００℃から４７０℃とすることを特徴
    とする請求項４に記載の強誘電体薄膜被覆基板の製造方
    法。
  6. 【請求項６】 請求項１に記載の強誘電体薄膜被覆基板
    によって構成された、キャパシタ構造の不揮発性メモ
    リ。
  7. 【請求項７】 請求項１に記載の強誘電体薄膜被覆基板
    によって構成された、ＭＦＭＩＳ−ＦＥＴ構造の不揮発
    性メモリ。
JP01790996A 1995-03-08 1996-02-02 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ Expired - Fee Related JP3363301B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP01790996A JP3363301B2 (ja) 1995-03-08 1996-02-02 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ
EP96301577A EP0732422B1 (en) 1995-03-08 1996-03-07 Ferroelectric thin-film coated substrate, method for its manufacture and nonvolatile memory comprising such a substrate
DE69610517T DE69610517T2 (de) 1995-03-08 1996-03-07 Mit einer ferroelektrischen Dünnschicht beschichtetes Substrat, Methode zu dessen Herstellung sowie nichtflüchtiger Speicher, der dieses Substrat enthält
US08/612,584 US5821005A (en) 1995-03-08 1996-03-08 Ferroelectrics thin-film coated substrate and manufacture method thereof and nonvolatile memory comprising a ferroelectrics thinfilm coated substrate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7833895 1995-03-08
JP7-78338 1995-03-08
JP01790996A JP3363301B2 (ja) 1995-03-08 1996-02-02 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ

Publications (2)

Publication Number Publication Date
JPH08306231A JPH08306231A (ja) 1996-11-22
JP3363301B2 true JP3363301B2 (ja) 2003-01-08

Family

ID=26354495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01790996A Expired - Fee Related JP3363301B2 (ja) 1995-03-08 1996-02-02 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ

Country Status (4)

Country Link
US (1) US5821005A (ja)
EP (1) EP0732422B1 (ja)
JP (1) JP3363301B2 (ja)
DE (1) DE69610517T2 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10182291A (ja) * 1996-12-20 1998-07-07 Sharp Corp 強誘電体薄膜の製造方法、強誘電体薄膜被覆基板及びキャパシタ
JPH10209392A (ja) * 1997-01-22 1998-08-07 Sony Corp 半導体メモリセル用キャパシタの電極及び半導体メモリセル用キャパシタ、並びに、それらの作製方法
US6104049A (en) * 1997-03-03 2000-08-15 Symetrix Corporation Ferroelectric memory with ferroelectric thin film having thickness of 90 nanometers or less, and method of making same
JPH10313097A (ja) * 1997-05-13 1998-11-24 Sharp Corp 強誘電体薄膜、製造方法及び強誘電体薄膜を含んでなる素子
JP3549715B2 (ja) * 1997-10-15 2004-08-04 日本電気株式会社 Ｂｉ層状強誘電体薄膜の製造方法
US5967497A (en) * 1997-12-15 1999-10-19 Energy Absorption Systems, Inc. Highway barrier and guardrail
US6120846A (en) * 1997-12-23 2000-09-19 Advanced Technology Materials, Inc. Method for the selective deposition of bismuth based ferroelectric thin films by chemical vapor deposition
US6010744A (en) * 1997-12-23 2000-01-04 Advanced Technology Materials, Inc. Method for nucleation controlled chemical vapor deposition of metal oxide ferroelectric thin films
JPH11251586A (ja) * 1998-03-03 1999-09-17 Fuji Electric Co Ltd 電界効果トランジスタ
US6255122B1 (en) 1999-04-27 2001-07-03 International Business Machines Corporation Amorphous dielectric capacitors on silicon
US6388285B1 (en) 1999-06-04 2002-05-14 International Business Machines Corporation Feram cell with internal oxygen source and method of oxygen release
EP1096502B1 (en) * 1999-10-13 2005-06-29 Rohm Co., Ltd. Nonvolatile memory and its driving method
US6437392B1 (en) * 1999-12-08 2002-08-20 Agere Systems Optoelectronics Guardian Corp. Article comprising a dielectric material of ZR-Ge-Ti-O or Hf-Ge-Ti-O and method of making the same
US6562678B1 (en) * 2000-03-07 2003-05-13 Symetrix Corporation Chemical vapor deposition process for fabricating layered superlattice materials
US7008669B2 (en) * 2001-06-13 2006-03-07 Seiko Epson Corporation Ceramic and method of manufacturing the same, dielectric capacitor, semiconductor device, and element
US6489645B1 (en) * 2001-07-03 2002-12-03 Matsushita Electric Industrial Co., Ltd. Integrated circuit device including a layered superlattice material with an interface buffer layer
KR20060135076A (ko) * 2001-08-28 2006-12-28 티디케이가부시기가이샤 박막 용량 소자용 조성물, 고유전율 절연막, 박막 용량소자 및 박막 적층 콘덴서
KR20040034671A (ko) * 2001-08-28 2004-04-28 티디케이가부시기가이샤 박막 용량 소자용 조성물, 고유전율 절연막, 박막 용량소자 및 박막 적층 콘덴서
JP3949990B2 (ja) * 2002-03-29 2007-07-25 株式会社東芝 電圧制御発振器
US6559014B1 (en) * 2001-10-15 2003-05-06 Advanced Micro Devices, Inc. Preparation of composite high-K / standard-K dielectrics for semiconductor devices
KR100493155B1 (ko) * 2002-05-23 2005-06-03 삼성전자주식회사 열적으로 안정한 강유전성 메모리 장치
US6818469B2 (en) * 2002-05-27 2004-11-16 Nec Corporation Thin film capacitor, method for manufacturing the same and printed circuit board incorporating the same
JP2004031728A (ja) * 2002-06-27 2004-01-29 Matsushita Electric Ind Co Ltd 記憶装置
US6928376B2 (en) * 2002-10-03 2005-08-09 Texas Instruments Incorporated Apparatus and methods for ferroelectric ram fatigue testing
EP1598871A1 (en) * 2003-02-27 2005-11-23 TDK Corporation Thin-film capacitative element and electronic circuit or electronic equipment including the same
KR20050108368A (ko) 2003-02-27 2005-11-16 티디케이가부시기가이샤 고유전율 절연막, 박막 용량 소자, 박막 적층 콘덴서 및박막 용량 소자의 제조 방법
JP4977976B2 (ja) * 2004-08-06 2012-07-18 三菱瓦斯化学株式会社 絶縁化超微粉末および高誘電率樹脂複合材料
JP2008028197A (ja) * 2006-07-21 2008-02-07 Matsushita Electric Ind Co Ltd 強誘電体膜およびその製造方法、強誘電体キャパシタ、強誘電体メモリおよびその製造方法
JP4433214B2 (ja) 2007-10-23 2010-03-17 セイコーエプソン株式会社 圧電素子の製造方法、および圧電素子
KR101671210B1 (ko) 2009-03-06 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP5527527B2 (ja) * 2010-03-12 2014-06-18 セイコーエプソン株式会社 液体噴射ヘッド及び液体噴射装置
US9607717B2 (en) * 2014-06-06 2017-03-28 Texas Instruments Incorporated Reliability screening of ferroelectric memories in integrated circuits

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03108770A (ja) * 1989-09-22 1991-05-08 Olympus Optical Co Ltd 強誘電体メモリ
JPH03108192A (ja) * 1989-09-22 1991-05-08 Olympus Optical Co Ltd 強誘電体メモリ
US5423285A (en) * 1991-02-25 1995-06-13 Olympus Optical Co., Ltd. Process for fabricating materials for ferroelectric, high dielectric constant, and integrated circuit applications
JP3182909B2 (ja) * 1991-09-25 2001-07-03 セイコーエプソン株式会社 強誘電体キャパシタの製造方法及び強誘電体メモリ装置の製造方法
CA2145879A1 (en) * 1992-10-23 1994-05-11 Hiroyuki Yoshimori Process for fabricating layered superlattice materials and making electronic devices including same
US5514484A (en) * 1992-11-05 1996-05-07 Fuji Xerox Co., Ltd. Oriented ferroelectric thin film
US5248564A (en) * 1992-12-09 1993-09-28 Bell Communications Research, Inc. C-axis perovskite thin films grown on silicon dioxide
JPH06302872A (ja) * 1993-04-14 1994-10-28 Sumitomo Electric Ind Ltd 酸化物超電導薄膜上に上層の薄膜を積層する方法
US5548475A (en) * 1993-11-15 1996-08-20 Sharp Kabushiki Kaisha Dielectric thin film device
JP3113141B2 (ja) * 1993-12-28 2000-11-27 シャープ株式会社 強誘電体結晶薄膜被覆基板、その製造方法及び強誘電体結晶薄膜被覆基板を用いた強誘電体薄膜デバイス
JP3095944B2 (ja) * 1994-06-21 2000-10-10 シャープ株式会社 酸化物結晶薄膜の製造方法及び薄膜素子

Also Published As

Publication number Publication date
DE69610517T2 (de) 2001-05-17
JPH08306231A (ja) 1996-11-22
EP0732422A2 (en) 1996-09-18
US5821005A (en) 1998-10-13
EP0732422B1 (en) 2000-10-04
EP0732422A3 (en) 1996-12-04
DE69610517D1 (de) 2000-11-09

Similar Documents

Publication Publication Date Title
JP3363301B2 (ja) 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ
JP3133922B2 (ja) 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子
US5998819A (en) Thin ferroelectric film element having a multi-layered thin ferroelectric film and method for manufacturing the same
US6197600B1 (en) Ferroelectric thin film, manufacturing method thereof and device incorporating the same
JP3476932B2 (ja) 強誘電体薄膜及び強誘電体薄膜被覆基板並びに強誘電体薄膜の製造方法
JP3480624B2 (ja) 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子
US20060038214A1 (en) Low voltage drive ferroelectric capacitor
KR20010080131A (ko) 장기간의 기억력을 가진 메모리용 저임프린트의 강유전체재료 및 그 제조방법
JPH10326755A (ja) 酸素を使用して優先配向された白金薄膜を形成する方法と、その形成方法により製造された素子
EP0849780A2 (en) Method for manufacturing ferroelectric thin film, substrate covered with ferroelectric thin film, and capacitor
JP2003532275A (ja) プロセスによるダメージを受けた強誘電体膜の電圧サイクリングによる回復
JP3891603B2 (ja) 強誘電体薄膜被覆基板、キャパシタ構造素子、及び強誘電体薄膜被覆基板の製造方法
JP2000169297A (ja) 酸化物強誘電体薄膜の製造方法、酸化物強誘電体薄膜及び酸化物強誘電体薄膜素子
JP2003258202A (ja) 半導体装置の製造方法
KR100378276B1 (ko) 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자
JP3095944B2 (ja) 酸化物結晶薄膜の製造方法及び薄膜素子
JP3292795B2 (ja) 半導体メモリ素子の製造方法
JPH104181A (ja) 強誘電体素子及び半導体装置
JP3277097B2 (ja) 強誘電体薄膜の製造方法
JPH08340084A (ja) 誘電体薄膜の製造方法および該製造方法によって作製された誘電体薄膜
JP3232661B2 (ja) 半導体記憶装置
JPH10214945A (ja) 強誘電体薄膜被覆基板、キャパシタ構造素子、及び強誘電体薄膜被覆基板の製造方法
JPH1197630A (ja) 強誘電体薄膜の製造方法及び強誘電体メモリ素子
JP2001332549A (ja) 結晶性酸化物膜の形成方法および半導体装置
JP2002110935A (ja) 薄膜キャパシタ及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071025

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081025

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081025

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091025

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees