JPH1197630A

JPH1197630A - 強誘電体薄膜の製造方法及び強誘電体メモリ素子

Info

Publication number: JPH1197630A
Application number: JP9275110A
Authority: JP
Inventors: Maho Tomizawa; 真帆冨沢; Takeshi Kijima; 健木島; Hironori Matsunaga; 宏典松永
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1997-09-22
Filing date: 1997-09-22
Publication date: 1999-04-09

Abstract

(57)【要約】【課題】成膜温度の低温化、薄膜化を可能となるＢｉ
系層状構造化合物からなる強誘電体薄膜の製造方法及び
強誘電体メモリ素子を提供する。【解決手段】基板上に強誘電体薄膜を形成するに際し
て、前記基板上に酸化チタン薄膜及び酸化ビスマス薄膜
を順次形成し、該酸化ビスマス薄膜上に、Ｂｉ₂Ａ_m-1Ｂ
_mＯ_3m+3（式中、ＡはＮａ、Ｋ、Ｐｂ、Ｃａ、Ｓｒ、Ｂ
ａ又はＢｉ、ＢはＦｅ、Ｔｉ、Ｎｂ、Ｔａ、Ｗ又はＭｏ
の中から選択される少なくとも一種類の元素、ｍは自然
数）で表されるＢｉ系層状化合物からなる強誘電体薄膜
を形成する強誘電体薄膜の製造方法。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は強誘電体薄膜の製造
方法及び強誘電体メモリ素子に関し、より詳細には、メ
モリ素子、焦電センサ素子、圧電素子などに用いられる
強誘電体薄膜の製造方法及びこの方法によって製造され
た強誘電体薄膜を備える強誘電体メモリ素子に関する。

【０００２】

【従来の技術】強誘電体薄膜は、自発分極、高誘電率、
電気光学効果、圧電効果及び焦電効果等の多くの機能を
持つことから、広範囲なデバイス開発に応用されてい
る。例えば、その高誘電性を利用してＤＲＡＭやＭＭＩ
Ｃ用キャパシタに、その電気光学効果を利用して光変調
器に、その圧電性を利用して超音波センサに、その焦電
性を利用して赤外線リニアセンサにと、様々な方面で用
いられている。

【０００３】なかでも、近年の薄膜形成技術の進展に伴
って、半導体メモリ技術との組み合わせにより、高密度
でかつ高速に動作する強誘電体不揮発性メモリ（ＦＲＡ
Ｍ）の開発が盛んである。強誘電体の自発分極特性を利
用したメモリには大きく分けて２つのタイプがある。

【０００４】第１のタイプは、通常のＤＲＡＭ型メモリ
セルのメモリキャパシタ材料を常誘電体から強誘電体へ
置き換えたものである。これは、強誘電体キャパシタに
電圧を印加して分極状態を設定することにより書き込
み、読み出しの電圧を印加したときに強誘電体キャパシ
タに流れる電流の違いで分極状態を検知するものであ
る。

【０００５】第２のタイプは、ＭＯＳ−ＦＥＴのゲート
絶縁膜を強誘電体で置き換えた構造である。これは、強
誘電体ゲートの分極の向きに対応してソース・ドレイン
間のチャネル部分を流れる電流の違いで分極状態を検知
するものである。これらの半導体素子へ強誘電体を適用
するためには、従来の半導体プロセスに整合した強誘電
体薄膜の製造技術の開発が不可欠となる。すなわち、所
望の特性を有し、成膜温度の低温化と薄膜の緻密、平坦
化により、微細加工や動作電圧の低減にも対応可能な強
誘電体薄膜の開発が望まれる。

【０００６】強誘電体材料としては、近年、以下の一般
式Ｂｉ₂Ａ_m-1Ｂ_mＯ_3m+3 （ＡはＮａ、Ｋ、Ｐｂ、Ｃａ、Ｓｒ、Ｂａ又はＢｉ、Ｂ
はＦｅ、Ｔｉ、Ｎｂ、Ｔａ、Ｗ又はＭｏの中から選択さ
れる少なくとも一種類の元素、ｍは自然数）で示される
ビスマス系層状化合物材料の開発が盛んに行われてい
る。

【０００７】これらの材料の中で、特にＢｉ₄Ｔｉ₃Ｏ₁₂
は、極めて異方性の大きい強誘電体材料である。バルク
の強誘電体特性は、ａ軸方向に自発分極５０μＣ／ｃｍ
²、抗電界５０ｋＶ／ｃｍと、上記ビスマス系層状化合
物の中で最も大きな自発分極をもち、高集積化に有効と
なる。一方、ｃ軸方向の自発分極は４μＣ／ｃｍ²と小
さいながら、非常に小さな抗電界４ｋＶ／ｃｍをもち、
低電圧駆動に有効となる。

【０００８】強誘電体薄膜の成膜方法には、真空蒸着
法、スパッタリング法、レーザーアブレーション法等の
物理的方法や、有機金属化合物を出発原料とし、これを
熱分解酸化して酸化物強誘電体を得るＭＯＣＶＤ（Meta
l Organic Chemidal Vapor Deposition）法、ＭＯＤ（M
etal Organic Deposition）法又はゾルゲル法等の化学
的方法が用いられている。

【０００９】これらの成膜方法の中で、ＭＯＣＶＤ法は
大面積の薄膜化が容易で段差被覆性も優れるため、デバ
イス化プロセスへの適用が期待されている。

【００１０】

【発明が解決しようとする課題】しかし、従来のＭＯＣ
ＶＤ法によるＢｉ₄Ｔｉ₃Ｏ₁₂薄膜の成膜例では、基板表
面上に直接Ｂｉ₄Ｔｉ₃Ｏ₁₂薄膜を形成すると、基板温度
５００℃程度以下ではパイロクロア（Ｂｉ₂Ｔｉ₂Ｏ₇）
相を形成してしまう。また、基板温度６００℃以上で形
成すると、Ｂｉ₄Ｔｉ₃Ｏ₁₂膜は粗大結晶粒からなるｃ軸
優先配向膜がほとんどであった（Jpn.J.Appl.Phys.Vol.
32(1993)4086-4088）。

【００１１】ところで、上記した第１のタイプの強誘電
体メモリを高集積化するためには、ＤＲＡＭ型メモリセ
ルの選択トランジスタ上に、コンタクトプラグを介して
接続した強誘電体キャパシタが形成されたスタック構造
を採用する必要がある。しかし、強誘電体薄膜を形成す
るための高温酸素雰囲気は、強誘電体薄膜と電極界面と
の相互拡散や、ポリシリコン等のコンタクトプラグ材料
の酸化、コンタクトプラグ材料と下部電極材料や強誘電
体薄膜材料との相互拡散によるコンタクト不良や特性劣
化を引き起こすなどの問題がある。さらには、キャパシ
タ部分の段差が大きいと、素子を高集積化する場合の障
害となる。

【００１２】一方、第２のタイプの強誘電体メモリは、
第１のタイプより構造が簡単で大容量化に適している
が、強誘電体薄膜の一般的な成膜工程では酸素中での高
温プロセスを必要とするため、シリコン等の半導体表面
が酸化されて低誘電率の絶縁層が形成されたり、強誘電
体と半導体との界面で反応が起こり正常なジャンクショ
ンが形成できなくなるという問題がある。

【００１３】したがって、高集積化、デバイス材料の反
応の抑制を図るためには、強誘電体薄膜をより低温で成
膜することがて望ましく、さらには、緻密、平坦な膜に
よって、より薄膜化する必要がある。本発明は、上記課
題を解決するためにはなされたものであって、従来の強
誘電体薄膜の製造方法と比べて成膜温度の低温化、薄膜
化を可能とする強誘電体薄膜の製造方法及びこの製造方
法により製造された強誘電体薄膜メモリ素子を提供する
ことを目的としている。

【００１４】

【課題を解決するための手段】本発明によれば、基板上
に強誘電体薄膜を形成するに際して、前記基板上に酸化
チタン薄膜及び酸化ビスマス薄膜を順次形成し、該酸化
ビスマス薄膜上に、Ｂｉ₂Ａ_m-1Ｂ_mＯ_3m+3 （式中、ＡはＮａ、Ｋ、Ｐｂ、Ｃａ、Ｓｒ、Ｂａ又はＢ
ｉ、ＢはＦｅ、Ｔｉ、Ｎｂ、Ｔａ、Ｗ又はＭｏの中から
選択される少なくとも一種類の元素、ｍは自然数）で表
されるＢｉ系層状化合物からなる強誘電体薄膜を形成す
る強誘電体薄膜の製造方法が提供される。

【００１５】また、本発明によれば、基板上に、下部電
極層、上記強誘電体薄膜の製造方法により形成された強
誘電体薄膜、上部電極層が順次形成されてなるキャパシ
タ素子と、スイッチ用トランジスタとからなる強誘電体
メモリ素子が提供される。さらに、本発明によれば、半
導体基板上に、上記強誘電体薄膜の製造方法により形成
された強誘電体薄膜を、ＭＯＳＦＥＴのゲート絶縁膜と
して形成した強誘電体メモリ素子が提供される。

【００１６】

【発明の実施の形態】本発明においては、基板上に、酸
化チタン薄膜、酸化ビスマス薄膜及び強誘電体薄膜を順
次形成することにより、酸化チタン薄膜が酸化ビスマス
薄膜のいわゆるバッファ層として機能し、さらに酸化ビ
スマス薄膜が強誘電体膜のバッファ層として機能するこ
とにより、モフォロジーの良好な、緻密かつ平坦な強誘
電体薄膜を得ることができる。

【００１７】本発明において使用される基板としては、
最終的に得られる強誘電体薄膜の用途により異なるが、
通常、半導体装置や集積回路等の基板として使用するも
のであれば、これらの用途に使用できる基板であれば特
に限定されない。例えば、シリコン等の半導体基板、Ｇ
ａＡｓ等の化合物半導体基板、ＭｇＯ等の酸化物結晶基
板、サファイヤ基板、硝子基板、ＳｒＴｉＯ₃、ＢａＴ
ｉＯ₃、ＰｂＴｉＯ₃等の絶縁性基板等が挙げられる。
なお、基板上には、絶縁層、配線層、電極層等所望の層
が１層以上形成されていてもよいし、トランジスタやキ
ャパシタ等の所望の素子及び層間絶縁膜等が形成された
基板でもよい。

【００１８】本発明において、基板上に形成される酸化
チタン薄膜及び酸化ビスマス薄膜は、公知の方法、例え
ばＭＯＣＶＤ法、ゾルゲル法、反応性蒸着法、ＥＢ蒸着
法、スパッタ法、レーザーアブレーション法等の方法を
選択して成膜することができ、これら薄膜を多結晶膜と
して形成してもよいし、非晶質で形成した後多結晶化し
てもよい。なかでも、ＭＯＣＶＤ法により成膜すること
が好ましい。

【００１９】ＭＯＣＶＤ法により成膜する方法として
は、チタン又はビスマスを含有する有機原料ガスと酸化
反応ガス、任意にキャリアガスを用いて成膜する方法が
挙げられる。この際の成膜圧力、総ガス供給量、キャリ
アガス流量、酸化反応ガス流量等は一定又は適宜変化さ
せることができる。例えば、原料ガス、酸化反応ガスの
流量は、成膜装置の大きさ、成膜しようとする膜の膜厚
等に適宜調節することができるが、１００〜７００ｓｃ
ｃｍ程度、あるいは１００〜２０００ｓｃｃｍ程度が好
ましい。

【００２０】チタンを含有する原料ガスとしては、例え
ば、ＴｉＣｌ₄、Ｔｉ（Ｃ₅Ｈ₅）Ｃｌ₂、Ｔｉ（ＯＣ
Ｈ₃）₄、Ｔｉ（ＯＣ₂Ｈ₅）₄、Ｔｉ（Ｏ−ｎ−Ｃ₃
Ｈ₇）₄、Ｔｉ（Ｏ−ｎ−Ｃ₄Ｈ₉）₄、Ｔｉ（Ｏ−ｔ
−Ｃ₄Ｈ₉）₄、Ｔｉ（Ｏ−ｎ−Ｃ₅Ｈ₁₁）₄、Ｔｉ
（ｔｈｄ）₂、ＴｉＣｌ₂（ｔｈｄ）₂等が挙げられ
る。

【００２１】ビスマスを含有する原料ガスとしては、例
えば、ＢｉＨ₃、ＢｉＣｌ₃、ＢｉＢｒ₃、ＢｉＩ₃、
Ｂｉ（ＣＨ₃）₃、Ｂｉ（Ｃ₂Ｈ₅）₃、Ｂｉ（ｎ−Ｃ
₃Ｈ₇）₃、Ｂｉ（ｎ−Ｃ₄Ｈ₉）₃、Ｂｉ（ｉ−Ｃ₄
Ｈ₉）₃、Ｂｉ（ｎ−Ｃ₅Ｈ₁₁）₃、Ｂｉ（Ｃ₆Ｈ₅）
₃、Ｂｉ（ｏ−Ｃ₇Ｈ₇）₃、Ｂｉ（２−ＣＨ₃Ｃ₆Ｈ
₄）₃、Ｂｉ（４−ＣＨ₃Ｃ₆Ｈ₄）₃、Ｂｉ（ＯＣＨ
₂ＣＨ₂Ｎ（ＣＨ₃）₂）₃、Ｂｉ（ＯＣＨＣＨ₃ＣＨ
₂Ｎ（ＣＨ₃）₂）₃、Ｂｉ（ＯＣ（ＣＨ₃）₂ＣＨ₂
ＣＨ₃）₃等が挙げられる。なかでもＢｉ（ｏ−Ｃ₇Ｈ
₇）₃が好ましい。

【００２２】また、酸化反応ガスとしては、酸素を１〜
１００体積％程度、好ましくは酸素を２０〜１００体積
％程度含有するガスが挙げられる。キャリアガスとして
は、アルゴン、窒素ガス等の不活性ガスが挙げられる。
キャリアガスを用いる場合には、原料ガス及び酸化反応
ガスとキャリアガスとの混合比は１００：１〜１：１０
０（体積比）の間で適宜調節することができる。

【００２３】さらに、この際の成膜温度は６００℃以下
で行うことが好ましく、より好ましくは３５０〜４５０
℃の温度範囲である。酸化チタン薄膜及び酸化ビスマス
薄膜は、総膜厚が、例えば５０ｎｍ以下の膜厚、さらに
１０〜５０ｎｍ程度の膜厚で形成することが好ましい。
本発明の強誘電体薄膜においては、酸化ビスマス薄膜上
にビスマス系層状化合物薄膜が形成されてなる。この際
のビスマス系層状化合物薄膜としては、Ｂｉ₂Ａ_m-1Ｂ_mＯ_3m+3 （ＡはＮａ、Ｋ、Ｐｂ、Ｃａ、Ｓｒ、Ｂａ及びＢｉ；Ｂ
はＦｅ、Ｔｉ、Ｎｂ、Ｔａ、Ｗ及びＭｏの中から選択さ
れ、ｍは１以上の自然数である）で表されるものであ
る。

【００２４】具体的には、Ｂｉ₄Ｔｉ₃Ｏ₁₂、ＳｒＢｉ₂
Ｔａ₂Ｏ₉、ＳｒＢｉ₂Ｎｂ₂Ｏ₉、ＢａＢｉ₂Ｎｂ₂Ｏ₉，Ｂ
ａＢｉ₂Ｔａ₂Ｏ₉、ＰｂＢｉ₂Ｎｂ₂Ｏ₉，ＰｂＢｉ₂Ｔａ₂
Ｏ₉、ＰｂＢｉ₄Ｔｉ₄Ｏ₁₅、ＳｒＢｉ₄Ｔｉ₄Ｏ₁₅、Ｂａ
Ｂｉ₄Ｔｉ₄Ｏ₁₅、ＰｂＢｉ₄Ｔｉ₄Ｏ₁₅、Ｓｒ₂Ｂｉ₄Ｔｉ
₅Ｏ₁₈、Ｐｂ₂Ｂｉ₄Ｔｉ₅Ｏ₁₈、Ｎａ_0.5Ｂｉ_4.5Ｔｉ₄Ｏ
₁₅、Ｋ_0.5Ｂｉ_4.5Ｔｉ₄Ｏ₁₅等が挙げられ、中でもＢｉ₄
Ｔｉ₃Ｏ₁₂が好ましい。

【００２５】これらのビスマス系層状化合物薄膜は、公
知の方法、例えば、ＭＯＣＶＤ法、ゾルゲル法、反応性
蒸着法、ＥＢ蒸着法、スパッタ法、レーザーアブレーシ
ョン法等の方法を選択して成膜することができ、なかで
もＭＯＣＶＤ法が好ましい。ＭＯＣＶＤ法により成膜す
る方法としては、原料ガスの種類又は数が異なる以外、
上記と同様に成膜する方法が挙げられる。

【００２６】原料ガスとしては、チタン系及びビスマス
系の原料ガスは、上述した通りである。鉛系の原料ガス
としては、例えば、ＰｂＣｌ₂、Ｐｂ（ＣＨ₃）₄、Ｐ
ｂ（Ｃ₂Ｈ₅）₄、Ｐｂ（ｎ−Ｃ₃Ｈ₇）₄、Ｐｂ（ｉ
−Ｃ₃Ｈ₇）₄、Ｐｂ（Ｃ₆Ｈ₅）₄、Ｐｂ（ＣＨ₂）
₃ＯＣＨ₂Ｃ（ＣＨ₃）₃、Ｐｂ（ｔｈｄ）₂等が挙げ
られる。

【００２７】Ｓｒ系の原料ガスとしては、例えば、Ｓｒ
Ｃｌ₂、Ｓｒ（Ｃ₂Ｈ₅）₂、Ｓｒ（ＣＨ₃）₅）₂、
Ｓｒ（ｔｈｄ）₂等が挙げられる。Ｂａ系の原料ガスと
しては、例えば、ＢａＣｌ₂、Ｂａ（Ｃ₂Ｈ₅）₂、Ｂ
ａ（Ｃ₅（ＣＨ₃）₅）₂、Ｂａ（ｔｈｄ）₂等が挙げ
られる。Ｎｂ系原料ガスとしては、例えば、ＮｂＣ
ｌ₅、Ｎｂ（Ｃ₅Ｈ₅）Ｃｌ₅、Ｎｂ（ＯＣＨ₃）₅、
Ｎｂ（ＯＣ₂Ｈ₅）₅、Ｎｂ（Ｏ−ｎ−Ｃ₃Ｈ₇）₅、
Ｎｂ（Ｏ−ｉ−Ｃ₃Ｈ₇）₅、Ｎｂ（Ｏ−ｔ−Ｃ
₄Ｈ₉）₅、Ｎｂ（Ｏ−ｎ−Ｃ₅Ｈ₁₁）₅等が挙げられ
る。

【００２８】Ｔａ系原料ガスとしては、例えば、ＴａＣ
ｌ₅、Ｔａ（Ｃ₅Ｈ₅）Ｃｌ₅、Ｔａ（ＯＣＨ₃）₅、
Ｔａ（ＯＣ₂Ｈ₅）₅、Ｔａ（Ｏ−ｎ−Ｃ₃Ｈ₇）₅、
Ｔａ（Ｏ−ｉ−Ｃ₃Ｈ₇）₅、Ｔａ（Ｏ−ｎ−Ｃ
₄Ｈ₉）₅、Ｔａ（Ｏ−ｔ−Ｃ₄Ｈ₉）₅、Ｔａ（Ｏ−
ｎ−Ｃ₅Ｈ₁₁）₅等が挙げられる。ただし、ｔｈｄ＝
（（ＣＨ₃）₃ＣＣＯ）₂ＣＨである。なかでも、Ｂｉ
₄Ｔｉ₃Ｏ₁₂を成膜する場合には、Ｂｉ（ｏ−Ｃ₇Ｈ₇）
₃とＴｉ（ｉ−ＯＣ₃Ｈ₇）との組み合わせが好まし
い。なお、これらの原料ガス、原料ガス及び酸化反応ガ
スは混合ガスとして用いてもよいが、別々に含む単独ガ
スの状態で用いることが好ましい。

【００２９】これら原料ガスはキャリアガスとともに用
いることができる。この際の成膜圧力、総ガス供給量、
キャリアガス流量、酸化反応ガス流量等は一定又は適宜
変化させることができる。例えば、原料ガスの流量は、
成膜装置の大きさ、成膜しようとする膜の膜厚等に適宜
調節することができるが、１００〜７００ｓｃｃｍ程度
が好ましい。

【００３０】酸化反応ガスは、総供給ガス流量に対して
２０〜８０体積％程度で用いることが好ましい。つま
り、これらの範囲で酸素ガスを用いることにより、得ら
れるビスマス系層状化合物が化学量論組成比からその組
成をずらして形成することができ、また、その配向性を
制御することができるからである。この際の成膜温度は
６００℃以下で行うことが好ましく、より好ましくは４
００〜４５０℃の温度範囲である。

【００３１】また、ビスマス系層状化合物薄膜は、上記
した酸化ビスマス／酸化チタン積層膜の膜厚よりも厚い
ことが好ましく、２００ｎｍ程度以下が好ましい。な
お、上記酸化チタン、酸化ビスマス及びチタン酸ビスマ
ス薄膜は、その製造条件、膜厚等を適宜調整することに
より一体化（単一相）して、目的とする強誘電体薄膜の
結晶構造、好ましくは層状ペロブスカイト構造を示すこ
とが可能である。

【００３２】なお、酸化ビスマス／酸化チタン積層膜に
よるバッファ層は、チタン酸ビスマス薄膜形成に対して
だけでなく、同様の層状ペロブスカイト構造を有するＳ
ｒＢｉ₂（Ｔａ_1-XＮｂ_X）Ｏ₉をはじめとする上述のよう
なビスマス系層状化合物薄膜の低温成膜においても有効
となる。上記の強誘電体薄膜は、キャパシタ素子や強誘
電体不揮発性メモリ素子として利用することができる。
その場合には、例えば、導電性薄膜からなる下部電極層
を具備した基板上に、上述の強誘電体薄膜及び上部電極
層を順次形成することにより作製することができる。

【００３３】基板としては、上述したように、半導体基
板、化合物半導体基板、酸化物結晶基板、絶縁性基板
等、種々の基板を使用することができる。また、この基
板上に具備されている下部電極層は、例えばキャパシタ
の下部電極として形成されるものであり、通常電極とし
て形成される導電性薄膜からなり、後工程の強誘電体薄
膜を形成する場合に、その成膜プロセスに耐えることが
できる材料であれば特に限定されるものではなく、例え
ば、Ｐｔ、Ｐｔ／Ｔｉ、Ｐｔ／Ｔａ、Ｉｒ、ＩｒＯ₂、
Ｉｒ／ＩｒＯ₂、Ｒｕ、ＲｕＯ₂等が挙げられる。この
電極層の膜厚は、特に限定されるものではなく、形成し
ようとする素子のサイズ等により適宜調整することがで
きる。電極層は、例えばスパッタリング法、蒸着法等の
公知の方法により形成することができる。この電極層
は、基板上に直接形成してもよいし、絶縁膜、接着層、
下層配線、所望の素子、層間絶縁膜またはこれらの複数
を備えた基板上に形成してもよい。

【００３４】さらに、強誘電体薄膜上には上部電極層が
形成される。この電極層は、例えば、キャパシタの上部
電極として形成されるものであり、材料、形成方法等は
上述した通りである。なお、この電極層の上に、所望の
配線工程、絶縁膜工程などを行うことにより、強誘電体
キャパシタ素子として用いることができる。また、上記
の強誘電体薄膜は、キャパシタ素子以外にも、強誘電体
デバイス又は半導体装置の構成の一部として、集積回路
に用いることができる。例えば、強誘電体素子を不揮発
性メモリの容量部として、また、強誘電体素子をＦＥＴ
のゲート部に適用し、ゲート絶縁膜、ソース／ドレイン
領域等を組み合わせて形成することにより、ＭＦＭＩＳ
−ＦＥＴ、ＭＦＳ−ＦＥＴ等として使用することもでき
る。

【００３５】以下、本発明の強誘電体薄膜の製造方法及
び強誘電体メモリ素子を図面を参照して説明する。

【００３６】実施例１図１は本発明の強誘電体薄膜の製造方法により作製し、
かつ後述の電気特性を評価するための電極等を形成した
強誘電体薄膜素子を示す断面図である。この強誘電体薄
膜素子は、図１に示すように、ｎ型シリコン基板１の表
面に層間絶縁膜としてシリコン熱酸化膜２が形成され、
その上に接着層としてＴａ膜３、Ｐｔ下部電極４、酸化
チタン薄膜５、酸化ビスマス薄膜６、ビスマス系層状化
合物であるチタン酸ビスマス薄膜７、Ｐｔ上部電極８が
順次形成されて構造されている。

【００３７】以下に、図１の強誘電体薄膜素子の製造方
法について説明する。まず、ｎ型シリコン基板１の表面
を、１０００℃で熱酸化することにより膜厚が２００ｎ
ｍのシリコン熱酸化膜２を形成する。このシリコン熱酸
化膜２上に、膜厚３０ｎｍのＴａ膜３と膜厚２００ｎｍ
のＰｔ膜４をそれぞれスパッタ法により形成し、これを
強誘電体薄膜形成基板として用いた。

【００３８】次に、この基板上に、酸化チタン薄膜５、
酸化ビスマス薄膜６及び強誘電体薄膜としてチタン酸ビ
スマス（Ｂｉ₄Ｔｉ₃Ｏ₁₂）薄膜７を形成する工程を説明
する。酸化チタン薄膜５、酸化ビスマス薄膜６、チタン
酸ビスマス薄膜７はＭＯＣＶＤ法で同一チャンバー内で
連続で作製した。Ｂｉ原料としてはトリオルトトリルビ
スマス（Ｂｉ（ｏ−Ｃ₇Ｈ₇）₃）、Ｔｉ原料としてはテ
トライソプロポキシド（Ｔｉ（ｉ−ＯＣ₃Ｈ₇）₄）を用
いた。Ｂｉ原料は１６０℃、Ｔｉ原料は５０℃で加熱気
化し、キャリアガスとしてＡｒガスを用い成膜チャンバ
ー内に設置された基板の表面に供給した。酸化ガスには
Ｏ₂ガスを用いた。総ガス流量は２５００ｓｃｃｍ、成
膜時のチャンバー圧力は５Ｔｏｒｒとした。

【００３９】まず、前記の基板上に酸化チタン薄膜５を
形成した。Ｔｉ原料のＡｒキャリアガス流量は５０ｓｃ
ｃｍ、Ｏ₂ガス流量は１５００ｓｃｃｍとし、総ガス流
量を２５００ｓｃｃｍにするためバランスガスとしてＡ
ｒガスを９５０ｓｃｃｍ供給した。基板温度は４５０℃
で、成膜時間が０分、１分、２分のものをそれぞれ形成
した。

【００４０】続いて、得られた酸化チタン薄膜５上のそ
れぞれに酸化ビスマス薄膜６を形成した。Ｂｉ原料のＡ
ｒキャリアガス流量は３５０ｓｃｃｍ、Ｏ₂ガス流量は
１５００ｓｃｃｍとし、総ガス流量を２５００ｓｃｃｍ
にするためバランスガスとしてＡｒガスを６５０ｓｃｃ
ｍ供給した。基板温度は４５０℃で、成膜時間を１５分
とした。

【００４１】得られた酸化ビスマス／酸化チタン積層膜
のＸＲＤパターンを図２に示す。いずれも酸化ビスマス
結晶を示す回折ピークが２８°付近に確認できる。ま
た、酸化ビスマス／酸化チタン積層膜の表面ＳＥＭ写真
を図３に示す。酸化チタン薄膜のないもの（酸化チタン
薄膜の成膜温度が０分のもの）は、酸化ビスマスが粗大
に粒成長し、膜になっていない。一方、酸化ビスマス／
酸化チタン積層膜では、酸化チタン薄膜の膜厚が増加す
る（成膜時間が長くなる）に伴い、酸化ビスマスの結晶
粒は小さくなり、密度も増大し、酸化チタンの成膜時間
を２分間にしたものでは、ほぼ膜状になっているのがわ
かる。このときの酸化ビスマス／酸化チタン積層膜の厚
さは約５０ｎｍであった。

【００４２】酸化ビスマスは４５０℃程度の低温でも結
晶化しやすいが、Ｐｔ直上だと結晶核生成密度が低く、
疎に粒成長しやすい。一方、酸化チタンは極薄状態でも
Ｐｔ表面全体を被覆し、緻密な酸化チタンが、酸化ビス
マスの結晶初期核となり結晶密度を上げると考えられ
る。次に、上記で得られた各酸化ビスマス膜６上にチタ
ン酸ビスマス膜７を形成した。Ｂｉ原料のＡｒキャリア
ガス流量は３５０ｓｃｃｍ、Ｔｉ原料のＡｒキャリアガ
ス流量は５０ｓｃｃｍ、Ｏ₂ガス流量は１５００ｓｃｃ
ｍとし、総ガス流量を２５００ｓｃｃｍにするためバラ
ンスガスとしてＡｒガスを６００ｓｃｃｍ供給した。基
板温度は４００℃で、成膜時間を６０分とした。この時
得られた膜の総膜厚は約１００ｎｍであった。

【００４３】得られた膜の表面ＳＥＭ写真を図４に示
す。低温で成長したチタン酸ビスマス膜は緻密になって
いるが、何れの膜も酸化ビスマスの表面モフォロジーを
反映しており、酸化チタンの成膜時間が長い方がより平
坦化していることがわかる。得られた膜のＸＲＤパター
ンを図５に示す。いずれの膜も、酸化ビスマスと、（１
１７）をメインとするＢｉ₄Ｔｉ₃Ｏ₁₂のピークが観察さ
れる。このとき、図２に比べ酸化ビスマスのピークは減
少していることがわかる。これはチタン酸ビスマス成長
時に酸化ビスマス薄膜とチタン酸ビスマス薄膜とが固相
反応を起こしたものと考えられる。すなわち、酸化ビス
マス薄膜が厚い場合、固相反応が完全に行われないが、
各薄膜の膜厚の最適化により酸化ビスマス薄膜は消失可
能であることを示唆している。

【００４４】これらの膜のＢｉ／Ｔｉ膜組成比は、酸化
チタン薄膜の成膜時間が０分の時は１．０７、１分では
１．２０、２分では１．３１であった。このことから、
Ｐｔ直上では膜中Ｂｉ量が不足する原料供給条件でも、
酸化ビスマス薄膜からのＢｉ補填が可能なことがわか
る。以上の結果から、成膜時間を、酸化チタン薄膜２
分、酸化ビスマス薄膜５分、チタン酸ビスマス薄膜６０
分として、上記で作製した強誘電体薄膜形成基板に、酸
化チタン薄膜、酸化ビスマス薄膜及びチタン酸ビスマス
薄膜による積層膜を形成した。ここで、成膜プロセスを
容易にするため、各薄膜の成膜温度を４００℃に固定し
た。また、酸化ビスマス／酸化チタン積層時の膜厚を５
０ｎｍ程度とした。

【００４５】得られた膜の表面ＳＥＭ写真を図６に示
す。巨大粒のない緻密で平坦な膜が得られた。また、チ
タン酸ビスマス膜７形成前後のＸＲＤパターンを図７に
示す。チタン酸ビスマス膜７形成後は酸化ビスマスのピ
ークはなくなり、全工程４００℃という低温にもかかわ
らずＢｉ₄Ｔｉ₃Ｏ₁₂のピークが観察された。このことか
ら、各薄膜の成膜時間の最適化により、チタン酸ビスマ
ス膜７形成後は、図１における酸化チタン薄膜５、酸化
ビスマス薄膜６及びチタン酸ビスマス薄膜７が一体化
し、強誘電体のＢｉ₄Ｔｉ₃Ｏ₁₂単一相となることがわか
った。さらに、この膜の配向性は、自発分極の大きいａ
軸成分を含む（１１７）配向であるため、特性的にも有
利である。

【００４６】比較として、上記成膜条件で、酸化チタン
薄膜及び酸化ビスマス薄膜のないチタン酸ビスマス薄膜
のみを基板温度４００℃でＰｔ上に形成した。得られた
膜は従来技術と同様、パイロクロア相のみとなってい
た。この結果より、酸化ビスマス／酸化チタンの２重バ
ッファ層は低温でのＢｉ₄Ｔｉ₃Ｏ₁₂の形成を促進する効
果があることがわかった。

【００４７】以上のように、従来の方法でのチタン酸ビ
スマス膜単層構造では基板温度４００℃程度ではバイロ
クロア相を形成しやすかったのが、本発明の強誘電体薄
膜の製造方法によれば、酸化ビスマス層をバッファ層と
して挟むことで、チタン酸ビスマス膜中へＢｉを補填す
るとともに結晶の初期核として働くため、低温でのＢｉ
₄Ｔｉ₃Ｏ₁₂結晶化が可能となった。また、酸化ビスマス
薄膜のバッファ層として酸化チタン薄膜を用いること
で、酸化ビスマスの結晶核密度を向上させ、緻密・平坦
な酸化ビスマス薄膜を形成することができる。チタン酸
ビスマスは低温で形成することにより結晶の粒成長を抑
制でき、緻密・平坦な膜となる。これにより、薄膜化が
可能となり微細加工、高集積化に有利となる。

【００４８】実施例２この実施例では、キャパシタ構造のメモリに、実施例１
の方法により形成したＢｉ₄Ｔｉ₃Ｏ₁₂強誘電体薄膜を適
用する方法について説明する。この実施例の特徴は、低
温での成膜法により、デバイスを構成する他の材料の反
応が抑制されるとともに、得られる緻密、平坦な膜は微
細加工に有利であり、薄膜化が可能なことからより高密
度のデバイスの作製が実現できることにある。

【００４９】本実施例における強誘電体メモリ素子の要
部の断面図を図８に示す。この強誘電体メモリ素子は、
第１導電型シリコン基板５４の上に、素子分離酸化膜３
９と、ゲート酸化膜４０と、第２導電型不純物拡散領域
４１と、ポリシリコンワード線４２と、層間絶縁膜４
３、４４、５１、５２と、メモリ部コンタクトプラグ４
５と、ＴｉＮバリアメタル層４６と、Ｐｔ下部電極４７
と、強誘電体薄膜４８と、Ｐｔプレート線４９と、Ｔａ
₂Ｏ₅バリア絶縁膜５０と、Ａｌビット線５３とを備えて
構成されている。

【００５０】次に、この強誘電体メモリ素子の製造方法
ついて説明する。まず、スイッチ用トランジスタを公知
のＭＯＳＦＥＴ形成工程により形成し、層間絶縁膜で覆
った後、メモリ部コンタクトプラグ４５が基板の不純物
拡散領域と接触する部分のみ公知のフォトグラフィ法と
ドライエッチング法を用いてコンタクトホールを開け、
不純物拡散したポリシリコンを埋め込んだ後、公知のＣ
ＭＰ（Chemical Mechanical Polishing）法により、層
間絶縁膜とポリシリコンプラグ表面を平坦化する。

【００５１】次に、ＴｉＮバリアメタル層４６を公知の
スパッタ法により膜厚２００ｎｍ堆積した後、Ｐｔ薄膜
４７を公知のスパッタ法により膜厚１００ｎｍ堆積して
下部電極とした。この下部電極上に強誘電体薄膜として
Ｂｉ₄Ｔｉ₃Ｏ₁₂膜を形成するのであるが、Ｂｉ₄Ｔｉ₃Ｏ
₁₂膜の形成工程は実施例１で説明した工程と同じである
ので、説明を省略する。Ｂｉ₄Ｔｉ₃Ｏ₁₂膜の膜厚は１０
０ｎｍであった。また、得られた膜は自発分極の大きな
（１１７）主配向となっており、キャパシタ型のメモリ
に有効な膜であった。

【００５２】Ｂｉ₄Ｔｉ₃Ｏ₁₂膜４８とＰｔ下部電極４７
とＴｉＮバリアメタル４６を公知のフォトリソグラフィ
法とドライエッチング法を用いて、３．０μｍ角の大き
さに加工する。この時、Ｂｉ₄Ｔｉ₃Ｏ₁₂膜は非常に緻密
で平坦であるので、精密な微細加工が可能であり、ＣＤ
ロスは０．１μｍ以下に抑えることができる。続いて、
膜厚３０ｎｍのＴａ₂Ｏ₅バリア絶縁膜５０を公知のスパ
ッタ法により堆積し、さらに、層間絶縁膜として膜厚１
５０ｎｍのシリコン酸化膜５１を公知のＣＶＤ法にて堆
積し、その後、Ｂｉ₄Ｔｉ₃Ｏ₁₂膜上部に公知のフォトリ
ソグラフィ法とドライエッチング法を用いて、２．０μ
ｍ角のコンタクトホールを形成する。

【００５３】次に、膜厚１００ｎｍのＰｔ上部電極４９
を公知のスパッタ法により形成し、公知のフォトリソグ
ラフィ法とドライエッチング法を用いて加工してプレー
ト線とした。その後、公知のＣＶＤ法と平坦化技術を用
いて層間絶縁膜５２を堆積して平坦化を行い、公知のフ
ォトリソグラフィ法とドライエッチング法を用いてスイ
ッチ用トランジスタのもう一方の不純物拡散領域へのコ
ンタクトホールを形成し、公知のＡｌ配線技術を用いて
ビット線５３を形成し、図８に示す強誘電体メモリ素子
が完成する。

【００５４】実施例３この実施例では、電界効果型トランジスタ（ＦＥＴ）の
ゲート絶縁膜に強誘電体薄膜を用いた構造であるＭＦＳ
（Metal Ferroelectric Semiconductor）型の強誘電体
不揮発性メモリにおいて、実施例１と同様に形成したＢ
ｉ₄Ｔｉ₃Ｏ₁₂強誘電体薄膜を適用する方法について説明
する。この実施例の特徴は、強誘電体膜を低温で成膜で
きるため、強誘電体薄膜形成時のＳｉ表面の酸化や、Ｓ
ｉと強誘電体との反応を抑制できることにある。

【００５５】この実施例における強誘電体メモリ素子の
要部断面図を図９に示す。この強誘電体メモリ素子は、
第１導電型シリコン基板６０の表面層に第２導電型不純
物拡散領域６１と、基板上に強誘電体薄膜６２と、上部
電極６３と、ソース電極６４と、ゲート電極６５と、ド
レイン電極６６と、層間絶縁膜６７とを備えて構成され
ている。

【００５６】この強誘電体メモリ素子においては、強誘
電体膜６２の自発分極の方向によって、ソースとドレイ
ン間に流れる電流をＯＮ−ＯＦＦすることが可能とな
り、この電流を測定することで情報を検知することがで
きる。自発分極はゲート電圧を切っても維持されるた
め、不揮発性メモリ動作が可能となる。本実施例では、
小さな自発分極でゲート絶縁膜下に電荷を誘起すること
かできることから、ｃ軸配向のＢｉ₄Ｔｉ₃Ｏ₁₂膜を用い
ることができる。この膜は抗電界が小さいため駆動電圧
を低くするのに有効となる。

【００５７】

【発明の効果】本発明によれば、Ｂｉ系層状化合物から
なる強誘電体薄膜に対して、酸化チタン薄膜と酸化ビス
マス薄膜との２層のバッファ層を形成することにより、
酸化チタン薄膜が、酸化ビスマスの結晶核密度を向上さ
せ、緻密・平坦な酸化ビスマス薄膜を形成させ、さら
に、このようにモフォロジーの良好な酸化ビスマス薄膜
が、Ｂｉ系層状化合物からなる強誘電体薄膜へＢｉを補
填するとともに結晶の初期核として働くため、強誘電体
薄膜の低温での結晶化を可能とし、得られた積層膜は一
体化してビスマス層状化合物となる。成膜温度の低温化
は、デバイス材料との反応を抑制するとともに膜を緻密
・平坦にし、これにより薄膜化が可能となり、微細加
工、高集積化に有利となる。

【００５８】特に、酸化ビスマス薄膜上に形成される強
誘電体薄膜が、この強誘電体薄膜を構成する金属元素を
含む有機金属原料をそれぞれ独立に加熱気化し、不活性
キャリアガス及び酸化反応ガスとともに、酸化ビスマス
薄膜表面上に供給するＭＯＣＶＤ法により成膜される場
合には、より成膜温度の低温化を図ることができ、他の
デバイス材料との反応をより一層防止することができ
る。

【００５９】また、上記強誘電体薄膜を用いて強誘電体
メモリ素子が形成された場合には、低温での成膜によ
り、デバイスを構成する他の材料の反応、例えば、Ｓｉ
表面の酸化や、Ｓｉと強誘電体との反応を抑制でき、高
密度でかつ信頼性の高いデバイスを提供することができ
る。

【図面の簡単な説明】

【図１】本発明の強誘電体薄膜の製造方法により形成さ
れる強誘電体薄膜を備えた強誘電体薄膜素子の概略断面
図である。

【図２】第１の実施例で作製した酸化ビスマス／酸化チ
タン積層膜の酸化チタン膜厚（成膜時間）に対する膜の
Ｘ線回折パターンを示す図である。

【図３】第１の実施例で作製した酸化ビスマス／酸化チ
タン積層膜の酸化チタン膜厚（成膜時間）に対する膜の
表面ＳＥＭ写真である。

【図４】第１の実施例で作製したＢｉ₄Ｔｉ₃Ｏ₁₂膜の酸
化チタン膜厚（成膜時間）に対する膜の表面ＳＥＭ写真
である。

【図５】第１の実施例で作製したＢｉ₄Ｔｉ₃Ｏ₁₂膜の酸
化チタン膜厚（成膜時間）に対する膜のＸ線回折パター
ンを示す図である。

【図６】第１の実施例において、酸化チタンの成膜時間
を２分、酸化ビスマスの成膜時間を５分、チタン酸ビス
マス膜６０分で成膜した強誘電体薄膜の表面ＳＥＭ写真
である。

【図７】第１の実施例において、酸化チタンの成膜時間
を２分、酸化ビスマスの成膜時間を５分として積層膜を
形成した上に、チタン酸ビスマス膜を形成する前後の積
層膜のＸ線回折パターンを示す図である。

【図８】本発明の強誘電体薄膜の製造方法により形成さ
れる強誘電体薄膜を備えた強誘電体薄膜メモリ素子の一
実施例を示す概略断面図である。

【図９】本発明の強誘電体薄膜の製造方法により形成さ
れる強誘電体薄膜を備えた強誘電体薄膜メモリ素子の別
の実施例を示す概略断面図である。

【符号の説明】

１Ｓｉ基板２ＳｉＯ₂層３Ｔａ接着層４Ｐｔ下部電極膜５酸化チタン薄膜６酸化ビスマス薄膜７チタン酸ビスマス薄膜８Ｐｔ上部電極膜４１、６１第２導電型不純物拡散領域４３、４４、５１、５２、６７層間絶縁膜４５メモリ部コンタクトプラグ４７下部電極４８、６２強誘電体薄膜４９、６３上部電極５４、６０第１導電型シリコン基板６４ソース電極６５ゲート電極６６ドレイン電極

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＨ０１Ｌ 29/788 29/792

Claims

【特許請求の範囲】

【請求項１】基板上に強誘電体薄膜を形成するに際し
て、前記基板上に酸化チタン薄膜及び酸化ビスマス薄膜
を順次形成し、該酸化ビスマス薄膜上に、Ｂｉ₂Ａ_m-1Ｂ_mＯ_3m+3 （式中、ＡはＮａ、Ｋ、Ｐｂ、Ｃａ、Ｓｒ、Ｂａ又はＢ
ｉ、ＢはＦｅ、Ｔｉ、Ｎｂ、Ｔａ、Ｗ又はＭｏの中から
選択される少なくとも一種類の元素、ｍは自然数）で表
されるＢｉ系層状化合物からなる強誘電体薄膜を形成す
ることを特徴とする強誘電体薄膜の製造方法。
【請求項２】強誘電体薄膜が、４５０℃以下の成膜温
度で形成されてなる請求項１に記載の強誘電体薄膜の製
造方法。
【請求項３】酸化チタン薄膜が、４５０℃以下の成膜
温度で形成されてなる請求項１又は２に記載の強誘電体
薄膜の製造方法。
【請求項４】酸化ビスマス薄膜が、４５０℃以下の成
膜温度で形成されてなる請求項１〜３のいずれか１つに
記載の強誘電体薄膜の製造方法。
【請求項５】酸化ビスマス／酸化チタン積層膜の膜厚
が５０ｎｍ以下である請求項１〜４のいずれか１つに記
載の強誘電体薄膜の製造方法。
【請求項６】強誘電体薄膜が、該強誘電体薄膜を構成
する金属元素を含む有機金属原料をそれぞれ独立に加熱
気化し、不活性キャリアガス及び酸化反応ガスととも
に、酸化ビスマス薄膜表面上に供給することにより成膜
される請求項１〜５のいずれか１つに記載の強誘電体薄
膜の製造方法。
【請求項７】強誘電体薄膜が、Ｂｉ及びＴｉを含む酸
化物である請求項６記載の強誘電体薄膜の製造方法。
【請求項８】強誘電体薄膜が、チタン酸ビスマスであ
る請求項７記載の強誘電体薄膜の製造方法。
【請求項９】基板上に、下部電極層、請求項１〜８の
いずれか１つに記載の強誘電体薄膜の製造方法により形
成された強誘電体薄膜、上部電極層が順次形成されてな
るキャパシタ素子と、スイッチ用トランジスタとからな
る強誘電体メモリ素子。
【請求項１０】半導体基板上に、請求項１〜８のいず
れか１つに記載の強誘電体薄膜の製造方法により形成さ
れた強誘電体薄膜を、ＭＯＳＦＥＴのゲート絶縁膜とし
て形成した強誘電体メモリ素子。