JP2004214274A - 強誘電体薄膜、強誘電体薄膜製造方法及び強誘電体薄膜素子 - Google Patents

強誘電体薄膜、強誘電体薄膜製造方法及び強誘電体薄膜素子 Download PDF

Info

Publication number
JP2004214274A
JP2004214274A JP2002379418A JP2002379418A JP2004214274A JP 2004214274 A JP2004214274 A JP 2004214274A JP 2002379418 A JP2002379418 A JP 2002379418A JP 2002379418 A JP2002379418 A JP 2002379418A JP 2004214274 A JP2004214274 A JP 2004214274A
Authority
JP
Japan
Prior art keywords
thin film
ferroelectric thin
ferroelectric
electric field
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002379418A
Other languages
English (en)
Other versions
JP4507491B2 (ja
Inventor
Takeshi Kijima
健 木島
泰彰 ▲濱▼田
Yasuaki Hamada
Eiji Natori
栄治 名取
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002379418A priority Critical patent/JP4507491B2/ja
Priority to US10/743,716 priority patent/US20050072996A1/en
Priority to CNA2003101246532A priority patent/CN1519941A/zh
Publication of JP2004214274A publication Critical patent/JP2004214274A/ja
Priority to US11/241,959 priority patent/US7214977B2/en
Application granted granted Critical
Publication of JP4507491B2 publication Critical patent/JP4507491B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】強誘電体には結晶の配向性とは別に強誘電性発現の源である、分極域（ドメイン）が存在する。ドメインには、180°ドメインと90°ドメインが存在し、90°ドメインは印加電界に直角方向に分極軸が存在するため、90°ドメインを分極成分として寄与させるには、大きな電界を必要とし、低電圧で使用することが困難となる。
【解決手段】強誘電体薄膜面内で電界印加方向に対して、180°ドメインと90°ドメインとが同一角度で回転しており、同一電界で反転することを特徴とする高配向多結晶からなることを特徴とする強誘電体薄膜を提供する。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、強誘電体キャパシタを用いて構成される強誘電体メモリ装置に関するものであり、特に強誘電体キャパシタ及び選択用セルトランジスタを有した、いわゆる1T1C、2T2C型及び、セルトランジスタを有さず、強誘電体キャパシタのみでメモリセルが構成される単純マトリクス型のどちらにも共通で使用することが出来る強誘電体薄膜、及びその薄膜の製造技術、並びに強誘電体メモリ装置、及びその製造方法に関する。
【０００２】
【背景技術及び発明が解決しようとする課題】
近年、PZT、SBT等の薄膜や、これを用いた強誘電体キャパシタ、強誘電体メモリ装置等の研究開発が盛んに行われている。強誘電体メモリ装置の構造は1T、1T1C、2T2C、単純マトリクス型に大別できる。この中で、1T型は構造上キャパシタに内部電界が発生するためリテンション（データ保持）が1ヶ月と短く、半導体一般で要求される10年保証は不可能といわれている。1T1C型、2T2C型は、DRAMと殆ど同じ構成であり、かつ選択用トランジスタを有するために、DRAMの製造技術を生かすことが出来、かつSRAM並みの書き込み速度が実現されるため、現在までに256kbit以下の小容量品が商品化されている。
【０００３】
これまで強誘電体材料としては、主にPb(Zr,Ti)O3(PZT)が用いられているが、同材料の場合、Zr/Ti比が52/48あるいは40/60といった、稜面体晶及び正方晶の混在領域及びその近傍の組成が用いられ、かつLa、Sr、Caといった元素をドーピングされて用いられている。この領域が用いられ、かつドーピングされているのは、メモリ素子に最も必要な信頼性を確保するためである。
【０００４】
強誘電体メモリ応用が最も進んでいるPZTはPbZrO3とPbTiO3の固溶体であり、ZrとTiの比率が52/48を境にZrを多く含む場合、スリムなヒステリシス形状を示し、Tiを多く含む場合、角型良好なヒステリシスを示すことが知られている。
【０００５】
もともとデータ書き込み直後のヒステリシス形状はTiをリッチに含む正方晶領域が良好であり、ヒステリシスの形状だけであればメモリ応用にもTiリッチな正方晶領域が適しているのであるが、この正方晶領域のPZTは信頼性が確保出来ないため、強誘電体メモリ素子として商品化されていない。
【０００６】
多くの信頼性試験の中でも、スタティックインプリントと呼ばれる信頼性試験が最も厳しい。この試験は、1或いは0のデータを書き込んだ強誘電体メモリ、すなわち＋或いは−のどちらか一方に分極処理を施した強誘電体薄膜を一定の温度（例えば85℃や150℃）で一定時間（例えば100時間や1000時間）保持した後、書き込んだデータが、書き込んだデータとして読み出すことが出来るかどうかの試験である。
【０００７】
既述のようにデータ書き込み直後のヒステリシス形状はTiをリッチに含む正方晶領域が良好であるが、Tiをリッチに含む正方晶領域とは、結晶構成元素の内、大部分がPb及びTiとなることを意味している。
【０００８】
Pbは蒸気圧が高く、エリンガムの相図でも知られているように100℃程度の低温でもPbO蒸気が発生する。加えて、酸素との結合エネルギーが38.8kcal/molと最も小さく、PZT結晶中にPb欠損を生じやすい。Tiの場合は、酸素との結合エネルギーは73kcal/molとPb-Oの結合エネルギーの約2倍であるものの、原子量が47.88と同じBサイト構成元素のZrの91.224と比較しても約半分とPZT構成元素中最も軽く、スタティックインプリント試験における熱処理時に生じる振動衝突時に最も弾き飛ばされる確率が高く、PZT結晶中にTi欠損を生じやすい。これらの欠陥は、空間電荷分極の原因となり、さらにインプリント特性劣化を生じてしまう。
【０００９】
さらには、電荷中性の原理からO欠損が発生し、いわゆるイオン性結晶構造に起因するショットキー欠陥が発生し、このことが原因で、リーク電流特性劣化の原因となり、このことからも信頼性が確保できない。
【００１０】
加えて、強誘電体メモリの集積度の上昇や低電圧駆動の必要性から、素子サイズ縮小と共に強誘電体薄膜の薄膜化が進行し、強誘電体材料としてPZTを用いる場合、小容量メモリの際に使用されている、Zrリッチ組成を使い続けることが不可能となり、結果として、Tiリッチ組成PZTを使わなくてはならなくなる。
【００１１】
すなわち、薄膜化により比誘電率が増大し、このためヒステリシス形状がよりスリムに変化してしまう。これまでのZrリッチPZTの信頼性、例えばインプリント特性に関しても、実用上問題とはならなかったものの、ヒステリシスは変化しており、これ以上ヒステリシス形状がスリムになることで、インプリント特性劣化が表面化してしまう。したがって、比誘電率を減少させて、ヒステリシス形状を小容量メモリで使用していたヒステリシス形状に近づけるために、Tiリッチ組成のPZTを使わなくてはならなくなるのである。この結果、既述の課題が現れて、いずれにせよ上記TiリッチPZTの抱える課題を解決しなければ、強誘電体メモリの高集積化は不可能となってしまう。
【００１２】
一方、単純マトリックス型は、1T1C型、2T2C型に比べセルサイズが小さく、またキャパシタの多層化が可能であるため、高集積化、低コスト化が期待されている。従来の単純マトリクス型強誘電体メモリ装置に関しては、日本国特開平9-116107号公報等に開示されている。同公開公報においては、メモリセルへのデータ書き込み時に、非選択メモリセルへ書き込み電圧の1/3の電圧を印加する駆動方法が開示されている。しかしながら、この技術においては、動作に必要とされる強誘電体キャパシタのヒステリシスループに関しては、具体的に記載されていない。本願発明者らが開発を進める中で、実際に動作が可能な単純マトリクス型強誘電体メモリ装置を得るには角型性の良好なヒステリシスループが必要不可欠であることが判った。これに対応可能な強誘電体材料としては、Tiリッチな正方晶のPZTが候補として考えられるが、既述の1T1C及び2T2C型強誘電体メモリ同様、信頼性の確保が最重要課題となる。
【００１３】
本発明の目的は、1T1C、2T2C及び単純マトリクス型強誘電体メモリのどちらにも使用可能なヒステリシス特性を持つ強誘電体キャパシタを含む、1T1C、2T2C及び単純マトリクス型強誘電体メモリ装置及びその製造方法を提供することにある。
【００１４】
強誘電体メモリに使用する強誘電体薄膜の場合、強誘電体の分極軸を電解印加方向に揃えて用いるのが一般的である。
例えば、PZTの場合、Zr/Ti比が52/48が相境界と呼ばれ稜面体晶と正方晶の混在領域であり、Zrが52を超えると稜面体晶、Ti組成が48を超えると正方晶となる。
【００１５】
稜面体晶PZTの場合、分極軸が〈001〉軸に存在し、正方晶PZTの場合、〈111〉軸に存在する。従って、PZT薄膜を強誘電体メモリに用いる場合、資料1（第49回応用物理学関係連合講演会講演予稿集27a-ZA-6）のように、分極軸方向に配向性を揃えて使用するのが一般的である。
【００１６】
しかしながら、強誘電体には結晶の配向性とは別に強誘電性発現の源である、分極域（ドメイン）が存在する。ドメインには、180°ドメインと90°ドメインが存在する。
【００１７】
分極軸を結晶配向軸とした場合、印加電界に平行な180°ドメインは分極に寄与するが、90°ドメインは分極に全く寄与しない。
【００１８】
理想の強誘電体キャパシタが形成されれば、90°ドメインは分極に寄与しないため、存在していても、それほど問題になることはない。ただしPZT薄膜全体の分極への寄与率は、90°ドメインの存在分だけ減少することとなる。
【００１９】
現実の強誘電体キャパシタは、電極の最表面も完全に平坦ではなく、凹凸を伴っており、結晶自身も途中で傾いて成長することがほとんどであり、この場合、90°ドメインは、印加電界に完全に垂直とはならず、若干の角度を有することとなる。この場合、90°ドメインは分極に寄与することになるが、印加電界にほぼ直角方向に分極軸が存在するため、90°ドメインを分極成分として寄与させるには、180°ドメインと比較して、相当大きな電界を必要とする。すなわち、低電圧で使用することが困難となる。
【００２０】
【課題を解決するための手段】
本発明にかかる強誘電体メモリ装置は、予めSiウェハ上に形成されたCMOSトランジスタのソース或いはドレイン電極のどちらかと導通している第1電極と前記第1電極上に形成された強誘電体膜、前記強誘電体膜上に形成された第2電極、とを含み、前記第1電極、前記強誘電体膜及び前記第2電極によって構成されるキャパシタが、予めSiウェハ上に形成されたCMOSトランジスタによって選択動作を行う強誘電体メモリ装置、並びに予め作りこまれた第3電極と、前記第3電極と交差する方向に配列された第4電極と、少なくとも前記第3電極と前記第4電極との交差領域に配置された強誘電体膜とを、含み、前記第3電極、前記強誘電体膜及び前記第4電極によって構成されるキャパシタがマトリクス状に配置された強誘電体メモリ装置であって、
前記強誘電体膜は、多結晶薄膜であり、かつ分極軸と印加電界軸とが異なり、かつ分極軸が電界に垂直方向の薄膜面内である任意の同一角度を有して全ての分極軸が印加電界に対して無極性である強誘電体薄膜からなる。
【００２１】
本発明にかかる強誘電体メモリの製造方法は、第1の原料溶液である強誘電体薄膜形成用ゾルゲル溶液をコート後に結晶化する工程を含み、前記、第1の原料溶液は、強誘電体層を形成するための原料液であり、最終的に形成された薄膜が強誘電体層として形成するために必要不可欠な原料液であって、結晶化段階では目的強誘電体薄膜組成以外の物質を含んでいても構わない。例えば薄膜形成段階で低温結晶化を促す触媒性酸化物が形成され、最終的には薄膜構成元素として薄膜中に取り込まれる場合等を含む。
【００２２】
また、本発明は強誘電体メモリのみならず、同様に圧電素子や焦電素子等、強誘電性を活用した素子全般に有効である。
【００２３】
【発明の実施の形態】
本発明の実施の形態にかかる強誘電体メモリは、以下によって構成される。
【００２４】
1.強誘電体メモリ装置のキャパシタ
図1は、本実施の形態の強誘電体メモリ装置における、強誘電体キャパシタを示した図である。図1において、101は本発明によるPZTN強誘電体膜、102は第1電極、103は第2電極である。第1電極102及び第2電極103は、Pt,Ir,Ru等の貴金属単体または前記貴金属を主体とした複合材料よりなる。第1電極に強誘電体の元素が拡散すると電極と強誘電体膜との界面部に組成ずれを起こしヒステリシスの角型性が低下するため、第1電極には強誘電体の元素が拡散しない緻密性が要求される。第1電極の緻密性を上げるために、質量の重いガスでスパッタ成膜する方法、Y,La等の酸化物を貴金属電極中に分散させる等の方法がとられる。なお、図1においては、基板やその他の強誘電体メモリ装置の構成要素(MOSトランジスタ等)を省略している。これらの構成要素については後述する。
【００２５】
次に、本発明による多結晶薄膜であり、かつ分極軸と印加電界軸とが異なり、かつ分極軸が電界に垂直方向の薄膜面内である任意の同一角度を有して全ての分極軸が印加電界に対して無極性である強誘電体薄膜101の一例を述べる。
【００２６】
第1の原料液は、PZTN強誘電体相の構成金属元素のうち、Pb及びZrによるPbZrO3ペロブスカイト結晶を形成するため縮重合体をn-ブタノール等の溶媒に無水状態で溶解した溶液である。
【００２７】
第2の原料液は、PZTN強誘電体相の構成金属元素のうち、Pb及びTiによるPbTiO3ペロブスカイト結晶を形成するため縮重合体をn-ブタノール等の溶媒に無水状態で溶解した溶液である。
【００２８】
例えば上記第1、第2原料溶液を用いて、PbZr0.2Ti0.8O3強誘電体とする場合、(第1の原料溶液)：(第2の原料溶液)＝2：8に混合することになるが、この混合溶液を例えば(111)に高配向した多結晶Pt電極上で結晶化させ、印加電界方向（多結晶Pt電極面と垂直方向）に(111)配向し、かつ分極成分のうち180°ドメインが多結晶Pt電極面に対して35.9255°の角度を有して多結晶Pt電極面内で回転しており、かつ分極成分のうち90°ドメインが多結晶Pt電極面に対して35.9253°の角度を有して多結晶Pt電極面内で回転しており、印加電界に対して空間的に無極性なPZT薄膜を得た。
【００２９】
こうすることで、180°ドメインと共に90°ドメインが分極成分として有効に利用することが可能となる。
【００３０】
このことを、図2の(111)に配向したPbZr0.2Ti0.8O3結晶を用いて説明する。
例えば、Aが180°ドメインからなる分極成分だとすると、分極反転した際にBとなる。仮にAが90°ドメインからなる分極成分だとすると、反転した分極際にC或いはDとなる。またBとCはエネルギー的にほとんど等しいため、ほとんど同一の印加電界で分極反転が可能となる。（実際はPt電極面に対して35.9255°と35.9253°の差分0.0002°分だけ異なる。）
また、ここでは分りやすく一つのPbZr0.2Ti0.8O3結晶を用いて説明したが、本発明は単結晶構造では効果がない。何故ならば、単結晶の場合、上記、図2に示すように、幾つかだけの分極軸のみが存在するため、印加電界に対して大きな異方性が存在してしまうからである。
本発明は多結晶からなり、Pt電極面内で回転しているため、印加電界に対し、エネルギー的に安定で、全く異方性を有していない。すなわち、分極成分が同時に同一の印加電界を受けて、同時に反転することが可能となるのである。
【００３１】
ここで、従来の強誘電体メモリ応用PZT薄膜の場合、上記PbZr0.22Ti0.8O3薄膜であれば、分極軸は(001)方向であるため、印加電界方向に(001)に高配向した薄膜を得るのが普通である。例えば(001)配向MgO単結晶基板上に(001)配向Pt電極を形成し、かつ(001)配向Pt電極上に(001) 配向PbZr0.2Ti0.8O3薄膜をエピタキシャル形成する。何故ならばPbZr0.2Ti0.8O3は(001)方向に分極軸を有しているため、印加電界方向に分極軸を揃えるのが通常である。
【００３２】
しかしながらPbZr0.2Ti0.8O3には、180°ドメイン及び90°ドメインが存在し、通常、分極軸とは180°ドメインを示している。何故ならば、90°ドメインは、180°ドメインに垂直に存在するドメインのことであり、(001) 配向PbZr0.2Ti0.8O3薄膜では印加電界に垂直に存在し、分極成分として働かないからである。
【００３３】
一方、分極軸を100%(001)配向させることは、膜内部応力の発生等もあり、事実上不可能である。この時、例え1%でも90°ドメインが存在すれば、既述の背景技術及び発明が解決しようとする課題の項でも延べたように、印加電界に対して分極し難い成分となってしまうため、1%の90°ドメインを分極反転させるために、高電圧が必要となる。
【００３４】
このことは特に高集積化、低電圧駆動化に対して大きな障壁となる。
【００３５】
次に、一般にメモリ応用に用いられる強誘電体多結晶薄膜は、どのような配向方向が適しているか詳細に述べることとする。
【００３６】
(実施例1)
まず初めに、既述の正方晶構造PZTに関して素子応用に最適な配向面を求めたのが図3である。尚、図中では、各格子定数、分極軸方向（これを180°ドメインと、そこには必ず90°ドメインが存在するものとした。）、分極値はバルク値を引用し、また、膜面内で分極軸が無限に回転して存在している様子を、分りやすく6方向として代用している。また配向面の候補は、JCPDSから存在確率の高いものを用いた。図中で多重度というのは、上記、パラメータを用いて、素子応用に最適な配向面を求める際に、分極軸が完全に重なる度合いを意味しており、結果的に幾つかの分極軸が残った場合、多重度が高いほうが存在確立が高いことになり、実効的に多重度の高い分極軸が分極に寄与する確立が高いことになる。
【００３７】
この結果、本発明で述べてきたように、実際の印加電界に対しての実効的な90°ドメイン（電界方向に垂直な成分）は、(111)配向面以外の全てに存在していることが分かる。すなわち、正方晶構造PZTを用いる場合、低電圧で反転させる或いは全ての分極成分を有効活用するには、(111)配向面のみが適していることが分かる。
【００３８】
同様に、稜面体構造PZTに関して、素子応用に最適な配向面を求めたのが図4である。
【００３９】
図より、稜面体構造PZTは、(110)のみ、実効的な90°ドメインが存在する。従って、素子応用に適しているのは、(111)、(100)、(101)、(001)ということになるが、特に低電圧駆動やヒステリシスの角型を要求する場合は、電界方向との分極軸との侠角がなるべく小さく、また、幾つかの分極軸が存在する場合は分極軸と分極軸との侠角が小さいほうが良いから、必然的に(100)、(101)、(001)配向させた稜面体構造PZTを選択することが必要となる。
【００４０】
次に、PZTのうち、Zr/Ti比率が52/48をMPB領域と呼び、この付近の領域は正方晶PZTと稜面体晶PZTが混在していることが知られている。
【００４１】
そこでMPB領域を用いる場合について、素子応用に最適な配向面を求めたのが図5である。
【００４２】
この場合は、ほとんどの配向面に対しても、実効的には90°ドメインが存在することになり、90°ドメインが存在しないのは(111)配向面だけである。90°ドメインが存在しないといっても、幾つかの分極軸が存在するため、それぞれを反映して角型性が良好なヒステリシスは得られにくいことが分かる。
【００４３】
次に、Bi層状構造強誘電体SrBi2Ta2O9(SBT)の場合について、素子応用に最適な配向面を求めたのが図6である。
【００４４】
SBTの場合、実効的に90°ドメインが存在しないのは(115)、(111)、(110)配向面を用いるのが有効であることが分かる。
【００４５】
また、Bi層状構造強誘電体Bi4Ti3O12(BIT)の場合について、素子応用に最適な配向面を求めたのが図7である。
【００４６】
BITの場合、実効的に90°ドメインが存在しないのは(117)、(107)、(317)配向面を用いるのが有効であることが分かる。
【００４７】
以下に、上記配向面を有する強誘電体薄膜を作製した詳細な実施例を記す。
【００４８】
（実施例2）
本実施例ではPbZr0.4Ti0.6O3強誘電体薄膜を作製した。
【００４９】
従来の方法では、20%程度Pbを過剰に含む、溶液を用いるが、これは、揮発Pbの抑制及び結晶化温度低減のためである。
【００５０】
しかしながら、出来た薄膜で過剰Pbが、どのようになっているかは不明であり、本来ならば最小限のPb過剰量で抑えるべきである。
【００５１】
そこで、過剰Pbが0、5、10、15、20である10重量%濃度のPbZr0.4Ti0.6O3形成用ゾルゲル溶液(溶媒:n-ブタノール)を用い、更に10重量%濃度のPbSiO3形成用ゾルゲル溶液(溶媒:n-ブタノール)を、それぞれ1モル%添加して、図8のフローを用いて200nm PbZr0.4Ti0.6O3薄膜を形成した。
【００５２】
この時のXRDパターン及び表面モフォロジーは図9のようであった。
【００５３】
従来は20%程度過剰なPbが必要であったが、5%過剰のPbで十分に結晶化が進行していることが示された。
【００５４】
このことは、わずか1モル%PbSiO3触媒が、PZTの結晶化温度を下げたために、過剰Pbは殆どいらないことを示している。
【００５５】
以降、PZT、PbTiO3、及びPbZrTiO3形成用溶液としては、全て5%Pb過剰溶液を用いている。
【００５６】
次に、10重量%濃度のPbZrO3形成用ゾルゲル溶液(溶媒:n-ブタノール)及び10重量%濃度のPbTiO3形成用ゾルゲル溶液(溶媒:n-ブタノール)を4:6の割合で混合した溶液に10重量%濃度のPbSiO3形成用ゾルゲル溶液(溶媒:n-ブタノール)を、1モル%添加した混合溶液を用いて図10のフローにしたがって、200nm- PbZr0.4Ti0.6O3強誘電体薄膜を作製した。
【００５７】
この時の、ヒステリシス特性は、図11に示すように、角型良好なものであった。
【００５８】
このことは、10重量%濃度のPbZrO3形成用ゾルゲル溶液(溶媒:n-ブタノール)及び10重量%濃度のPbTiO3形成用ゾルゲル溶液(溶媒:n-ブタノール)を4:6の割合で混合した溶液を用いることで、初めに混合溶液中の10重量%濃度のPbTiO3形成用ゾルゲル溶液(溶媒:n-ブタノール)によりPt上でPbTiO3が結晶化し、これが結晶初期核となり、またPtとPZTとの格子ミスマッチを解消し、PZTが容易に結晶化したものと思われた。
【００５９】
かつ、混合溶液を用いることで、PbTiO3とPZTが良好な界面で連続して形成され、良好なヒステリシスの角型性へと繋がったことに加えて、図9に示すように、全て(111)に単一配向していることで、角型性良好で低電圧駆動が可能なヒステリシスが得られた。
【００６０】
また、この時得られた(111)配向PZT薄膜の(010)面内の(111)ピークを基準として面内の(100)ピーク位置を調べた。もし得られたPZT薄膜が単結晶であれば、図12のように6つの(100)を示す点が現れるはずである。
【００６１】
しかしながら、多結晶であれば(100)ピークの位置は特定できず、図13に示す円形となるはずである。
【００６２】
そこでファイ角度を0°、90°、180°、360°とそれぞれ固定してプサイ角度を0から90°振ったところ図14のようであった。
【００６３】
全て、54.73°にピークを有していた。すなわち本発明のPZTは多結晶であり、配向面内で分極軸はランダムに回転していることを示している。
【図面の簡単な説明】
【図1】本発明の実施の形態における、強誘電体キャパシタの構成を示した図。
【図2】本発明の実施の形態における、PZT結晶中の分極軸の関係を示した図。
【図3】本発明の実施の形態における、正方晶構造PZTに関して、素子応用に最適な配向面を求めた図。
【図4】本発明の実施の形態における、稜面体晶構造PZTに関して、素子応用に最適な配向面を求めた図。
【図5】本発明の実施の形態における、MPB構造PZTに関して、素子応用に最適な配向面を求めた図。
【図6】本発明の実施の形態における、Bi層状構造SrBi2Ta2O9に関して、素子応用に最適な配向面を求めた図。
【図7】本発明の実施の形態における、Bi層状構造Bi4Ti3O12に関して、素子応用に最適な配向面を求めた図。
【図8】本発明の実施の形態における、PZT形成用ゾルゲル溶液中にPbSiO3を混合した際の表面モフォロジーと結晶性を示す図。
【図9】本発明の実施の形態における、本発明のPZTN薄膜をスピンコート法で形成するためのフローチャートを示す図。
【図10】本発明の実施の形態における、PZT形成用ゾルゲル溶液中にPbSiO3を混合した際の正方晶PZT薄膜の表面モフォロジーと結晶性を示す図。
【図11】本発明の実施の形態における、本発明による正方晶PZT薄膜のヒステリシスを示す図。
【図12】本発明の実施の形態における、 (111)配向PZT単結晶における、(010)面内の(111)ピークを基準として面内の(100)ピーク位置を示す図。
【図13】本発明の実施の形態における、 (111)配向PZT多結晶薄膜における、(010)面内の(111)ピークを基準として面内の(100)ピーク位置を示す図。
【図14】本発明の実施の形態における、(111)配向PZT多結晶薄膜において、ファイ角度を0°、90°、180°、360°と固定してプサイ角度を0から90°振った際の(100)ピーク位置を示す図。

Claims (25)

  1. 同一結晶系において電界印加方向に分極軸を持たないことを特徴とする強誘電体薄膜、強誘電体薄膜製造方法及び強誘電体薄膜素子。
  2. 同一結晶系において電界印加方向に180°ドメインを持たないことを特徴とする強誘電体薄膜、強誘電体薄膜製造方法及び強誘電体薄膜素子。
  3. 同一結晶系において電界垂直方向に90°ドメインを持たないことを特徴とする強誘電体薄膜、強誘電体薄膜製造方法及び強誘電体薄膜素子。
  4. 請求項1〜3において、強誘電体薄膜面内で電界印加方向に対して、180°ドメインが同一角度で回転していることを特徴とする強誘電体薄膜、強誘電体薄膜製造方法及び強誘電体薄膜素子。
  5. 請求項1〜3において、強誘電体薄膜面内で電界印加方向に対して、90°ドメインが同一角度で回転していることを特徴とする強誘電体薄膜、強誘電体薄膜製造方法及び強誘電体薄膜素子。
  6. 請求項1〜3において、強誘電体薄膜面内で電界印加方向に対して、180°ドメインが同一電界で反転することを特徴とする強誘電体薄膜、強誘電体薄膜製造方法及び強誘電体薄膜素子。
  7. 請求項1〜3において、強誘電体薄膜面内で電界印加方向に対して、90°ドメインが同一電界で反転することを特徴とする強誘電体薄膜、強誘電体薄膜製造方法及び強誘電体薄膜素子。
  8. 請求項1〜3において、強誘電体薄膜面内で電界印加方向に対して、同一角度で回転している分極成分が、同一の印加電界を受けて、同一の分極値を示すことを特徴とする強誘電体薄膜、強誘電体薄膜製造方法及び強誘電体薄膜素子。
  9. 請求項1〜8において、強誘電体薄膜面内で電界印加方向に高配向した多結晶からなることを特徴とする強誘電体薄膜、強誘電体薄膜製造方法及び強誘電体薄膜素子。
  10. 請求項1〜8において、強誘電体薄膜面内で電界印加方向に対して、分極軸分布が異方性を持たないことを特徴とする強誘電体薄膜、強誘電体薄膜製造方法及び強誘電体薄膜素子。
  11. 請求項1〜10において、強誘電体薄膜面内で電界印加方向に対して、(111)配向した正方晶Pb(Zr,Ti)O3強誘電体を用いることを特徴とする強誘電体薄膜、強誘電体薄膜製造方法及び強誘電体薄膜素子。
  12. 請求項1〜10において、強誘電体薄膜面内で電界印加方向に対して、(001)配向した稜面体晶Pb(Zr,Ti)O3強誘電体を用いることを特徴とする強誘電体薄膜、強誘電体薄膜製造方法及び強誘電体薄膜素子。
  13. 請求項1〜10において、強誘電体薄膜面内で電界印加方向に対して、(111)或いは(110)配向したBi層状構造強誘電体を用いることを特徴とする強誘電体薄膜、強誘電体薄膜製造方法及び強誘電体薄膜素子。
  14. 請求項1〜10において、強誘電体薄膜面内で電界印加方向に対して、(115)或いは(111)或いは(110)配向したSrBi2Ta2O9強誘電体を用いることを特徴とする強誘電体薄膜、強誘電体薄膜製造方法及び強誘電体薄膜素子。
  15. 請求項1〜10において、強誘電体薄膜面内で電界印加方向に対して、(117)或いは(111)或いは(107)或いは(317)配向したBi4T3O12強誘電体を用いることを特徴とする強誘電体薄膜、強誘電体薄膜製造方法及び強誘電体薄膜素子。
  16. 請求項11及び13〜15において、半値幅2°以下の(111)配向Pt属金属電極を用いることを特徴とする強誘電体薄膜、強誘電体薄膜製造方法及び強誘電体薄膜素子。
  17. 請求項12において、半値幅2°以下の(001)配向Pt属金属電極を用いることを特徴とする強誘電体薄膜、強誘電体薄膜製造方法及び強誘電体薄膜素子。
  18. 請求項13〜15において、半値幅2°以下の(110)配向Pt属金属電極を用いることを特徴とする強誘電体薄膜、強誘電体薄膜製造方法及び強誘電体薄膜素子。
  19. 請求項16〜18において、PbとPt属金属との合金電極を用いることを特徴とする強誘電体薄膜、強誘電体薄膜製造方法及び強誘電体薄膜素子。
  20. 請求項1〜19において、ゾルゲル溶液とMOD溶液の混合溶液を用いて作製した強誘電体薄膜を用いることを特徴とする強誘電体薄膜、強誘電体薄膜製造方法及び強誘電体薄膜素子。
  21. 請求項1〜20において、強誘電体構成元素中にSi或いはSi及びGeを含むことを特徴とする強誘電体薄膜、強誘電体薄膜製造方法及び強誘電体薄膜素子。
  22. 請求項1〜21において、10気圧未満に昇圧された酸化ガス雰囲気中で、急速過熱することにより結晶化を行うことを特徴とする強誘電体薄膜、強誘電体薄膜製造方法及び強誘電体薄膜素子。
  23. 請求項1〜22において、強誘電体構成元素中にSi或いはSi及びGeを含むことを特徴とする強誘電体薄膜、強誘電体薄膜製造方法及び強誘電体薄膜素子。
  24. 請求項1〜22により作製された強誘電体薄膜を用いた強誘電体メモリ素子。
  25. 請求項1〜22により作製された強誘電体薄膜を用いた強誘電体圧電素子。
JP2002379418A 2002-12-27 2002-12-27 薄膜及び素子 Expired - Fee Related JP4507491B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002379418A JP4507491B2 (ja) 2002-12-27 2002-12-27 薄膜及び素子
US10/743,716 US20050072996A1 (en) 2002-12-27 2003-12-24 Ferroelectric thin film, method of manufacturing the same, ferroelectric memory device and ferroelectric piezoelectric device
CNA2003101246532A CN1519941A (zh) 2002-12-27 2003-12-26 强电介质薄膜及其制造方法、强电介质存储元件、强电介质压电元件
US11/241,959 US7214977B2 (en) 2002-12-27 2005-10-04 Ferroelectric thin film, method of manufacturing the same, ferroelectric memory device and ferroelectric piezoelectric device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002379418A JP4507491B2 (ja) 2002-12-27 2002-12-27 薄膜及び素子

Publications (2)

Publication Number Publication Date
JP2004214274A true JP2004214274A (ja) 2004-07-29
JP4507491B2 JP4507491B2 (ja) 2010-07-21

Family

ID=32815928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002379418A Expired - Fee Related JP4507491B2 (ja) 2002-12-27 2002-12-27 薄膜及び素子

Country Status (3)

Country Link
US (2) US20050072996A1 (ja)
JP (1) JP4507491B2 (ja)
CN (1) CN1519941A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9887344B2 (en) 2014-07-01 2018-02-06 Seiko Epson Corporation Piezoelectric element, piezoelectric actuator device, liquid ejecting head, liquid ejecting apparatus, and ultrasonic measuring apparatus

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9761785B2 (en) 2011-10-17 2017-09-12 The United States Of America As Represented By The Secretary Of The Army Stylo-epitaxial piezoelectric and ferroelectric devices and method of manufacturing
US8866367B2 (en) 2011-10-17 2014-10-21 The United States Of America As Represented By The Secretary Of The Army Thermally oxidized seed layers for the production of {001} textured electrodes and PZT devices and method of making
GB2503435A (en) * 2012-06-25 2014-01-01 Johannes Frantti Ferroelectric memory devices comprising lead zirconate titanate
CN104868048B (zh) * 2015-05-13 2018-02-02 重庆科技学院 一种光致伸缩复合膜及其制作的光驱动器
CN105256376B (zh) * 2015-11-18 2017-12-22 中国科学技术大学 一种控制铁电单晶电致形变取向的方法
CN112928116B (zh) * 2019-12-06 2024-03-22 财团法人工业技术研究院 铁电记忆体

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03108759A (ja) * 1989-09-22 1991-05-08 Olympus Optical Co Ltd 強誘電体素子
JPH1197630A (ja) * 1997-09-22 1999-04-09 Sharp Corp 強誘電体薄膜の製造方法及び強誘電体メモリ素子
JP2000091511A (ja) * 1998-09-11 2000-03-31 Fujitsu Ltd 半導体装置の製造方法、強誘電体キャパシタ、およびその製造方法
JP2001220676A (ja) * 2000-02-04 2001-08-14 Rikogaku Shinkokai 強誘電体材料薄膜の成膜方法とその用途
JP2002016235A (ja) * 2000-04-27 2002-01-18 Sharp Corp 強誘電体キャパシタとその製造方法およびその強誘電体キャパシタを備えた半導体装置
JP2002299573A (ja) * 2001-03-28 2002-10-11 Seiko Epson Corp 強誘電体薄膜素子の製造方法ならびに強誘電体薄膜素子
JP2002321918A (ja) * 2001-04-26 2002-11-08 National Institute Of Advanced Industrial & Technology 紫外線照射によるビスマス系層状ペロブスカイトＳｒＢｉ２Ｔａ２Ｏ９薄膜の新規結晶性・配向性・表面平滑性制御方法
JP2004095635A (ja) * 2002-08-29 2004-03-25 Fujitsu Ltd 容量素子を有する装置とその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5426075A (en) * 1994-06-15 1995-06-20 Ramtron International Corporation Method of manufacturing ferroelectric bismuth layered oxides
JP3480624B2 (ja) * 1995-06-09 2003-12-22 シャープ株式会社 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子
JP3975518B2 (ja) * 1997-08-21 2007-09-12 株式会社豊田中央研究所 圧電セラミックス
JP3401558B2 (ja) * 1999-12-14 2003-04-28 独立行政法人産業技術総合研究所 エピタキシャル複合構造体およびこのものを利用した素子
US6396094B1 (en) * 2000-05-12 2002-05-28 Agilent Technologies, Inc. Oriented rhombohedral composition of PbZr1-xTixO3 thin films for low voltage operation ferroelectric RAM
JP4282245B2 (ja) * 2001-01-31 2009-06-17 富士通株式会社 容量素子及びその製造方法並びに半導体装置
JP4058971B2 (ja) * 2001-03-26 2008-03-12 セイコーエプソン株式会社 強誘電体メモリ及び電子機器
WO2003023858A1 (fr) * 2001-09-05 2003-03-20 Seiko Epson Corporation Memoire ferroelectrique et procede de production de cette memoire
AU2002359979B2 (en) * 2001-12-18 2004-06-24 Matsushita Electric Industrial Co., Ltd. Piezoelectric element, ink jet head, angular velocity sensor, manufacturing method thereof, and ink jet type recording apparatus

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03108759A (ja) * 1989-09-22 1991-05-08 Olympus Optical Co Ltd 強誘電体素子
JPH1197630A (ja) * 1997-09-22 1999-04-09 Sharp Corp 強誘電体薄膜の製造方法及び強誘電体メモリ素子
JP2000091511A (ja) * 1998-09-11 2000-03-31 Fujitsu Ltd 半導体装置の製造方法、強誘電体キャパシタ、およびその製造方法
JP2001220676A (ja) * 2000-02-04 2001-08-14 Rikogaku Shinkokai 強誘電体材料薄膜の成膜方法とその用途
JP2002016235A (ja) * 2000-04-27 2002-01-18 Sharp Corp 強誘電体キャパシタとその製造方法およびその強誘電体キャパシタを備えた半導体装置
JP2002299573A (ja) * 2001-03-28 2002-10-11 Seiko Epson Corp 強誘電体薄膜素子の製造方法ならびに強誘電体薄膜素子
JP2002321918A (ja) * 2001-04-26 2002-11-08 National Institute Of Advanced Industrial & Technology 紫外線照射によるビスマス系層状ペロブスカイトＳｒＢｉ２Ｔａ２Ｏ９薄膜の新規結晶性・配向性・表面平滑性制御方法
JP2004095635A (ja) * 2002-08-29 2004-03-25 Fujitsu Ltd 容量素子を有する装置とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9887344B2 (en) 2014-07-01 2018-02-06 Seiko Epson Corporation Piezoelectric element, piezoelectric actuator device, liquid ejecting head, liquid ejecting apparatus, and ultrasonic measuring apparatus

Also Published As

Publication number Publication date
CN1519941A (zh) 2004-08-11
US20060027849A1 (en) 2006-02-09
US7214977B2 (en) 2007-05-08
JP4507491B2 (ja) 2010-07-21
US20050072996A1 (en) 2005-04-07

Similar Documents

Publication Publication Date Title
JP3133922B2 (ja) 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子
KR100329533B1 (ko) 페로브스카이트형산화물막을포함한전자장치와그제조방법및강유전체커패시터
JP3476932B2 (ja) 強誘電体薄膜及び強誘電体薄膜被覆基板並びに強誘電体薄膜の製造方法
JP3645338B2 (ja) 不揮発性半導体記憶装置
KR100476867B1 (ko) 강유전체기억소자 및 그 제조방법
JP4051567B2 (ja) 強誘電体メモリ装置
JPH08306231A (ja) 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ
US7214977B2 (en) Ferroelectric thin film, method of manufacturing the same, ferroelectric memory device and ferroelectric piezoelectric device
JP2005327699A (ja) 金属薄膜およびその製造方法、誘電体キャパシタおよびその製造方法ならびに半導体装置
JP2003258202A (ja) 半導体装置の製造方法
US20050151177A1 (en) Ferroelectric film, ferroelectric capacitor, and ferroelectric memory
JP2878986B2 (ja) 薄膜キャパシタ及び半導体記憶装置
JPH10321809A (ja) 半導体記憶素子の製造方法
JP3292795B2 (ja) 半導体メモリ素子の製造方法
JP2009094526A (ja) 強誘電体膜形成用ゾルゲル溶液、強誘電体膜形成用ゾルゲル溶液の製造方法、強誘電体膜、強誘電体メモリ、圧電素子および焦電素子
JP2004277200A (ja) 強誘電体薄膜並びに強誘電体薄膜製造方法
JPH11330389A (ja) 誘電体メモリの製造方法
JP2001028426A (ja) 半導体装置およびその製造方法
JPH0823073A (ja) 強誘電体薄膜キャパシタおよびその製造方法
JP2001048645A (ja) 強誘電体薄膜及びその製造方法
US6852549B2 (en) Ferroelectric thin film processing for ferroelectric field-effect transistor
JP2000260955A (ja) キャパシター
JP3720270B2 (ja) 酸化物結晶質膜の製造方法
JPH11145385A (ja) 電子素子及び電極形成方法
JP2001332549A (ja) 結晶性酸化物膜の形成方法および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091009

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100209

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100413

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100426

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140514

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees