KR100476867B1 - 강유전체기억소자 및 그 제조방법 - Google Patents

강유전체기억소자 및 그 제조방법 Download PDF

Info

Publication number
KR100476867B1
KR100476867B1 KR10-1999-7000226A KR19997000226A KR100476867B1 KR 100476867 B1 KR100476867 B1 KR 100476867B1 KR 19997000226 A KR19997000226 A KR 19997000226A KR 100476867 B1 KR100476867 B1 KR 100476867B1
Authority
KR
South Korea
Prior art keywords
ferroelectric
film
ferroelectric film
capacitor portion
ferroelectric memory
Prior art date
Application number
KR10-1999-7000226A
Other languages
English (en)
Other versions
KR20000023760A (ko
Inventor
나카무라다카시
후지모리요시카즈
Original Assignee
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로무 가부시키가이샤 filed Critical 로무 가부시키가이샤
Publication of KR20000023760A publication Critical patent/KR20000023760A/ko
Application granted granted Critical
Publication of KR100476867B1 publication Critical patent/KR100476867B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Inorganic Insulating Materials (AREA)

Abstract

강유전체기억소자에 사용되는 저유전율의 강유전체막을 제공한다. 또 강유전체기억소자에 사용되는 고융점의 강유전체막을 제공한다. FET(20)은 실리콘반도체기판(22)상에 형성된 채널형성영역(CH)상에 게이트산화막(24), 플로팅게이트(26), 강유전체막(28), 컨트롤게이트(30)를 이 순서대로 적층한 구성으로 되어있다. 강유전체막(28)은 혼합결정 Sr2(Ta1-xNbx)2O7의 박막에 의해 구성되어있다. Sr2Nb2O7 및 Sr2Ta2O7 은 결정구조가 다같이 정방결정이며 격자정수도 거의 동일하다. 또 비유전율은 다같이 낮고 융점은 다같이 높다. 그러나 강유전성에 관계되는 퀴리온도 Tc는 Sr2Nb2O7는 지나치게 높고 Sr2Ta2O7 은 지나치게 낮다. 따라서 이들 혼합결정 Sr2(Ta1-xNbx)2O7 를 제조하여 적절한 퀴리온도를 갖는 강유전체막(28)을 얻는다.

Description

강유전체기억소자 및 그 제조방법{FERROELECTRIC MEMORY ELEMENT AND METHOD OF PRODUCING THE SAME}
본발명은 강유전체기억소자에 관한 것이며 특히 강유전체기억소자에 사용되는 강유전체재료에 관한 것이다.
비휘발성메모리로서 강유전체막을 사용한 FET(전계효과형 트랜지스터)가 제안되어있다. 강유전체막[예를들면 PZT(PbZrxTi1-xO3)] 를 사용한 FET의 1예를 도 13에 나타낸다. 도 13에 나타내는 FET(12)는 MFMIS(metal ferroelectric metal insulator silicon)구조의 FET로 불리고 반도체기판(2)의 채널(channel) 형성영역(CH)상에 게이트(gate)산화막(4), 플로팅게이트(floating gate)(6), 강유전체막(8), 컨트롤게이트(10)를 이 순으로 형성한 것이다. FET(12)(N채널)의 기판(2)을 접지시키고 컨트롤게이트(control gate)(10)에 양의 전압 +V를 부여하면 강유전체막(8)은 분극반전을 일으킨다. 컨트롤게이트(10)의 전압을 제거해도 강유전체막(8)의 잔류분극에 의해 채널형성영역(CH)에는 음의 전하가 발생한다. 이것을 「1」의 상태로한다.
역으로 컨트롤게이트(10)에 음의 전압 -V를 부여하면 강유전체막(8)은 역방향으로 분극반전을 일으킨다. 컨트롤게이트(10)의 전압을 제거해도 강유전체막(8)의 잔류분극에 의해 채널형성영역(CH)에는 양의 전하가 발생한다. 이것을 「0」의 상태로한다. 이렇게해서 FET(12)에 정보(「1」또는 「0」)을 기록한다. 기록한 정보를 판독하기 위해서는 컨트롤게이트(10)에 판독전압 Vr를 부여한다. 판독전압 Vr은「1」 상태에서의 FET(12)의 역치전압(threshold voltage)(Vth1)과 「0」 상태에서의 FET(12)의 역치전압(Vth0) 사이의 값으로 설정되어있다. 따라서 컨트롤게이트(10)에 판독전압 Vr을 부여한때 소정의 드레인(drain)전류가 흘렀는가 아닌가를 검출하므로서 기록된 정보가 「1」인지 「0」인지를 알 수 있다. 판독을 행해도 기록된 정보가 소거되는 일은 없다.
이와같이 강유전체막을 이용한 FET를 사용하면 비파괴판독이 가능해진다. 또 한, 하나의 소자로 하나의 메모리셀(memory cell)을 구성할 수 있다. 그러나 상기와 같은 강유전체막을 사용한 FET에는 다음같은 문제점이 있다. 기록할 때, FET(12)는 강유전체막(8)을 갖는 콘덴서 Cf(용량 Cf)와 게이트산화막(4)을 갖는 콘덴서Cox(용량 Cox)를 직렬로 접속한 형상이다(도 2참조). 따라서 기판(2)과 컨트롤게이트(10) 사이에 전압 V(=+V 또는 -V)을 부여한 경우 강유전체막(8)을 갖는 덴서 Cf에는 다음식으로 나타내는 분압 Vf이 걸린다.
Vf=Cox/(Cf+Cox) V
한편 기록할 때에, 강유전체막(8)을 분극반전시키기 위해서는 상술한 분압 Vf를 어느정도 크게할 필요가 있다. 상기식으로부터 알 수 있는 바와 같이 콘덴서 Cox의 용량에 대한 콘덴서 Cf의 용량을 어느정도 적게하지 않으면 안된다. 그러나 강유전체막을 구성하는 PZT의 비유전율(200∼1000)은 게이트산화막(4)을 구성하는 SiO2의 비유전율(3.9)에 비해 상당히 높다.
이때문에 상기식의 분압 Vf를 크게하는 것이 곤란하다. 따라서 기록시에 강유전체막(8)을 분극반전시키기가 곤란하다. 또 PZT는 Pb를 포함하기 때문에 융점이 낮다(800∼900℃). 이때문에 강유전체막을 형성한 후에 가열공정을 필요로하는 FET에 있어서 일단 형성한 강유전체막에 격자결함이 생기기쉽다. 비스무트(Bi)를 사용한 강유전체재료도 상술한 PZT와 같은 문제가 있다.
도 1은 본발명의 1실시형태에 의한 강유전체기억소자인 MFMIS구조의 FET(20)의 구성을 나타내는 도면
도 2는 기록에 있어서 FET(20)의 등가회로를 나타내는 도면
도 3은 강유전체막(28)의 두께 tf와 콘덴서 Cf에 걸리는 전계 Ef와의 관계를나타내는 도면
도 4a는 주요한 강유전체에 대해서 k1과 k2의 관계를 도시한 도면
도 4b는 도 4a에 나타내는 영역(z)근방을 확대한 도면
도 5는 형성된 소자의 X선회절패턴을 나타내는 도면
도 6은 Sr2Nb2O7의 결정학적특성 및 전기적특성을 나타내는 도면
도 7은 혼합결정 Sr2(Ta1-xNbx)2O7에 있어서의 Nb의 비율 x와 퀴리온도(curie temperature) Tc와의 관계를 나타내는 도면
도 8은 형성된 소자(x=0.3)의 X선회절패턴을 나타내는 도면.
도 9는 형성된 Sr2(Ta1-xNbx)2O7 의 박막에 인가되는 전압과 분극과의 관계를 나타내는 도면
도 10은 형성된 Sr2(Ta1-xNbx)2O7 의 박막에 인가되는 바이어스전압과 용량과의 관계를 나타내는 도면
도 11은 형성된 Sr2(Ta1-xNbx)2O7 의 박막의 누설전류특성을 나타내는 도면
도 12a는 본발명의 다른 실시형태에 의한 FET의 구성을 나타내는 도면
도 12b는 본발명의 또다른 실시형태에 의한 FET의 구성을 나타내는 도면
도 12c는 본발명의 또다른 실시형태에 의한 FET의 구성을 나타내는 도면
도 13은 종래의 강유전체막을 사용한 FET의 1예를 나타내는 도면
본발명은 이와같은 문제점을 해결하고 강유전체기억소자에 사용되는 유전율이 낮은 강유전체막을 제공하는 것을 목적으로한다. 또 강유전체기억소자에 사용되는 융점이 높은 강유전체막을 제공하는 것을 목적으로 한다.
본발명에 의한 강유전체기억소자는 강유전체막을 구비하고 강유전체막의 히스테리시스(hysteresis)특성을 이용해서 정보를 기억시키는 강유전체기억소자에 있어서, 강유전체막을 다음식으로 표시되는 혼합결정을 사용해서 구성한 것을 특징으로한다.
(A1y1A2y2···Anyn)2(B1x1B2x2···Bm xm)2O7
x1+x2+···+xm=1 이며
y1+y2+···+yn=1 이며
x1,x2,···,xm, y1,y2,···,yn의 어느것도 0이상이고 또한 1이하이며,
x1,x2,···,xm, y1,y2,···,yn의 적어도 2개는 0을 초과하고 또한 1미만이며,
A1, A2,···An은 하기의 A군의 원소중 각각 다른 종류의 원소이며,
B1, B2,···Bm은 하기의 B군의 원소중 각각 다른 종류의 원소이다.
A군 : IIa족 원소, IIIa족 원소, 란탄계열원소,
B군 : Ti, Nb, Ta, Zr, Hf, Y.
본발명의 특징은 상기와 같이 광범위하게 나타낼 수가 있으나 그 구성이나 내용은 목적 및 특징과 함께 도면을 고려한 다음의 설명에 의해 더 명백해질 것이다.
도 1에 본발명의 1실시형태에 의한 강유전체기억소자인 MFMIS구조의 FET(20)의 구성을 나타낸다. FET(20)은 실리콘반도체기판(22)에 형성된 소스(source) 영역(S)과 드레인(drain)영역(D)을 구비하고있다. 소스영역(S)과 드레인영역(D)과의 사이에는 채널형성영역(CH)이 형성되어있다. 채널형성영역(CH)상에는 절연막인 게이트산화막(24)이 형성되어있다. 게이트산화막(24)은 SiO2에의해 구성되어있다. 게이트산화막(24)상에는 하부도전체막인 플로팅게이트(26)가 형성되어있다. 플로팅게이트(26)는 Pt/IrO2의 적층구조를 갖고있다. 플로팅게이트(26)상에는 후술하는 강유전체막(28)이 형성되어있다. 강유전체막(28)상에는 상부도전체막인 컨트롤게이트 (30)가 형성되어있다. 컨트롤게이트(30)는 Pt로 구성되어있다.
도 2에서는 기록시의 FET(20)의 등가회로를 나타낸다. 기록시의 FET(20)의 등가회로는 강유전체막(28)을 갖는 콘덴서 Cf(용량 Cf)와 게이트산화막(24)을 갖는 콘덴서 Cox(용량 Cox)를 직렬접속한 형태로 되어있다. 따라서 실리콘반도체기판 (22)과 컨트롤게이트(30) 사이에 전압 V(=+V 또는 -V)를 부여한 경우 강유전체막 (28)을 갖는 콘덴서 Cf에는 다음식으로 나타내는 분압 Vf이 걸린다.
Vf=Cox/(Cf+Cox)·V
콘덴서 Cf의 면적과 콘덴서 Cox의 면적을 동일하게 설정하면 콘덴서 Cf에 걸리는 전계 Ef는,
Ef=εox/(εf·tox+εox·tf)·V (1)
εf : 강유전체의 비유전율
εox : SiO2의 비유전율
tf : 강유전체의 두께
tox : 게이트산화막의 두께
가 된다.
그런데 강유전체막(28)에 분극반전을 일으키기 위해서는,
Ef>αEc (2)
이어야한다. 단,
αEc : 강유전체의 분극반전에 필요한 전계
α : 정수
Ec : 항전계
식 (1),(2)로부터
εox/(εf·tox+εox·tf)·V>αEc (3)
이된다.
식(3)의 좌변 즉 콘덴서 Cf에 걸리는 전계 Ef를 크게하기 위해서는 강유전체의 비유전율 εf를 적게하든가 강유전체막(28)의 두께 tf 나 게이트산화막(24)의 두께 tox를 얇게하지 않으면 안된다. 그러나 게이트산화막(24)의 두께 tox를 얇게하는데는 한계가 있다.
도 3에 게이트산화막(24)의 두께 tox=10nm로 고정시키고 실리콘반도체기판 (22)와 컨트롤게이트(30)와의 사이에 부여하는 전압 V를 매개변수로하는 경우에 있어서의 강유전체막(28)의 두께 tf와 콘덴서 Cf에 걸리는 전계 Ef와의 관계를 나타낸다. 실선이 강유전체의 비유전율 εf=10을 나타내고 점선이 강유전체의 비유전율 εf=100을 나타낸다.
도 3으로부터 알 수 있는 바와 같이 비유전율 εf=100인 경우에는 강유전체막(28)의 두께 tf를 얇게해도 전계 Ef는 별로 크게되지 않는다. 그러나 비유전율 εf=10의 경우에는 강유전체막(28)의 두께 tf를 얇게하면 전계 Ef가 상당히 크게된다. 즉 전계 Ef를 크게하기 위해서는 강유전체막(28)의 두께 tf를 얇게함과 동시에 강유전체의 비유전율 εf를 낮게할 필요가 있다.
식 (3)을 변형하면,
V/α >Ec·εf/εox·tox+tf≡k1 (4)
이 된다. 즉 강유전체막(28)에 분극반전을 일으키기 위해서는 식(4)를 만족시킬 필요가 있다.
다음에 게이트산화막(24)을 갖는 콘덴서 Cox에 걸리는 분압 Vox에 기초한 전계를 Eox라하면,
Eox=εf/εox·Ef
가 된다.
콘덴서 Cf에 걸리는 전계 Ef로서 강유전체의 분극반전에 필요한 전계 αEc를 부여했다고 하면 상기식은,
Eox=εf/εox·αEc (5)
가 된다.
한편 게이트산화막(24)이 절연파괴를 일으키지않기 위해서는
Eox < Ebd (6)
Ebd :게이트산화막(24)의 절연파괴강도
이다.
식 (5),(6)으로부터
Ebd·εox/α >Ec·εf≡k2 (7)
가 된다. 즉 게이트산화막(24)이 절연파괴를 일으키지않기 위해서는 식 (7)을 만족할 필요가 있다. 도 4a는 주요한 강유전체에 대해 식(4)의 k1과 식(7)의 k2와의 관계를 도시한 도면이다. 단,
tox=15nm
εox=3.9
tf=200nm
로 한다.
지금
V=5.0V
α=2
Ebd=8MV/cm
εox=3.9
로 하면 식 (4)로부터
2.5[V] >k1 (8)
이된다.
또 식 (7)로부터
1.56×109[V/m] >k2 (9)
가 된다.
즉 강유전체막(28)에 분극반전을 일으키고 또한 게이트산화막(24)이 절연파괴를 일으키지않기 위해서는 식 (8)및 식 (9)를 만족할 필요가 있다. 도 4a의 점선으로 둘러싼영역(z)에 있는 강유전체가 이와같은 조건을 만족한다. 영역(z) 근방의 확대도를 도 4b에 나타낸다.
다시또 도 1에 나타내는 소스(S), 드레인(D)을 자동정렬하기 위해서는 강유전체막(28)을 형성한 후에 강유전체막(28)등을 마스크로해서 불순물이온의 주입을 행하여 주입한 불순물을 열확산시킬 필요가 있다. 이때문에 800℃정도의 가열공정에 견딜수있는 융점이 높은 강유전체가 아니면 안된다. 이와같은 조건을 만족시키는 강유전체로서 Sr2Nb2O7 를 선택하고 후술하는 솔·겔(sol-gel)법을 이용해서 Sr2Nb2O7 의 박막을 형성했다. 도 5는 결정화어니일링(annealing)온도를 매개변수로 하여 형성소자의 X선회절패턴을 나타낸 도면이다. 도 5로부터 알 수 있는 바와 같이 결정화어니일링온도를 900℃이상으로한 경우에는 Sr2Nb2O7 특유의 피크가 나타나고 Sr2Nb2O7 가 결정화되어있는 것을 알 수 있다.
이와같이해서 얻어진 Sr2Nb2O7 의 박막은 비유전율이 εf=45정도였다. 그러나 강유전성(인가전압과 분극의 관계에서의 히스테리시스특성)을 확인할 수는 없었다. 그 원인의 하나로서 퀴리온도 Tc를 생각할 수 있다. 퀴리온도 Tc란 강유전성을 나타내는 온도와 보통의 유전성을 나타내는 온도의 경계에 있는 온도를 말한다. 따라서 퀴리온도보다 낮은 온도에서는 물질이 강유전성을 나타낸다. Sr2Nb2O7의 퀴리온도는 Tc=1342℃이다. 따라서 결정학적으로 Sr2Nb2O7는 상온에서 강유전성을 나타낼 것이다. 그러나 퀴리온도 Tc가 지나치게 높으면 상온에서는 격자의 진동이 일어나지않고(소프트모드의 동결) 이때문에 강유전성을 나타내지않는 것이 아닌가 생각된다. 여기서 발명자는 Sr2Nb2O7과 같은 결정구조를 갖고 또한 퀴리온도 Tc가 낮은 (Tc=-107℃) Sr2Ta2O7에 착안했다.
도 6에 Sr2Nb2O7및 Sr2Ta2O7의 결정학적특성 및 전기적특성을 나타낸다. Sr2Nb2O7및 Sr2Ta2O7는 결정구조가 유사(다같이 정방결정)하다. 여기서 Sr2Nb2O7와 Sr2Ta2O7의 혼합결정 즉,
Sr2(Ta1-xNbx)2O7 (10)
0 < x <1
의 박막을 제작해보았다.
혼합결정 Sr2(Ta1-xNbx)2O7는 Nb와 Ta의 혼합비에 따라서 결정학적특성 및 전기적특성이 연속적으로 변화한다. 도 7은 혼합결정 Sr2(Ta1-xNbx)2O7에 있어서의 Nb의 비율 x와 혼합결정 Sr2(Ta1-xNbx)2O7의 퀴리온도 Tc의 관계를 나타내는 도면이다. 이로부터, 예를들면 퀴리온도 Tc1를 얻기위해서는 Nb의 비율을 x1으로하면 되는것을 알수있다.
여기서 식 (10)에 나타내는 혼합결정을 x=0.1, 0.2, 0.3, 0.4, 0.6 에 대해서 제작해보았다. 혼합결정박막의 형성은 솔??겔법에 의해 행했다. 솔·겔법에 의한 혼합결정박막의 형성과정을 다음에 나타낸다.
우선 Sr, Ta, Nb의 혼합금속알콕시드를 용매에 용해시킨 것을 준비하여 Pt/IrO2의 적층구조를 갖는 기체(基體)[이 기체는 후에 패턴화되어 플로팅게이트 26(도 1참조)로 된다]에 이것을 도포한다. 용매로서 2-메톡시에탄올을 사용했다. 도포작업은 스핀코팅으로 행했다. 그후 180℃로 용매를 증발시켰다. 이어서 유기성분을 제거하기위해 400℃의 건조공기를 사용해서 30분간 열처리를 행했다. 이와같은 처리를 소정횟수만큼 반복해서 원하는 두께의 비결정질을 형성했다. 이 실시형태에서는 상술한 공정을 4회 반복했다(4회도포). 또한 이 비결정질의 원하는 두께가 얇은 경우에는 상술한 공정을 반복할 필요는 없고 1회만이라도 된다.
그 다음에, 형성된 비결정질에 대해서 결정화어니일링을 행했다. 이 실시형태에 있어서는 RTA(rapid thermal annealing)법을 이용해서 결정화어니일링을 행했다. 즉 850∼1000℃의 상태에서 O2를 사용해서 1분간 가열처리를 행했다. 이와같이해서 식 (10)에 나타내는 혼합결정의 박막을 얻었다. 얻어진 박막의 두께 tf=145nm였다.
또한 상술한 솔·겔법에 있어서의 처리온도, 처리시간등은 하나의 예이며 본발명은 이들 처리온도, 처리시간에 한정되는 것은 아니다. 또 Sr2(Ta1-xNbx)2O7의 박막형성방법은 솔·겔법에 한정되지 않는다. 예를들면 스퍼터링법, MOCVD법, MOD법, IBS법, PLD법등 종래의 강유전체박막의 제조방법을 이용할 수가 있다. 또한 얻어진 혼합결정의 박막상에 스퍼터링에 의해 Pt층[이 층은 후에 패턴화되어 컨트롤게이트(30)(도 1 참조)로 된다]을 형성한다.
도 8은 형성된 소자(x=0.3)의 X선회절패턴이 결정화어니일링온도를 매개변수로해서 표시된 도면이다. 도 8로부터 알 수 있는 바와 같이 결정화어니일링온도를 950℃이상으로한 경우에 Sr2(Ta1-xNbx)2O7특유의 피크가 나타나고 Sr2(Ta1-xNbx)2O7가 결정화되어있는 것을 알수있다. 형성된 Sr2(Ta1-xNbx)2O7의 박막표면은 극히 평활한 미세결정구조였다.
또한 결정화어니일링온도 850℃ 및 900℃인 경우는 Sr2(Ta1-xNbx)2O7의 피크가 보이지않고 대신에 Sr2(Ta1-xNbx)10O27 를 나타내는 피크가 보였다. 또 이와같은 X선회절패턴과 결정화어니일링온도의 관계는 0.1x0.6의 범위에서 x의 값에 의존하지않았다.
도 9는 이와같이 형성된 Sr2(Ta1-xNbx)2O7의 박막에 인가되는 전압과 분극과의 관계를 x를 매개변수로해서 표시한 도면이다. 전압과 분극의 관계는 1KHz의 소여타워(sawyer tower)회로를 사용해서 계측했다. 가로축이 전압, 세로축이 분극을 나타낸다. 박막에 인가되는 전압과 분극의 관계는 0.1x0.3의 범위에서 히스테리시스특성을 나타내는 것을 알수있다. 도 7로부터 0.1x0.3의 범위에서 퀴리온도 Tc는 180℃Tc600℃의 범위인 것을 알수있다. (도 7에서는 x=0.2인때 퀴리온도 Tc가 410℃정도이며 x=0.3인때 퀴리온도 Tc가 520℃정도이다).
한편 x=0.4, 및 x=0.6에서는 히스테리시스특성을 나타내지 않았다(도시생략). 이것은 퀴리온도 Tc가 지나치게 높기 때문이라고 생각된다. (도 7에서는 x=0.4인때 퀴리온도 Tc가 735℃정도이며 x=0.6인때 퀴리온도 Tc가1000℃ 정도이다). 또 x가 극단적으로 적으면 퀴리온도 Tc가 지나치게 낮아지기 때문에 바람직하지않다.
도 9에 나타내는 바와 같이 x=0.3일때 잔류분극Pr이 제일크고 Pr=0.5μC/cm2 였다. 이때 항전계 Ec=44KV/cm였다. 도 10은 형성된 Sr2(Ta1-xNbx)2O7의 박막에 인가되는 바이어스전압과 용량의 관계를 x를 매개변수로서 표시한 도면이다. 바이어스전압과 용량의 관계는 25mV, 100KHz의 LCR미터(HP4284A)를 사용해서 측정했다. 가로축이 바이어스전압, 세로축이 용량을 나타낸다. 소인율(掃引率)은 0.5V/s였다. 이 도면으로부터도 0.1x0.3 의 범위에서 형성된 박막이 강유전성을 나타내고있는 것을 알수있다. 바이어스전압=0인때의 용량으로부터 구한 비유전율 εr는 x=0.3인때 53이었다.
도 11은 형성된 Sr2(Ta1-xNbx)2O7의 박막의 누설전류특성을 x를 매개변수로해서 표시한 도면이다. 가로축이 전압, 세로축이 누설전류밀도를 나타낸다. 누설전류밀도는 x=0.3 일 때에 제일크고 x=0.1인때 가장 적으나 이것은 측정오차인지도 모른다. 어쨌든 이들 박막의 누설전류밀도는 전압 3v (전계로서 약 200KV/cm)인 때에 6×10-7A/cm이하이며 상당히 적다.
또한 상술한 실시형태에서는 (A1y1A2y2···Anyn)2 (B1x1B2x2···Bmxm)2O7로 표시되는 혼합결정중 Sr2(Ta1-xNbx)2O7를 예로 설명했으나 본발명은 Sr2(Ta1-xNbx)2O7에 한정되는 것은 아니다. (A1y1A2y2···Anyn)2 (B1x1B2 x2···Bmxm)2O7 의 A1,A2,···An으로서는 예를들면 IIa족 원소, IIIa족 원소, 란탄계열원소를 사용할 수가 있다.
IIa족 원소로서는 Sr 이외에 예를들면 Mg,Ca,Ba등을 사용할 수가 있다. IIIa족 원소로서는 예를들면 Sc,Y, La, Ac등을 사용할 수가 있다. 란탄계열원소로서는 예를들면 Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, La등을 사용할 수가 있다. (A1y1A2y2···Anyn)2 (B1x1B2x2···Bmxm)2O7의 B1,B2,···Bm로서는 Nb,Ta 이외에 예를들면 Ti, Zr, Hf, Y등을 사용할 수가 있다. 즉 Sr2Nb2O7, Sr2Ta2O7 이외에 예를들면 Ca2Nb2O7, La2Ti2O7, Ce2Ti2O7, Pr2Ti 2O7, Nd2Ti2O7, Sm2Ti2O 7, Gd2Ti2O7, Y2Ti2O7등의 혼합결정을 사용해서 박막을 형성할수도 있다.
또 상술한 실시형태에서는 강유전체막의 퀴리온도 Tc가 180℃Tc600℃가되도록 혼합결정박막을 형성했으나 본발명은 이에 한정되는 것은 아니다. 사용온도에 대응시켜서 적절한 퀴리온도 Tc를 갖는 강유전체박막을 형성하면된다.
또한 상술한 실시형태에 있어서, MFMIS구조의 FET(20)에 본발명을 적용한 경우를 예로 설명했으나 본발명은 MFMIS구조의 FET에 한정되는 것은 아니다. 예를들면 도 12a에 나타내는 MFIS구조의 FET(40)이나 도 12b에 나타내는 MIFIS구조의 FET(50), 도 12c에 나타내는 MFS구조의 FET(60)등에도 적용할 수가 있다.
또한 MFIS구조의 FET(40)은 기록할 때에 절연막(42)을 구비한 콘덴서와 강유전체막(44)을 구비한 콘덴서가 직렬로 접속된 형태의 등가회로이다. MIFIS구조의 FET(50)는 기록시에 절연막(42)를 구비한 콘덴서, 강유전체막(54)을 구비한 콘덴서 및 절연막(56)을 구비한 콘덴서가 직렬로 접속된 형태의 등가회로이다.
또 MFS구조의 FET(60)는 기록할 때에 절연막(62)를 구비한 콘덴서와 강유전체막(64)을 구비한 콘덴서가 직렬로 접속된 형태의 등가회로이다. 절연막(62)은 의도적으로 형성한 것이 아니고 실리콘반도체기판(61)상에 강유전체막(64)을 형성하는 공정에서 실리콘반도체기판(61)의 실리콘중 강유전체막(64)에 접하는 부분이 산화되어 SiO2가 형성된 것이다.
또 본발명은 강유전체막을 구비한 FET에 한정되는 것은 아니다. 강유전체막을 구비한 제1의 콘덴서부와 제1의 콘덴서부와 실질적으로 직렬로 접속된 제2의 콘덴서부를 구비한 기억소자에도 적용할 수가 있다. 다시또 본발명은 강유전체를 사용한 기억소자 전반에 적용되는 것이다.
본발명에 의한 강유전체기억소자는 강유전체막을 구비하고 강유전체막의 히스테리시스특성을 이용해서 정보를 기억시키는 강유전체기억소자에 있어서, 강유전체막을 다음식으로 표시되는 혼합결정을 사용해서 구성한 것을 특징으로한다.
(A1y1A2y2···Anyn)2(B1x1B2x2···Bm xm)2O7
단,
x1+x2+···+xm=1 이며,
y1+y2+···+yn=1 이며,
x1,x2,···,xm, y1,y2,···,yn의 어느것도 0이상이고 또한 1이하이며,
x1,x2,···,xm, y1,y2,···,yn 의 적어도 2개는 0을 초과하고 또한 1미만이며,
A1, A2,···An은 하기 A군의 원소중 각각 다른 종류의 원소이며,
B1, B2,···Bm은 하기 B군의 원소중 각각 다른 종류의 원소이다.
A군 : IIa족 원소, IIIa족 원소, 란탄계열원소,
B군 : Ti, Nb, Ta, Zr, Hf, Y.
따라서 A2B2O7형의 결정을 사용해서 강유전체막을 구성하므로서 강유전체막의 유전율을 적게할 수가 있다. 또 강유전체막의 융점을 높게할 수가 있다. 다시또 혼합결정이기 때문에 강유전성에 관계되는 퀴리온도 등의 특성치를 임의조정할 수가 있다. 이때문에 적절한 강유전성을 갖는 저유전율, 고융점의 강유전체막을 얻을수가 있다.
본발명에 의한 강유전체기억소자는 강유전체막의 퀴리온도 Tc가 약 180℃∼약 600℃의 범위에 있는것을 특징으로한다. 따라서 사용온도가 -50∼+150℃에서 안정된 강유전성을 나타내는 강유전체막을 얻을수가 있다.
본발명에 의한 강유전체기억소자는 또한 강유전체막의 퀴리온도 Tc가 약 500℃∼약 600℃의 범위에 있는것을 특징으로한다. 따라서 보다 안정된 강유전성을 나타내는 강유전체막을 얻을수가 있다.
본발명에 의한 강유전체기억소자는 강유전체막을 구비한 제1 콘덴서부와, 또한 제1 콘덴서부가 실질적으로 직렬접속된 제2의 콘덴서부를 구비하고 직렬접속된 제1 콘덴서부 및 제2 콘덴서부의 양단에 기억시켜야할 정보에 대응하는 전압을 인가시키므로서 제1 콘덴서부의 강유전체막에 걸리는 분압에 기초해서 정보를 기억시키는 것을 특징으로한다.
결국 직렬로 접속된 제1 콘덴서부 및 제2 콘덴서부의 양단에 기억시켜야할 정보에 대응하는 전압을 인가시키므로서 제1 콘덴서부의 강유전체막에 걸리는 분압에 기초해서 정보를 기억시키는 것을 특징으로한다.
따라서 저유전율의 강유전체막을 사용하므로서 제1 콘덴서부에 걸리는 분압을 크게할 수가 있다. 이때문에 기록시에 강유전체막을 분극반전시키는것이 용이하게된다. 즉, 강유전체기억소자에 대한 정보의 기록이 용이해진다.
본발명에 의한 강유전체기억소자는 소스영역, 드레인영역, 소스영역과 드레인영역 사이에 형성된 채널형성영역, 또한 채널형성영역상에 형성된 실질적인 절연막, 절연막의 위쪽에 형성된 강유전체막, 강유전체막상에 형성된 상부도전체막을 구비한 것을 특징으로한다.
따라서 고융점의 강유전체막을 사용하기 때문에, 강유전체막을 형성한후에 가열공정을 필요로하는 FET등에 있어서 일단 형성한 강유전체막에 격자결함이 생기기어렵다. 즉 신뢰성이 높은 강유전체기억소자를 얻을수가 있다.
본발명에 의한 강유전체기억소자는 다시또 절연막과 강유전체막의 사이에 하부도전체막을 형성한것을 특징으로한다. 따라서 소위 MFMIS(metal ferroelectric metal insulator silicon)구조의 FET로 하므로서 다시또 신뢰성이 높은 강유전체기억소자를 얻을수가 있다.
본발명에 의한 강유전체기억소자는 강유전체막을 다음식으로 표시되는 혼합결정을 사용한 것을 특징으로한다.
Sr2(Ta1-xNbx)2O7
0 < x <1 이다.
따라서 높은 퀴리온도 Tc를 나타내는 Sr2Nb2O7과 낮은 퀴리온도 Tc를 나타내는 Sr2Ta2O7의 혼합결정을 사용하므로서 적절한 온도로 강유전성을 나타내는 강유전체막을 용이하게 얻을수가 있다.
본발명에 의한 강유전체기억소자는 다시또 상기한 x가 약 0.1∼약 0.3의 범위에 있는것을 특징으로한다. 따라서 혼합결정의 비율을 상기한 범위로 조정하므로서 실온에서 강유전성을 나타내는 강유전체막을 얻을수가 있다.
본발명에 의한 강유전체기억소자는 다시또 상기한 x가 약 0.3인것을 특징으로한다. 따라서 혼합결정의 비율을 상기한 범위로 조정하므로서 실온에서 보다 강한 유전성을 나타내는 강유전체막을 얻을수가 있다.
본발명에 의한 강유전체기억소자의 제조방법은 하기하는 (a)∼(c)의 단계를 소정횟수만큼 반복해서 원하는 두께의 비결정질을 형성한후 (d)의 단계를 실시하여 상기한 강유전체막을 형성하는것을 특징으로한다.
(a) Sr, Ta, Nb의 혼합금속알콕시드를 용매에 용해시킨것을 기체에 도포하고,
(b) 용매를 증발시키고,
(c) 다시또 열처리에 의해 유기성분을 제거하고,
(d) O2 존재하에서 결정화온도 이상의 온도에서 결정화어니일링을 행한다.
따라서 소위 솔·겔법을 사용해서 원하는 두께의 혼합결정을 얻을수가 있다.
상기에 있어서, 본발명을 바람직한 실시형태로서 설명했으나 각 용어는 한정을위해 사용한 것이 아니고 설명을 위해 사용한 것으로서 본발명의 범위 및 정신을 일탈하는 일이없이 첨부된 청구범위에 따라 변경할 수가 있는것이다.
저유전율의 강유전체막을 사용하므로서 제1 콘덴서부에 걸리는 분압을 증가시킬 수가 있다. 이때문에 기록시에 강유전체막을 분극반전시키는 것이 용이하다. 즉, 강유전체기억소자에 대한 정보의 기록이 용이해진다.
고융점의 강유전체막을 사용하므로서 강유전체막을 형성한 후에 가열공정을 필요로하는 FET등에 있어서 일단 형성한 강유전체막에 격자결함이 생기기 어렵다. 즉 신뢰성이 높은 강유전체기억소자를 얻을수가 있다.
소위 MFMIS 구조의 FET를 이용하므로써 신뢰성이 높은 강유전체기억소자를 얻을수가 있다.
높은 퀴리온도 Tc를 나타내는 Sr2Nb2O7과 낮은 퀴리온도 Tc를 나타내는 Sr2Ta2O7 의 혼합결정을 사용하므로써 적절한 온도로 강유전성을 나타내는 강유전체막을 용이하게 얻을수가 있다.

Claims (15)

  1. 강유전체막을 구비하고 강유전체막의 히스테리시스특성을 이용해서 정보를 기억시키는 강유전체기억소자에 있어서, 강유전체막을 다음식으로 표시되는 혼합결정을 사용하여 구성한 것을 특징으로하는 강유전체기억소자.
    (A1y1A2y2···Anyn)2(B1x1B2x2···Bm xm)2O7
    단,
    x1+x2+···+xm=1 이며,
    y1+y2+···+yn=1 이며,
    x1,x2,···,xm, y1,y2,···,yn의 어느것도 0이상이고 또한 1이하이며,
    x1,x2,···,xm, y1,y2,···,yn의 적어도 2개는 0을 초과하고 또한 1미만이며,
    A1, A2,···An은 하기의 A군의 원소중 각각 다른 종류의 원소이며,
    B1, B2,···Bm은 하기의 B군의 원소중 각각 다른 종류의 원소이다.
    A군 : IIa족 원소, IIIa족 원소, 란탄계열원소,
    B군 : Ti, Nb, Ta, Zr, Hf, Y.
  2. 제1항에 있어서,
    강유전체막의 퀴리온도 Tc가 약 180℃∼약 600℃의 범위에 있는 것을 특징으로하는 강유전체기억소자.
  3. 제2항에 있어서,
    강유전체막의 퀴리온도 Tc가 약 500℃∼약 600℃의 범위에 있는 것을 특징으로하는 강유전체기억소자.
  4. 제1항에 있어서,
    강유전체막을 구비한 제1 콘덴서부, 제1 콘덴서부와 실질적으로 직렬접속된 제2 콘덴서부를 구비하고, 직렬접속된 제1 콘덴서부와 제2 콘덴서부의 양단에 기억시켜야할 정보에 대응하는 전압을 인가시켜 제1 콘덴서부의 강유전체막에 걸리는 분압에 기초해서 정보를 기억시키는 것을 특징으로하는 강유전체기억소자.
  5. 제4항에 있어서,
    소스영역, 드레인영역, 소스영역과 드레인영역의 사이에 형성된 채널형성영역, 채널형성영역상에 형성된 실질적인 절연막, 절연막의 위쪽에 형성된 강유전체막, 또한 강유전체막상에 형성된 상부도전체막을 구비한 것을 특징으로하는 강유전체기억소자.
  6. 제5항에 있어서,
    절연막과 강유전체막 사이에 하부도전체막을 형성한 것을 특징으로하는 강유전체기억소자.
  7. 제1항에 있어서,
    강유전체막을 다음식으로 표시되는 혼합결정을 사용해서 구성한 것을 특징으로하는 강유전체기억소자.
    Sr2(Ta1-xNbx)2O7
    0 < x <1 이다.
  8. 제7항에 있어서,
    상기한 x가 약 0.1∼약 0.3의 범위에 있는 것을 특징으로하는 강유전체기억소자.
  9. 제8항에 있어서,
    상기한 x가 약 0.3 인 것을 특징으로하는 강유전체기억소자.
  10. 제7항에 있어서,
    강유전체막의 퀴리온도 Tc가 약 180℃∼약 600℃의 범위에 있는 것을 특징으로하는 강유전체기억소자.
  11. 제10항에 있어서,
    강유전체막의 퀴리온도 Tc가 약 500℃∼약 600℃의 범위에 있는 것을 특징으로하는 강유전체기억소자.
  12. 제7항에 있어서,
    강유전체막을 구비한 제1 콘덴서부, 제1 콘덴서부와 실질적으로 직렬접속된 제2의 콘덴서부를 구비하고, 직렬접속된 제1 콘덴서부 및 제2 콘덴서부의 양단에 기억시켜야할 정보에 대응하는 전압을 인가시키므로서 제1 콘덴서부의 강유전체막에 걸리는 분압에 기초해서 정보를 기억시키는 것을 특징으로하는 강유전체기억소자.
  13. 제12항에 있어서,
    소스영역, 드레인영역, 소스영역과 드레인영역 사이에 형성된 채널형성영역, 채널형성영역상에 형성된 실질적인 절연막, 절연막의 위쪽에 형성된 강유전체막, 강유전체막상에 형성된 상부도전체막을 구비한 것을 특징으로하는 강유전체기억소자.
  14. 제13항에 있어서,
    절연막과 강유전체막 사이에 하부도전체막을 형성한 것을 특징으로하는 강유전체기억소자.
  15. 하기의 (a)∼(c) 단계를 소정횟수만큼 반복해서 원하는 두께의 비결정질을 형성한후 (d) 단계를 실시하여 강유전체막을 형성하는 것을 특징으로하는 제7항에 따른 강유전체기억소자의 제조방법.
    (a) Sr, Ta, Nb의 혼합금속알콕시드를 용매에 용해시킨 것을 기체에 도포하고,
    (b) 용매를 증발시키고,
    (c) 다시 열처리하여 유기성분을 제거하고,
    (d) O2하에서 결정화온도이상의 온도로 결정화어니일링을 행한다.
KR10-1999-7000226A 1997-05-23 1998-05-18 강유전체기억소자 및 그 제조방법 KR100476867B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10-1997-0133965 1997-05-23
JP13396597A JP3190011B2 (ja) 1997-05-23 1997-05-23 強誘電体記憶素子およびその製造方法

Publications (2)

Publication Number Publication Date
KR20000023760A KR20000023760A (ko) 2000-04-25
KR100476867B1 true KR100476867B1 (ko) 2005-03-17

Family

ID=15117230

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-7000226A KR100476867B1 (ko) 1997-05-23 1998-05-18 강유전체기억소자 및 그 제조방법

Country Status (6)

Country Link
US (1) US6097058A (ko)
EP (1) EP0940856B1 (ko)
JP (1) JP3190011B2 (ko)
KR (1) KR100476867B1 (ko)
DE (1) DE69839600D1 (ko)
WO (1) WO1998053506A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6368919B2 (en) * 1999-01-19 2002-04-09 Micron Technology, Inc. Method and composite for decreasing charge leakage
US6495878B1 (en) 1999-08-02 2002-12-17 Symetrix Corporation Interlayer oxide containing thin films for high dielectric constant application
CN1358326A (zh) * 1999-06-10 2002-07-10 塞姆特里克斯公司 高介电常数的金属氧化物薄膜
KR100333669B1 (ko) 1999-06-28 2002-04-24 박종섭 레드니오비움지르코니움타이타니트 용액 형성 방법 및 그를 이용한 강유전체 캐패시터 제조 방법
DE19946437A1 (de) * 1999-09-28 2001-04-12 Infineon Technologies Ag Ferroelektrischer Transistor
KR100747369B1 (ko) 1999-09-30 2007-08-07 로무 가부시키가이샤 불휘발성 메모리
JP4938921B2 (ja) 2000-03-16 2012-05-23 康夫 垂井 トランジスタ型強誘電体不揮発性記憶素子
JP2002016232A (ja) * 2000-06-27 2002-01-18 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその駆動方法
KR100363393B1 (ko) * 2000-06-28 2002-11-30 한국과학기술연구원 비파괴판독형 불휘발성 기억소자의 메모리 셀 소자 및 그제조 방법
EP1386017B1 (de) * 2001-04-03 2008-05-07 Forschungszentrum Jülich Gmbh WÄRMEDÄMMSCHICHT AUF BASIS VON La2 Zr2 O7 FÜR HOHE TEMPERATUREN
JP4825373B2 (ja) * 2001-08-14 2011-11-30 ローム株式会社 強誘電体薄膜の製造方法およびこれを用いた強誘電体メモリの製造方法
DE10214159B4 (de) * 2002-03-28 2008-03-20 Qimonda Ag Verfahren zur Herstellung einer Referenzschicht für MRAM-Speicherzellen
NO326130B1 (no) * 2002-10-08 2008-10-06 Enok Tjotta Fremgangsmate for seleksjon og testing av forbindelser som inhiberer eller stimulerer klonal cellevekst
JP4346919B2 (ja) * 2003-02-05 2009-10-21 忠弘 大見 強誘電体膜,半導体装置及び強誘電体膜の製造装置
US6912150B2 (en) * 2003-05-13 2005-06-28 Lionel Portman Reference current generator, and method of programming, adjusting and/or operating same
US20060157733A1 (en) * 2003-06-13 2006-07-20 Gerald Lucovsky Complex oxides for use in semiconductor devices and related methods
KR100655780B1 (ko) 2004-12-20 2006-12-08 삼성전자주식회사 플래시 메모리 장치 및 그 제조 방법
DE102005051573B4 (de) * 2005-06-17 2007-10-18 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik MIM/MIS-Struktur mit Praseodymtitanat als Isolatormaterial
WO2008126961A1 (en) * 2007-04-12 2008-10-23 University Of Seoul Foundation Of Industry-Academic Cooperation Mfmis-fet, mfmis-ferroelectric memory device, and methods of manufacturing the same
JP2009266967A (ja) * 2008-04-23 2009-11-12 Tohoku Univ 強誘電体膜、強誘電体膜を有する半導体装置、及びそれらの製造方法
JP2010062221A (ja) * 2008-09-01 2010-03-18 Sharp Corp 強誘電体ゲート電界効果トランジスタ、それを用いたメモリ素子及び強誘電体ゲート電界効果トランジスタの製造方法
EP2484794A1 (de) * 2011-02-07 2012-08-08 Siemens Aktiengesellschaft Material mit Pyrochlorstruktur mit Tantal, Verwendung des Materials, Schichtsystem und Verfahren zur Herstellung eines Schichtsystems

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3264506B2 (ja) * 1991-11-18 2002-03-11 ローム株式会社 強誘電体不揮発性記憶装置
JPH09213899A (ja) * 1996-02-06 1997-08-15 Toshiba Corp 強誘電体膜を有する不揮発性メモリ装置

Also Published As

Publication number Publication date
DE69839600D1 (de) 2008-07-24
KR20000023760A (ko) 2000-04-25
US6097058A (en) 2000-08-01
JPH10326872A (ja) 1998-12-08
JP3190011B2 (ja) 2001-07-16
EP0940856A4 (en) 2002-03-27
EP0940856B1 (en) 2008-06-11
EP0940856A1 (en) 1999-09-08
WO1998053506A1 (en) 1998-11-26

Similar Documents

Publication Publication Date Title
KR100476867B1 (ko) 강유전체기억소자 및 그 제조방법
JP3363301B2 (ja) 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ
US5760432A (en) Thin film strained layer ferroelectric capacitors
TWI706581B (zh) 強介電體記憶體及其製造方法,強介電體膜及其製造方法
JPH1126296A (ja) 膜構造体、電子デバイス、記録媒体および酸化物導電性薄膜の製造方法
JPH1017394A (ja) 膜構造体、電子デバイス、記録媒体および強誘電体薄膜の製造方法
KR100754264B1 (ko) 반도체 강유전체 기억 디바이스와 그 제조방법
WO2001024265A1 (fr) Memoire non volatile
JP2000068466A (ja) 半導体記憶装置
JP2878986B2 (ja) 薄膜キャパシタ及び半導体記憶装置
JP3203135B2 (ja) 強誘電体記憶素子
JPH09232532A (ja) 強誘電体メモリの製造方法
JPH1187634A (ja) 薄膜キャパシタ
JP3232661B2 (ja) 半導体記憶装置
JP2004214274A (ja) 強誘電体薄膜、強誘電体薄膜製造方法及び強誘電体薄膜素子
KR100363393B1 (ko) 비파괴판독형 불휘발성 기억소자의 메모리 셀 소자 및 그제조 방법
JP3480767B2 (ja) 薄膜キャパシタ
Fujisaki et al. Excellent ferroelectricity of thin poly (vinylidene fluoride-trifluoroethylene) copolymer films and low voltage operation of capacitors and diodes
JPH1093029A (ja) 薄膜誘電体素子
JP2001048645A (ja) 強誘電体薄膜及びその製造方法
US6852549B2 (en) Ferroelectric thin film processing for ferroelectric field-effect transistor
KR100470834B1 (ko) 강유전체 메모리 전계 효과 트랜지스터의 게이트 스택 제조방법
JPH09312381A (ja) 半導体装置およびその製造方法
JPH10152398A (ja) 強誘電体薄膜の形成方法
JPH11145385A (ja) 電子素子及び電極形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee