JP2000068466A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JP2000068466A JP2000068466A JP11187568A JP18756899A JP2000068466A JP 2000068466 A JP2000068466 A JP 2000068466A JP 11187568 A JP11187568 A JP 11187568A JP 18756899 A JP18756899 A JP 18756899A JP 2000068466 A JP2000068466 A JP 2000068466A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pzt
- electrode material
- oxide dielectric
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】 （修正有）
【課題】不揮発性半導体記憶装置に用いられる強誘電体
キャパシタの構造に関し、電界効果型トランジスタ等の
能動素子の形成された同一基板上に、強誘電体膜を形成
した信頼性の優れた強誘電体記憶装置を提供する。 【解決手段】能動素子の形成された基板上にＳｉＯ
2膜、配向Ｐｔ下部電極１０７、（００１）配向ＰＺＴ
膜１０８が、順次この順序で形成されている。 【効果】ＰＺＴ薄膜キャパシタの結晶の結晶構造と格子
定数を本来バルクのＰＺＴが持つ結晶構造と格子定数に
することにより、結晶内、特に電極界面でのＰＺＴの歪
を無くし、キャパシタにかける電界の極性を１０15回繰
り返してもスイッチング電荷量の減少を防ぐことができ
る。信頼性に優れた大容量半導体記憶装置が可能とな
る。
キャパシタの構造に関し、電界効果型トランジスタ等の
能動素子の形成された同一基板上に、強誘電体膜を形成
した信頼性の優れた強誘電体記憶装置を提供する。 【解決手段】能動素子の形成された基板上にＳｉＯ
2膜、配向Ｐｔ下部電極１０７、（００１）配向ＰＺＴ
膜１０８が、順次この順序で形成されている。 【効果】ＰＺＴ薄膜キャパシタの結晶の結晶構造と格子
定数を本来バルクのＰＺＴが持つ結晶構造と格子定数に
することにより、結晶内、特に電極界面でのＰＺＴの歪
を無くし、キャパシタにかける電界の極性を１０15回繰
り返してもスイッチング電荷量の減少を防ぐことができ
る。信頼性に優れた大容量半導体記憶装置が可能とな
る。
Description
【０００１】
【産業上の利用分野】本発明は、主に不揮発性半導体記
憶装置に用いられる強誘電体キャパシタの構造に関す
る。
憶装置に用いられる強誘電体キャパシタの構造に関す
る。
【０００２】
【従来の技術】従来、例えばジャーナル・オブ・アプラ
イド・フィジックス（Ｊ．Ａｐｐｌ．Ｐｈｙｓ）１９９
１年、第７０巻、第１号、３８２項〜３８８項に記載さ
れていた様に、強誘電体メモリ装置等に使用される白金
電極の結晶は多結晶からなり、その結晶方位は強い（１
１１）配向をしていた。
イド・フィジックス（Ｊ．Ａｐｐｌ．Ｐｈｙｓ）１９９
１年、第７０巻、第１号、３８２項〜３８８項に記載さ
れていた様に、強誘電体メモリ装置等に使用される白金
電極の結晶は多結晶からなり、その結晶方位は強い（１
１１）配向をしていた。
【０００３】図２の強誘電体素子の断面構造図を基に従
来例を説明する。
来例を説明する。
【０００４】すなわち、（１１１）配向した白金より成
る下部電極２０１上にＰｂ（ＺｒXＴｉ1-X）Ｏ3、略し
てＰＺＴ膜２０２が形成されており、その上に、上部電
極２０３が形成されていた。
る下部電極２０１上にＰｂ（ＺｒXＴｉ1-X）Ｏ3、略し
てＰＺＴ膜２０２が形成されており、その上に、上部電
極２０３が形成されていた。
【０００５】Ｚｒ組成比Ｘは誘電率が比較的大きくなる
ようにおよそ０．５である。
ようにおよそ０．５である。
【０００６】また、ＰＺＴ膜の多結晶の結晶性は、下地
の白金の配向性に影響されて、（１１１）に強く配向し
ていた。
の白金の配向性に影響されて、（１１１）に強く配向し
ていた。
【０００７】強誘電体記憶装置の情報の書き込みは、強
誘電体キャパシタ中の強誘電体膜の分極の向きにより行
なう。
誘電体キャパシタ中の強誘電体膜の分極の向きにより行
なう。
【０００８】従来例の場合、ＰＺＴ膜の結晶構造は、菱
面体構造を成しており、ＰＺＴ膜中のプラスイオンとマ
イナスイオンの平均位置が、相反する（１１１）方向の
にずれるために分極を生じる。
面体構造を成しており、ＰＺＴ膜中のプラスイオンとマ
イナスイオンの平均位置が、相反する（１１１）方向の
にずれるために分極を生じる。
【０００９】ここでは、プラスイオンは、Ｐｂ、Ｔｉ、
Ｚｒであり、マイナスイオンは、Ｏである。
Ｚｒであり、マイナスイオンは、Ｏである。
【００１０】すなわち上部電極２０３が下部電極２０１
に対してプラスの電位となるようにＰＺＴ膜２０２の抗
電界以上のバイアスをかけたとき、分極の向きは下向き
であり、上記方向と逆向きにバイアスをかけたとき上向
きとなる。
に対してプラスの電位となるようにＰＺＴ膜２０２の抗
電界以上のバイアスをかけたとき、分極の向きは下向き
であり、上記方向と逆向きにバイアスをかけたとき上向
きとなる。
【００１１】この分極の向きが情報の０、１と対応して
いる。
いる。
【００１２】従って、強誘電体記憶装置の記録方法とし
て、ＰＺＴの分極反転を利用しているので、１０年保証
するためには、分極反転を１０15回を繰り返した後のス
イッチング電荷量を保証しなければならない。
て、ＰＺＴの分極反転を利用しているので、１０年保証
するためには、分極反転を１０15回を繰り返した後のス
イッチング電荷量を保証しなければならない。
【００１３】また、別の従来例としてジャーナル・オブ
・アプライド・フィジックス（Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ）１９９１年、第６９巻、第１２号、８３５２項〜８
３５７項に記載され図３に示す様に、（００１）配向の
ＰＺＴ膜を形成する場合の下地は、ＭｇＯ（１００）単
結晶基板（マグネシア）３０１やＳｒＴｉＯ3（１０
０）単結晶基板（チタン酸ストロンチウム）を用いてい
た。
・アプライド・フィジックス（Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ）１９９１年、第６９巻、第１２号、８３５２項〜８
３５７項に記載され図３に示す様に、（００１）配向の
ＰＺＴ膜を形成する場合の下地は、ＭｇＯ（１００）単
結晶基板（マグネシア）３０１やＳｒＴｉＯ3（１０
０）単結晶基板（チタン酸ストロンチウム）を用いてい
た。
【００１４】すなわち、ＭｇＯ（１００）単結晶基板３
０１上にＰｔをスパッタ膜で形成すると下地の影響を受
けて、（１００）配向した、多結晶のＰｔ３０２が形成
され、その上に、ＰＺＴ膜３０３を形成すると下地のＰ
ｔに影響を受けて（００１）配向となる。
０１上にＰｔをスパッタ膜で形成すると下地の影響を受
けて、（１００）配向した、多結晶のＰｔ３０２が形成
され、その上に、ＰＺＴ膜３０３を形成すると下地のＰ
ｔに影響を受けて（００１）配向となる。
【００１５】
【発明が解決しようとする課題】しかし、従来のＺｒ組
成比Ｘ〜０．５のＰＺＴ膜を（１１１）配向した白金電
極上に形成した場合、下地の白金電極に影響を受けて
（１１１）配向のＰＺＴ膜が形成されるため、ＰＺＴは
歪を持ちながら配向する。
成比Ｘ〜０．５のＰＺＴ膜を（１１１）配向した白金電
極上に形成した場合、下地の白金電極に影響を受けて
（１１１）配向のＰＺＴ膜が形成されるため、ＰＺＴは
歪を持ちながら配向する。
【００１６】なぜなら、バルクの白金の格子定数とバル
クのＰＺＴの格子定数が、若干異なることによって生じ
る格子不整合を緩和するからである。
クのＰＺＴの格子定数が、若干異なることによって生じ
る格子不整合を緩和するからである。
【００１７】そのため従来の強誘電体キャパシタの構造
では、分極反転を繰り返すと、膜疲労を起こし、残留分
極の大きさが小さくなったり、リーク電流が増えてしま
うという問題点を有していた。
では、分極反転を繰り返すと、膜疲労を起こし、残留分
極の大きさが小さくなったり、リーク電流が増えてしま
うという問題点を有していた。
【００１８】また、ＭｇＯ（１００）単結晶基板や、Ｓ
ｒＴｉＯ3（００１）単結晶基板上にＰＺＴ膜を（００
１）配向させて、エピタキシャル成長することができる
が、電界効果形トランジスタが形成された基板上に単結
晶のＭｇＯやＳｒＴｉＯ3を形成することは、不可能で
あるため、（００１）配向のＰＺＴ膜を電界効果型トラ
ンジスタと集積化することはできなかった。
ｒＴｉＯ3（００１）単結晶基板上にＰＺＴ膜を（００
１）配向させて、エピタキシャル成長することができる
が、電界効果形トランジスタが形成された基板上に単結
晶のＭｇＯやＳｒＴｉＯ3を形成することは、不可能で
あるため、（００１）配向のＰＺＴ膜を電界効果型トラ
ンジスタと集積化することはできなかった。
【００１９】そこで、本発明は従来のこの様な課題を解
決しようとするもので、その目的とするところは、電界
効果型トランジスタ等の能動素子の形成された同一基板
上に、格子歪の無い、すなわちバルクと同じ結晶構造と
格子定数を持つ強誘電体膜を形成し、書き換え回数を１
０15回としても、保証期間１０年以上の強誘電体記憶装
置を提供することである。
決しようとするもので、その目的とするところは、電界
効果型トランジスタ等の能動素子の形成された同一基板
上に、格子歪の無い、すなわちバルクと同じ結晶構造と
格子定数を持つ強誘電体膜を形成し、書き換え回数を１
０15回としても、保証期間１０年以上の強誘電体記憶装
置を提供することである。
【００２０】
【課題を解決するための手段】本発明の半導体記憶装置
は、 （１） 能動素子の形成された半導体基板上に形成され
た非晶質膜と、前記非晶質膜上に形成された（１００）
配向下部電極と、前記下部電極上に形成された（００
１）配向のペロブスカイト結晶構造を有する酸化物誘電
体膜と、前記酸化物誘電体膜上に形成された上部電極を
具備することを特徴とする。
は、 （１） 能動素子の形成された半導体基板上に形成され
た非晶質膜と、前記非晶質膜上に形成された（１００）
配向下部電極と、前記下部電極上に形成された（００
１）配向のペロブスカイト結晶構造を有する酸化物誘電
体膜と、前記酸化物誘電体膜上に形成された上部電極を
具備することを特徴とする。
【００２１】（２） 請求項１記載の非晶質膜が二酸化
珪素（ＳｉＯ2）膜であり、前記下部電極材料が白金で
あり、前記酸化物誘電体がチタン酸ジルコン酸鉛Ｐｂ
（ＺｒXＴｉ1-X）Ｏ3であり、前記Ｐｂ（ＺｒXＴ
ｉ1-X）Ｏ3のＺｒ組成比が０．１以上０．２以下である
ことを特徴とする。
珪素（ＳｉＯ2）膜であり、前記下部電極材料が白金で
あり、前記酸化物誘電体がチタン酸ジルコン酸鉛Ｐｂ
（ＺｒXＴｉ1-X）Ｏ3であり、前記Ｐｂ（ＺｒXＴ
ｉ1-X）Ｏ3のＺｒ組成比が０．１以上０．２以下である
ことを特徴とする。
【００２２】
【実施例】本発明の第１実施例を図１（ａ）〜（ｄ）の
製造工程断構造図に基づいて説明する。
製造工程断構造図に基づいて説明する。
【００２３】図１（ａ）は、通常のＭＯＳトランジスタ
の部分であるが、簡単に説明する。まず、シリコン基板
１０１上に熱窒化膜（Ｓｉ3Ｎ4）を全面に形成した後、
フォトエッチング工程によりＬＯＣＯＳ１０２を形成す
る部分の窒化膜に穴を開け、水蒸気を用いた湿式酸化に
よりシリコン基板の露出部を酸化し、ＬＯＣＯＳ１０２
を形成する。
の部分であるが、簡単に説明する。まず、シリコン基板
１０１上に熱窒化膜（Ｓｉ3Ｎ4）を全面に形成した後、
フォトエッチング工程によりＬＯＣＯＳ１０２を形成す
る部分の窒化膜に穴を開け、水蒸気を用いた湿式酸化に
よりシリコン基板の露出部を酸化し、ＬＯＣＯＳ１０２
を形成する。
【００２４】次に、ＬＯＣＯＳ１０２形成に用いた窒化
膜を除去した後、ＨＣｌ酸化により厚さ１５０Åのゲー
ト酸化膜を形成する。
膜を除去した後、ＨＣｌ酸化により厚さ１５０Åのゲー
ト酸化膜を形成する。
【００２５】モノシラン（ＳｉＨ4）ガスの熱分解によ
り多結晶シリコン１０３を全面に堆積し、その抵抗値を
下げるため燐（Ｐ）を１０21／ｃｍ3程度イオン打ち込
みにより形成する。
り多結晶シリコン１０３を全面に堆積し、その抵抗値を
下げるため燐（Ｐ）を１０21／ｃｍ3程度イオン打ち込
みにより形成する。
【００２６】その後、フォトエッチングとＣＦ4ガス等
を用いたドライ・エッチングによって多結晶シリコン１
０３を図１（ａ）のように加工し、ゲート電極が形成さ
れる。次に、この多結晶シリコンをマスクにして砒素
（Ａｓ）をイオン打ち込みし、セルフアラインでソース
１０４及びドレイン１０５を形成する。
を用いたドライ・エッチングによって多結晶シリコン１
０３を図１（ａ）のように加工し、ゲート電極が形成さ
れる。次に、この多結晶シリコンをマスクにして砒素
（Ａｓ）をイオン打ち込みし、セルフアラインでソース
１０４及びドレイン１０５を形成する。
【００２７】更に、層間絶縁膜とする燐を含んだ化学気
相成長法（ＣＶＤ）により、燐ガラス１０６の膜を形成
する。
相成長法（ＣＶＤ）により、燐ガラス１０６の膜を形成
する。
【００２８】次に図１（ｂ）に示すように、下部電極の
白金下部電極１０７を全面に形成する。
白金下部電極１０７を全面に形成する。
【００２９】下部電極１０７の形成方法を少し詳細に述
べる。
べる。
【００３０】実施例として、例えばバイアススパッタ法
がある。
がある。
【００３１】直流（ＤＣ）マグネトロンスパッタ法で、
基板にマイナス５００Ｖの直流バイアスをかけながら、
スパッタすることにより、白金１０７を形成する。
基板にマイナス５００Ｖの直流バイアスをかけながら、
スパッタすることにより、白金１０７を形成する。
【００３２】アルゴン（Ａｒ）ガス雰囲気、８ｍＴｏｒ
ｒのガス圧力、入力パワー密度５．６Ｗ／ｃｍ2で３０
０秒スパッタする事により、厚さ５０００Å、（１０
０）配向の白金電極１０７を全面に形成することができ
る。
ｒのガス圧力、入力パワー密度５．６Ｗ／ｃｍ2で３０
０秒スパッタする事により、厚さ５０００Å、（１０
０）配向の白金電極１０７を全面に形成することができ
る。
【００３３】別の実施例として、酸素を微量混ぜること
により、基板バイアスをかけない通常の直流（ＤＣ）マ
グネトロンスパッタ法でも可能である。
により、基板バイアスをかけない通常の直流（ＤＣ）マ
グネトロンスパッタ法でも可能である。
【００３４】この場合、アルゴン分圧８ｍＴｏｒｒ、酸
素分圧０．１ｍＴｏｒｒ、入力パワー密度５．６Ｗ／ｃ
ｍ2で、２５０秒スパッタすることにより、厚さ５００
０Å、（１００）配向の白金電極１０７を全面に形成す
ることができる。
素分圧０．１ｍＴｏｒｒ、入力パワー密度５．６Ｗ／ｃ
ｍ2で、２５０秒スパッタすることにより、厚さ５００
０Å、（１００）配向の白金電極１０７を全面に形成す
ることができる。
【００３５】上記２つのいずれの方法を用いても、非晶
質の燐ガラス１０６上に（１００）配向の白金膜を形成
することができる。
質の燐ガラス１０６上に（１００）配向の白金膜を形成
することができる。
【００３６】更に、上記二つの方法を組み合わせてもよ
い。
い。
【００３７】すなわち、スパッタガスに微量の酸素を添
加したバイアススパッタ法を用いてもよい。
加したバイアススパッタ法を用いてもよい。
【００３８】次に図１（ｃ）に示すように、白金電極１
０７上に厚さ５０００Åの（００１）配向のＺｒ組成比
Ｘが０．１５のチタン酸ジルコン酸鉛（ＰＺＴ）１０８
を高周波（ＲＦ）マグネトロンスパッタ法により形成す
る。
０７上に厚さ５０００Åの（００１）配向のＺｒ組成比
Ｘが０．１５のチタン酸ジルコン酸鉛（ＰＺＴ）１０８
を高周波（ＲＦ）マグネトロンスパッタ法により形成す
る。
【００３９】ターゲット組成をＰｂ1.1（Ｚｒ0.15Ｔｉ
0.85）Ｏ3.1とした。
0.85）Ｏ3.1とした。
【００４０】すなわち、ＺｒとＴｉの総和に対するＺｒ
の組成比を０．１５とし、化学量論的組成のＰＺＴから
一酸化鉛（ＰｂＯ）を１０パーセント過剰に含むターゲ
ット組成を用いた。
の組成比を０．１５とし、化学量論的組成のＰＺＴから
一酸化鉛（ＰｂＯ）を１０パーセント過剰に含むターゲ
ット組成を用いた。
【００４１】Ｚｒ組成比を０．１５としたのは、この組
成比のバルクのＰＺＴが、直方体の結晶構造をもち、
（００１）方向が分極の方向と一致するからであり、更
に、下部電極１０７の白金の格子定数と、ＰＺＴのａ軸
の格子定数が殆ど一致し、ＰＺＴの薄膜を形成した場合
にも、格子の歪量が少なく、分極反転等の膜疲労特性に
対して非常に有効だからである。
成比のバルクのＰＺＴが、直方体の結晶構造をもち、
（００１）方向が分極の方向と一致するからであり、更
に、下部電極１０７の白金の格子定数と、ＰＺＴのａ軸
の格子定数が殆ど一致し、ＰＺＴの薄膜を形成した場合
にも、格子の歪量が少なく、分極反転等の膜疲労特性に
対して非常に有効だからである。
【００４２】スパッタ条件としては、アルゴンガス９ｍ
Ｔｏｒｒ、酸素ガス１ｍＴｏｒｒの雰囲気、基板温度２
００℃、ＲＦパワー密度６Ｗ／ｃｍ2である。
Ｔｏｒｒ、酸素ガス１ｍＴｏｒｒの雰囲気、基板温度２
００℃、ＲＦパワー密度６Ｗ／ｃｍ2である。
【００４３】スパッタ後、ペロブスカイト構造のＰＺＴ
を得るために、酸素雰囲気中、５００℃で熱処理を行な
った。
を得るために、酸素雰囲気中、５００℃で熱処理を行な
った。
【００４４】この結晶化熱処理により、（００１）配向
のＰＺＴ多結晶を得ることができた。
のＰＺＴ多結晶を得ることができた。
【００４５】次に、図１（ｄ）に示すように、厚さ５０
００Åの上部白金電極１０９をＤＣマグネトロンスパッ
タ法で形成した後、イオンミリング法を用いて下部白金
電極１０７、ＰＺＴ１０８、上部白金電極１０９の加工
を行なう。
００Åの上部白金電極１０９をＤＣマグネトロンスパッ
タ法で形成した後、イオンミリング法を用いて下部白金
電極１０７、ＰＺＴ１０８、上部白金電極１０９の加工
を行なう。
【００４６】最後に、燐ガラス１１０をテトラ・エチル
・オルト・シリケート（ＴＥＯＳ）のプラズマ化学気相
成長法で形成し、コンタクトホールを開けた後、アルミ
配線１１１をＤＣスパッタとフォトプロセス、アルミエ
ッチングプロセスにより形成する。
・オルト・シリケート（ＴＥＯＳ）のプラズマ化学気相
成長法で形成し、コンタクトホールを開けた後、アルミ
配線１１１をＤＣスパッタとフォトプロセス、アルミエ
ッチングプロセスにより形成する。
【００４７】図４に本実施例で示したＰＺＴキャパシタ
の書き換え回数に対するスイッチング電荷の変化のグラ
フを示す。
の書き換え回数に対するスイッチング電荷の変化のグラ
フを示す。
【００４８】ここではキャパシタの大きさを１００μｍ
×１００μｍとし、５Ｖのバイアス電圧とした。
×１００μｍとし、５Ｖのバイアス電圧とした。
【００４９】白丸が従来の（１１１）Ｐｔ下部電極上
に、（１１１）配向ＰＺＴ膜を形成したキャパシタを用
いた場合で、黒丸が本発明の実施例で示した（１００）
配向のＰｔ下部電極上に（００１）配向のＰｂ（Ｚｒ
0.15Ｔｉ0.85）Ｏ3膜を形成したキャパシタを用いた場
合である。
に、（１１１）配向ＰＺＴ膜を形成したキャパシタを用
いた場合で、黒丸が本発明の実施例で示した（１００）
配向のＰｔ下部電極上に（００１）配向のＰｂ（Ｚｒ
0.15Ｔｉ0.85）Ｏ3膜を形成したキャパシタを用いた場
合である。
【００５０】書き換え回数、すなわち分極の反転繰り返
しに対して、本発明のＰＺＴキャパシタのスイッチング
電荷の減少の割合は、従来に比べて、非常に優れている
ことが分かる。
しに対して、本発明のＰＺＴキャパシタのスイッチング
電荷の減少の割合は、従来に比べて、非常に優れている
ことが分かる。
【００５１】本実施例では、１０15回書換え後に於いて
もスイッチング電荷の大きさの減少がほとんど無いこと
が推定される。
もスイッチング電荷の大きさの減少がほとんど無いこと
が推定される。
【００５２】更に、リーク電流は、１０12回書換え後に
於て、従来５Ｖで１００μＡ／ｃｍ2以上であったが、
本実施例では、８μＡ／ｃｍ2と良好であった。
於て、従来５Ｖで１００μＡ／ｃｍ2以上であったが、
本実施例では、８μＡ／ｃｍ2と良好であった。
【００５３】上記実施例では、ＰＺＴ膜のＺｒの組成比
Ｘを０．１５として説明したが、Ｘが０．８以上０．９
以下のいずれでも、Ｐｔとの格子のミスマッチは非常に
少ないのでよい。
Ｘを０．１５として説明したが、Ｘが０．８以上０．９
以下のいずれでも、Ｐｔとの格子のミスマッチは非常に
少ないのでよい。
【００５４】上記実施例では、ＰＺＴを用いて説明した
が、ＢａＴｉＯ3、ＰｂＴｉＯ3、ＫＮｂＯ3、Ｐｂ（Ｍ
ｎＮｂ）Ｏ3、（ＢａＳｒ）ＴｉＯ3等他のペロブスカイ
ト結晶構造を有する酸化物強誘電体または酸化物常誘電
体膜でもよい。
が、ＢａＴｉＯ3、ＰｂＴｉＯ3、ＫＮｂＯ3、Ｐｂ（Ｍ
ｎＮｂ）Ｏ3、（ＢａＳｒ）ＴｉＯ3等他のペロブスカイ
ト結晶構造を有する酸化物強誘電体または酸化物常誘電
体膜でもよい。
【００５５】又、それらに、ランタン（Ｌａ）、ネオジ
ウム（Ｎｄ）、ビスマス（Ｂｉ）、ナイオビウム（Ｎ
ｂ）、アンチモン（Ｓｂ）、タンタル（Ｔａ）等をドー
パントとして用いてもよい。
ウム（Ｎｄ）、ビスマス（Ｂｉ）、ナイオビウム（Ｎ
ｂ）、アンチモン（Ｓｂ）、タンタル（Ｔａ）等をドー
パントとして用いてもよい。
【００５６】更に、上記実施例では、下部電極の下に形
成される非晶質膜としてＳｉＯ2を用いて説明したが、
窒化珪素膜（Ｓｉ3Ｎ4）でもよい。
成される非晶質膜としてＳｉＯ2を用いて説明したが、
窒化珪素膜（Ｓｉ3Ｎ4）でもよい。
【００５７】
【発明の効果】本発明の半導体記憶装置は、以上説明し
たように能動素子の形成された半導体装置上に、酸化物
誘電体を集積化し、下部電極の結晶を（１００）配向と
し、前記酸化物誘電体膜の結晶を（００１）配向とする
ことで、本来前記酸化物誘電体がバルクとして持ってい
る結晶構造及び格子定数を薄膜にしても持ち得ることに
より、格子歪の無い、酸化物誘電体膜を形成することが
出来るので、情報の書き換えを１０15回繰り返してもス
イッチング電荷量の減少を防ぐことができ、信頼性に優
れた大容量半導体記憶装置を提供することができると言
った効果を有する。
たように能動素子の形成された半導体装置上に、酸化物
誘電体を集積化し、下部電極の結晶を（１００）配向と
し、前記酸化物誘電体膜の結晶を（００１）配向とする
ことで、本来前記酸化物誘電体がバルクとして持ってい
る結晶構造及び格子定数を薄膜にしても持ち得ることに
より、格子歪の無い、酸化物誘電体膜を形成することが
出来るので、情報の書き換えを１０15回繰り返してもス
イッチング電荷量の減少を防ぐことができ、信頼性に優
れた大容量半導体記憶装置を提供することができると言
った効果を有する。
【図１】本発明の半導体記憶装置の製造工程断面図であ
る。
る。
【図２】従来の半導体記憶装置に用いられる強誘電体素
子の断面構造図である。
子の断面構造図である。
【図３】従来の強誘電体素子の断面構造図である。
【図４】本発明の半導体記憶装置の書き換え回数に対す
るスイッチング電荷量の変化を示すグラフである。
るスイッチング電荷量の変化を示すグラフである。
１０１ シリコン基板 １０２ ＬＯＣＯＳ １０３ 多結晶シリコン １０４ ソース １０５ ドレイン １０６ 燐ガラス １０７ 下部白金電極 １０８ ＰＺＴ １０９ 上部白金電極 １１０ 燐ガラス １１１ アルミ配線 ２０１ （１１１）配向Ｐｔ下部電極 ２０２ ＰＺＴ膜 ２０３ 上部電極 ３０１ ＭｇＯ単結晶基板 ３０２ （１００）配向Ｐｔ ３０３ ＰＺＴ膜
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年８月２日（１９９９．８．２）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正内容】
【００２０】
【課題を解決するための手段】本発明の半導体記憶装置
は、（００１）配向のＰｂ（ＺｒXＴｉ1-X）Ｏ3からな
る強誘電体膜を有することを特徴とする。
は、（００１）配向のＰｂ（ＺｒXＴｉ1-X）Ｏ3からな
る強誘電体膜を有することを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】削除
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/8247 29/788 29/792
Claims (2)
- 【請求項１】 能動素子の形成された半導体基板上に形
成された非晶質膜と、前記非晶質膜上に形成された（１
００）配向下部電極と、前記下部電極上に形成された
（００１）配向のペロブスカイト結晶構造を有する酸化
物誘電体膜と、前記酸化物誘電体膜上に形成された上部
電極を具備することを特徴とする半導体記憶装置。 - 【請求項２】 請求項１記載の非晶質膜が二酸化珪素
（ＳｉＯ2）膜であり、前記下部電極材料が白金であ
り、前記酸化物誘電体がチタン酸ジルコン酸鉛Ｐｂ（Ｚ
ｒXＴｉ1-X）Ｏ3であり、前記Ｐｂ（ＺｒXＴｉ1-X）Ｏ3
のＺｒ組成比Ｘが０．１以上０．２以下であることを特
徴とする半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11187568A JP2000068466A (ja) | 1999-07-01 | 1999-07-01 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11187568A JP2000068466A (ja) | 1999-07-01 | 1999-07-01 | 半導体記憶装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17412392A Division JP3232661B2 (ja) | 1992-07-01 | 1992-07-01 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000068466A true JP2000068466A (ja) | 2000-03-03 |
Family
ID=16208384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11187568A Pending JP2000068466A (ja) | 1999-07-01 | 1999-07-01 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000068466A (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6319730B1 (en) * | 1999-07-15 | 2001-11-20 | Motorola, Inc. | Method of fabricating a semiconductor structure including a metal oxide interface |
| US6555946B1 (en) | 2000-07-24 | 2003-04-29 | Motorola, Inc. | Acoustic wave device and process for forming the same |
| US6585424B2 (en) | 2001-07-25 | 2003-07-01 | Motorola, Inc. | Structure and method for fabricating an electro-rheological lens |
| US6589856B2 (en) | 2001-08-06 | 2003-07-08 | Motorola, Inc. | Method and apparatus for controlling anti-phase domains in semiconductor structures and devices |
| US6594414B2 (en) | 2001-07-25 | 2003-07-15 | Motorola, Inc. | Structure and method of fabrication for an optical switch |
| US6638838B1 (en) | 2000-10-02 | 2003-10-28 | Motorola, Inc. | Semiconductor structure including a partially annealed layer and method of forming the same |
| US6639249B2 (en) | 2001-08-06 | 2003-10-28 | Motorola, Inc. | Structure and method for fabrication for a solid-state lighting device |
| US6646293B2 (en) | 2001-07-18 | 2003-11-11 | Motorola, Inc. | Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates |
| US6667196B2 (en) | 2001-07-25 | 2003-12-23 | Motorola, Inc. | Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method |
| US6673646B2 (en) | 2001-02-28 | 2004-01-06 | Motorola, Inc. | Growth of compound semiconductor structures on patterned oxide films and process for fabricating same |
| US6673667B2 (en) | 2001-08-15 | 2004-01-06 | Motorola, Inc. | Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials |
| US6693298B2 (en) | 2001-07-20 | 2004-02-17 | Motorola, Inc. | Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same |
| US6693033B2 (en) | 2000-02-10 | 2004-02-17 | Motorola, Inc. | Method of removing an amorphous oxide from a monocrystalline surface |
| US6709989B2 (en) | 2001-06-21 | 2004-03-23 | Motorola, Inc. | Method for fabricating a semiconductor structure including a metal oxide interface with silicon |
| JPWO2018220690A1 (ja) * | 2017-05-29 | 2020-03-26 | 理化工業株式会社 | 制御系設計装置及び制御システム |
-
1999
- 1999-07-01 JP JP11187568A patent/JP2000068466A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6319730B1 (en) * | 1999-07-15 | 2001-11-20 | Motorola, Inc. | Method of fabricating a semiconductor structure including a metal oxide interface |
| US6693033B2 (en) | 2000-02-10 | 2004-02-17 | Motorola, Inc. | Method of removing an amorphous oxide from a monocrystalline surface |
| US6555946B1 (en) | 2000-07-24 | 2003-04-29 | Motorola, Inc. | Acoustic wave device and process for forming the same |
| US6638838B1 (en) | 2000-10-02 | 2003-10-28 | Motorola, Inc. | Semiconductor structure including a partially annealed layer and method of forming the same |
| US6673646B2 (en) | 2001-02-28 | 2004-01-06 | Motorola, Inc. | Growth of compound semiconductor structures on patterned oxide films and process for fabricating same |
| US6709989B2 (en) | 2001-06-21 | 2004-03-23 | Motorola, Inc. | Method for fabricating a semiconductor structure including a metal oxide interface with silicon |
| US6646293B2 (en) | 2001-07-18 | 2003-11-11 | Motorola, Inc. | Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates |
| US6693298B2 (en) | 2001-07-20 | 2004-02-17 | Motorola, Inc. | Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same |
| US6585424B2 (en) | 2001-07-25 | 2003-07-01 | Motorola, Inc. | Structure and method for fabricating an electro-rheological lens |
| US6594414B2 (en) | 2001-07-25 | 2003-07-15 | Motorola, Inc. | Structure and method of fabrication for an optical switch |
| US6667196B2 (en) | 2001-07-25 | 2003-12-23 | Motorola, Inc. | Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method |
| US6589856B2 (en) | 2001-08-06 | 2003-07-08 | Motorola, Inc. | Method and apparatus for controlling anti-phase domains in semiconductor structures and devices |
| US6639249B2 (en) | 2001-08-06 | 2003-10-28 | Motorola, Inc. | Structure and method for fabrication for a solid-state lighting device |
| US6673667B2 (en) | 2001-08-15 | 2004-01-06 | Motorola, Inc. | Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials |
| JPWO2018220690A1 (ja) * | 2017-05-29 | 2020-03-26 | 理化工業株式会社 | 制御系設計装置及び制御システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3363301B2 (ja) | 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ | |
| JP3251625B2 (ja) | 電界効果トランジスタ | |
| JPH11502673A (ja) | 積層超格子材料およびそれを含む電子デバイスの低温製造方法 | |
| JP2000068466A (ja) | 半導体記憶装置 | |
| US6352898B2 (en) | Method of manufacturing a semiconductor memory device incorporating a capacitor therein | |
| JP4438963B2 (ja) | 強誘電体キャパシタ | |
| JP3745553B2 (ja) | 強誘電体キャパシタ、半導体装置の製造方法 | |
| US6608339B2 (en) | Ferroelectric memory element | |
| US6080593A (en) | Method of manufacturing ferroelectric memory | |
| US6146963A (en) | Methods for forming ferroelectric capacitors having a bottom electrode with decreased leakage current | |
| US6495412B1 (en) | Semiconductor device having a ferroelectric capacitor and a fabrication process thereof | |
| JP3232661B2 (ja) | 半導体記憶装置 | |
| JPH11307736A (ja) | 半導体メモリ素子の製造方法 | |
| JP2001237402A (ja) | 構造化された金属酸化物含有層および半導体構造素子の製造方法 | |
| JP2000068468A (ja) | 半導体記憶装置の製造方法 | |
| JP3604253B2 (ja) | 半導体記憶装置 | |
| JP2006319358A (ja) | 強誘電体キャパシタおよびその製造方法 | |
| JP2001352045A (ja) | 半導体記憶装置の製造方法 | |
| JP3116048B2 (ja) | 強誘電体層を有する半導体素子及びその製法 | |
| JP2002083937A (ja) | 強誘電体膜、半導体装置及びこれらの製造方法 | |
| JP4316193B2 (ja) | 強誘電体キャパシタ及び強誘電体メモリ装置 | |
| JP6217260B2 (ja) | 半導体装置、及び半導体装置の製造方法 | |
| KR100321709B1 (ko) | 질화알루미늄막을 접착막으로 이용한 반도체 메모리 소자의 캐패시터 제조 방법 | |
| JP3246483B2 (ja) | 半導体装置の製造方法 | |
| JP2000150677A (ja) | 強誘電体ゲートメモリおよびその製造方法 |