JP6217260B2 - 半導体装置、及び半導体装置の製造方法 - Google Patents

半導体装置、及び半導体装置の製造方法 Download PDF

Info

Publication number
JP6217260B2
JP6217260B2 JP2013186329A JP2013186329A JP6217260B2 JP 6217260 B2 JP6217260 B2 JP 6217260B2 JP 2013186329 A JP2013186329 A JP 2013186329A JP 2013186329 A JP2013186329 A JP 2013186329A JP 6217260 B2 JP6217260 B2 JP 6217260B2
Authority
JP
Japan
Prior art keywords
film
pzt
semiconductor device
ferroelectric
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013186329A
Other languages
English (en)
Other versions
JP2015053437A (ja
Inventor
中村 亘
亘 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2013186329A priority Critical patent/JP6217260B2/ja
Publication of JP2015053437A publication Critical patent/JP2015053437A/ja
Application granted granted Critical
Publication of JP6217260B2 publication Critical patent/JP6217260B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、強誘電体キャパシタを備えた半導体装置とその製造方法に関する。
現在、強誘電体メモリの微細化に伴い、キャパシタ面積の縮小と、強誘電体回路の2T2C方式から1T1C方式への移行が進められている。2T2C方式では、1個のメモリセルに2個のトランジスタと2個のキャパシタが設けられるが、1T1C方式では、1個のメモリセルに1個のトランジスタと1個のキャパシタが設けられる。
キャパシタ面積を縮小すると実質的に利用できる電荷量が小さくなり、1T1C方式では、回路動作マージンが2T2C方式よりも小さくなる。これを補うため、強誘電体膜に大きな分極反転量を持たせる。通常は、強誘電体膜としてチタン酸ジルコン酸鉛(PZT)膜が用いられている。強誘電体メモリの微細化にともない、強誘電体キャパシタの分極反転電圧を低くする要請もある。このための方法として、PZT膜の薄膜化が進められている。
1T1Cに適用される材料として、分極反転量の大きいPZTが有望であるが、成膜方法によって分極反転量は異なる。微細なキャパシタで、薄膜かつ大きな分極反転量を得る成膜方法として、MOCVD(有機金属気相成長)法が望ましい。
MOCVD法では緻密な結晶を実現できるので、キャパシタの微細化や強誘電体膜の薄膜化を行っても、分極反転量は大きな値を維持できる。これは、スパッタ法やゾルゲル法などのように、所望の膜厚まで強誘電体膜をアモルファスで成膜した後に結晶化を行うプロセスでは実現できない特徴である。MOCVD法は、結晶化しながら所望の膜厚まで成膜を行うため、結晶間のストレスが発生しにくく結晶粒界の隙間ができにくい。それゆえに緻密な膜が実現できる。
一般に、PZT膜などの強誘電体膜の形成においては、強誘電体膜の結晶配向をそろえるために、下部電極に白金(Pt)を用いている(たとえば、特許文献1参照)。Ptは、PZT膜の結晶化に必要な高温に耐えられる材料であり、また、PZT膜の結晶配向を一定方向にそろえることができる。PZT膜の酸素空孔を抑制するために、下部電極として酸化イリジウム(IrO2)や酸化ストロンチウムルテニウム(SrRuO3)膜を用いる場合もある。この場合、PZT膜を一定方向に配向させるために下地のIrO2膜やSrRuO3膜の結晶配向を整え、膜厚を最適化する。
PZT膜を(111)方向に優先配向させるために、下部電極膜の下に(111)配向を助長させる膜を配置する構成も提案されている(たとえば、特許文献2参照)。
特開2008−53264号公報 国際公開第2007/043128号
ペロブスカイト型の強誘電体膜をMOCVD法で形成する場合、表面のモフォロジーが悪化しやすいという問題点がある。MOCVD法では結晶粒界間のストレスが少なくなるが、ストレスの解放は基板表面に向けて発生するため、表面モフォロジーが悪化しやすくなるのである。表面モフォロジーの悪い強誘電体膜を持つ強誘電体キャパシタでは、電界集中により信頼性が低下する。また、強誘電体キャパシタの上部電極部とのコンタクト不良を起こすおそれがある。したがって、強誘電体膜の表面モフォロジーを良好に保つことが望まれる。
そこで、強誘電体膜の表面のモフォロジーが良好な強誘電体キャパシタを有する半導体装置とその製造方法の提供を課題とする。
ひとつの態様では、半導体装置は、
半導体基板と、
前記半導体基板上に形成された酸化ストロンチウムルテニウム膜と、
前記酸化ストロンチウムルテニウム膜上に形成された下部電極、及び前記下部電極上に形成されたペロブスカイト型強誘電体膜、及び前記ペロブスカイト型強誘電体膜上に形成された上部電極を含む強誘電体キャパシタと、
を有し、前記酸化ストロンチウムルテニウム膜はアモルファスの膜であり、前記下部電極は白金またはイリジウムで形成されている
強誘電体膜の表面モフォロジーを良好に保つことができ、信頼性の高い強誘電体キャパシタを有する半導体装置の製造が可能となる。
実施形態の半導体装置の製造工程図である。 実施形態の半導体装置の製造工程図である。 実施形態の半導体装置の製造工程図である。 下部電極構成の違いによるPZTの配向強度の違いを示す図である。 PZT(111)の割合に依存する表面の滑らかさを示す図である。 下部電極構成の違いによるPZT(111)強度/PZT(100)強度比の違いを示す図である。 PZT(111)強度/PZT(100)強度比に依存する表面の滑らかさを示す図である。
発明者が見出した強誘電体膜の成膜における技術的課題を説明する。
一般に、強誘電体キャパシタの強誘電体膜に、チタン酸ジルコン酸鉛(以下、「PZT」とする)などのペロブスカイト型強誘電体を使用する場合、耐熱性、抵抗率、強誘電体材料に対する安定性などの観点から、下部電極にイリジウム(Ir)もしくは白金(Pt)が使用される。これらの金属は自己配向性が強く、(111)方向に配向しやすい。そのため、下部電極上に形成する強誘電体膜も(111)に配向しやすくなる。ペロブスカイト型強誘電体膜の(111)配向は、基板表面に突起を作りやすい。(111)主配向の強誘電体膜をMOCVD法で形成すると、表面の突起がさらに顕著になり、表面モフォロジーが悪化する。
そこで、PZT等のペロブスカイト型強誘電体膜の配向を(111)主配向にしないことによって、表面モフォロジーを良好に保つことが考えられる。しかし、下部電極が(111)配向の強い膜であると、それを実現することは困難である。
実施形態では、Pt膜もしくはIr膜の下方に、下部電極の一部として、あるいは下部電極の下地として、酸化ストロンチウムルテニウム(SrRuO3)膜を配置する。SrRuO3膜を配置することで、PtもしくはIr膜の自己配向性を抑制し、PtまたはIr膜上に成膜するペロブスカイト型強誘電体膜の(111)配向の顕在化を抑制する。下部電極の一部または下地となるSrRuO3は、特定の結晶配向をもたないものを使用する。
実施形態では、ペロブスカイト型強誘電体膜として、PZT(Pb(Zr、Ti1−x)O(0≦x≦1))膜、あるいはPZTにカルシウム(Ca)、ストロンチウム(Sr)、ランタン(La)、ニオブ(Nb)、タンタル(Ta)、イリジウム(Ir)及びタングステン(W)からなる群から選択された少なくとも1種の元素がドーピングされた膜を用いる。
図1〜図3を参照して、一実施形態に係る強誘電体メモリ(半導体装置)の製造工程を説明する。
図1(A)に示すように、半導体基板11上にトランジスタ15を形成し、基板11の全面に層間絶縁膜16を形成する。トランジスタ15は、ゲート絶縁膜13を介して基板11上に形成されるゲート電極14と、ゲート絶縁膜13直下のチャネル領域を挟んで基板11に形成されるソース/ドレイン不純物拡散領域12a、12bを有する。
層間絶縁膜16を貫通して、ソース/ドレイン不純物拡散領域の一方(たとえば、ドレイン領域12b)に到達する貫通孔を形成し、金属膜で貫通孔を充填してプラグ電極9を形成する。
図1(B)で、層間絶縁膜16上に、密着膜としてTiN等の導電膜17を形成する。一例として、層間絶縁膜16上にCVD法やスパッタ法などでTi膜を形成し、Ti膜に窒素雰囲気下で熱処理を施してTiN膜17を形成する。窒化のための熱処理温度は、たとえば500℃以上、650℃未満である。熱処理温度を650℃未満とすることでトランジスタ15の特性への影響を抑制する。500℃以上とすることで窒化処理を短縮化する。
図1(C)で、導電膜17上に酸素バリア膜18を形成する。ここでは、導電膜17上にスパッタ法やCVD法などを用いて、TiAlNの酸素バリア膜18を形成する。
図1(D)で、酸素バリア膜18上に、第1下部電極膜19を形成する。ここでは、酸素バリア膜18上に、たとえばスパッタ法やCVD法を用いて第1下部電極膜19を形成する。第1下部電極膜19は、たとえばIr膜19である。
図2(A)で、第1下部電極膜19上に電極酸化膜21を形成する。この例では、酸素ガスを供給しながらIrをスパッタリングして、第1下部電極膜19上にIrOxの電極酸化膜21を形成する。スパッタ法を用いることで、電極酸化膜21が均一な膜厚で形成される。また、熱酸化と比較して低温で電極酸化膜21を形成するため、あらかじめ形成されているトランジスタ15などの他の素子に対する熱的影響が軽減される。スパッタ成膜時にチャンバ内に供給される酸素ガスの比率は、所望の特性を得るために適宜、変更可能である。実施形態では、酸素ガスとともに不活性ガスなどの他のガスを供給して混合ガスとし、混合ガス中の酸素の割合を、モル比率で50%とする。これにより、十分に酸化された電極酸化膜21が形成される。
図2(B)で、電極酸化膜21上に、SrRuO3膜22(以下、「SRO膜22」と省略する)を形成する。SRO膜22の形成に、マグネトロンDCスパッタ装置を用いる。ターゲットとしてSrRuO3を用い、成膜パワー0.3kW、Ar供給レート100sccm、60℃で2秒の条件で成膜する。これにより、膜厚1nmのSRO膜22が得られる。成膜時間を調整することで、所望の膜厚を得ることができる。たとえば成膜時間を10秒として、膜厚5nmのSRO膜22を形成することができる。
このようにして形成されるSRO膜は、アモルファスであり特定配向を有していない。一般に、SROの結晶化温度は700℃以上が必要であるが、それ以下の温度であればアモルファスとすることができる。また、IrOx膜21とSRO膜22は格子整合性が悪いため、IrOx膜21の上にSRO膜22を形成することで、SRO膜22をアモルファスに形成することがより容易になる。
図2(C)で、第2下部電極膜23としてPt膜23を形成する。Pt膜23の形成にマグネトロンDCスパッタ装置を用いる。Ptのターゲットを用い、成膜パワー0.4kW、Ar供給レートを199sccm、100℃で60秒の条件とする。これにより、膜厚50nmのPt膜23を形成する。このPt膜23は、下地に特定の結晶配向を有しないSRO膜22があるため、(111)方向への自己配向性が弱くなっている。
図3(A)で、下部電極膜23上に強誘電体膜24を形成する。この例では、MOCVD装置を用いてMOCVD法により強誘電体膜24を形成する。MOCVD装置のチャンバ内に供給する有機金属原料ガスの組み合わせとしては、例えばPb(DIBM)2、Zr(DIBM)4、Ti(OiPr)2(DPM)2の組み合わせ、Pb(DPM)2、Zr(DIBM)4、Ti(OiPr)2(DPM)2の組み合わせ、Pb(DPM)2、Zr(IBPM)4、Ti(OiPr)2(DPM)2の組み合わせ、Pb(DPM)2、Zr(OiPr)(DPM)3、Ti(OiPr)2(DPM)2の組み合わせ、Pb(DPM)2、Zr(OiPr)2(DPM)2、Ti(OiPr)2(DPM)2の組み合わせなどが挙げられる。ここで、DIBMはC9152(ジイソブチリルメタナト)、IBPMはC10172(イソブチリルピバロイルメタナト)、DPMはC11192(ジピバロイルメタナト)、OiPrはO−i−C37をそれぞれ示している。
これらの原料と酸素を流しながら、半導体基板11の加熱温度を、例えば620℃として成膜する。一例として、酸素の流量は2000sccmであり、酸素ガス中の酸素量が有機金属原料ガスを反応させるために必要な酸素量以上としている。形成時間は、例えば600秒程度である。
図3(B)で、強誘電体膜24上に、スパッタ法やCVD法により上部電極膜25を形成する。上部電極膜24として、たとえばIrO2膜24を形成する。下地のSRO膜22の存在により、強誘電体膜24の(111)配向が抑制され、表面モフォロジーは良好である。したがって、上部電極膜25と強誘電体膜24の間で良好なコンタクト接触が得られる。
図3(C)で、導電膜17〜上部電極膜25までの積層構造を、フォトリソグラフィ技術などによりパターニングして、強誘電体キャパシタ30を有する半導体装置1が得られる。図3(C)では、便宜上Pt膜23を下部電極としているが、Ir膜19、IrO2膜21、SRO膜22、Pt膜23の積層を下部電極(Pt/SRO/IrO2/Ir)と称してもよい。
図4は、下部電極構成の違いによるPZT膜24の配向強度の違いを示す図である。サンプルとして、シリコン基板上のSiO2膜上に異なる構成で下部電極を形成し、下部電極上にPZT膜を形成して、X線回折装置を用いてPZT膜の結晶配向測定を実施した。
サンプルとして、IrO2膜上にSRO膜なしで厚さ50nmのPt膜を形成し、Pt膜上にPZTを形成したサンプル40a(PZT/Pt)、IrO2膜上に厚さ1nmのSRO膜上に厚さ50nmのPt膜を形成し、Pt膜上にPZTを形成したサンプル40b(PZT/Pt/SRO_1nm)、IrO2膜上に厚さ5nmのSRO膜上に厚さ50nmのPt膜を形成し、Pt膜上にPZTを形成したサンプル40c(PZT/Pt/SRO_5nm)を作製した。
図4(A)は各サンプルでのPZT(100)配向強度(任意単位)を示す。図4(B)は各サンプルでのPZT(111)配向強度(任意単位)を示す。図4(C)は各サンプルでのPZTのランダム配向強度を示す。Pt膜の下にSRO膜を有していないサンプル40aでは、PZT膜の結晶が(111)に優先配向している。これに対して、図4(C)に示すように、Pt膜の下にSRO膜を1nm形成したサンプル40bでは、全体的に結晶配向強度が弱く、配向方位のばらつきが増加してランダム配向の傾向を示している。
Pt膜の下にSRO膜を5nm形成したサンプル40cでは、(111)配向強度はSROを配置しないサンプル40aと同程度であるが、(100)配向強度が高くなっている。サンプル40cでは、他の配向方位の出現が強くなったことにより、結晶全体としてみたときに図4(C)に示すようにランダム配向の傾向が認められる。Pt膜の下にSRO膜を配置することで、PZT結晶配向のランダム性が高まったことがわかる。
SRO膜を薄く形成した場合は、結晶が全体的に配向の小さいランダムな状態で成長するため、PZT膜の表面モフォロジーは平坦になる。一方、SRO膜を5nm程度の厚さに形成した場合には、PZT(100)成分とPZT(111)成分の双方で結晶性が向上しているため、PZT膜表面のモフォロジーは若干犠牲になるが、PZT(111)配向により大きな分極特性が得られることが期待できる。
上記のサンプルは、SrRuO3膜上にPt膜を成長させたが、Pt膜の代わりにIr膜を用いても、PZT膜の配向性に関して同様の結果が得られると考えられる。
図5は、PZT(111)強度と、PZTの表面平坦性の関係を示す図である。PZT(111)強度が小さくなるほど、PZT表面は平坦になる。PZT(111)強度が小さいということは、突起を生じさせるPZT(111)結晶が少ないことを意味し、表面の平坦性は増す。図4のサンプル40bのように、PZT(111)強度自体が小さい場合は、PZT(100)が多いか否かは平坦性とはあまり関係がない。この意味で、サンプル40bのPZT膜の表面平坦性は十分に担保されている。なお、図4と図5の強度値は必ずしも連動していないが、これは、PZT(111)強度は測定系で変化する相対的なものだからである。
一方、PZT(111)強度が大きい場合でも、PZT(100)強度も大きければ、PZT(100)配向面をもつ結晶の絶対量が増えた、あるいはPZT(100)の配向が揃ったという要素が含まれる。この場合は、PZT(111)強度単独で平坦性が決まるのではなく、他の配向との関係で平坦性が決まる。図4のサンプル40cの場合、PZT(100)配向強度が大きいため、その平坦性を評価するには、PZT(100)強度に対するPZT(111)強度の比(以下、「強度比」とする)を用いるのが適切である。
図6は、下地にSROを配置しないPZT/Ptのサンプル40aと、下地に厚さ5nmのSROを配置したPZT/Pt/SRO_5nmのサンプル40cの強度比を示す図である。サンプル40aではPZT(111)配向が優位であるため、強度比は5よりも大きい。これに対してサンプル40cは、PZT(100)配向が揃ってきているため、強度比は3.7程度である。
図7は、PZT(111)/PZT(100)強度比と表面平坦性の関係を示す図である。強度比が小さいほど、すなわち、PZT(111)の割合が小さくなるほど、表面は平坦になる。電界集中を防止し、上部電極膜とのコンタクトを確保するためには、PZT(100)強度に対するPZT(111)強度の比(強度比)は3.8以下であることが望ましい。
以上から、下部電極の下地に厚さが1〜5nmのSRO膜を配置することで、下部電極の(111)配向性を乱して、下部電極上に形成されるPZT(111)配向を抑制することができる。これによって、PZT膜の表面の平坦性を保つことができる。
特に、下部電極が(111)に自己配向するPtやIrで形成される場合に、下地にSRO膜を挿入する効果は大きい。PtあるいはIrの(111)配向を劣化させることによって、その上に形成されるPZTが(100)、(001)、(101)、(110)面が主体の配向をとる。その結果、PZTのモフォロジーを良好に保ったまま結晶成長させることができる。
PtとSROは格子定数のマッチングが良いため剥がれにくい。SRO膜をIrO2とPtの界面に挿入する場合、SROはIrO2上で無配向の結晶となりやすい。また、SROとIrO2は酸化物同士のため、界面親和性が高く、剥がれにくい。
なお、下部電極上に形成される強誘電体膜は、PZTに限定されず、ペロブスカイト型酸化物強誘電体など任意の材料であっても、下部電極の一部として、あるいは下地としてSROを配置する構成を適用することができる。Pt膜あるいはIr膜で構成される下部電極と半導体基板の間に1〜5nmの厚さのSRO膜を配置することで、下部電極上に形成される強誘電体膜の(111)方向への結晶配向を抑制して、ランダムな配向に成長させることができる。また、実施形態の構成と方法は、強誘電体膜をMOCVD法で形成する場合に特に有効であるが、スパッタ法やゾルゲル法でPZT膜を形成する場合にも適用可能である。
以下の説明に対し、以下の付記を提示する。
(付記1)
半導体基板と、
前記半導体基板上に形成された酸化ストロンチウムルテニウム膜と、
前記酸化ストロンチウムルテニウム膜上に形成された下部電極、及び前記下部電極上に形成されたペロブスカイト型強誘電体膜、及び前記ペロブスカイト型強誘電体膜上に形成された上部電極を含む強誘電体キャパシタと
を有することを特徴とする半導体装置。
(付記2)
前記酸化ストロンチウムルテニウム膜は特定の結晶配向を持たない膜であることを特徴とする付記1に記載の半導体装置。
(付記3)
前記酸化ストロンチウムルテニウム膜の膜厚は1nm〜5nmであることを特徴とする付記1または2に記載の半導体装置。
(付記4)
前記強誘電体膜の(100)配向X線回折強度に対する(111)配向X線回折強度の強度比は3.8以下であることを特徴とする付記1または2に記載の半導体装置。
(付記5)
前記強誘電体キャパシタは、前記酸化ストロンチウムルテニウム膜の下方に位置する酸化イリジウム膜、
をさらに含むことを特徴とする付記1〜4のいずれかに記載の半導体装置。
(付記6)
前記下部電極は白金またはイリジウムで形成されていることを特徴とする付記1〜5のいずれかに記載の半導体装置。
(付記7)
前記強誘電体膜は、チタン酸ジルコン酸鉛、または前記チタン酸ジルコン酸鉛にカルシウム、ストロンチウム、ランタン、ニオブ、タンタル、イリジウム、及びタングステンからなる群から選択される少なくとも1種の元素がドーピングされた膜であることを特徴とする付記1〜6のいずれかに記載の半導体装置。
(付記8)
半導体基板上に、酸化ストロンチウムルテニウム膜を形成し、
前記酸化ストロンチウムルテニウム膜上に下部電極膜を形成し、
前記下部電極膜上にペロブスカイト型強誘電体膜と上部電極膜を形成して強誘電体キャパシタを形成する、
ことを特徴とする半導体装置の製造方法。
(付記9)
前記酸化ストロンチウムルテニウム膜を、特定の結晶配向を持たない膜に形成することを特徴とする付記8に記載の半導体装置の製造方法。
(付記10)
前記酸化ストロンチウムルテニウム膜を膜厚1nm〜5nmに形成することを特徴とする付記8または9に記載の半導体装置の製造方法。
(付記11)
前記半導体基板上に酸化イリジウム膜を形成し、
前記酸化ストロンチウムルテニウム膜を前記酸化イリジウム膜上に形成する、
ことを特徴とする付記8〜10のいずれかに記載の半導体装置の製造方法。
(付記12)
前記下部電極を白金またはイリジウムで形成することを特徴とする付記8〜11のいずれかに記載の半導体装置の製造方法。
(付記13)
前記強誘電体膜を、チタン酸ジルコン酸鉛で、または前記チタン酸ジルコン酸鉛にカルシウム、ストロンチウム、ランタン、ニオブ、タンタル、イリジウム、及びタングステンからなる群から選択される少なくとも1種の元素をドーピングして形成することを特徴とする付記8〜12のいずれかに記載の半導体装置。
(付記14)
前記強誘電体膜を有機金属気相成長法により形成することを特徴とする付記8〜13のいずれかに記載の半導体装置の製造方法。
1 半導体装置
11 半導体基板
15 トランジスタ
21 IrO2膜(電極酸化膜)
22 SRO膜
23 Pt膜(下部電極膜)
24 PZT膜(強誘電体膜)
30 強誘電体キャパシタ

Claims (7)

  1. 半導体基板と、
    前記半導体基板上に形成された酸化ストロンチウムルテニウム膜と、
    前記酸化ストロンチウムルテニウム膜上に形成された下部電極、及び前記下部電極上に形成されたペロブスカイト型強誘電体膜、及び前記ペロブスカイト型強誘電体膜上に形成された上部電極を含む強誘電体キャパシタと
    を有し、
    前記酸化ストロンチウムルテニウム膜はアモルファスの膜であり、前記下部電極は白金またはイリジウムで形成されていることを特徴とする半導体装置。
  2. 前記酸化ストロンチウムルテニウム膜の膜厚は1nm〜5nmであることを特徴とする請求項に記載の半導体装置。
  3. 前記ペロブスカイト型強誘電体膜の(100)配向X線回折強度に対する(111)配向X線回折強度の強度比は3.8以下であることを特徴とする請求項に記載の半導体装置。
  4. 前記強誘電体キャパシタは、前記酸化ストロンチウムルテニウム膜の下方に位置する酸化イリジウム膜、
    をさらに含むことを特徴とする請求項1〜のいずれか1項に記載の半導体装置。
  5. 半導体基板上に、アモルファスの酸化ストロンチウムルテニウム膜を形成し、
    前記酸化ストロンチウムルテニウム膜上に白金またはイリジウムで下部電極膜を形成し、
    前記下部電極膜上にペロブスカイト型強誘電体膜と上部電極膜を形成して強誘電体キャパシタを形成する、
    ことを特徴とする半導体装置の製造方法。
  6. 前記酸化ストロンチウムルテニウム膜を膜厚1nm〜5nmに形成することを特徴とする請求項に記載の半導体装置の製造方法。
  7. 前記半導体基板上に酸化イリジウム膜を形成し、
    前記酸化ストロンチウムルテニウム膜を前記酸化イリジウム膜上に形成する、
    ことを特徴とする請求項5または6に記載の半導体装置の製造方法。
JP2013186329A 2013-09-09 2013-09-09 半導体装置、及び半導体装置の製造方法 Active JP6217260B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013186329A JP6217260B2 (ja) 2013-09-09 2013-09-09 半導体装置、及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013186329A JP6217260B2 (ja) 2013-09-09 2013-09-09 半導体装置、及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015053437A JP2015053437A (ja) 2015-03-19
JP6217260B2 true JP6217260B2 (ja) 2017-10-25

Family

ID=52702228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013186329A Active JP6217260B2 (ja) 2013-09-09 2013-09-09 半導体装置、及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6217260B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112928116B (zh) * 2019-12-06 2024-03-22 财团法人工业技术研究院 铁电记忆体

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088147A (ja) * 2005-09-21 2007-04-05 Toshiba Corp 半導体装置およびその製造方法
JP2008028114A (ja) * 2006-07-20 2008-02-07 Seiko Epson Corp 誘電体キャパシタ
JP5568845B2 (ja) * 2008-07-01 2014-08-13 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2011096818A (ja) * 2009-10-29 2011-05-12 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
WO2011111732A1 (ja) * 2010-03-12 2011-09-15 北陸電気工業株式会社 Pzt膜を備えたセンサ素子の製造方法

Also Published As

Publication number Publication date
JP2015053437A (ja) 2015-03-19

Similar Documents

Publication Publication Date Title
JP4535076B2 (ja) 強誘電体キャパシタとその製造方法
US20070228431A1 (en) Semiconductor device and its manufacturing method
JP4164700B2 (ja) 強誘電体メモリおよびその製造方法
JP4438963B2 (ja) 強誘電体キャパシタ
US7485473B2 (en) Methods for forming semiconducting device with titanium nitride orientation layer
JP4124237B2 (ja) 強誘電体メモリ装置の製造方法
JP2009004679A (ja) 半導体装置の製造方法および半導体装置
JP2003218325A (ja) 強誘電体膜形成方法及び半導体装置製造方法
JP2009071144A (ja) 強誘電体メモリの製造方法
JP4928098B2 (ja) 強誘電体キャパシタの製造方法
JP6217260B2 (ja) 半導体装置、及び半導体装置の製造方法
JP2008028114A (ja) 誘電体キャパシタ
JP4260525B2 (ja) 半導体装置およびその製造方法
JP5994466B2 (ja) 半導体装置とその製造方法
JP4730541B2 (ja) 強誘電体メモリおよびその製造方法
JP2018010934A (ja) 半導体装置及びその製造方法
JP2008135620A (ja) 強誘電体メモリ装置の製造方法
JP4683224B2 (ja) 強誘電体メモリの製造方法
JP4802781B2 (ja) 強誘電体メモリ装置の製造方法
JP4697437B2 (ja) 強誘電体メモリおよびその製造方法
JP5338800B2 (ja) 半導体装置の製造方法
JP4858685B2 (ja) 強誘電体メモリおよびその製造方法
JP2008294345A (ja) 強誘電体メモリ装置の製造方法及び強誘電体メモリ装置
JP2008235544A (ja) 強誘電体キャパシタの製造方法
JP2008227217A (ja) 強誘電体キャパシタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170911

R150 Certificate of patent or registration of utility model

Ref document number: 6217260

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250