JP2008028114A - 誘電体キャパシタ - Google Patents

誘電体キャパシタ Download PDF

Info

Publication number
JP2008028114A
JP2008028114A JP2006198502A JP2006198502A JP2008028114A JP 2008028114 A JP2008028114 A JP 2008028114A JP 2006198502 A JP2006198502 A JP 2006198502A JP 2006198502 A JP2006198502 A JP 2006198502A JP 2008028114 A JP2008028114 A JP 2008028114A
Authority
JP
Japan
Prior art keywords
film
dielectric
electrode
plane
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006198502A
Other languages
English (en)
Inventor
Tatsuo Sawazaki
立雄 沢崎
Yukio Kitahara
幸男 北原
Yoshihiro Iwasaki
由寛 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006198502A priority Critical patent/JP2008028114A/ja
Priority to US11/780,005 priority patent/US20080019075A1/en
Publication of JP2008028114A publication Critical patent/JP2008028114A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】残留分極値を向上させることのできる誘電体キャパシタを提供する。
【解決手段】本発明にかかる誘電体キャパシタ100は、基体10上に形成されたTiAlN膜12と、TiAlN膜の上方に形成された第1電極20と、第1電極の上方に形成された誘電体膜30と、誘電体膜の上方に形成された第2電極40と、を含み、TiAlN膜は、結晶質であり、前記基体の表面と平行に(200)面が優先配向している。
【選択図】図1

Description

本発明は、誘電体キャパシタに関する。
近年、薄膜形成技術の進歩にともなって、酸化物誘電体薄膜材料の高誘電率特性をDRAMなどの半導体メモリのキャパシタに適用することにより、デバイスの小型化・高集積化が図られている。また、強誘電体特性をキャパシタに適用することにより、高集積化が可能であり、高速に動作する強誘電体メモリ(以後FeRAMと表す)などの新規デバイスの開発が進められている。
しかし、FeRAMは、強誘電体材料自身が持つ高い材料のポテンシャルと長い開発の歴史があるにも関わらず、小集積度の製品、つまりキャパシタサイズが大きな製品のみが市場に出るにとどまっている。その理由の1つは強誘電体キャパシタのサイズが小さくなるにつれて、キャパシタに保持される信号電荷量が減少して出力電圧が低くなることにある。そのため、キャパシタの残留分極値を高めることが、FeRAMの高集積化を実現する上での有効な手段である。
特開2001−244426号公報
本発明の目的は、残留分極値を向上させることのできる誘電体キャパシタを提供することにある。
本発明にかかる誘電体キャパシタは、
基体上に形成されたTiAlN膜と、
前記TiAlN膜の上方に形成された第1電極と、
前記第1電極の上方に形成された誘電体膜と、
前記誘電体膜の上方に形成された第2電極と、
を含み、
前記TiAlN膜は、結晶質であり、前記基体の表面と平行に(200)面が優先配向している。
本発明にかかる誘電体キャパシタにおいて、
前記誘電体膜は、ペロブスカイト型の結晶構造を有し、(111)面に優先配向していることができる。
本発明にかかる誘電体キャパシタにおいて、
前記誘電体は、一般式AB1−Xで示され、
A元素は、少なくともPbであり、
B元素は、Zr、Ti、V、WおよびHfの少なくとも1つからなり、
C元素は、La、Sr、CaおよびNbの少なくとも1つからなることができる。
本発明にかかる誘電体キャパシタにおいて、
前記誘電体膜は、チタン酸ジルコン酸鉛であることができる。
本発明にかかる誘電体キャパシタにおいて、
前記誘電体膜は、La、Sr、CaおよびNbの少なくとも1つが添加されたチタン酸ジルコン酸鉛であることができる。
本発明にかかる誘電体キャパシタにおいて、
前記第1電極の最上層は、面心立方型結晶構造を有し(111)面に優先配向していることができる。
本発明にかかる誘電体キャパシタにおいて、
前記導電性膜は、前記基体の表面と平行ではない(100)面が前記第1電極と前記誘電体との界面に表出していることができる。
本発明にかかる誘電体キャパシタにおいて、
前記導電性膜の(100)面と前記誘電体膜の(001)面とが格子整合していることができる。
本発明にかかる誘電体キャパシタにおいて、
前記第1電極は、イリジウム、酸化イリジウム、および白金の少なくとも1つからなる導電膜を含むことができる。
本発明にかかる誘電体キャパシタにおいて、
前記第1電極は、TiAlN膜上に形成されたイリジウム膜と、前記イリジウム膜の上に形成された酸化イリジウム膜と、前記酸化イリジウム膜の上に形成された白金膜と、を有することができる。
以下、本発明に好適な実施形態について、図面を参照しながら説明する。
1.誘電体キャパシタおよびその製造方法
図1は、本実施の形態にかかる誘電体キャパシタ100を模式的に示す断面図である。誘電体キャパシタ100は、基体10と、TiAlN膜12と、第1電極20と、誘電体膜30と、第2電極40と、を含む。第1電極20は、第1のイリジウム膜22と、第1の酸化イリジウム膜24と、第1の白金膜26とを有する。また、第2電極40は、第2の白金膜42と、第2の酸化イリジウム膜44と、第2のイリジウム膜46とを有する。
基体10は、基板を含む。基板は、たとえばシリコン、ゲルマニウム等の元素半導体、GaAs、ZnSe等の化合物半導体等の半導体基板、Pt等の金属基板、サファイア基板、MgO、SrTiO、BaTiO、ガラス等の絶縁性基板が挙げられる。また基体10は、基板上に単数または複数のトランジスタが含んでもよい。トランジスタは、ソース領域又はドレイン領域となる不純物領域と、ゲート絶縁層と、ゲート電極と、を含む。各トランジスタの間には素子分離領域が形成されていてもよく、これによりトランジスタ間の電気的絶縁が図られている。
TiAlN膜12は、基体10の上に形成されている。TiAlN膜12は、チタンとアルミニウムの窒化物(TiAlN)からなり、酸素バリア機能を有する。またTiAlN膜12は、面心立方型結晶構造を有し、(200)面に優先配向している。ここで「優先配向」とは、X線回折法のθ−2θスキャンにおいて(200)面からの回折ピーク強度が他の結晶面からの回折ピークより大きい状態を意味する。
第1電極20は、TiAlN膜12の上に形成されている。第1電極20としては、面心立方型結晶構造を有する金属を用いることができ、たとえば、Pt、IrおよびRuの群から選ばれた金属膜、あるいは、Pt、IrおよびRuの群から選ばれた2種類以上の金属からなる合金を挙げることができる。第1電極20は、単層であっても複数の層が積層された積層体であってもよく、第1電極20の最上層は、面心立方型結晶構造を有し、(111)面に優先配向し、かつ(100)面が表出していることが好ましい。そのため、第1電極20は、その表面に凹凸を有することになる。このことについて図2を参照しながら説明する。
図2は、面心立方型結晶構造の単位格子を示す図である。この単位格子において、(111)面は、図2に示すA面である。第1電極20の最上層では、(111)面が優先配向しているため、面Aが基板表面と平行になるような結晶構造を有するのである。そして、第1電極20の最上層の表面に表出している(100)面は、図2に示すB面である。つまり、図3に示すように、A面((111)面)が優先配向しており、その結晶格子が維持される場合には、B面((100)面)は基体の表面とは平行になることがない。その結果、図3に示すように、幾何学的に第1電極20の最上層の表面には、凹凸が生じることとなる。
上述したように、第1電極20の最上層は、その表面に凹凸を有することとなるが、その算術平均粗さ(Ra)は、1.5nm以上、5nm以下であることが好ましい。また、本実施の形態にかかる第1電極20の最上層の算術平均粗さが上記範囲にある場合の利点については、後述する。
本実施の形態において、第1電極20は、第1のイリジウム膜22と、第1の酸化イリジウム膜24と、第1の白金膜26とを有し、その最上層は、第1の白金膜26である。即ち第1の白金膜26は、(111)面に優先配向し、(100)面が表出していることが好ましい。
誘電体膜30は、第1電極20の上、即ち第1の白金膜26の上に形成される。誘電体膜30は、ペロブスカイト型の結晶構造を有する酸化物であることが好ましい。中でも、一般式AB1−Xで示され、A元素は、少なくともPbであり、B元素は、Zr、Ti、V、WおよびHfの少なくとも1つからなり、C元素は、La、Sr、CaおよびNbの少なくとも1つからなる誘電体化合物であることが好ましい。誘電体膜30は、良好な分極特性を引き出すために、(111)面に優先配向していることができる。
第2電極40は、誘電体膜30の上に形成される。第2電極40は、たとえば、Pt又はIr等の貴金属や、その酸化物(たとえば、IrOx等)を材料として用いることができる。また、第2電極40は、これらの材料の単層でもよいし、複数の材料からなる層を積層した多層構造であってもよい。
本実施の形態において第2電極40は、第2の白金膜42と、第2の酸化イリジウム膜44と、第2のイリジウム膜46とを有し、上述した第1のイリジウム膜22と、第1の酸化イリジウム膜24と、第1の白金膜26のそれぞれと同様の材料を用いて形成される。
次に誘電体キャパシタ100の製造方法について説明する。まず、基体10を準備する。基体10としては、上述したものを用いることができる。次に、基体10上にTiAlN膜12を成膜する。TiAlN膜12の成膜方法としては、例えば、スパッタリング法やCVD法が挙げられる。成膜条件は、TiAlN膜12が(200)面に優先配向させることができる条件であれば特に限定されないが、たとえばスパッタリング法で成膜する場合、プロセスガスとしてアルゴンと窒素の混合ガスを用いて、混合ガスの窒素の量を調整することにより、TiAlN膜12を(200)面に優先配向させることができる。
TiAlN膜12を成膜する際の基板温度は、(200)面に優先配向させることから100〜450℃の間がさらに好ましい。また、構成する金属元素の比率として、チタンを50原子%以上含むことが好ましく、例えば、チタンを50〜70原子%、アルミニウムを30〜50原子%含むことが好ましい。ここで、チタンアルミニウム層がチタンを50原子%以上含むことにより、後述する窒化工程において、(200)配向を有するTiAlN膜12を得ることができる。
次に、TiAlN膜12上に第1電極20を成膜する。具体的には、第1のイリジウム膜22、第1の酸化イリジウム膜24、および第1の白金膜26を順に成膜する。第1のイリジウム膜22、および第1の酸化イリジウム膜24の成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法、真空蒸着法、CVD法を適用することができる。第1のイリジウム膜22、第1の酸化イリジウム膜24、および第1の白金膜26の少なくとも一部を、(111)面に優先配向させることができる。
ここでは、第1電極20の最上層である第1の白金膜26が(100)面を表出するように成膜することが好ましい。(100)面を表出させるように第1の白金膜26を成膜するには、まず、物理気相堆積法(PVD法)により白金膜を形成する。このとき、スパッタされた金属原子の運動エネルギーを制御することで、原子のマイグレーションエネルギーが所望の範囲になるよう制御しつつ、白金膜を形成する。運動エネルギーを制御する手段としては、以下の手段を例示することができる。
手段1としては、スパッタする際の印加する電圧を400V以下、より好ましくは、300以上、400V以下とすることを挙げることができる。印加する電圧が400V以下である場合に、運動エネルギーを小さくすることができ、その結果マイグレーションエネルギーを適宜調整できるためである。これにより、ゆっくりと結晶成長をさせることができ、所望の結晶構造を有する白金膜を形成することができる。また、300V未満ではスパッタ放電が不安定になるために300V以上が好ましい。
手段2としては、成膜時の真空度を0.8Pa以上、10Pa以下、とすることを挙げることができる。真空度が0.8Paより小さい場合は、白金膜の表面の算術平均粗さが1.5nm以上、5nm以下となるような白金膜を形成することができない。これは、運動エネルギーが大きくなることで、マイグレーションエネルギーが大きくなってしまい、所望の結晶構造よりもより安定した配向に結晶化してしまうためである。10Paより高い真空度ではスパッタ放電が不安定になるために好ましくない。
手段3としては、白金膜の成膜速度が0.5Å以上、5Å以下、より好ましくは、1.0Å以上、5.0Å以下となる条件で成膜する。成膜速度は、0.5Åより小さい場合には、成膜に要する時間が長くなりすぎて製造コストアップの要因となる。5Åを越える場合には、白金膜の表面の算術平均粗さが1.5nm以上、5nm以下となるような白金膜を形成することができない。成膜速度の制御は、手段1、2の他に、ターゲットと基板間の距離を適宜調整することで行うこともできる。
本実施の形態にかかる白金膜26の製造方法では、手段1〜3のうち少なくとも1以上の手段を組み合わせて運動エネルギーを制御し、白金膜形成時のマイグレーションエネルギーが所望の範囲となるようにすることができる。
次に、第1電極20上に誘電体膜30を形成する。誘電体膜30の成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、溶液塗布法(ゾル・ゲル法、MOD(Metal Organic Decomposition)法などを含む)、スパッタ法、CVD法、MOCVD(Metal Organic Chemical Vapor Deposition)法などを適用することができる。
次に誘電体膜30上に第2電極40を形成する。具体的には、第2の白金膜42、第2の酸化イリジウム膜44、及び第2のイリジウム膜46の順に成膜する。成膜方法としては、上述した第1電極20と同様の成膜方法を用いることができる。
以上の工程により、本実施の形態にかかる誘電体キャパシタ100を製造することができる。
本実施の形態にかかる誘電体キャパシタ100において、TiAlN膜12は、面心立方型結晶構造を有し、(200)面に優先配向している。これにより、誘電体膜30の(111)面配向度を向上させることができ、誘電体キャパシタ100のヒステリシス特性を良好にすることができる。
また本実施の形態にかかる誘電体キャパシタ100において、第1電極20は、(111)面が優先配向しつつ、その表面には、基体10の表面とは平行ではない(100)面が表出することで、凹凸を有している。図4は、この第1電極20と、誘電体膜30との境界を拡大して示す図である。図4に示すように、第1電極20の結晶系は面心立方型であり、結晶格子の3辺は、同じ長さ(a=b=c)を有している。一方、正方晶系(tetragonal)の結晶構造を有するPZT膜の場合、結晶格子の3辺は同一ではなく、a=b≠cの関係にある。本実施の形態にかかる誘電体キャパシタ100では、第1電極20の表面に露出している(100)面と、PZT膜の(001)面が格子整合して結晶化することができるのである。その結果、図5に示すように、第1電極20と、PZT膜との幾何学的な関係からPZT膜は(111)面に優先配向を示すことになるのである。
これにより、誘電体膜30を強く(111)面に優先配向させることができ、ヒステリシス特性の良好な誘電体キャパシタ100を提供することができる。
なお、上記の説明では、正方晶系のみではなく、菱面体型(rhombohedral)のPZT膜の場合であっても、同様に、(111)面に優先配向した誘電体膜30を形成することができる。以上のように、本実施の形態にかかる誘電体キャパシタ100によれば、(111)面に優先配向した誘電体膜30を形成することができ、ヒステリシス特性の良好なキャパシタ100を提供することができるのである。
2.実験例
2.1.実験例1
以下、本実施の形態にかかる誘電体キャパシタの実験例1について説明する。実験例1では、TiAlN膜12を(200)面に優先配向するように形成し、かつ第1の白金膜26を、基体10の表面と平行でない(100)面が表出するように形成した。
まず、基体10として、シリコン基板を準備した。この基体10の上に、膜厚が100nmのTiAlN膜12と、膜厚が100nmの第1のイリジウム膜22と、膜厚が30nmの第1の酸化イリジウム膜24とを順次積層する。これらの膜の形成は、スパッタ法で行った。ついで、第1の酸化イリジウム膜24の上に膜厚が100nmの第1の白金膜26を形成し、3種の膜が積層されてなる第1電極20を形成した。以下に各膜の形成条件を記す。
TiAlN膜12:Ti−Al合金ターゲット(組成Ti60at%、Al40at%)をアルゴン(Ar)と窒素(N)の混合ガス雰囲気中でDCマグネトロンスパッタ法で基板温度250℃、Ar流量10sccm、N流量40sccmの条件下で成膜した。
第1のイリジウム膜22は、Ar雰囲気中でIrターゲットからDCマグネトロンスパッタ法で、基板温度250℃、Ar流量90sccmの条件下で成膜した。
第1の酸化イリジウム膜24は、Arと酸素(O)の混合ガス雰囲気中でIrターゲットからDCマグネトロンスパッタ法で、基板温度250℃、Ar流量45sccm、O流量35sccmの条件下で成膜した。
第1の白金膜26は、PtターゲットからDCマグネトロンスパッタ法で、基板温度200℃、Ar流量94sccm、放電電圧311V、成膜速度2.9Å/秒、プロセス圧力4.8Paの条件下で成膜した。
次に、第1の白金膜26の上に、誘電体膜30としてPZT膜(以下、「PZT膜30」と記載する。)を形成した。PZT膜30は、スピンコート法でPZTのゾルゲル溶液を塗布/乾燥を3回繰り返し行い、その後、高速昇温加熱(RTA)処理を行い結晶化させた。結晶化温度は600℃、結晶化時間は5分、処理中の雰囲気は酸素である。結晶化後のPZT膜の膜厚は150nmであった。
次に、誘電体膜30の上に、第2電極40として第2の白金膜42を50nm、第2の酸化イリジウム膜44を100nm、第2のイリジウム膜46を70nm成膜する。成膜方法および条件は、上述した第1の白金膜26、第1の酸化イリジウム膜24、第1のイリジウム膜22と同様の成膜方法および条件を適用した。その後、公知のフォトリソグラフィーおよびエッチング技術により、図1に示されるような誘電体キャパシタ100を形成した。
2.2.実験例2
以下、本実施の形態にかかる誘電体キャパシタの実験例2について説明する。実験例2では、TiAlN膜12を(111)面に優先配向するように形成し、第1の白金膜26を、基体10の表面と平行でない(100)面が表出するように形成した。
まず、基体10として、シリコン基板を準備した。この基体10の上に、膜厚が100nmのTiAlN膜12と、膜厚が100nmの第1のイリジウム膜22と、膜厚が30nmの第1の酸化イリジウム膜24とを順次積層する。これらの膜の形成は、スパッタ法で行った。ついで、第1の酸化イリジウム膜24の上に膜厚が100nmの第1の白金膜26を形成し、3種の膜が積層されてなる第1電極20を形成した。以下に各膜の形成条件を記す。
TiAlN膜12:Ti−Al合金ターゲット(組成Ti60at%、Al40at%)をアルゴン(Ar)と窒素(N)の混合ガス雰囲気中でDCマグネトロンスパッタ法で基板温度400℃、Ar流量45sccm、N流量5sccmの条件下で成膜した。
第1のイリジウム膜22は、Ar雰囲気中でIrターゲットからDCマグネトロンスパッタ法で、基板温度250℃、Ar流量90sccmの条件下で成膜した。
第1の酸化イリジウム膜24は、Arと酸素(O)の混合ガス雰囲気中でIrターゲットからDCマグネトロンスパッタ法で、基板温度250℃、Ar流量45sccm、O流量35sccmの条件下で成膜した。
第1の白金膜26は、PtターゲットからDCマグネトロンスパッタ法で、基板温度200℃、Ar流量94sccm、放電電圧311V、成膜速度2.9Å/秒、プロセス圧力4.8Paの条件下で成膜した。
次に、第1の白金膜26の上に、誘電体膜30としてPZT膜(以下、「PZT膜30」と記載する。)を形成した。PZT膜30は、スピンコート法でPZTのゾルゲル溶液を塗布/乾燥を3回繰り返し行い、その後、高速昇温加熱(RTA)処理を行い結晶化させた。結晶化温度は600℃、結晶化時間は5分、処理中の雰囲気は酸素である。結晶化後のPZT膜の膜厚は150nmであった。
次に、誘電体膜30の上に、第2電極40として第2の白金膜42を50nm、第2の酸化イリジウム膜44を100nm、第2のイリジウム膜46を70nm成膜する。成膜方法および条件は、上述した第1の白金膜26、第1の酸化イリジウム膜24、第1のイリジウム膜22と同様の成膜方法および条件を適用した。その後、公知のフォトリソグラフィーおよびエッチング技術により、図1に示されるような誘電体キャパシタ100を形成した。
2.3.実験例3(比較例)
以下、本実施の形態にかかる誘電体キャパシタの実験例3について説明する。実験例3では、TiAlN膜12を(111)面に優先配向するように形成し、かつ基体10の表面と平行でない(100)面が表出しない条件で形成した。
まず、基体10として、シリコン基板を準備した。この基体10の上に、膜厚が100nmのTiAlN膜12と、膜厚が100nmの第1のイリジウム膜22と、膜厚が30nmの第1の酸化イリジウム膜24とを順次積層する。これらの膜の形成は、スパッタ法で行った。ついで、第1の酸化イリジウム膜24の上に膜厚が100nmの第1の白金膜26を形成し、3種の膜が積層されてなる第1電極20を形成した。以下に各膜の形成条件を記す。
TiAlN膜12:Ti−Al合金ターゲット(組成Ti60at%、Al40at%)をアルゴン(Ar)と窒素(N)の混合ガス雰囲気中でDCマグネトロンスパッタ法で基板温度400℃、Ar流量45sccm、N流量5sccmの条件下で成膜した。
第1のイリジウム膜22は、Ar雰囲気中でIrターゲットからDCマグネトロンスパッタ法で、基板温度250℃、Ar流量90sccmの条件下で成膜した。
第1の酸化イリジウム膜24は、Arと酸素(O)の混合ガス雰囲気中でIrターゲットからDCマグネトロンスパッタ法で、基板温度250℃、Ar流量45sccm、O流量35sccmの条件下で成膜した。
第1の白金膜26は、PtターゲットからDCマグネトロンスパッタ法で、基板温度200℃、Ar流量94sccm、放電電圧435V、成膜速度6.0Å/秒、プロセス圧力0.25Paの条件下で成膜した。
次に、第1の白金膜26の上に、誘電体膜30としてPZT膜(以下、「PZT膜30」と記載する。)を形成した。PZT膜30は、スピンコート法でPZTのゾルゲル溶液を塗布/乾燥を3回繰り返し行い、その後、高速昇温加熱(RTA)処理を行い結晶化させた。結晶化温度は600℃、結晶化時間は5分、処理中の雰囲気は酸素である。結晶化後のPZT膜の膜厚は150nmであった。
次に、誘電体膜30の上に、第2電極40として第2の白金膜42を50nm、第2の酸化イリジウム膜44を100nm、第2のイリジウム膜46を70nm成膜する。成膜方法および条件は、上述した第1の白金膜26、第1の酸化イリジウム膜24、第1のイリジウム膜22と同様の成膜方法および条件を適用した。その後、公知のフォトリソグラフィーおよびエッチング技術により、図1に示されるような誘電体キャパシタ100を形成した。
2.4.評価1
まず、第1電極20を形成した時点で、第1電極20の表面形状を原子間力顕微鏡(AFM)で調べた。AFM観察は、測定モードがタッピングモード、探針のスキャンスピードが1Hz、水平分解能が9bitで行った。実験例1の第1電極20の表面のAFM像を図6に示す。また、エックス線回折(XRD)法で、第1電極20の結晶構造および配向性を調べた。実験例1の第1電極20のXRDパターンを図7に示す。比較のために、実験例3の第1電極20の表面のAFM像を図8に示し、XRDパターンを図9に示す。
図6から分かるように、実験例2の第1電極20の第1の白金膜26の表面には凹凸があり、この膜の表面の算術平均粗さは、1.8nmであった。また、図7から分かるように、実験例2の第1の白金膜26は、強く(111)面に配向していることが確認された。
これに対して、図6と図8とを比較しても分かるように、実験例3にかかる第1電極20の第1の白金膜26の表面において凹凸は小さく、算術平均粗さRaは、1.1nmであった。また、図9に示すように、第1の白金膜26は、(111)面配向しているが、実験例2の第1の白金膜26に比べて(111)面からの回折ピーク強度は小さく、(111)面配向度が弱いことが確認された。
2.5.評価2
次に、実験例1〜3において誘電体膜30を形成した際のPZT膜のXRDパターンを得た。図10は、実験例1にかかるPZT膜のXRDパターンを示す。図11は、実験例2にかかるPZT膜のXRDパターンを示す。図12は、実験例3にかかるPZT膜のXRDパターンを示す。
図10〜図12において、2θ=38.5°付近のピークは、(111)配向を有する結晶質のPZTであると推測される。2θ=22.0°付近のピークは、(100)配向を有する結晶質のPZTであると推測される。2θ=32.0°付近のピークは、(110)配向を有する結晶質のPZTであると推測される。2θ=43.0°付近のピークは、(200)配向を有する結晶質のTiAlNであると推測される。2θ=37.5°付近のピークは、(111)配向を有する結晶質のTiAlNであると推測される。
図10〜図12の結果を用いてPZT膜の(111)面配向度を算出した。配向度は、以下の式で定義することができる。
PZT(111)面配向度=PZT(111)ピーク強度/{PZT(100)ピーク強度+PZT(110)ピーク強度+PZT(111)ピーク強度}
実験例1にかかるPZT膜の(111)面配向度は、0.88であり、実験例2にかかるPZT膜の(111)面配向度は、0.83であり、実験例3にかかるPZT膜の(111)面配向度は、0.37であった。従って、(200)配向を有する結晶質のTiAlNを第1電極20の下に含み、かつ第1の白金膜26が基体10の表面と平行でない(100)面が表出するように形成された誘電体キャパシタ100のPZT膜30は、(111)面配向度が強いことが確認された。
一方、PZT膜30の(111)面配向度と誘電体キャパシタの残留分極密度(2Pr)は、図13に示すように、比例関係にあることが確認された。よって、本実施の形態にかかる誘電体キャパシタ100によれば、ヒステリシス特性を良好にすることができ、このような誘電体キャパシタ100を適用した誘電体メモリにおいて出力電圧を向上させることができ、ひいては信頼性を向上させ、高集積化を可能とすることができる。
2.6.評価3
また、実験例1について、第1電極20とPZT膜30との界面における原子配列を電子顕微鏡で観察した。その結果を図14に示す。図14から分かるように、第1の白金膜26の(100)面と、PZT膜30の(001)面とが格子整合していることが確認された。そのため、本実施例にかかるPZT膜30は、幾何学的に、(111)面に強く優先配向することができるのである。以上のように第1の白金膜26は、(111)面が優先配向しつつ、その表面には、基体10の表面とは平行ではない(100)面が表出することで、凹凸を有している。また本実施例の誘電体キャパシタの誘電体膜は、ペロブスカイト型の結晶構造を有し、(111)面に優先配向した膜である。また電極の表面に表出している(100)面と、誘電体膜の(001)面とが格子整合している。
以上述べたように、本実施の形態にかかる誘電体キャパシタ100の製造方法によれば、PZT膜の結晶配向性を向上させることができる。その結果、大きな残留分極の誘電体キャパシタを得ることができる。
3.適用例
次に、本実施の形態にかかる誘電体キャパシタを含む半導体装置の例について、図15を参照しつつ、その製造工程と構造について説明する。なお、本実施の形態では、誘電体キャパシタを含む強誘電体メモリ装置を例に挙げて説明する。図15は、適用例にかかる半導体装置を説明するための断面図である。
図15(A)に示すように、半導体層であるシリコン基板501にMOSトランジスタを形成する。この工程の一例を以下に記す。まず、シリコン基板501に活性領域を限定するための素子分離膜502を形成する。ついで、画定された活性領域にゲート酸化膜503を形成する。ゲート酸化膜503上にゲート電極504を形成し、ゲート電極504の側壁にサイドウォール505a、bを形成し、さらに、素子領域に位置するシリコン基板501に、ソース及びドレインとなる不純物領域506a,506bを形成する。このようにして、シリコン基板501にMOSトランジスタが形成される。
次に、MOSトランジスタの上に、酸化シリコンを主成分とする第1の層間絶縁膜507を形成し、さらに、第1の層間絶縁膜507に、不純物領域506a及び506bへつながるコンタクトホールを形成する。これらコンタクトホールに、密着層508a,508b及びWプラグ509a,509bを埋め込む。ついで、第1の層間絶縁膜507の上に、Wプラグ509aに接続する強誘電体キャパシタ510を形成する。
強誘電体キャパシタ510は、下部電極510a、強誘電体層510b、上部電極510c、保護膜510dをこの順に積層した構造である。強誘電体キャパシタ510の形成方法は以下の通りである。下部電極510aとしてはTiAlN膜(100nm)、Ir膜(100nm)、IrOx膜(30nm)をこの順にスパッタ法で形成し、さらに本発明の方法でPt膜(100nm)を形成する。強誘電体層510bとしてはPZT膜を、スピンコート法でPZTのゾルゲル溶液を塗布/乾燥を3回繰り返し行い、その後、高速昇温加熱(RTA)処理を行い結晶化させて形成した。結晶化温度は600℃、結晶化時間は5分、処理中の雰囲気は酸素である。結晶化後のPZT膜の膜厚は150nmである。上電極510cとしてはPt膜(50nm)を形成した。その後に700℃、1時間、酸素雰囲気中の条件で熱処理を行い、さらに保護膜510dとしてIrOx膜(100nm)、Ir膜(70nm)をこの順に形成した。その後、公知のフォトリソグラフィーおよびエッチング技術により、強誘電体キャパシタ510を形成した。
ついで、図15(B)に示すように、強誘電体キャパシタ510上に、酸化シリコンを主成分とする第2の層間絶縁膜511を形成し、強誘電体キャパシタ510上に位置するビアホール、及びWプラグ509b上に位置するビアホールを形成する。これらビアホールに、強誘電体キャパシタ510に接続する密着層512a及びWプラグ513a、ならびに、Wプラグ509bに接続する密着層512b及びWプラグ513bを埋め込む。第2の層間絶縁膜511上に、Wプラグ513a,513bそれぞれに接続するAl合金配線514a,514bを形成する。その後、第2の層間絶縁膜511上及びAl合金配線514a,514b上に、パッシベーション膜515を形成する。
この強誘電体メモリ装置において、誘電体キャパシタ510は、下部電極510aとして所望の配向のTiAlN膜および白金膜を用いているため、(111)面に強く配向したPZT系の誘電体膜510bを含む。そのため、誘電体キャパシタ510は、良好なヒステリシス特性を有することとなり、信頼性の高い強誘電体メモリ装置を提供することができる。
上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。したがって、このような変形例はすべて本発明の範囲に含まれるものとする。
本実施の形態にかかる誘電体キャパシタを模式的に示す断面図。 本実施の形態にかかる第1電極の結晶構造を説明するための図。 本実施の形態にかかる第1電極の結晶構造を説明するための図。 本実施の形態にかかる第1電極と誘電体膜との界面を説明するための図。 本実施の形態にかかる誘電体キャパシタを模式的に示す断面図。 実験例1にかかる第1電極20の表面状態を示すAFM像。 実験例1の第1電極20のXRD回折パターンを示す図。 実験例3の第1電極20の表面状態を示すAFM像。 実験例3の第1電極20のXRD回折パターンを示す図。 実験例1のPZT膜のXRD回折パターンを示す図。 実験例2のPZT膜のXRD回折パターンを示す図。 実験例3のPZT膜のXRD回折パターンを示す図。 PZT膜の(111)面配向度と残留分極値との関係を示す図。 実験例1の第1の白金膜26とPZT膜30の界面に原子配列を示す図。 図15(A)は、本実施の形態にかかる強誘電体メモリの製造方法を示す図であり、図15(B)は、本実施の形態にかかる強誘電体メモリを示す断面図である。
符号の説明
10…基体、 20…第1電極、 12…TiAlN膜、 22…第1のイリジウム膜、 24…第1の酸化イリジウム膜、 26…第1の白金膜、 30…誘電体膜、 40…第2電極、 42…第2の白金膜、 44…第2の酸化イリジウム膜、 46…第2のイリジウム膜、 100…誘電体キャパシタ、501…シリコン基板、 502…素子分離膜、 503…ゲート酸化膜、 504…ゲート電極、 505a、b…サイドウォール、 506a、b…不純物領域、 507…第1の層間絶縁膜、 508a、b…密着層、 509a、b…Wプラグ、 510…強誘電体キャパシタ、 511…第2の層間絶縁膜、 512a、b…密着層、 513a、b…Wプラグ、 514a、b…Al合金配線、 515…パッシベーション膜

Claims (10)

  1. 基体上に形成されたTiAlN膜と、
    前記TiAlN膜の上方に形成された第1電極と、
    前記第1電極の上方に形成された誘電体膜と、
    前記誘電体膜の上方に形成された第2電極と、
    を含み、
    前記TiAlN膜は、結晶質であり、前記基体の表面と平行に(200)面が優先配向している、誘電体キャパシタ。
  2. 請求項1において、
    前記誘電体膜は、ペロブスカイト型の結晶構造を有し、(111)面に優先配向している、誘電体キャパシタ。
  3. 請求項1または2において、
    前記誘電体は、一般式AB1−Xで示され、
    A元素は、少なくともPbであり、
    B元素は、Zr、Ti、V、WおよびHfの少なくとも1つからなり、
    C元素は、La、Sr、CaおよびNbの少なくとも1つからなる、誘電体キャパシタ。
  4. 請求項3において、
    前記誘電体膜は、チタン酸ジルコン酸鉛である、誘電体キャパシタ。
  5. 請求項3において、
    前記誘電体膜は、La、Sr、CaおよびNbの少なくとも1つが添加されたチタン酸ジルコン酸鉛である、誘電体キャパシタ。
  6. 請求項1ないし5のいずれかにおいて、
    前記第1電極の最上層は、面心立方型結晶構造を有し(111)面に優先配向している、誘電体キャパシタ。
  7. 請求項6において、
    前記導電性膜は、前記基体の表面と平行ではない(100)面が前記第1電極と前記誘電体との界面に表出している、誘電体キャパシタ。
  8. 請求項7において、
    前記導電性膜の(100)面と前記誘電体膜の(001)面とが格子整合している、誘電体キャパシタ。
  9. 請求項1ないし8のいずれかにおいて、
    前記第1電極は、イリジウム、酸化イリジウム、および白金の少なくとも1つからなる導電膜を含む、誘電体キャパシタ。
  10. 請求項9において、
    前記第1電極は、TiAlN膜上に形成されたイリジウム膜と、前記イリジウム膜の上に形成された酸化イリジウム膜と、前記酸化イリジウム膜の上に形成された白金膜と、を有する、誘電体キャパシタ。
JP2006198502A 2006-07-20 2006-07-20 誘電体キャパシタ Withdrawn JP2008028114A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006198502A JP2008028114A (ja) 2006-07-20 2006-07-20 誘電体キャパシタ
US11/780,005 US20080019075A1 (en) 2006-07-20 2007-07-19 Dielectric capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006198502A JP2008028114A (ja) 2006-07-20 2006-07-20 誘電体キャパシタ

Publications (1)

Publication Number Publication Date
JP2008028114A true JP2008028114A (ja) 2008-02-07

Family

ID=38971237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006198502A Withdrawn JP2008028114A (ja) 2006-07-20 2006-07-20 誘電体キャパシタ

Country Status (2)

Country Link
US (1) US20080019075A1 (ja)
JP (1) JP2008028114A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011203167A (ja) * 2010-03-26 2011-10-13 Seiko Epson Corp 焦電型光検出器、焦電型光検出装置及び電子機器
JP2014199265A (ja) * 2014-07-30 2014-10-23 セイコーエプソン株式会社 焦電型光検出器、焦電型光検出装置及び電子機器
JP2015053437A (ja) * 2013-09-09 2015-03-19 富士通セミコンダクター株式会社 半導体装置、及び半導体装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2996679A1 (fr) * 2012-10-09 2014-04-11 St Microelectronics Crolles 2 Procede de depot d'une couche de tialn peu diffusive et grille isolee comprenant une telle couche

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5874364A (en) * 1995-03-27 1999-02-23 Fujitsu Limited Thin film deposition method, capacitor device and method for fabricating the same, and semiconductor device and method for fabricating the same
KR100382719B1 (ko) * 2000-08-25 2003-05-09 삼성전자주식회사 강유전체 커패시터를 포함하는 반도체 장치 및 그 제조방법
JP4539844B2 (ja) * 2004-04-15 2010-09-08 セイコーエプソン株式会社 誘電体キャパシタおよびその製造方法ならびに半導体装置
JP4375561B2 (ja) * 2004-12-28 2009-12-02 セイコーエプソン株式会社 半導体記憶装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011203167A (ja) * 2010-03-26 2011-10-13 Seiko Epson Corp 焦電型光検出器、焦電型光検出装置及び電子機器
US8916948B2 (en) 2010-03-26 2014-12-23 Seiko Epson Corporation Pyroelectric detector, pyroelectric detection device, and electronic instrument
JP2015053437A (ja) * 2013-09-09 2015-03-19 富士通セミコンダクター株式会社 半導体装置、及び半導体装置の製造方法
JP2014199265A (ja) * 2014-07-30 2014-10-23 セイコーエプソン株式会社 焦電型光検出器、焦電型光検出装置及び電子機器

Also Published As

Publication number Publication date
US20080019075A1 (en) 2008-01-24

Similar Documents

Publication Publication Date Title
JP4539844B2 (ja) 誘電体キャパシタおよびその製造方法ならびに半導体装置
JP3832617B2 (ja) 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法
JP2008227216A (ja) 強誘電体キャパシタとその製造方法
JP2004214569A (ja) 強誘電体キャパシタ及びその製造方法、並びに半導体装置
JP4164700B2 (ja) 強誘電体メモリおよびその製造方法
US7217576B2 (en) Method for manufacturing ferroelectric capacitor, method for manufacturing ferroelectric memory, ferroelectric capacitor and ferroelectric memory
JP4438963B2 (ja) 強誘電体キャパシタ
JP4124237B2 (ja) 強誘電体メモリ装置の製造方法
JP2008028114A (ja) 誘電体キャパシタ
US6906367B2 (en) Semiconductor device and method of fabricating the same
JP2002094023A (ja) 強誘電体膜の形成方法と強誘電体容量素子の製造方法
JP4928098B2 (ja) 強誘電体キャパシタの製造方法
US6855973B2 (en) Semiconductor memory device including a capacitor an upper electrode of which being resistant of exfoliation
JP4671039B2 (ja) 半導体装置の製造方法
JP2002334875A (ja) 金属酸化物誘電体膜の気相成長方法
JP4579236B2 (ja) 半導体装置の製造方法
JP2007042870A (ja) 強誘電体キャパシタおよびその製造方法、ならびに強誘電体メモリ装置
JP6217260B2 (ja) 半導体装置、及び半導体装置の製造方法
JP2008135698A (ja) 誘電体キャパシタの製造方法
JP4315676B2 (ja) 半導体記憶装置およびその製造方法
JP2018010934A (ja) 半導体装置及びその製造方法
JP4805775B2 (ja) イリジウム酸化膜の製造方法、電極の製造方法、誘電体キャパシタの製造方法、及び半導体装置の製造方法
JP2009076571A (ja) 強誘電体キャパシタとその製造方法、及び強誘電体メモリ装置
JP4702550B2 (ja) 半導体装置の製造方法
JP2010157748A (ja) 金属膜およびその製造方法、誘電体キャパシタおよびその製造方法ならびに半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081105

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20081226