JP4579236B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4579236B2 JP4579236B2 JP2006510123A JP2006510123A JP4579236B2 JP 4579236 B2 JP4579236 B2 JP 4579236B2 JP 2006510123 A JP2006510123 A JP 2006510123A JP 2006510123 A JP2006510123 A JP 2006510123A JP 4579236 B2 JP4579236 B2 JP 4579236B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- ferroelectric
- upper electrode
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
Description
次に、本発明の第1の実施形態について説明する。図2A乃至図2Fは、本発明の第1の実施形態に係る強誘電体メモリ(半導体装置)の製造方法を工程順に示す断面図である。但し、図2A乃至図2Fには、1本のビット線(図1中のビット線3に相当)を共有する2個のMOSトランジスタに相当する部分を図示する。
第1の実験では、5種類の方法で試料を作製した。強誘電体キャパシタの平面形状は一辺の長さが50μmの正方形とした。この程度の大きさの強誘電体キャパシタ(ディスクリート)は、一般に、メモリセルには用いられず、平滑回路等に用いられている。
第2の実験でも、5種類の方法で試料を作製した。但し、強誘電体キャパシタの平面形状は、短辺の長さが1.15μm、長辺の長さが1.80μmの長方形とした。この程度の大きさの強誘電体キャパシタは、一般に、メモリセルに用いられている。5種類の試料の作製方法は第1の実験と同様とした。
次に、本発明の第2の実施形態について説明する。図8は、本発明の第2の実施形態に係る強誘電体メモリ(半導体装置)の製造方法を示す断面図である。第2の実施形態ではスタック構造の強誘電体キャパシタを形成する。
次に、本発明の第3の実施形態について説明する。図9は、本発明の第3の実施形態に係る強誘電体メモリ(半導体装置)の製造方法を示す断面図である。第3の実施形態では、第2の実施形態と同様に、スタック構造の強誘電体キャパシタを形成する。
Claims (9)
- 半導体基板の上方に、強誘電体キャパシタの下部電極の原料膜である下部電極膜、容量絶縁膜の原料膜である強誘電体膜、及び上部電極の原料膜である上部電極膜からなる積層体を形成する工程と、
少なくとも前記上部電極膜をパターニングする工程と、
少なくとも前記強誘電体膜の露出している部分を覆い、前記強誘電体膜と同一の元素を含有する蒸発防止膜を形成する工程と、
酸化性雰囲気中で熱処理を行うことにより、前記強誘電体膜が受けたダメージを回復させる工程と、
前記強誘電体膜が受けたダメージを回復させる工程の後に、前記強誘電体膜への水素元素の拡散を防止する拡散防止膜を形成する工程と、
を有し、
前記上部電極膜をパターニングする工程と前記蒸発防止膜を形成する工程の間には、熱処理を行わないことを特徴とする半導体装置の製造方法。 - 前記少なくとも上部電極膜をパターニングする工程において、前記上部電極膜及び強誘電体膜を一括してパターニングすることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記少なくとも上部電極膜をパターニングする工程において、前記上部電極膜、強誘電体膜及び下部電極膜を一括してパターニングすることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記強誘電体膜が受けたダメージを回復させる工程の後、かつ前記拡散防止膜を形成する工程の前に、前記蒸発防止膜の前記上部電極膜上の部分をパターニングにより除去する工程を有することを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。
- 前記強誘電体膜が受けたダメージを回復させる工程の後、かつ前記拡散防止膜を形成する工程の前に、前記蒸発防止膜を全面エッチバックにより除去する工程を有することを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。
- 前記拡散防止膜を形成する工程の後に、前記上部電極に接続され、Alを含有する配線を形成する工程を有することを特徴とする請求項4に記載の半導体装置の製造方法。
- 前記拡散防止膜を形成する工程の後に、前記上部電極に接続され、Alを含有する配線を形成する工程を有することを特徴とする請求項5に記載の半導体装置の製造方法。
- 前記下部電極膜として、Ir、Ru、Pt及びPdからなる群から選択された一の元素の酸化膜を形成することを特徴とする請求項1乃至7のいずれか1項に記載の半導体装置の製造方法。
- 前記拡散防止膜として、アルミニウム酸化物膜を形成することを特徴とする請求項1乃至8のいずれか1項に記載の半導体装置の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2004/001912 WO2005081317A1 (ja) | 2004-02-19 | 2004-02-19 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2005081317A1 JPWO2005081317A1 (ja) | 2007-08-09 |
JP4579236B2 true JP4579236B2 (ja) | 2010-11-10 |
Family
ID=34878942
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006510123A Expired - Fee Related JP4579236B2 (ja) | 2004-02-19 | 2004-02-19 | 半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7419837B2 (ja) |
JP (1) | JP4579236B2 (ja) |
CN (1) | CN100452404C (ja) |
WO (1) | WO2005081317A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4756915B2 (ja) * | 2005-05-31 | 2011-08-24 | Okiセミコンダクタ株式会社 | 強誘電体メモリ装置及びその製造方法 |
KR100989086B1 (ko) | 2005-11-29 | 2010-10-25 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 장치와 그 제조 방법 |
JP4845624B2 (ja) * | 2006-07-27 | 2011-12-28 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
EP2422358A1 (en) | 2009-04-20 | 2012-02-29 | Nxp B.V. | Method for fabricating an integrated-passives device with a mim capacitor and a high-accuracy resistor on top |
CN101786599A (zh) * | 2010-01-14 | 2010-07-28 | 复旦大学 | 一种构造铁电薄膜材料表面形貌的方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05206382A (ja) * | 1992-01-30 | 1993-08-13 | Sharp Corp | 強誘電体膜の結晶化方法 |
JP2000133633A (ja) * | 1998-09-09 | 2000-05-12 | Texas Instr Inc <Ti> | ハ―ドマスクおよびプラズマ活性化エッチャントを使用した材料のエッチング方法 |
JP2001244426A (ja) * | 1999-12-22 | 2001-09-07 | Texas Instr Inc <Ti> | 強誘電メモリ・セルの製造方法 |
JP2003152165A (ja) * | 2001-11-15 | 2003-05-23 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JP2003347512A (ja) * | 2002-05-27 | 2003-12-05 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05251351A (ja) | 1992-01-08 | 1993-09-28 | Sharp Corp | 強誘電体薄膜の形成方法 |
US5443030A (en) | 1992-01-08 | 1995-08-22 | Sharp Kabushiki Kaisha | Crystallizing method of ferroelectric film |
JP3098474B2 (ja) * | 1997-10-31 | 2000-10-16 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2002305289A (ja) | 2001-04-05 | 2002-10-18 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP4522088B2 (ja) * | 2003-12-22 | 2010-08-11 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP4953580B2 (ja) * | 2005-03-03 | 2012-06-13 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
-
2004
- 2004-02-19 JP JP2006510123A patent/JP4579236B2/ja not_active Expired - Fee Related
- 2004-02-19 CN CNB2004800381775A patent/CN100452404C/zh not_active Expired - Fee Related
- 2004-02-19 WO PCT/JP2004/001912 patent/WO2005081317A1/ja active Application Filing
-
2006
- 2006-05-31 US US11/443,136 patent/US7419837B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05206382A (ja) * | 1992-01-30 | 1993-08-13 | Sharp Corp | 強誘電体膜の結晶化方法 |
JP2000133633A (ja) * | 1998-09-09 | 2000-05-12 | Texas Instr Inc <Ti> | ハ―ドマスクおよびプラズマ活性化エッチャントを使用した材料のエッチング方法 |
JP2001244426A (ja) * | 1999-12-22 | 2001-09-07 | Texas Instr Inc <Ti> | 強誘電メモリ・セルの製造方法 |
JP2003152165A (ja) * | 2001-11-15 | 2003-05-23 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JP2003347512A (ja) * | 2002-05-27 | 2003-12-05 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2005081317A1 (ja) | 2005-09-01 |
CN1898799A (zh) | 2007-01-17 |
US20060214208A1 (en) | 2006-09-28 |
US7419837B2 (en) | 2008-09-02 |
JPWO2005081317A1 (ja) | 2007-08-09 |
CN100452404C (zh) | 2009-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7755125B2 (en) | Semiconductor device including ferroelectric capacitor | |
US7405121B2 (en) | Semiconductor device with capacitors and its manufacture method | |
US6674633B2 (en) | Process for producing a strontium ruthenium oxide protective layer on a top electrode | |
JP2007115972A (ja) | 半導体装置とその製造方法 | |
JP4930371B2 (ja) | 半導体装置及びその製造方法 | |
JP5076890B2 (ja) | 半導体装置及びその製造方法 | |
JP2007266429A (ja) | 半導体装置及びその製造方法 | |
US20060273367A1 (en) | Semiconductor device and manufacturing method therefor | |
JP2006073648A (ja) | 半導体装置及びその製造方法 | |
US7368298B2 (en) | Method of manufacturing ferroelectric semiconductor device | |
JP2005217044A (ja) | 半導体装置及びその製造方法 | |
US7419837B2 (en) | Method of manufacturing semiconductor device | |
JP2006278550A (ja) | 半導体装置の製造方法 | |
JP2004079675A (ja) | 半導体装置及びその製造方法 | |
JP5018772B2 (ja) | 半導体装置の製造方法 | |
JP2009105223A (ja) | 半導体装置及びその製造方法 | |
JP5277657B2 (ja) | 半導体装置及びその製造方法 | |
KR100801202B1 (ko) | 반도체 장치의 제조 방법 | |
KR100943011B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP5007723B2 (ja) | キャパシタを含む半導体装置及びその製造方法 | |
JP5304810B2 (ja) | 半導体装置の製造方法 | |
JP5272432B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100817 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100825 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4579236 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |