JP2008135698A - 誘電体キャパシタの製造方法 - Google Patents
誘電体キャパシタの製造方法 Download PDFInfo
- Publication number
- JP2008135698A JP2008135698A JP2007190384A JP2007190384A JP2008135698A JP 2008135698 A JP2008135698 A JP 2008135698A JP 2007190384 A JP2007190384 A JP 2007190384A JP 2007190384 A JP2007190384 A JP 2007190384A JP 2008135698 A JP2008135698 A JP 2008135698A
- Authority
- JP
- Japan
- Prior art keywords
- film
- dielectric
- platinum
- platinum film
- plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
【解決手段】本発明にかかる誘電体キャパシタ100の製造方法は、基体10の上方に第1の白金膜26を形成する工程と、第1の白金膜に熱処理を施す工程と、第1の白金膜上に第2の白金膜28を形成する工程と、第2の白金膜の上方に誘電体膜30を形成する工程と、誘電体膜の上方に電極40を形成する工程と、を含む。
【選択図】図3
Description
基体の上方に第1の白金膜を形成する工程と、
前記第1の白金膜に熱処理を施す工程と、
前記第1の白金膜上に第2の白金膜を形成する工程と、
前記第2の白金膜の上方に誘電体膜を形成する工程と、
前記誘電体膜の上方に電極を形成する工程と、
を含む。
前記第2の白金膜の最上層は、(111)面に優先配向した面心立方型結晶構造を有し、前記基体の表面と平行ではない(100)面が前記誘電体との界面に表出するように形成されることができる。
前記熱処理を施す工程では、前記第1の白金膜の成膜温度より高い温度で加熱することができる。これにより、確実に第1の白金膜および第2の白金膜の(111)面配向性を向上させることができる。
前記熱処理を施す工程では、350℃〜800℃の温度で加熱することができる。これにより、第1の白金膜が他の膜の成分と反応するのを防止し、かつ確実に第1の白金膜および第2の白金膜の(111)面配向性を向上させることができる。
前記誘電体膜は、ペロブスカイト型の結晶構造を有し、(111)面に優先配向するように形成されることができる。
前記誘電体は、一般式AB1−XCXO3で示される結晶によって形成され、
A元素は、少なくともPbであり、
B元素は、Zr、Ti、V、WおよびHfの少なくとも1つからなり、
C元素は、La、Sr、CaおよびNbの少なくとも1つからなることができる。
前記第2の白金膜の最上層の(100)面と前記誘電体膜の(001)面とが格子整合するように形成することができる。
前記第1の白金膜を形成する前に、
前記基体の上方に酸化イリジウム膜を形成する工程をさらに含み、
前記第1の白金膜は、前記酸化イリジウム膜上に形成されることができる。
前記第1の白金膜は、前記酸化イリジウムが真空中で分解する温度より低い温度で形成されることができる。
前記第1の白金膜は、400℃以下の成膜温度で形成されることができる。
前記酸化イリジウム膜を形成する前に、
前記基体の上方にイリジウム膜を形成する工程をさらに含み、
前記酸化イリジウム膜は、前記イリジウム膜上に形成されることができる。
前記イリジウム膜を形成する前に、
基体の上方にTiAlN膜を形成する工程をさらに含み、
前記イリジウム膜は、前記TiAlN膜上に形成されることができる。
前記誘電体膜は、チタン酸ジルコン酸鉛(Pb(Zr,Ti)O3:PZT)、又は、La、Sr、CaおよびNbの少なくとも1つが添加されたPZTを含むことができる。
まず、基体10を準備する。基体10は、基板を含む。基板は、たとえばシリコン、ゲルマニウム等の元素半導体、GaAs、ZnSe等の化合物半導体等の半導体基板、Pt等の金属基板、サファイア基板、MgO、SrTiO3、BaTiO3、ガラス等の絶縁性基板が挙げられる。また基体10は、基板上に単数または複数のトランジスタが含んでもよい。トランジスタは、ソース領域又はドレイン領域となる不純物領域と、ゲート絶縁層と、ゲート電極と、を含む。各トランジスタの間には素子分離領域が形成されていてもよく、これによりトランジスタ間の電気的絶縁が図られている。
2.1.実験例1
以下、本実施の形態にかかる誘電体キャパシタの実験例1について説明する。実験例1では、第1の白金膜26の成膜後に熱処理を施し、かつ第2の白金膜28の最上層において基体10の表面と平行でない(100)面が表出するように形成した。
以下、本実施の形態にかかる誘電体キャパシタの実験例2について説明する。実験例2では、第1の白金膜26の成膜後に熱処理を行わず、第2の白金膜28を形成せず、かつ第1の白金膜26の最上層において基体10の表面と平行でない(100)面が表出するように形成した。
以下、本実施の形態にかかる誘電体キャパシタの実験例3について説明する。実験例3では、第1の白金膜26の成膜後に熱処理を行わず、第2の白金膜28を形成せず、かつ第1の白金膜26の最上層において基体10の表面と平行でない(100)面が表出しにくい条件で形成した。
まず、第1電極20の最上層の表面形状を原子間力顕微鏡(AFM)で調べた。AFM観察は、測定モードがタッピングモード、探針のスキャンスピードが1Hz、水平分解能が9bitで行った。実験例2の第1電極20の表面のAFM像を図8に示す。また、エックス線回折(XRD)法で、第1電極20の結晶構造および配向性を調べた。実験例2の第1電極20のXRDパターンを図9に示す。比較のために、実験例3の第1電極20の表面のAFM像を図10に示し、XRDパターンを図11に示す。
次に、実験例1〜3において誘電体膜30を形成した際のPZT膜のXRDパターンを得た。図12は、実験例1にかかるPZT膜のXRDパターンを示す。図14は、実験例2にかかるPZT膜のXRDパターンを示す。図16は、実験例3にかかるPZT膜のXRDパターンを示す。
PZT(111)面配向度=PZT(111)ピーク強度/{PZT(100)ピーク強度+PZT(110)ピーク強度+PZT(111)ピーク強度}
また、実験例1について、第2の白金膜28とPZT膜30との界面における原子配列を電子顕微鏡で観察した。その結果を図17に示す。図17から分かるように、第2の白金膜28の(100)面と、PZT膜30の(001)面とが格子整合していることが確認された。そのため、本実施例にかかるPZT膜30は、幾何学的に、(111)面に強く優先配向することができるのである。以上のように第2の白金膜28は、(111)面が優先配向しつつ、その表面には、基体10の表面とは平行ではない(100)面が表出することで、凹凸を有している。また本実施例の誘電体キャパシタの誘電体膜は、ペロブスカイト型の結晶構造を有し、(111)面に優先配向した膜である。また電極の表面に表出している(100)面と、誘電体膜の(001)面とが格子整合している。
次に、本実施の形態にかかる誘電体キャパシタを含む半導体装置の例について、図18および図19を参照しつつ、その製造工程と構造について説明する。なお、本実施の形態では、誘電体キャパシタを含む強誘電体メモリ装置を例に挙げて説明する。図18および図19は、適用例にかかる半導体装置を説明するための断面図である。
Claims (13)
- 基体の上方に第1の白金膜を形成する工程と、
前記第1の白金膜に熱処理を施す工程と、
前記第1の白金膜上に第2の白金膜を形成する工程と、
前記第2の白金膜の上方に誘電体膜を形成する工程と、
前記誘電体膜の上方に電極を形成する工程と、
を含む、誘電体キャパシタの製造方法。 - 請求項1において、
前記熱処理を施す工程では、前記第1の白金膜の成膜温度より高い温度で加熱する、誘電体キャパシタの製造方法。 - 請求項1において、
前記熱処理を施す工程では、350℃〜800℃の温度で加熱する、誘電体キャパシタの製造方法。 - 請求項1ないし3のいずれかにおいて、
前記誘電体膜は、ペロブスカイト型の結晶構造を有し、(111)面に優先配向するように形成される、誘電体キャパシタの製造方法。 - 請求項4において、
前記誘電体は、一般式AB1−XCXO3で示される結晶によって形成され、
A元素は、少なくともPbであり、
B元素は、Zr、Ti、V、WおよびHfの少なくとも1つからなり、
C元素は、La、Sr、CaおよびNbの少なくとも1つからなる、誘電体キャパシタの製造方法。 - 請求項1ないし5のいずれかにおいて、
前記第2の白金膜の最上層は、(111)面に優先配向した面心立方型結晶構造を有し、前記基体の表面と平行ではない(100)面が前記誘電体との界面に表出するように形成される、誘電体キャパシタの製造方法。 - 請求6において、
前記第2の白金膜の最上層の(100)面と前記誘電体膜の(001)面とが格子整合するように形成する、誘電体キャパシタの製造方法。 - 請求項1ないし7のいずれかにおいて、
前記第1の白金膜を形成する前に、
前記基体の上方に酸化イリジウム膜を形成する工程をさらに含み、
前記第1の白金膜は、前記酸化イリジウム膜上に形成される、誘電体キャパシタの製造方法。 - 請求項8において、
前記第1の白金膜は、前記酸化イリジウムが真空中で分解する温度より低い温度で形成される、誘電体キャパシタの製造方法。 - 請求項8において、
前記第1の白金膜は、400℃以下の成膜温度で形成される、誘電体キャパシタの製造方法。 - 請求項8ないし10のいずれかにおいて、
前記酸化イリジウム膜を形成する前に、
前記基体の上方にイリジウム膜を形成する工程をさらに含み、
前記酸化イリジウム膜は、前記イリジウム膜上に形成される、誘電体キャパシタの製造方法。 - 請求項11において、
前記イリジウム膜を形成する前に、
基体の上方にTiAlN膜を形成する工程をさらに含み、
前記イリジウム膜は、前記TiAlN膜上に形成される、誘電体キャパシタの製造方法。 - 請求項4において、
前記誘電体膜は、チタン酸ジルコン酸鉛(Pb(Zr,Ti)O3:PZT)、又は、La、Sr、CaおよびNbの少なくとも1つが添加されたPZTを含む、誘電体キャパシタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007190384A JP2008135698A (ja) | 2006-10-27 | 2007-07-23 | 誘電体キャパシタの製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006292350 | 2006-10-27 | ||
JP2007190384A JP2008135698A (ja) | 2006-10-27 | 2007-07-23 | 誘電体キャパシタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008135698A true JP2008135698A (ja) | 2008-06-12 |
JP2008135698A5 JP2008135698A5 (ja) | 2010-05-27 |
Family
ID=39560299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007190384A Withdrawn JP2008135698A (ja) | 2006-10-27 | 2007-07-23 | 誘電体キャパシタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008135698A (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10173149A (ja) * | 1996-12-13 | 1998-06-26 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2002064186A (ja) * | 2000-08-18 | 2002-02-28 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JP2002203948A (ja) * | 2001-01-05 | 2002-07-19 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2005327699A (ja) * | 2004-04-15 | 2005-11-24 | Seiko Epson Corp | 金属薄膜およびその製造方法、誘電体キャパシタおよびその製造方法ならびに半導体装置 |
JP2006059968A (ja) * | 2004-08-19 | 2006-03-02 | Seiko Epson Corp | 半導体装置及びその製造方法、強誘電体キャパシタ構造 |
WO2006103779A1 (ja) * | 2005-03-30 | 2006-10-05 | Fujitsu Limited | 半導体装置及びその製造方法 |
-
2007
- 2007-07-23 JP JP2007190384A patent/JP2008135698A/ja not_active Withdrawn
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10173149A (ja) * | 1996-12-13 | 1998-06-26 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2002064186A (ja) * | 2000-08-18 | 2002-02-28 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JP2002203948A (ja) * | 2001-01-05 | 2002-07-19 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2005327699A (ja) * | 2004-04-15 | 2005-11-24 | Seiko Epson Corp | 金属薄膜およびその製造方法、誘電体キャパシタおよびその製造方法ならびに半導体装置 |
JP2006059968A (ja) * | 2004-08-19 | 2006-03-02 | Seiko Epson Corp | 半導体装置及びその製造方法、強誘電体キャパシタ構造 |
WO2006103779A1 (ja) * | 2005-03-30 | 2006-10-05 | Fujitsu Limited | 半導体装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4539844B2 (ja) | 誘電体キャパシタおよびその製造方法ならびに半導体装置 | |
JP3832617B2 (ja) | 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法 | |
JP2008227216A (ja) | 強誘電体キャパシタとその製造方法 | |
US7217576B2 (en) | Method for manufacturing ferroelectric capacitor, method for manufacturing ferroelectric memory, ferroelectric capacitor and ferroelectric memory | |
JP4438963B2 (ja) | 強誘電体キャパシタ | |
JP4164700B2 (ja) | 強誘電体メモリおよびその製造方法 | |
JP4124237B2 (ja) | 強誘電体メモリ装置の製造方法 | |
US7179705B2 (en) | Ferroelectric capacitor and its manufacturing method, and ferroelectric memory device | |
JP2008028114A (ja) | 誘電体キャパシタ | |
US6906367B2 (en) | Semiconductor device and method of fabricating the same | |
JP2002094023A (ja) | 強誘電体膜の形成方法と強誘電体容量素子の製造方法 | |
JP4928098B2 (ja) | 強誘電体キャパシタの製造方法 | |
JP4671039B2 (ja) | 半導体装置の製造方法 | |
US20030057463A1 (en) | Semiconductor memory device including a capacitor an upper electrode of which being resistant of exfoliation | |
JP2008135698A (ja) | 誘電体キャパシタの製造方法 | |
JP2002334875A (ja) | 金属酸化物誘電体膜の気相成長方法 | |
JP6217260B2 (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP4805775B2 (ja) | イリジウム酸化膜の製造方法、電極の製造方法、誘電体キャパシタの製造方法、及び半導体装置の製造方法 | |
JP2009076571A (ja) | 強誘電体キャパシタとその製造方法、及び強誘電体メモリ装置 | |
JP4702550B2 (ja) | 半導体装置の製造方法 | |
JP4802781B2 (ja) | 強誘電体メモリ装置の製造方法 | |
JP2018010934A (ja) | 半導体装置及びその製造方法 | |
JP2010157748A (ja) | 金属膜およびその製造方法、誘電体キャパシタおよびその製造方法ならびに半導体装置 | |
JP4683224B2 (ja) | 強誘電体メモリの製造方法 | |
JP2008294228A (ja) | 半導体メモリ素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080702 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100413 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121003 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121003 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20121130 |