JP2018010934A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2018010934A JP2018010934A JP2016137781A JP2016137781A JP2018010934A JP 2018010934 A JP2018010934 A JP 2018010934A JP 2016137781 A JP2016137781 A JP 2016137781A JP 2016137781 A JP2016137781 A JP 2016137781A JP 2018010934 A JP2018010934 A JP 2018010934A
- Authority
- JP
- Japan
- Prior art keywords
- film
- lower electrode
- ferroelectric
- semiconductor device
- srirruo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
Description
前記第2下部電極上に形成された強誘電体膜と、前記強誘電体膜上に形成された上部電極とを含む。
先ず、本実施形態によるFRAMの基本骨子について説明する。
本実施形態によるFRAMでは、強誘電体キャパシタにおいて、主成分がIr又はルテニウム(以下、「Ru」とする)の第1下部電極が用いられる。この第1下部電極上に、結晶構造が単斜晶である酸化ストロンチウムイリジウムルテニウム(以下、「SrIrRuO3」とする)の第2下部電極が形成される。第2下部電極上に、強誘電体膜を挟んで上部電極が形成される。
第1の実施形態によるFRAMの構成について、その製造方法と共に説明する。図2〜図5は、第1の実施形態によるFRAMの製造方法を工程順に示す概略断面図である。
詳細には、先ず、半導体基板11上にトランジスタ15を形成し、半導体基板11の全面に層間絶縁膜16を形成する。トランジスタ15は、ゲート絶縁膜13を介して半導体基板11上に形成されるゲート電極14と、ゲート絶縁膜13直下のチャネル領域を挟んで半導体基板11に形成されるソース/ドレイン不純物拡散領域12a,12bを有する。
詳細には、層間絶縁膜16上に、TiN等の導電性密着膜17を形成する。一例として、層間絶縁膜16上にCVD法やスパッタ法等でTi膜を形成し、Ti膜に窒素雰囲気下で熱処理を施してTiN膜17を形成する。窒化のための熱処理温度は、例えば500℃以上、650℃未満である。熱処理温度を650℃未満とすることでトランジスタ15の特性への影響を抑制する。500℃以上とすることで窒化処理を短縮化する。
詳細には、導電性密着膜17上に酸素バリア膜18を形成する。ここでは、導電性密着膜17上にスパッタ法やCVD法等を用いて、TiAlNの酸素バリア膜18を形成する。
詳細には、酸素バリア膜18上に、例えばスパッタ法やCVD法を用いて電極材料、ここではIrを堆積し、第1下部電極膜19を形成する。電極材料として、Irの代わりにRuを堆積しても良い。
詳細には、例えばマグネトロンDCスパッタ装置を用いて、第1下部電極膜19上にSrIrRuO3を堆積する。スパッタのターゲットとして、SrIrRuO3を用い、例えば成膜パワー0.3kW、Ar供給レート100sccm、60℃で2秒間の条件で成膜する。これにより、膜厚1nm程度のSrIrRuO3が得られる。成膜時間を調整することで、所望の膜厚を得ることができる。たとえば成膜時間を10秒間として、膜厚5nm程度のSrIrRuO3を得ることができる。このようにして成膜されるSrIrRuO3は、アモルファス状態である。SrIrRuO3にアルゴン雰囲気下で熱処理を施して結晶化し、結晶構造が単斜晶であるSrIrRuO3の第2下部電極膜20が形成される。ターゲットのSrIrRuO3において、Irの組成を図1の領域R2の結晶状態となる値に調節することにより、所定の熱処理により結晶構造が単斜晶であるSrIrRuO3が形成される。結晶化のための熱処理温度は、例えば650℃である。
詳細には、MOCVD法により、第2下部電極膜20上にPZT(Pb(Zrx、Ti1-x)O3(0.3≦x≦0.45))膜を堆積する。或いは、PZTにカルシウム(Ca)、ストロンチウム(Sr)、ランタン(La)からなる群から選択された少なくとも1種の元素がドーピングされた膜を堆積する。以上により、主配向が(111)である強誘電体膜21が形成される。
詳細には、スパッタ法やCVD法により、強誘電体膜21上に例えばIrO2を堆積する。これにより、上部電極膜22が形成される。結晶構造が単斜晶であるSrIrRuO3の第2下部電極膜20の存在により、強誘電体膜21の表面モフォロジーは良好である。従って、上部電極膜22と強誘電体膜21との間で良好なコンタクト接触が得られる。
詳細には、リソグラフィー及びエッチングにより、導電性密着膜17、酸素バリア膜18、第1下部電極膜19、第2下部電極膜20、強誘電体膜21、及び上部電極膜22の積層構造をキャパシタ形状に加工する。以上により、酸素バリア膜18上に、第1下部電極19a、第2下部電極20a、強誘電体膜21、及び上部電極22aの積層構造である強誘電体キャパシタ30が形成される。
詳細には、半導体基板11の全面に、強誘電体キャパシタ30を埋め込むように層間絶縁膜23を形成する。
詳細には、リソグラフィー及びエッチングにより層間絶縁膜23を貫通して、強誘電体キャパシタ30の上部電極22aに到達する貫通孔を形成する。所定の金属で貫通孔を充填し、CMP等で金属を平坦化する。これにより、プラグ電極2が形成される。
以上により、強誘電体キャパシタ30を有するFRAM10が得られる。
サンプルとして、シリコン基板上のSiO2膜上に異なる構成で下部電極を形成し、下部電極上にPZT膜を形成して、X線回折装置を用いてPZT膜の結晶配向測定を行った。ここで、下部電極がIrとして示されているサンプルは、第1下部電極膜19としてIrを形成し、その上の第2下部電極膜20が無い状態で、強誘電体膜21として正方晶構造のPZTを形成したものである。また、下部電極がSrRuO3として示されているサンプルは、第1下部電極膜19としてIrを形成し、その上に第2下部電極膜20としてSrRuO3を形成し、更にその上に強誘電体膜21として正方晶構造のPZTを形成したものである。同様に、下部電極がSrIrRuO3として示されているサンプルは、第2下部電極膜20として結晶構造が単斜晶であるSrIrRuO3を用いたものである。PZT膜に起因するピークとして、(100)/(001)、(110)/(101)、(111)の3種類が観測された。其々のピークの積分強度を求めて、JCPDS50−0346を用いて強度比率を配向比率に換算することで、(111)配向比率を導出した。PZTの(111)配向比率は、下部電極がIrの場合には28%、SrRuO3の場合には24%とほぼ同じであるのに対して、SrIrRuO3の場合には95%であり(111)配向比率が非常に高い。
サンプルとして、シリコン基板上のSiO2膜上に異なる構成で下部電極を形成し、原子間力顕微鏡(以下、「AFM」とする)を用いて電極表面のモフォロジー測定を実施した。AFM測定より得られた電極表面の平均面粗さは、Irの場合には0.49nm、SrRuO3の場合には0.58nm、SrIrRuO3の場合には0.42nmである。通常、Irのような金属電極上に導電性酸化膜を形成すると、SrRuO3のAFM測定結果で示されたように、表面モフォロジーは悪化する。それにも拘らず、SrIrRuO3の表面モフォロジーは、Irの表面よりも良化している。
サンプルは、図7で使用された夫々の下部電極上に、PZTを形成したものであり、図6で使用されたものと同じである。AFM測定より得られたPZT表面の平均面粗さは、下部電極がIrの場合には2.79nm、SrRuO3の場合には3.58nm、SrIrRuO3の場合には2.72nmである。下部電極がIrの場合と比較して、SrRuO3の場合に表面モフォロジーが悪い理由は、図7で示したように、下部電極の表面モフォロジーがSrIrRuO3よりもSrRuO3の方が悪いためである。このように、電極表面のモフォロジーの悪化はPZT表面のモフォロジーの悪化に直結する。それでも、下部電極がSrRuO3の場合にPZT表面の平均面粗さが3.58 nm程度で抑制されているのは、PZTの(111)配向比率が24%と低いことが挙げられる。通常、下部電極がSrRuO3の場合にPZT膜の配向を(111)にすると、PZT表面の平均面粗さは5nmを簡単に超えるためである。これに対して、下部電極がSrIrRuO3の場合のPZT表面の平均面粗さは2.72nmであり、下部電極がIrの場合の2.79nmよりもさらに良い。ここで、図2で示したPZT膜の(111)配向比率は、下部電極がIrの場合には28%であるのに対して、SrIrRuO3の場合には95%と非常に高い。それにも関わらず、下部電極がSrIrRuO3の場合のPZT膜の表面モフォロジーが非常に良い理由は、図3で示したように、SrIrRuO3の表面モフォロジーが非常に良いためである。
測定は、電圧1.8Vで行った。分極反転電荷量は、下部電極がIrの場合には28.8μC/cm2、SrRuO3の場合には30.0μC/cm2、SrIrRuO3の場合には34.8μC/cm2である。下部電極がIrの場合と比べて、SrIrRuO3の場合には、分極反転電荷量が20%以上向上している。この分極反転電荷量の増加は、図6に示したように、下部電極がSrIrRuO3の場合には、大きな分極反転電荷量が期待されるPZTの(111)配向比率が95%と非常に大きいためである。一方、下部電極がIrの場合と比べて、SrRuO3の場合に、分極反転電荷量が少し向上している理由は、SrRuO3の抗電圧が少し低いためであると考えられる。
本実施形態では、第1下部電極膜19上に電極材料としてSrIrRuO3を形成するため、所期のIr濃度の単斜晶構造のSrIrRuO3を所期の膜厚に、比較的容易に形成することができる。
次いで、第2の実施形態について説明する。本実施形態では、第1の実施形態と同様に、強誘電体キャパシタを有するFRAMを開示するが、第2下部電極膜の形成方法が異なる点で第1の実施形態と相違する。
図10は、第2の実施形態によるFRAMの製造方法の主要工程を示す概略断面図である。
詳細には、例えばマグネトロンDCスパッタ装置を用いて、Irの第1下部電極膜19上に、アモルファス状態のSrRuO331を非常に薄い膜厚、例えば1nm程度以下(ここでは1nm程度)に堆積する。
詳細には、アモルファス状態のSrRuO331に熱処理を施す。これにより、第1下部電極膜19のIrとSrRuO331とが効率良く混合し、結晶構造が単斜晶であるSrIrRuO3が形成される。SrRuO331の厚みを1nm程度以下にすることにより、第1下部電極膜19のIrとの十分な混合が得られる。以上により、第1下部電極膜19上に第2下部電極膜20が形成される。
本実施形態では、SrIrRuO3のターゲット等のような電極材料を用いることなく、既存のSrRuO3のターゲット等を用いれば良く、これにより所望のSrIrRuO3を容易に得ることができるため、製造コストを廉価に抑えることができる。
次いで、第2の実施形態の変形例について説明する。本例では、第2の実施形態と同様に、強誘電体キャパシタを有するFRAMを開示するが、第2下部電極膜の形成方法が異なる点で第1の実施形態と相違する。
図11は、第2の実施形態の変形例によるFRAMの製造方法の主要工程を示す概略断面図である。
詳細には、例えばマグネトロンDCスパッタ装置を用いて、Ruの第1下部電極膜19上に、アモルファス状態のSrIrO332を非常に薄い膜厚、例えば1nm程度以下(ここでは1nm程度)に堆積する。
詳細には、アモルファス状態のSrIrO332に熱処理を施す。これにより、第1下部電極膜19のRuとSrIrO332とが効率良く混合し、結晶構造が単斜晶であるSrIrRuO3が形成される。SrIrO332の厚みを1nm程度以下にすることにより、第1下部電極膜19のRuとの十分な混合が得られる。以上により、第1下部電極膜19上に第2下部電極膜20が形成される。
本実施形態では、SrIrRuO3のターゲット等のような電極材料を用いることなく、既存のSrIrO3のターゲット等を用いれば良く、これにより所望のSrIrRuO3を容易に得ることができるため、製造コストを廉価に抑えることができる。
前記強誘電体キャパシタは、
第1下部電極と、
前記第1下部電極上に形成された、結晶構造が単斜晶である酸化ストロンチウムイリジウムルテニウムの第2下部電極と、
前記第2下部電極上に形成された強誘電体膜と、
前記強誘電体膜上に形成された上部電極と
を含むことを特徴とする半導体装置。
前記強誘電体キャパシタを形成するに際して、
第1下部電極膜を形成する第1工程と、
前記第1下部電極膜上に、結晶構造が単斜晶である酸化ストロンチウムイリジウムルテニウムの第2下部電極膜を形成する第2工程と、
前記第2下部電極膜上に強誘電体膜を形成する第3工程と、
前記強誘電体膜上に上部電極膜を形成する第4工程と
を含むことを特徴とする半導体装置の製造方法。
前記第2工程では、前記下部電極膜上に酸化ストロンチウムルテニウムをアモルファス状態で成膜し、アニール処理により結晶化して、前記酸化ストロンチウムイリジウムルテニウムの前記第2下部電極膜を形成することを特徴とする付記5〜7のいずれか1項に記載の半導体装置の製造方法。
前記第2工程では、前記第1下部電極膜上に酸化ストロンチウムイリジウムをアモルファス状態で成膜し、アニール処理により結晶化して、前記酸化ストロンチウムイリジウムルテニウムの前記第2下部電極膜を形成することを特徴とする付記5〜7のいずれか1項に記載の半導体装置の製造方法。
10 FRAM
11 半導体基板
12a ソース/ドレイン不純物拡散領域
12b ソース/ドレイン不純物拡散領域
13 ゲート絶縁膜
14 ゲート電極
15 トランジスタ
16,23 層間絶縁膜
17 導電性密着膜
18 酸素バリア膜
19 第1下部電極膜
19a 第1下部電極
20 第2下部電極膜
20a 第2下部電極
21 強誘電体膜
22 上部電極膜
22a 上部電極
30 強誘電体キャパシタ
31 SrRuO3
32 SrIrO3
Claims (10)
- 半導体基板と、強誘電体キャパシタとを備えた半導体装置であって、
前記強誘電体キャパシタは、
第1下部電極と、
前記第1下部電極上に形成された、結晶構造が単斜晶である酸化ストロンチウムイリジウムルテニウムの第2下部電極と、
前記第2下部電極上に形成された強誘電体膜と、
前記強誘電体膜上に形成された上部電極と
を含むことを特徴とする半導体装置。 - 前記強誘電体膜は、主配向が(111)であることを特徴とする請求項1に記載の半導体装置。
- 前記強誘電体膜は、結晶構造が正方晶であり、主成分がチタン酸ジルコン酸鉛であることを特徴とする請求項1又は2に記載の半導体装置。
- 半導体基板と、強誘電体キャパシタとを備えた半導体装置の製造方法であって、
前記強誘電体キャパシタを形成するに際して、
第1下部電極膜を形成する第1工程と、
前記第1下部電極膜上に、結晶構造が単斜晶である酸化ストロンチウムイリジウムルテニウムの第2下部電極膜を形成する第2工程と、
前記第2下部電極膜上に強誘電体膜を形成する第3工程と、
前記強誘電体膜上に上部電極膜を形成する第4工程と
を含むことを特徴とする半導体装置の製造方法。 - 前記強誘電体膜は、主配向が(111)であることを特徴とする請求項4に記載の半導体装置の製造方法。
- 前記強誘電体膜は、結晶構造が正方晶であり、主成分がチタン酸ジルコン酸鉛であることを特徴とする請求項4又は5に記載の半導体装置の製造方法。
- 前記第2工程では、前記酸化ストロンチウムイリジウムルテニウムを結晶として成膜し、前記第2下部電極膜を形成することを特徴とする請求項4〜6のいずれか1項に記載の半導体装置の製造方法。
- 前記第2工程では、前記酸化ストロンチウムイリジウムルテニウムをアモルファス状態で成膜し、アニール処理により結晶化して、前記第2下部電極膜を形成することを特徴とする請求項4〜6のいずれか1項に記載の半導体装置の製造方法。
- 前記第1工程では、イリジウムが主成分である前記第1下部電極膜を形成し、
前記第2工程では、前記下部電極膜上に酸化ストロンチウムルテニウムをアモルファス状態で成膜し、アニール処理により結晶化して、前記酸化ストロンチウムイリジウムルテニウムの前記第2下部電極膜を形成することを特徴とする請求項4〜6のいずれか1項に記載の半導体装置の製造方法。 - 前記第1工程では、ルテニウムが主成分である前記第1下部電極膜を形成し、
前記第2工程では、前記第1下部電極膜上に酸化ストロンチウムイリジウムをアモルファス状態で成膜し、アニール処理により結晶化して、前記酸化ストロンチウムイリジウムルテニウムの前記第2下部電極膜を形成することを特徴とする請求項4〜6のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016137781A JP2018010934A (ja) | 2016-07-12 | 2016-07-12 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016137781A JP2018010934A (ja) | 2016-07-12 | 2016-07-12 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018010934A true JP2018010934A (ja) | 2018-01-18 |
Family
ID=60995767
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016137781A Pending JP2018010934A (ja) | 2016-07-12 | 2016-07-12 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018010934A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111533330A (zh) * | 2020-06-05 | 2020-08-14 | 北京朗新明环保科技有限公司 | 一种工业循环水耦合软化结晶处理系统及处理方法 |
-
2016
- 2016-07-12 JP JP2016137781A patent/JP2018010934A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111533330A (zh) * | 2020-06-05 | 2020-08-14 | 北京朗新明环保科技有限公司 | 一种工业循环水耦合软化结晶处理系统及处理方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4011334B2 (ja) | 強誘電体キャパシタの製造方法およびターゲット | |
JP3480624B2 (ja) | 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子 | |
US6420740B1 (en) | Lead germanate ferroelectric structure with multi-layered electrode | |
JPH11307732A (ja) | 強誘電体集積回路の製造方法 | |
KR20170121082A (ko) | 반도체 강유전체 기억소자의 제조방법 및 반도체 강유전체 기억 트랜지스터 | |
JP2007266429A (ja) | 半導体装置及びその製造方法 | |
KR100378276B1 (ko) | 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자 | |
JP4438963B2 (ja) | 強誘電体キャパシタ | |
JP4164700B2 (ja) | 強誘電体メモリおよびその製造方法 | |
JP2000068466A (ja) | 半導体記憶装置 | |
US7485473B2 (en) | Methods for forming semiconducting device with titanium nitride orientation layer | |
JP4928098B2 (ja) | 強誘電体キャパシタの製造方法 | |
US20080019075A1 (en) | Dielectric capacitor | |
JP2018010934A (ja) | 半導体装置及びその製造方法 | |
US7049650B1 (en) | Semiconductor device | |
JP6217260B2 (ja) | 半導体装置、及び半導体装置の製造方法 | |
JPH11233734A (ja) | 半導体メモリ素子及びその製造方法 | |
JP5228158B2 (ja) | 半導体基板上の積層構造 | |
EP1077478A2 (en) | Method of making ferroelectric thin film, ferroelectric capacitor, ferroelectric memory and method for fabricating ferroelectric memory | |
JP3277097B2 (ja) | 強誘電体薄膜の製造方法 | |
JP4805775B2 (ja) | イリジウム酸化膜の製造方法、電極の製造方法、誘電体キャパシタの製造方法、及び半導体装置の製造方法 | |
JP2007250774A (ja) | 強誘電体メモリおよびその製造方法 | |
JP4683224B2 (ja) | 強誘電体メモリの製造方法 | |
JP4802781B2 (ja) | 強誘電体メモリ装置の製造方法 | |
JP5338800B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200313 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200519 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20201110 |