JP5228158B2 - 半導体基板上の積層構造 - Google Patents

Description

本発明は、強誘電体薄膜を用いた半導体基板上の積層構造に関するものである。

近年、強誘電体の有する焦電特性、圧電特性を用いた各種デバイスの研究開発が行なわれている。これらは、強誘電体の特性を応用したものであり、例えば、超音波センサや赤外線センサが挙げられる。強誘電体の材料としては、Ｐｂを含有するペロブスカイト型の強誘電体、特にＰｂＺｒ_１−ｘＴｉ_ｘＯ_３（ＰＺＴ）、ＰｂＬａＯ_３（ＰＬＴ）等の材料が、圧電特性、焦電特性の点で優れており、各種センサへの応用が期待されている。

これらの強誘電体を各種センサに利用する場合、システムとしての小型化や低ノイズ性を実現するために、強誘電体と信号処理回路の一体化（スマート化）が必要となる。強誘電体と信号処理回路の一体化を実現するためには、シリコン基板等の半導体基板上に強誘電体薄膜と信号処理回路を形成することが必要となる。

このように、シリコン基板上に強誘電体薄膜を形成する場合、シリコン基板上にバッファ層を形成することが知られている。シリコン基板上にバッファ層を形成することで、シリコンと強誘電体の格子のミスマッチを低減することができるのである。また、バッファ層は、強誘電体のＰｂがシリコン基板中へ拡散するのを防止するバリア層として、また、強誘電体薄膜直下に形成される下部電極薄膜とシリコン基板との電気的絶縁と確保する絶縁膜としての役割も有している。

本出願の発明者らは、上記の知見に基づき、後述する特許文献１に記載されているように、シリコン基板上にバッファ層であるγ−Ａｌ_２Ｏ_３膜を形成し、その上に下部電極としてのＰｔ層を形成し、Ｐｔ層の上に強誘電体薄膜を形成して素子を構成した。下部電極としては、従来より、ＰＺＴ等の強誘電体薄膜の電極材料として用いられてきたプラチナ（Ｐｔ）膜を用いた。Ｐｔは、最密充填構造である面心立方格子（ＦＣＣ）構造をとるため、（１１１）面への自己配向性が強く、ＳｉＯ_２のようなアモルファス上にも（１１１）面へ配向し、Ｐｔの上の強誘電体膜も配向性が良い。しかし、Ｐｔは配向性が強いため柱状結晶が成長し、粒界に沿ってＰｂなどが下地に拡散し易くなるという問題があった。また、下部電極にＰｔを用いた場合、ＰＺＴ焼成時のストレスにより、下部電極ＰｔとＳｉＯ_２、γ−Ａｌ_２Ｏ_３膜、ＰＺＴ等の酸化物との界面において、剥離が生じるといった問題があった。このため、下部電極Ｐｔに代わる電極材料として導電性酸化物を用いる試みが行なわれている。これを特許文献２から６に示す。
特開２００４−２８１７４２号公報 特開平１１−２７４４３３号公報 特表２０００−５０９２００号公報 特開平８−３４００８７号公報 特開平８−３３５６７２号公報 特開平８−３３０５４０号公報

特許文献２は、シリコン基板上の不純物拡散層および下部バリア金属層（（Ｔｉ、Ａｌ）Ｎ）の上に、下部電極薄膜としてＳｒＲｕＯ_３を形成し、その上に強誘電体薄膜としてＢＳＴＯ薄膜を形成したものである。また、特許文献３は、シリコン上の絶縁層の上にＴｉＮ層およびＰｔ層を形成し、導電性酸化物である酸化ランタンストロンチウムコバルト（ＬＳＣＯ）などのペロブスカイト層を形成したものである。

また、特許文献３、４および５は、シリコン基板上に、バッファ層であるＭｇＡｌ_２Ｏ_４（マグネシウム・アルミニウム・スピネル）を用い、電極としてＳｒＲｕＯ_３薄膜を用いたものである。

配向性の制御は薄膜の特性を望ましいものとするために有効な手法である。これまでに、（１１１）や（１００）面への配向制御については焦電特性や圧電特性が良くなるという報告はある。例えば、（１００）についてはＬａＮｉＯ_３、ＰｂＴｉＯ_３やγ−Ａｌ_２Ｏ_３をバッファ層に用いた構造が報告されている。（１１１）については、焼成温度の制御やＴｉＯ_ｘバッファ層を用いたものがある。しかしながら、（１１０）配向についてはランダム配向になりやすく、単一に配向した場合の特性は明らかではない。

そこで、本発明は上記課題を解決するためになされたものであり、（１１０）に配向したＰｔ膜を用いることにより、優れた特性の強誘電体素子の積層構造を得ることを目的とする。

本発明は上記目的を達成するために創案されたものであり、請求項１に係る発明は、半導体基板上にＬａＮｉＯ_３（ＬＮＯ）薄膜を有し、前記ＬＮＯ膜上部にさらに（１１０）配向したＰｔ薄膜を備えることを特徴とする半導体基板上の積層構造によって構成される。この構成によれば、半導体基板上にＬＮＯ薄膜を形成しその上部にＰｔ膜を形成することで（１１１）に配向しやすいＰｔ膜を（１１０）に配向させて形成することができる。

また、本発明は、前記半導体基板とＬＮＯ薄膜との間にバッファ層を有することを特徴とする半導体基板上の積層構造によっても構成することができる。この構成によれば、バッファ層により半導体基板とＬＮＯ薄膜との反応を抑制できる。

また、本発明は、前記バッファ層が絶縁体であることを特徴とする半導体基板上の積層構造によっても構成することができる。この構成によれば、絶縁体を利用することでＬＮＯ薄膜と半導体基板との電気的絶縁がなされ、半導体基板上の積層構造の作製が容易となる。

また、本発明は、前記バッファ層がエピタキシャル成長したγ−Ａｌ_２Ｏ_３薄膜であることを特徴とする半導体基板上の積層構造によっても構成することができる。この構成によれば、エピタキシャル成長したγ−Ａｌ_２Ｏ_３薄膜を利用することでより高品質なＬＮＯ薄膜を容易に得ることができる。

また、本発明では、前記Ｐｔ薄膜上に、配向性の強誘電体薄膜を積層させたことを特徴とする半導体基板上の積層構造によっても構成することができる。この構成によれば、配向性の強誘電体薄膜を形成することができるため、特性の優れた強誘電体薄膜を得ることができる。

また、本発明は、前記強誘電体薄膜上に、上部電極をさらに備えることを特徴とする半導体基板上の積層構造によっても構成することができる。この構成によれば、強誘電体薄膜を用いた検出素子や記憶素子を構成することができる。

また、本発明は、前記強誘電体薄膜が、（１１０）配向したＰｂ（Ｚｒ，Ｔｉ）Ｏ_３薄膜であることを特徴とする半導体基板上の積層構造によっても構成することができる。この構成によれば、（１００）や（１１１）に配向した場合より優れた特性のＰｂ（Ｚｒ，Ｔｉ）Ｏ_３薄膜を得ることができる。

また、本発明は、前記半導体基板は、シリコン単結晶基板であることを特徴とする半導体基板上の積層構造によっても構成することができる。この構成によれば、半導体基板としてシリコン単結晶基板を用いるため、各薄膜を配向性の強い薄膜とすることができるため、優れた特性の強誘電体薄膜を得ることができる。

また、本発明は、前記ＬａＮｉＯ_３（ＬＮＯ）薄膜、γ−Ａｌ_２Ｏ_３膜、およびシリコン単結晶基板の配向がともに（１００）配向であることを特徴とする半導体基板上の積層構造によって構成することもできる。この構成によれば、それぞれの薄膜の配向を（１００）配向とすることにより、容易にＰｔ薄膜の配向が（１１０）となり、優れた特性の強誘電体薄膜を得ることができる。

本発明は、半導体基板上に、ＬａＮｉＯ_３薄膜を用いすることでその上部のＰｔ薄膜を（１１０）配向させる。これにより、（１１０）に配向したＰｂ（Ｚｒ，Ｔｉ）Ｏ_３薄膜を得ることができる。

この（１１０）に配向したＰｂ（Ｚｒ，Ｔｉ）Ｏ_３薄膜は従来の（１１１）や（１００）に配向した薄膜と比較して、優れた強誘電特性や焦電特性を示すため、センサ、アクチュエータ、不揮発性記憶素子の特性をバルクセラミクス以上に改善することができる。

本発明を実施するための実施形態について説明する。図１はＭＦＭＩＳ（Ｍｅｔａｌ−Ｆｅｒｒｏｅｌｅｃｔｒｉｃ−Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造２の構成を示す断面図である。

図１において、ＭＦＭＩＳ構造２の最下部はシリコン基板４である。シリコン基板４は（１００）配向の単結晶基板である。シリコン基板４の直上には、γ−Ａｌ_２Ｏ_３膜６が形成されている。γ−Ａｌ_２Ｏ_３膜６はシリコン基板４にエピタキシャル成長されるものであり、γ−Ａｌ_２Ｏ_３膜６の配向は（１００）である。γ−Ａｌ_２Ｏ_３膜６は、ＭＦＭＩＳ構造２の絶縁膜として用いられるとともに、上部に形成される各膜のバッファ層としても用いられる。

このγ−Ａｌ_２Ｏ_３膜６は、サファイア（α−Ａｌ_２Ｏ_３）と同様の組成比を有するが、サファイアが六方晶であるのに対し、シリコン基板４上に形成されるγ−Ａｌ_２Ｏ_３膜６は立方晶で欠損スピネル構造を持つγ相である。ＭＦＭＩＳ構造２に用いられるγ−Ａｌ_２Ｏ_３膜６は、優れた拡散バリア性を有し、物理的、化学的に安定な薄膜である。また、γ−Ａｌ_２Ｏ_３膜６はシリコンとの実効格子不整合率が小さく（２．４パーセント）、比較的高い比誘電率を持ち（ε_ｒ〜７．３６）、絶縁性に優れている。

したがって、γ−Ａｌ_２Ｏ_３膜６は、他のエピタキシャル成長可能な絶縁材料と比較して優れているといえる。例えば、ＭｇＡｌ_２Ｏ_４は、高温で安定する材料であり、耐薬品性に優れているが、高温でないと結晶性良く成長させることができない。また、ＣａＦ_２は一部の薬品に弱いため、デバイスの構造や作製プロセスに制限を受けるという欠点がある。

γ−Ａｌ_２Ｏ_３膜６は、例えば、ＵＨＶ−ＣＶＤ（ＵｌｔｒａＨｉｇｈ Ｖａｃｕｕｍ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって形成することができる。ＵＨＶ−ＣＶＤ法では、排気系にターボ分子ポンプを用いることで、背圧１０^−７Ｐａを達成し、Ｈ_２Ｏなどのコンタミネーションガスを低減することができる。また、加熱方式は、ヒーターを使用して基板のみを加熱するＣｏｌｄ−Ｗａｌｌ型を採用しており、昇温時におけるチャンバー側壁からの脱離ガスを防止している。γ−Ａｌ_２Ｏ_３膜６の成長におけるＡｌ源としては、ＴＭＡ（Ｔｒｉ−Ｍｅｔｙｈｌ Ａｌｕｍｉｎｕｍ：Ａｌ（ＣＨ_３）_３）、酸素源としてＯ_２ガスを用いている。

γ−Ａｌ_２Ｏ_３膜６の直上には、ＬａＮｉＯ_３（ＬＮＯ）膜８が形成されている。ＬＮＯ膜８は、導電性酸化物の一種であり、配向は（１００）である。

ＬＮＯ膜８の成膜方法は、物理的手法としてはＲＦスパッタリング、パルスレーザーデポジション（ＰＬＤ）、化学的手法としては有機金属化学気相蒸着（ＭＯＣＶＤ）、溶液法、ゾルゲル法などである。

Ｐｔ薄膜１０は、ＬＮＯ膜８の直上に形成され、強誘電体薄膜の下部電極として利用される。Ｐｔ膜１０は（１１０）配向となる。

ＰＺＴ薄膜１２は、Ｐｔ膜１０の直上に形成される。ＰＺＴ１２の材料であるＰＺＴは、ジルコン酸チタン酸鉛Ｐｂ（Ｚｒ，Ｔｉ）Ｏ_３であり、反強誘電体であるジルコン酸鉛（ＰｂＺｒＯ_３）と強誘電体であるチタン酸鉛（ＰｂＴｉＯ_３）とを両成分とするＰｂＺｒＯ_３−ＰｂＴｉＯ_３系全率固溶体である。

ＰＺＴ薄膜１２を構成するＰＺＴの結晶性ついては、多結晶ＰＺＴよりもエピタキシャルＰＺＴの方が優れた特性を示すことがわかっている。

ＰＺＴ薄膜１２の直上にはＰｔ膜１４が形成されている。Ｐｔ膜１４は上部電極の役割を担うものである。

上述したように、本発明の実施形態のＭＦＭＩＳ構造２は、シリコン基板４上にγ−Ａｌ_２Ｏ_３膜６、ＬＮＯ膜８、Ｐｔ膜１０、ＰＺＴ薄膜１２およびＰｔ膜１４を順次積層させたため、この薄膜を各種センサ素子に加工することにより、強誘電体の焦電性などを利用したセンサ素子を構成することができる。

また、本実施形態のＭＦＭＩＳ構造２は、シリコン基板４の直上にγ−Ａｌ_２Ｏ_３膜６をバッファ層として用いたため、γ−Ａｌ_２Ｏ_３膜６の直上に形成されるＬＮＯ膜８の結晶性の向上が期待できる。

また、本実施形態のＭＦＭＩＳ構造２は、シリコン基板４の直上にγ−Ａｌ_２Ｏ_３膜６をバリア層として用いたため、ＰＺＴ薄膜１２とシリコン基板４との間のＰｂ、Ｓｉの相互拡散を防止することができる。

また、本実施形態のＭＦＭＩＳ構造２は、γ−Ａｌ_２Ｏ_３膜６の直上にＬＮＯ膜８を用いたため、ＬＮＯ膜８とγ−Ａｌ_２Ｏ_３膜６との密着性を向上させることができる。γ−Ａｌ_２Ｏ_３膜６直上にＰｔ膜を形成し下部電極とした場合は、ＰＺＴ薄膜１２の焼成時のストレスによって、Ｐｔ膜とγ−Ａｌ_２Ｏ_３膜６の界面に剥離が生じる場合があるが、下部電極にＬＮＯ膜８を用いることにより、ＬＮＯ膜８とγ−Ａｌ_２Ｏ_３膜６の界面の剥離を防ぐことができる。これは、γ−Ａｌ_２Ｏ_３膜６とＬＮＯ膜８がともに酸化物であるため、両者の密着性が向上したものと考えられるためである。

本発明の実施形態に対応する実施例について説明する。
（γ−Ａｌ_２Ｏ_３膜の成膜）
シリコン基板（１００）上にγ−Ａｌ_２Ｏ_３膜をエピタキシャル成膜させた。ＣＶＤ装置における成長条件は、基板温度が９００〜９５０℃、圧力が５〜５００Ｐａ、成長時間が３０分であり、膜厚は５０ｎｍの（１００）配向膜であった。

（ＬＮＯ膜の成膜）
次に、γ−Ａｌ_２Ｏ_３膜上にＬＮＯ膜を成膜させた。ＬＮＯ膜はゾルゲル法によって成膜させた。ゾルゲル法とは、前躯体溶液を目的基板上に塗布してコーティング膜を形成し、熱処理による乾燥、有機成分の分解、除去工程を経て、最終的には目的の物質へと結晶化させて薄膜を得る方法である。コーティング膜の形成方法としては、使用溶液量が少ないスピンコーティング法を利用した。濃度０．３Ｍの前躯体溶液を使用した場合、一層のＬＮＯ膜の膜厚は、約２０ｎｍであったため、これを５回繰り返し１００ｎｍの（１００）に配向したＬＮＯ膜を得た。

（Ｐｔ膜の成膜）
（１００）に配向したＬＮＯ膜上にＲＦスパッタ法により（１１０）に配向したＰｔ膜を１００ｎｍ成膜した。スパッタ時の基板温度は５５０〜６５０℃で、ＲＦパワーは０．８〜１．２Ｗ／ｃｍ^２とした。

（ＰＺＴ薄膜の成膜）
Ｐｔ膜の上に、ＰＺＴ薄膜を成膜した。ＰＺＴ薄膜の成膜方法はゾルゲル法を用いた。使用したＰＺＴの組成比（Ｚｒ／Ｔｉ比）は、Ｚｒ／Ｔｉ＝４０／６０のものを使用した。スピンコート法による一層のＰＺＴ膜厚は約８０ｎｍとなった。これを三層成膜し、約２４０ｎｍのＰＺＴ薄膜を得た。

（ＰＺＴ薄膜の評価）
Ｐｔ／ＬＮＯ／γ−Ａｌ_２Ｏ_３／Ｓｉ基板上のＰＺＴ薄膜のＸＲＤパターンの測定結果を図２に示す。図２に示されているように、ＬＮＯ（１００）膜の上に、Ｐｔ（１１０）、ＰＺＴ薄膜（１１０）が強く配向して形成されていることが分かった。これより、Ｐｔ／ＬＮＯ／γ−Ａｌ_２Ｏ_３／Ｓｉ基板によって、ＰＺＴ（１１０）の配向制御が実現できた。

（上部Ｐｔ膜の成膜）
得られた薄膜の電気的特性を評価するために、ＰＺＴ／Ｐｔ／ＬＮＯ／γ−Ａｌ_２Ｏ_３／Ｓｉ上に上部電極としてＰｔを成膜した。Ｐｔ膜はスパッタ法により約１００ｎｍ成膜した。

（ＰＺＴ薄膜の強誘電特性）
ＰＺＴ薄膜の強誘電特性は、強誘電体薄膜評価装置（東陽テクニカ製、ＦＣＥ−２）のヒステリシス測定モードを使用して測定した。測定条件は、印加電圧を±１０Ｖでおこなった。直径３００μｍの電極を用いた場合の測定結果を図３に示す。図３に示されているように、良好な強誘電性を示すヒステリシス特性を描き、飽和分極値（２Ｐｓ）１５６μＣ／ｃｍ^２、残留分極値（２Ｐｒ）９８μＣ／ｃｍ^２というこれまで報告されている（１００）、（１１１）配向の薄膜と比較しても大きな値が得られた。

（ＰＺＴ薄膜の焦電特性）
試料温度を変化させた際の焦電流の測定を行なった。恒温槽内のシールドボックスの中に試料をセットした後、恒温槽温度を１００℃まで上昇させた。これにより、試料温度がゆっくり上昇し、その温度上昇によって流れる焦電流を１０秒間隔で測定した。

焦電係数は、９．０×１０^−８Ｃ／ｃｍ^２Ｋ^-1となった。この値は、これまでに報告されている一般的なＰＺＴ薄膜やセラミクスの焦電係数３〜５×１０^−８Ｃ／ｃｍ^２Ｋ^-1と比較して大きく、記憶素子、センサ、アクチュエータの性能向上が期待できるものである。

本発明に係る実施形態の全体構成を示す断面図である。 本発明に係る実施形態のＸＲＤ図形である。 本発明に係る実施形態の（１１０）配向ＰＺＴ薄膜の強誘電特性を示す図である。

符号の説明

２ ＭＦＭＩＳ構造
４ シリコン基板
６ γ−Ａｌ_２Ｏ_３膜
８ ＬａＮｉＯ_３膜
１０ Ｐｔ膜
１２ ＰＺＴ薄膜
１４ Ｐｔ膜

Claims (5)

1. 半導体基板上にエピタキシャル成長したγ−Ａｌ _２ Ｏ _３ 薄膜からなるバッファ層を形成し、該バッファ層上にＬａＮｉＯ _３ （ＬＮＯ）薄膜を形成し、該ＬＮＯ薄膜上にさらに下部電極材料である（１１０）配向したＰｔ薄膜を形成し、該Ｐｔ薄膜上に強誘電体材料であるＰｂＺｒ _１−Ｘ Ｔｉ _Ｘ Ｏ _３
   （ＰＺＴ）薄膜を形成してなることを特徴とする半導体基板上の積層構造。
2. 前記ＰＺＴ薄膜上に、上部電極部を備えることを特徴とする請求項１に記載の半導体基板上の積層構造。
3. 前記ＰＺＴ薄膜は、（１１０）配向したＰＺＴ薄膜であることを特徴とする請求項１または２に記載の半導体基板上の積層構造。
4. 前記半導体基板は、シリコン単結晶基板であることを特徴とする請求項１ないし３のいずれかに記載の半導体基板上の積層構造。
5. 前記ＬＮＯ薄膜、γ−Ａｌ _２ Ｏ _３ 薄膜およびシリコン単結晶基板の配向がともに（１００）配向であることを特徴とする請求項４に記載の半導体基板上の積層構造。

Images