JP4178888B2 - 強誘電体デバイスの作製方法、およびそれを用いた強誘電体メモリ、圧電素子、インクジェット式ヘッドおよびインクジェットプリンタ - Google Patents
強誘電体デバイスの作製方法、およびそれを用いた強誘電体メモリ、圧電素子、インクジェット式ヘッドおよびインクジェットプリンタ Download PDFInfo
- Publication number
- JP4178888B2 JP4178888B2 JP2002258874A JP2002258874A JP4178888B2 JP 4178888 B2 JP4178888 B2 JP 4178888B2 JP 2002258874 A JP2002258874 A JP 2002258874A JP 2002258874 A JP2002258874 A JP 2002258874A JP 4178888 B2 JP4178888 B2 JP 4178888B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- ferroelectric
- buffer layer
- ferroelectric thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Particle Formation And Scattering Control In Inkjet Printers (AREA)
- Physical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Description
【発明の属する技術分野】
本発明は、強誘電体デバイスの作製方法およびそれを用いた強誘電体メモリ、圧電素子、さらには圧電素子を用いたインクジェット式ヘッド、インクジェットプリンタに関するものである。より詳しくは単結晶、アモルファスなどの各種基板上にバッファー層、電極膜を介してペロブスカイト構造、またはイルメナイト構造の強誘電体薄膜を特定の配向方位に成長させる強誘電体薄膜の作製方法およびそれを用いた強誘電体メモリ、圧電素子、それを用いたインクジェット式ヘッド、さらにそれを用いたインクジェットプリンタに関するものである。
【0002】
【従来の技術】
近年、強誘電体メモリの開発が活性化しているが、一般的に強誘電体の分極方向は材料によって決まっているため、デバイス特性をコントロールするには分極方向をコントロールした配向膜が望ましい。強誘電体薄膜の材料としては、PZTやSrBi2Ta2O9、Bi4Ti3O12などのBi系層状ペロブスカイトが主流である。一方、従来強誘電体メモリの電極膜としては、PtやIrなどの多結晶膜が多く用いられてきたが、その一方で、例えば特開2001−122698号公報に記載されているように、特性向上のため、下部電極層さらにはその下地層から配向を制御し強誘電体薄膜の配向を制御している例も多数ある。これらは何れもSrRuO3などの酸化物電極を用いている例が多い。
【0003】
【発明が解決しようとする課題】
しかし、従来の技術には以下のような問題点がある。
【0004】
まず、下部電極にSrRuO3やRuO2などの酸化物電極を用いると、ゾルゲル法などの塗布法のように原料溶液を塗布した後高温で熱処理により結晶化させる手法では、熱処理中にRuが下部電極上のPZT、SrBi2Ta2O9、Bi4Ti3O12などの強誘電体薄膜中に拡散したり、逆に強誘電体薄膜中の金属元素が下部電極中に拡散するなどして、上部電極と下部電極間でリークが起こったり、ファティーグ特性の劣化、ヒステリシスの角型性の劣化など強誘電特性に悪影響を及ぼす。このことは、スパッタ、CVD、レーザーアブレーションなどのように高温で基板加熱しながら成膜中に結晶化させる手法でも同様である。また、Pt、Ruなどの金属の電極膜を用いても、成膜手法によらず高温過程を経ると電極膜と強誘電体薄膜の相互拡散が起こり、やはり強誘電特性に悪影響を及ぼし、配向膜が得られたとしても良好な強誘電特性は得られない。以上は顕著な例であるが、材料によらず高温に保持すると相互拡散により界面が劣化し強誘電特性に悪影響を及ぼすことが多い。これらを防ぐには、500℃以下のできるだけ低温で作製するのが望ましい。また、Al配線を用いた半導体回路上に強誘電体メモリを集積する場合も500℃以下の低温化が望まれる。この場合は、強誘電体薄膜の形成だけではなく、下部電極の形成等を含めすべて500℃以下の低温プロセスで行うことが望ましい。
【0005】
しかし、単純に熱処理温度を下げたり、成膜中の基板温度を下げると、相互拡散は防げたとしても、マイグレーションエネルギーの不足などによって膜が結晶化されなかったり、結晶性が悪くなったりして、やはり強誘電特性は劣化してしまう。また、低温化のため、強誘電体薄膜と組成や構造が異なるシード層を用いると下電極層との界面で低誘電率層などを形成して好ましくない。
【0006】
以上のことは、強誘電体メモリのみではなく、同様な構造を有する圧電素子にも共通する課題である。圧電アクチュエータの性能が悪ければ、それを用いたインクジェット式ヘッド、さらにはそれ用いたインクジェットプリンタの性能も当然悪くなる。なお、言うまでも無いが、強誘電体は圧電性を有する為、強誘電体薄膜で圧電素子を作製できる。
【0007】
本発明は、上記問題を解決するものであり、結晶性を低下させることなく成膜温度を下げられる成膜方法を提供でき、それによって下部電極と強誘電体薄膜との相互拡散や揮発性の原子、分子等の蒸発が抑制され、下部電極と強誘電体薄膜の界面が清浄に保たれ、かつ均一な強誘電体薄膜が得られ、特性の優れた強誘電体メモリ、圧電素子、インクジェット式ヘッドおよびインクジェットプリンタの作製が可能となる。
【0008】
【課題を解決するための手段】
本発明の強誘電体デバイスの作製方法は、基板上にバッファー層を形成する工程と、前記バッファー層上に電極膜を形成する工程と、前記電極膜上に強誘電体薄膜を形成する工程と、前記強誘電体薄膜上に電極膜を形成する工程と、を含む強誘電体デバイスの作製方法であって、前記強誘電体薄膜を形成する工程は、強誘電体薄膜の組成を一定に保持しながら成膜初期過程で前記強誘電体薄膜の結晶層を形成し得る第1の強誘電体薄膜成膜速度で成膜する工程と、 その後任意の膜厚になったところで前記第1の強誘電体薄膜成膜速度よりも速い第2の強誘電体薄膜成膜速度で前記結晶層上に前記結晶層と同じ結晶層を形成する工程と、を含むことを特徴とする。
上記構成によれば、低速、高速の2段階の成膜速度で強誘電体薄膜を形成しており、成膜初期過程で成膜速度を遅くすることで比較的低温でも強誘電体薄膜の結晶層が形成され、その後成膜速度を速くしても前期結晶層を引きずることにより低温でも強誘電体薄膜が結晶化される。従って、シード層を用いなくても、単純に同じ成膜速度で成膜した場合よりも低温で結晶性のよい強誘電体薄膜が得られる。
【0009】
また本発明の強誘電体デバイスの作製方法は、前記第1の強誘電体薄膜成膜速度は0.01nm/秒以下であり、前記第2の強誘電体薄膜成膜速度は0.01nm/秒より大きいことを特徴とする。
上記構成によれば、成膜時間を大きく長くすること無く強誘電体薄膜を得ることができる。
【0010】
また本発明の強誘電体デバイスの作製方法は、前記強誘電体薄膜を形成する工程において、レーザーアブレーション法を用い、成膜速度の制御はレーザーの発振周波数、レーザーエネルギーの少なくともどちらか一方で調整することを特徴とする。
上記構成によれば、強誘電体薄膜の成膜速度の制御を容易に行なうことができる。
【0011】
また本発明の強誘電体デバイスの作製方法は、前記基板上にバッファー層を形成する工程は、バッファ−層の組成を一定に保持しながら成膜初期過程で前記バッファー層の結晶層を形成し得る第1のバッファー層成膜速度で成膜する工程と、その後任意の膜厚になったところで前記第1のバッファー層成膜速度よりも速い第2のバッファー層成膜速度で、前記バッファー層の結晶層上に前記バッファー層の結晶層と同じ結晶層を形成する工程と、を含むことを特徴とする。
【0012】
また本発明の強誘電体デバイスの作製方法は、前記バッファー層上に電極膜を形成する工程は、電極膜の組成を一定に保持しながら成膜初期過程で前記電極膜の結晶層を形成し得る第1の電極膜成膜速度で成膜する工程と、その後任意の膜厚になったところで前記第1の電極膜成膜速度よりも速い第2の電極膜成膜速度で、前記電極膜の結晶層上に前記電極膜の結晶層と同じ結晶層を形成する工程と、を含むことを特徴とする。
上記構成によれば、バッファー層および電極膜も低温で形成することができ、強誘電体薄膜まで含めて低温プロセスが可能となる。
【0013】
また本発明の強誘電体デバイスの作製方法は、前記第1のバッファー層成膜速度は0.01nm/秒以下であり、前記第2のバッファー層成膜速度は0.01nm/秒より大きいことを特徴とする。
【0014】
また本発明の強誘電体デバイスの作製方法は、前記第1の電極膜成膜速度は0.01nm/秒以下であり、前記第2の電極膜成膜速度は0.01nm/秒より大きいことを特徴とする。
上記構成によれば、成膜時間を大きく長くすること無くバッファー層、電極膜を得ることができる。
【0015】
また本発明の強誘電体デバイスの作製方法は、前記基板上にバッファー層を形成する工程と前記バッファー層上に電極膜を形成する工程の各工程のうち少なくともどちらか一つにおいて、レーザーアブレーション法を用い、前記バッファー層または前記電極膜の成膜速度の制御はレーザーの発振周波数、レーザーエネルギーの少なくともどちらか一方で調整することを特徴とする。
上記構成によれば、酸化物からなるバッファー層、電極膜の成膜速度の制御を容易に行なうことができる。
【0016】
本発明の強誘電体メモリは、基板上に形成されたバッファー層と、前記バッファー層上に形成された電極膜と、前記電極膜上に形成された強誘電体薄膜と、前記強誘電体薄膜上に形成された電極膜と、を含む強誘電体メモリにおいて、前記基板は単結晶、アモルファスのうちの少なくとも1種類からなり、前記強誘電体薄膜はペロブスカイト構造からなり特定の方位の配向を有する、上記のいずれかに記載の強誘電体デバイスの作製方法で作製されたことを特徴とする。
上記構成によれば、各種基板上に強誘電体薄膜と電極層間で相互拡散が抑制され、清浄な界面を有し、強誘電特性に優れた強誘電体メモリを提供することができる。
【0017】
本発明の圧電素子は、基板上に形成されたバッファー層と、前記バッファー層上に形成された電極膜と、前記電極膜上に形成された強誘電体薄膜と、前記強誘電体薄膜上に形成された電極膜と、を含む圧電素子において、前記基板は単結晶、アモルファスのうちの少なくとも1種類からなり、前記強誘電体薄膜はペロブスカイト構造、またはイルメナイト構造からなり特定の方位の配向を有する、上記いずれかに記載の強誘電体デバイスの作製方法で作製されたことを特徴とする圧電素子。
上記構成によれば、各種基板上に強誘電体薄膜と電極層間で相互拡散が抑制され、清浄な界面を有し、圧電特性に優れた圧電素子を提供することができる。
【0018】
本発明のインクジェット式ヘッドは、前記圧電素子を備え、前記圧電素子に備えられた前記バッファー層の振動により容積変化可能に構成されたインク室を前記基板に備えたことを特徴とする。
上記構成によれば、性能の良いインクジェット式ヘッドを提供することができる。
【0019】
本発明のインクジェットプリンタは前記インクジェット式ヘッドを備えたことを特徴とする。
上記構成によれば、性能の良いインクジェットプリンタを提供することができる。
【0020】
【発明の実施の形態】
〔実施形態1〕
図1は、本実施形態1における強誘電体メモリ素子の基本構造の断面図である。この図において、1は基板、2は基板1上に形成されたバッファー層、3はバッファー層2上に形成された電極膜、4は電極膜(電極層ともいう)3上に形成された強誘電体薄膜、5は強誘電体薄膜4上に形成された電極膜である。
【0021】
基板1として、Si単結晶、表面にアモルファス層の自然酸化膜SiO2を有するSi基板、サファイアなどのセラミックス単結晶基板を使用することができる。また、アモルファスSi、多結晶Siが表面に形成されたSOI基板でもよい。
【0022】
バッファー層2は、単一配向している(膜厚方向のみ配向方位が揃っている)ものが好ましいが、さらに面内配向している(三次元方向の全てに配向方位が揃っている)ものであればなお良い。バッファー層2は、例えば、NaCl構造の金属酸化物、蛍石型構造の金属酸化物、ペロブスカイト構造の金属酸化物等のうちの少なくとも1種を含むものが好ましい。これらの中でも、バッファー層2は、NaCl構造の金属酸化物、蛍石型構造の金属酸化物のうちの少なくとも1種を含むものがより好ましく、これらを主材料とするものがより好ましい。
【0023】
また、NaCl構造の金属酸化物としては、例えば、MgO、CaO、SrO、BaO、MnO、FeO、CoO、NiO、または、これらを含む固溶体等が挙げられるが、これらの中でも、特に、MgO、CaO、SrO、BaO、または、これらを含む固溶体のうちの少なくとも1種を用いるのが好ましい。このようなNaCl構造の金属酸化物は、ペロブスカイト構造を有する金属酸化物との格子不整合が特に小さい。また、Si基板との整合性も良い。
【0024】
一方、蛍石型構造の金属酸化物としては、例えば、イットリア安定化ジルコニア、CeO2、ZrO2、ThO2、UO2、または、これらを含む固溶体等が挙げられるが、これらの中でも、イットリア安定化ジルコニア、CeO2、ZrO2、または、これらを含む固溶体のうちの少なくとも1種を用いるのが好ましい。このような蛍石型構造の金属酸化物は、ペロブスカイト構造を有する金属酸化物との格子不整合が特に小さい。また、Si基板との整合性も良い。さらにはアモルファス上でも単一配向膜の形成が可能である。
【0025】
NaCl構造の金属酸化物MgO、CaO、SrO、BaOは潮解性を示すので、できるだけ薄く形成するのが好ましく、具体的には、その平均厚さが10nm以下であるのが好ましく、5nm以下であるのがより好ましい。
【0026】
また、このようにバッファー層2の平均厚さを小さくすることにより、例えば強誘電体メモリを作製する場合において、この強誘電体メモリのデザインルールの微細化に伴って必要となる薄型(例えば10nmオーダー厚)のキャパシタを作製することができるという利点もある。
【0027】
バッファー層2上には、電極膜3が配向制御され形成されている。前述したように、バッファー層2は、配向方位の揃ったものであるので、このバッファー層2上形成される電極膜3も配向方位が揃ったものとなる。
【0028】
電極膜3としては、CaRuO3、SrRuO3、BaRuO3、RuO2、IrO2、Ru、Ir、Pt、La1−xSrxCoO3(0.3<x<0.5)、La1−xSrxMnO3(0.2<x<0.4)、LaNiO3のうち少なくとも1種であるのが好ましい。これらの電極材料は、前記バッファー層2とのマッチングもよく、またその上に形成しようとするペロブスカイト構造の強誘電体薄膜4を配向させるのに適している。
【0029】
電極膜3は、例えば、立方晶または擬立方晶で(100)配向、(110)配向、(111)配向等でエピタキシャル成長しているもののいずれであってもよいが、強誘電体薄膜の配向させたい方位に合わせて制御すればよい。また、電極膜3の平均厚さは、特に限定されないが、10〜300nm程度とするのが好ましく、50〜150nm程度とするのがより好ましい。これにより、電極膜3は、電極としての機能を十分に発揮することができるとともに、電子デバイスの大型化を防止することができる。
【0030】
強誘電体薄膜4は、ペロブスカイト構造のPZT、BaTiO3、SrBi2Ta2O9、Bi4Ti3O12などからなる。テトラゴナル組成のPZT、BaTiO3は分極軸方向が(001)方向なので、(001)または(111)配向させると大きな残留分極(以下Pr)と小さな抗電界(以下Ec)が得られて好ましい。(111)配向はいわゆるエンジニアードドメイン方向である。前記配向をさせるためには、CaRuO3、SrRuO3、BaRuO3、La1−xSrxCoO3(0.3<x<0.5)、La1−xSrxMnO3(0.2<x<0.4)、LaNiO3の電極層3を立方晶または擬立方晶で(100)または(111)配向のものを用いればよい。また、その上にPt、Ir、Ruを形成しても良い。これらを(100)配向させるためには、Si(100)単結晶基板上に、バッファー層2としてNaCl構造の金属酸化物MgO、CaO、SrO、BaOを形成すれば可能である。前記電極膜3(100)上には前記ペロブスカイト構造のPZT、BaTiO3、SrBi2Ta2O9、Bi4Ti3O12などの強誘電体薄膜4が(001)配向する。あるいはSi(100)単結晶基板上にバッファー層2として、YSZ、CeO2、YBa2Cu3Oyを順に堆積しても、電極膜3は(100)配向、さらにその上の強誘電体薄膜4は(001)配向する。このときYSZ、CeO2は(100)配向、YBa2Cu3Oyは(001)配向である。
【0031】
一方、電極膜3とPZTやBaTiO3などの強誘電体薄膜4を(111)配向させるためには、Si(111)単結晶基板上にバッファー層2としてNaCl構造の金属酸化物MgO、CaO、SrO、BaOを形成すれば可能である。
【0032】
SrBi2Ta2O9、Bi4Ti3O12などの層状ペロブスカイトは(001)配向は容易であるが、c軸には分極を持たないのでc軸を傾けた方がよい。Si(100)単結晶基板上にバッファー層2としてYSZを用いれば、YSZは(100)配向し、
その上にCaRuO3、SrRuO3、BaRuO3、La1−xSrxCoO3(0.3<x<0.5)、La1−xSrxMnO3(0.2<x<0.4)などの電極膜3を形成すれば電極膜は(110)配向し、その上に形成されるSrBi2Ta2O9は(116)配向、一方Bi4Ti3O12は(118)配向してそれぞれc軸を傾けることができる。また、電極膜3を(111)配向として、その上にSrBi2Ta2O9、Bi4Ti3O12を形成してもc軸を傾けることができる。
【0033】
バッファー層2、電極層3の形成はスパッタ法、MBE法、レーザーアブレーション法などで形成することができる。また、強誘電体薄膜4の形成も各種方法があるが、成膜速度の制御が容易なレーザーアブレーション法が好適である。
【0034】
以上のような構造で配向を制御することは可能であるが、電極膜3と強誘電体薄膜4の相互拡散を抑え強誘電体特性を劣化させないため、できるだけ低温、好ましくは500℃以下で、高温で作製した時と同程度の結晶性を有する強誘電体薄膜を形成するのが望ましい。成膜速度を制御することによりそれが可能である。具体的には成膜初期過程で成膜速度を遅くし、ある膜厚になったところで成膜速度を速くして成膜する。ある膜厚は成膜する物質によるが、10〜50nmが好ましい。PZTをSrRuO3/SrO/Si(100)単結晶基板上に成膜する場合、成膜速度を膜初期過程で0.01nm/秒とし、膜厚が10nmとなったところで0.05nm/秒として成膜すると400℃の低温でも650℃で成膜したときと同程度の結晶性を有するエピタキシャル薄膜を成膜時間を大きく変化させることなく得ることが可能である。PZTを500℃以下の低温で結晶化させるための成膜速度の上限値は0.01nm/秒であり、それ以上だと結晶化されない。従って、成膜初期過程では成膜速度を0.01nm/秒以下にする必要がある。これはPZTに限らず、同じペロブスカイト構造を有するBaTiO3等や層状ペロブスカイト構造のSrBi2Ta2O9、Bi4Ti3O12等でも同様である。なお、成膜速度の切り替えはレーザーの発振周波数の変化またはレーザーエネルギーの変化で容易に行なうことができる。
【0035】
〔実施形態2〕
図2は本実施形態2における強誘電体メモリ2000を模式的に示す平面図である。また、図3は図2のA−Aに沿った一部分を模式的に示す断面図である。
【0036】
これら図において、100はマトリックス状のメモリセルアレイ、200はメモリセルを選択するMOSトランジスタを含む周辺回路である。周辺回路200の最上部は、保護層を兼ねた層間絶縁膜のアモルファス層112である。113はアモルファス層112上に形成されたバッファー層、114は第1の電極層、115は強誘電体薄膜、116は第2の電極層、117は保護層である。
【0037】
前記バッファー層113、第1の電極層114、強誘電体薄膜115の材料および結晶方位の関係は実施形態1に準ずる。
【0038】
Al配線を含めMOSトランジスタを含む周辺回路200を高温に晒すと劣化してしまうので、強誘電体薄膜115の形成のみでなく、バッファー層113および第1の電極層114の形成も、できるだけ低温、好ましくは500℃以下、より好ましくは400℃以下で形成することが望ましい。成膜法は各種あるが、これらの形成もレーザーアブレーションが好適である。
【0039】
実施形態1と同様、バッファー層113および第1の電極層114もレーザーアブレーション法で成膜速度を制御することにより、低温成長が可能である。すなわち成膜初期過程で成膜速度を遅くし、ある膜厚になったところで成膜速度を速くして成膜する。ある膜厚は成膜する物質によるが、10〜50nmが好ましい。アモルファス上ではバッファー層113を厚めにしたほうが、結晶性がよくなる。バッファー層113および第1の電極層114の材料は、構造が単純であるため、400℃の低温でも成長可能である。強誘電体薄膜115は、実施形態1で示したように低温形成が可能なので、高温に晒すこと無く強誘電体メモリ2000を作製できる。バッファー層113および第1の電極層114を500℃以下の低温で結晶化させるための成膜速度の上限値は強誘電体薄膜115と同様0.01nm/秒であり、それ以上だと結晶化されない。従って、成膜初期過程では成膜速度を0.01nm/秒以下にする必要がある。
【0040】
上記方法によれば、半導体素子との集積化が可能となるため、応用範囲がさらに広がる。
【0041】
〔実施形態3〕
図5は、本発明のインクジェットプリンタの構成を示す概略図であり、図6は、本発明のインクジェット式記録ヘッドの構成を示す分解斜視図であり、図7は、本発明の圧電素子を模式的に示す断面図である。
【0042】
<インクジェットプリンタ>
まず、インクジェットプリンタの構成について説明する。
【0043】
図5に示すインクジェットプリンタ301は、装置本体302を備えており、上部後方に記録用紙Pを設置するトレイ321と、下部前方に記録用紙Pを排出する排紙口322と、上部面に操作パネル307とが設けられている。
【0044】
操作パネル307は、例えば、液晶ディスプレイ、LEDランプ等で構成され、エラーメッセージ等を表示する表示部(図示せず)と、各種スイッチ等で構成される操作部(図示せず)とを備えている。
【0045】
また、装置本体302の内部には、主に、往復動するヘッドユニット303を備える印刷装置(印刷手段)304と、記録用紙Pを1枚ずつ印刷装置4に送り込む給紙装置(給紙手段)305と、印刷装置304および給紙装置305を制御する制御部(制御手段)306とを有している。
【0046】
制御部306の制御により、給紙装置305は、記録用紙Pを一枚ずつ間欠送りする。この記録用紙Pは、ヘッドユニット303の下部近傍を通過する。このとき、ヘッドユニット3が記録用紙Pの送り方向とほぼ直交する方向に往復移動して、記録用紙Pへの印刷が行なわれる。すなわち、ヘッドユニット303の往復動と記録用紙Pの間欠送りとが、印刷における主走査および副走査となって、インクジェット方式の印刷が行なわれる。
【0047】
印刷装置304は、ヘッドユニット303と、ヘッドユニット303の駆動源となるキャリッジモータ341と、キャリッジモータ341の回転を受けて、ヘッドユニット303を往復動させる往復動機構342とを備えている。
【0048】
ヘッドユニット303は、その下部に、多数のノズル孔310を備えるインクジェット式記録ヘッドHと、インクジェット式記録ヘッドHにインクを供給するインクカートリッジ331と、インクジェット式記録ヘッドHおよびインクカートリッジ331を搭載したキャリッジ332とを有している。
【0049】
なお、インクカートリッジ331として、イエロー、シアン、マゼンタ、ブラック(黒)の4色のインクを充填したものを用いることにより、フルカラー印刷が可能となる。この場合、ヘッドユニット331には、各色にそれぞれ対応したインクジェット式記録ヘッドH(この構成については、後に詳述する。)が設けられことになる。
【0050】
キャリッジモータ341の作動により、ヘッドユニット303が往復動する。そして、この往復動の際に、インクジェット式記録ヘッドHから適宜インクが吐出され、記録用紙Pへの印刷が行われる。
【0051】
給紙装置305は、その駆動源となる給紙モータ351と、給紙モータ351の作動により回転する給紙ローラ352とを有している。
【0052】
制御部306は、例えばパーソナルコンピュータやディジタルカメラ等のホストコンピュータから入力された印刷データに基づいて、印刷装置304や給紙装置305等を制御することにより印刷を行うものである。
【0053】
制御部306は、いずれも図示しないが、主に、各部を制御する制御プログラム等を記憶するメモリ、後述する圧電素子(振動源)400を駆動して、インクの吐出タイミングを制御する圧電素子駆動回路、印刷装置304(キャリッジモータ341)を駆動する駆動回路、給紙装置305(給紙モータ351)を駆動する駆動回路、および、ホストコンピュータからの印刷データを入手する通信回路と、これらに電気的に接続され、各部での各種制御を行うCPUとを備えている。
【0054】
また、CPUには、例えば、インクカートリッジ331のインク残量、ヘッドユニット303の位置、温度、湿度等の印刷環境等を検出可能な各種センサが、それぞれ電気的に接続されている。
【0055】
制御部306は、通信回路を介して、印刷データを入手してメモリに格納する。CPUは、この印刷データを処理して、この処理データおよび各種センサからの入力データに基づいて、各駆動回路に駆動信号を出力する。この駆動信号により圧電素子400、印刷装置304および給紙装置305は、それぞれ作動する。これにより、記録用紙Pに印刷が行われる。
【0056】
<インクジェット式記録ヘッド>
次に、インクジェット式記録ヘッドの構成について説明する。
【0057】
図6に示すインクジェット式記録ヘッドH(以下、単に「ヘッドH」と言う。)は、ノズル板101と、インク室基板201と、振動板300と、振動板300に接合された圧電素子(振動源)400とを備え、これらが基体500に収納されている。なお、このヘッドHは、オンデマンド形のピエゾジェット式ヘッドを構成する。
【0058】
ノズル板101は、例えばステンレス製の圧延プレート等で構成されている。このノズル板101には、インク滴を吐出するための多数のノズル孔110が形成されている。これらのノズル孔110間のピッチは、印刷精度に応じて適宜設定される。
【0059】
このノズル板101には、インク室基板201が固着(固定)されている。
【0060】
このインク室基板201は、ノズル板101、側壁(隔壁)220および後述する振動板300により、複数のインク室(キャビティ、圧力室)210と、インクカートリッジ331から供給されるインクを一時的に貯留するリザーバ室230と、リザーバ室230から各インク室210に、それぞれインクを供給する供給口240とが区画形成されている。
【0061】
これらのインク室210は、それぞれ短冊状(直方体状)に形成され、各ノズル孔110に対応して配設されている。各インク室210は、後述する振動板300の振動により容積可変であり、この容積変化により、インクを吐出するよう構成されている。
【0062】
このインク室基板201を得るための母材201’としては、例えば、シリコン単結晶基板、各種ガラス基板、各種プラスチック基板等を用いることができる。これらの基板は、いずれも汎用的な基板であるので、これらの基板を用いることにより、ヘッドHの製造コストを低減することができる。
【0063】
また、これらの中でも、母材201’としては、(110)配向シリコン単結晶基板を用いるのが好ましい。この(110)配向シリコン単結晶基板は、異方性エッチングに適しているのでインク室基板201を、容易かつ確実に形成することができる。
【0064】
このインク室基板201の平均厚さは、特に限定されないが、10〜1000μm程度とするのが好ましく、100〜500μm程度とするのがより好ましい。
【0065】
また、インク室210の容積は、特に限定されないが、0.1〜100pL程度とするのが好ましく、0.1〜10pL程度とするのがより好ましい。
【0066】
一方、インク室基板201のノズル板101と反対側には、振動板300が接合され、さらに振動板300のインク室基板201との反対側には、複数の圧電素子400が接触して設けられている。
【0067】
また、振動板300の所定位置には、振動板300の厚さ方向に貫通して連通孔310が形成されている。この連通孔310を介して、インクカートリッジ331からリザーバ室230に、インクが供給可能となっている。
【0068】
各圧電素子400は、それぞれ各インク室210のほぼ中央部に対応して配設されている。各圧電素子400は、前記の圧電体素子駆動回路に電気的に接続され、圧電素子駆動回路の信号に基づいて作動するよう構成されている。
【0069】
基体500は、例えば各種樹脂材料、各種金属材料等で構成されており、この基体500にインク室基板201が固定、支持されている。
また、前記実施形態のインクジェット式記録ヘッドの構成は、例えば、各種工業用液体吐出装置の液体吐出機構に適用することもできる。この場合、液体吐出装置では、前述したようなインク(イエロー、シアン、マゼンダ、ブラック等のカラー染料インク)の他、例えば、液体吐出機構のノズル(液体吐出口)からの吐出に適当な粘度を有する溶液や液状物質等が使用可能である。
【0070】
<圧電素子>
以下、振動板300および圧電素子400の構成について、図7を参照しつつさらに詳細に説明する。
【0071】
図7に示す圧電素子(積層体)400は、母材201’上に形成されたアモルファス層202、前記アモルファス層202上に形成されたバッファー層203、前記バッファー層203上に形成された下部電極膜(第1の電極)420、前記下部電極膜(第1の電極)420上に形成された強誘電体薄膜430、前記強誘電体薄膜430上に形成された上部電極膜(第2の電極)410で構成されている。なお、前記アモルファス層202とバッファー層203で振動板300が形成されている。換言すれば、圧電素子400は、下部電極膜420の強誘電体薄膜430との反対側に、振動板300が下部電極420に接触して設けられている。
【0072】
この圧電素子400の振動板300は、強誘電体薄膜430とそれを挟む下部電極膜(第1の電極)420と上部電極膜(第2の電極)410の振動により振動し、インク室210の内部圧力を瞬間的に高める機能を有するものである。
【0073】
振動板300を構成するアモルファス層202はSi基板の表面を熱酸化して得られたSiO2であり、バッファー層203は、蛍石型構造、中でもYSZまたはZrO2が好適である。バッファー層203としては、ヤング率が高いものの方がよいからである。さらに下部電極420を所望の配向にさせるため、YSZまたはZrO2上にCeO2を形成し、さらにその上にペロブスカイト構造のYBa2Cu3Oyを形成する。レーザーアブレーション法を用い特定の方位からArイオンビームを基板に照射しながらYSZを成膜することにより、YSZは室温でもSiO2アモルファス上に(100)配向にエピタキシャル成長する。この上に形成されるCeO2も(100)配向し、さらにその上のYBa2Cu3Oyは(001)配向する。なお、CeO2とのYBa2Cu3Oyは下部電極420を配向させるためのバッファーなので、膜厚は50nm以下と薄くてよい。CeO2とYBa2Cu3Oyの成膜は、MOCVD法、スパッタ法、MBE法、レーザーアブレーション法などで可能であるが、レーザーアブレーション法を用いれば、YSZから連続形成できるので、清浄な界面が得られる。
【0074】
これらのバッファー層を用いることにより、振動板300を、振動板に要求される十分な強度(物理的性質)を有するものとすることができる。また、インク室基板201および下部電極420の双方との接合性(密着性)が向上する。
【0075】
このような振動板300の平均厚さは、特に限定されないが、10〜1000μm程度とするのが好ましく、100〜500μm程度とするのがより好ましい。振動板300の平均厚さを、前記範囲とすることにより、ヘッドHの大型化を防止しつつ、振動板300は、振動板に要求される十分な強度を確保することができる。
【0076】
振動板300上には、強誘電体薄膜430に電圧を印加するための一方の電極である下部電極420が形成されている。
【0077】
下部電極420としては、例えば、CaRuO3、SrRuO3、BaRuO3、La1−xSrxCoO3(0.3<x<0.5)、La1−xSrxMnO3(0.2<x<0.4)、LaNiO3、Pt、Irなどが上げられる。なお、これらを積層しても良い。これら電極材料は前記バッファー層203上にエピタキシャル成長が可能である。例えばYBa2Cu3Oy(001)上には立方晶または擬立方晶で(100)方向にエピタキシャル成長する。これらは、スパッタ、MBE、MOCVD、レーザーアブレーション法などで作製可能であるが、レーザーアブレーション法を用いれば、バッファー層203から連続形成できるので、清浄な界面が得られる。
【0078】
下部電極420の平均厚さは、特に限定されないが、1〜1000nm程度とするのが好ましく、100〜700nm程度とするのがより好ましい。
【0079】
下部電極420上には、電圧の印加により変形する強誘電体薄膜430が、所定の形状で形成されている。
【0080】
強誘電体薄膜430は、ペロブスカイト構造またはイルメナイト構造からなる。例えば、ペロブスカイト構造型としてはPZT、PLZT、または、これらにマグネシウム、ニオブのような添加物を添加したリラクサー、SrBi2Ta2O9、(Bi,La)4Ti3O12のようなBi層状化合物、KNbO3、BaTiO3等が挙げられる。またイルメナイト構造としてはLiNbO3などが挙げられる。前記ペロブスカイト構造を有する強誘電体薄膜430は前記立方晶または擬立方晶で(100)配向した下部電極420上にc軸方向にエピタキシャル成長する。ただし、Bi層状化合物はc軸方向に分極を持たない為、実施形態1で述べたような構成にするとよい。一方イルメナイト構造型の強誘電体薄膜430は、下部電極膜420の配向を立方晶または擬立方晶で(111)配向にすることにより、c軸配向させることができる。このように強誘電体薄膜400の配向を制御することにより、ランダム配向の場合より圧電定数が向上する。
【0081】
しかし、強誘電体薄膜430を高温で作製すると下部電極420との間で相互拡散が生じ、強誘電体薄膜430の性能を最大限に発揮できない。したがって、実施形態1、2で述べたような作製方法により500℃以下の低温で作製するのが望ましい。それにはレーザーアブレーション法を用いるのがよい。これにより、結晶性がよい状態で相互拡散が抑えられ圧電特性が向上する。
【0082】
強誘電体薄膜430の平均厚さは、特に限定されないが、0.1〜50μm程度とするのが好ましく、0.3〜15μm程度とするのがより好ましく、0.5〜3μm程度とするのがさらに好ましい。強誘電体薄膜430の平均厚さを、前記範囲とすることにより、圧電素子400(延いては、ヘッドH)の大型化を防止しつつ、各種特性を好適に発揮し得る圧電素子400とすることができる。
【0083】
圧電体層430上には、圧電体層430に電圧を印加するための他方の電極となる上部電極410が形成されている。
【0084】
この上部電極410は、複数の圧電素子400の個別電極として、それぞれ設けられている。すなわち、上部電極410の平面視形状は、強誘電体薄膜430の平面視形状とほぼ等しくなるよう形成されている。
【0085】
上部電極410は、例えば、白金(Pt)、イリジウム(Ir)、アルミニウム(Al)、または、これらを含む合金等の各種導電性材料で構成されている。なお、上部電極410をアルミニウムで構成する場合、イリジウム等で構成される層を積層するようにするのが好ましい。これにより、上部電極410の電蝕による劣化を防止または抑制することができる。これらの材料は室温でスパッタ、蒸着法等を用いて形成することができる。
【0086】
以下、本発明の実施例について図面を参照しながら説明する。
【0087】
(実施例1)
図1は、本実施例1における強誘電体メモリ素子の基本構造の断面図である。この構造の具体的作製方法を以下に示す。基板1としてここでは自然酸化膜のアモルファス層が表面に形成されたSi(100)単結晶を用いた。まず、自然酸化膜のアモルファス層が表面に形成されたSi(100)単結晶基板上にバッファー層2としてSrOをレーザーアブレーション法を用いて形成した。基板温度700℃、真空度3×10−7Torrで成膜することにより、(110)配向のSrOエピタキシャル膜が得られた。次に同様にレーザーアブレーション法を用いてSrO膜上に電極膜3のSrRuO3薄膜を形成した。基板温度600℃、酸素分圧1×10−2Torrで成膜することにより、擬立方晶で(100)配向のSrRuO3薄膜が得られた。続いて同様にレーザーアブレーション法を用い電極膜3の前期SrRuO3上に強誘電体薄膜4としてPZTを形成した。PZTのZrとTiの組成比はZr/Ti=40/60とした。この時、基板温度400℃、酸素分圧1×10−2Torrとした。また成膜速度は成膜初期過程で0.01nm/秒とし、その後0.05nm/秒とした。成膜速度の切り替えはレーザーの発振周波数の変化により行なった。なお、成膜速度の切り替えはレーザーエネルギーの変化でも行なうことができる。形成されたPZT薄膜はテトラの(001)配向エピタキシャル薄膜であった。(001)はPZTの分極軸方向である。図4に成膜後のPZT薄膜のRHEEDパターンを示す。PZTの(002)ピークでロッキングカーブを測定したときの半値幅は1.5°であり、Si基板上としてはかなり結晶性の良いものが得られた。このような手法により400℃という低温でも結晶性のよいPZT薄膜を得ることができた。成膜初期過程から0.05nm/秒と速い成膜速度で成膜した場合は、PZTは結晶化されず、X線回折パターンにはPZTのピークは何も見られなかった。以上より、成膜初期過程で成膜速度を遅くし、その後成膜速度を速くして、低温で結晶性の良い膜が得られるのは、成膜速度を遅くして得られた結晶層がテンプレート6の役割を果たし、その後成膜速度を速くして形成された強誘電体薄膜7が前記結晶層を引きずって成長するためと考えられる。
【0088】
図8にこの成膜過程を模式的に示す。成膜初期過程の成膜速度が遅い状態で低温で結晶化できるのはマイグレーション付与の効果によると考えられる。一方、成膜初期から最後まで0.01nm/秒の遅い成膜速度で成膜した場合も、400℃の低温で結晶性の良いものが得られるが、成膜時間が長くなってしまうので、膜厚が厚くなると問題が生じる。PZTを500℃以下の低温で結晶化させるための成膜速度の上限値は0.01nm/秒であり、それ以上だと結晶化されない。従って、成膜初期過程では成膜速度を0.01nm/秒以下にする必要がある。これはPZTに限らず、同じペロブスカイト構造を有するBaTiO3等や層状ペロブスカイト構造のSrBi2Ta2O9、Bi4Ti3O12等でも同様であった。すなわち、これらの物質も上記作製方法で500℃以下の低温で配向膜を作製することが可能である。なお、前記各物質において350℃の低温まで配向膜が得られることが確認されている。なお、成膜温度500℃以上の高温の場合は成膜速度を成膜初期から速くしても結晶化できる。
【0089】
上記作製方法で作製されたPZT薄膜の上に上部電極層5としてPtを形成し、図1に示すような強誘電体メモリを得た。得られた強誘電体メモリの電気特性を評価したところ、Pr=70μC/cm2、Ec=100kV/cm、角型比Pr/Ps=0.95と角型性のよい良好なヒステリシスが得られた。またファティーグ特性も1015回までPrはほとんど変化せず一定であった。比較として上記材料と構造で、PZTの成膜温度だけを600℃として作製した強誘電体メモリの特性は、Pr=60μC/cm2、Ec=100kV/cm、角型比Pr/Ps=0.85であった。すなわち、低温で作製したほうが特性がよかった。またリーク特性も低温で作製したほうがよかった。SIMSで分析したところ、600℃で作製したものは下部電極層3のRuと強誘電体薄膜4のPbの相互拡散が見られたが、400℃で作製したものは相互拡散が見られなかった。これが特性の差に表れていると考えられる。すなわち、上記方法で作製したほうが相互拡散が抑えられ特性の良いものが得られる。
【0090】
なお、ここでは、バッファー層2としてSrOを用いたが、BaO、MgO、CaOでも同様な効果が得られる。この他にも、バッファー層2としてイットリア安定化ジルコニア(以下YSZ)を形成し、その上にCeO2を形成し、さらにその上にYBa2Cu3Oyを形成した複合のバッファー層2でも上記構造と同じ配向のものが得られる。また、電極層3として、CaRuO3、BaRuO3、La1−xSrxCoO3(0.3<x<0.5)、La1−xSrxMnO3(0.2<x<0.4)、LaNiO3を用いても、SrRuO3を用いた場合と同様な強誘電体薄膜4の配向と特性が得られる。またこれらSrRuO3等の上にPtやIrを形成しても同様な効果が得られる。PtやIrを形成したほうが電極膜の抵抗値が低くなり、より好ましい。Ruを用いる場合は、SrRuO3等は(111)配向にするのが望ましい。この場合はSi(111)基板を用いればよい。また、サファイア基板のR面を用いるとその上に形成されるRuO2、IrO2などの電極膜は(101)配向となり、上記方法を用いればさらにその上に形成される層状ペロブスカイト構造のSrBi2Ta2O9、Bi4Ti3O12等は分極軸方向であるa軸配向膜が低温で得られる。
【0091】
なお、ここで示した成膜条件、成膜速度は一例に過ぎず、これに限るものではない。
【0092】
(実施例2)
図2は本実施例2における強誘電体メモリ2000を模式的に示す平面図である。また、図3は図2のA−Aに沿った一部分を模式的に示す断面図である。
【0093】
バッファー層113は、SrO、MgO、BaO、CaO、CeO2、ZrO2、YSZ、YBa2Cu3Oy等から形成される。
【0094】
これらバッファー層113は、レーザーアブレーション法で形成することができる。ここでは、YSZを用い、酸素分圧1×10−2Torr、基板温度400℃、成膜初期の成膜速度0.01nm/秒、膜厚10nm形成されたところでレーザーの発振周波数を変化させ成膜速度を0.05nm/秒で成膜することにより、アモルファス層112上に(111)配向膜が形成される。やはり成膜初期から高速で成膜するとYSZは結晶化されない。
【0095】
第1の電極層114として、ここではSrRuO3を用いる。電極層114の厚さは、電極として機能すればよいので、約100nm程度でよい。
【0096】
電極膜114もレーザーアブレーション法で形成する。基板温度400℃、酸素分圧1×10−2Torr、成膜初期の成膜速度0.01nm/秒、膜厚10nm形成されたところで同様に成膜速度を0.05nm/秒で成膜することにより、YSZ(111)上にSrRuO3が擬立方晶で(110)配向する。
【0097】
ペロブスカイト構造の強誘電体薄膜115は、BaTiO3、PZT、SrBi2Ta2O9、Bi4Ti3O12等から構成され得る。これらペロブスカイト型酸化物薄膜31の厚さは、10〜200nmが好ましい。
【0098】
これらペロブスカイト型酸化物層から成る強誘電体薄膜は、レーザーアブレーション法で形成される。ここでは、Bi4Ti3O12を用い、基板温度400℃、酸素分圧1×10−2Torr、成膜初期の成膜速度0.01nm/秒、膜厚10nm形成されたところで成膜速度を0.05nm/秒で成膜することにより、(118)配向膜が形成される。
【0099】
第2の電極層116は、SrRuO3、Pt、Ir、Ru等から構成され得る。
【0100】
これら電極は、レーザーアブレーション法、スパッタ法、蒸着法等の方法で400℃以下の低温で形成することができる。
【0101】
強誘電体薄膜115及び第2の電極層116の上に形成された保護層117は、SiO2、Al2O3、ZrO2等から構成され得る。
【0102】
これら保護層は、レーザーアブレーション法、CVD法、スパッタ法等の方法で低温で形成することができる。
【0103】
以上のように、バッファー層113、第1の電極層114、強誘電体薄膜115を低温で配向を制御して形成することにより、下部のMOSトランジスタを含む周辺回路に悪影響を与えることなく、Bi4Ti3O12(118)配向膜で単結晶基板上と同程度のPr=20μC/cm2が得られ、ファティーグ特性にも優れた強誘電体メモリを形成することができた。
【0104】
なお、ここで示した成膜条件、成膜速度は一例に過ぎず、これに限るものではない。
【0105】
(実施例3)
図7は本実施例3の圧電素子を模式的に示す断面図である。ここでは基板201’として、Si(110)単結晶基板を用いる。アモルファス層202は、SiO2から構成される。SiO2はSi基板を選択エッチングするときのエッチングストッパーの役割を果たす。ここでは熱酸化によりSiO2を形成したが、CVD法、レーザーアブレーション法等の方法を用いても良い。
【0106】
バッファー層203として、ここではまずYSZをレーザーアブレーション法を用いて形成する。Arイオンビームを基板の法線に対して45〜55度の角度で基板に照射しながら成膜することにより、(100)配向のYSZエピタキシャル膜が得られる。この時の基板温度は25℃、酸素分圧1×10−6Torrである。さらにこの上にレーザーアブレーションを用いてCeO2を形成すると(100)配向のCeO2エピタキシャル膜が得られ、さらにこの上に連続してYBa2Cu3Oyを形成すると(001)配向のYBa2Cu3Oyエピタキシャル薄膜が得られる。この時、CeO2とYBa2Cu3Oyの成膜条件はどちらも基板温度600℃、酸素分圧1×10−2Torrとした。
【0107】
次に同様にレーザーアブレーション法を用いて前記バッファー層203上に下部電極420のSrRuO3薄膜を形成した。基板温度600℃、酸素分圧1×10−2Torrで成膜することにより、擬立方晶で(100)配向のSrRuO3薄エピタキシャル膜が得られた。
【0108】
続いて同様にレーザーアブレーション法を用い下部電極膜420のSrRuO3上に強誘電体薄膜430としてPZTを形成した。PZTのZrとTiの組成比はZr/Ti=58/42とした。この時、基板温度400℃、酸素分圧1×10−2Torrとした。また成膜速度は成膜初期過程で0.01nm/秒とし、その後0.05nm/秒とした。成膜速度の切り替えはレーザーの発振周波数の変化により行なった。なお、成膜速度の切り替えはレーザーエネルギーの変化でも行なうことができる。形成されたPZT薄膜はロンボヘドラル構造の(100)配向エピタキシャル薄膜であった。ロンボヘドラル構造PZTの分極軸方向は(111)であり、このような方位関係はいわゆるエンジニアードドメイン構造になる。400℃という低温で結晶性の良い膜が得られるのは、実施例1に示した理由と同じである。圧電応用の場合、1μmくらいの膜厚が必要になり、その結果成膜時間が長くなるので、本方法は有効である。
【0109】
上記作製方法で作製されたPZT薄膜の上に上部電極膜410としてPtを形成した後、上部電極層410のPtと強誘電体薄膜430のPZTをフォトリソグラフィーでパターニングし、最後にSi基板を裏側から選択エッチングして図7に示すような圧電素子400を得た。得られた圧電素子を評価したところ、圧電定数d31=220pC/Nを得た。比較として上記材料と構造で、PZTの成膜温度だけを600℃として作製した圧電素子の特性は、圧電定数d31=180pC/Nであった。すなわち、低温で作製したほうが特性がよかった。またリーク特性も低温で作製したほうがよかった。SIMSで分析した結果は、実施例1で示した結果と同様であった。すなわち、本方法で作製したほうが相互拡散が抑えられ特性の良いものが得られる。
【0110】
なお、下部電極膜420として、CaRuO3、BaRuO3、La1−xSrxCoO3(0.3<x<0.5)、La1−xSrxMnO3(0.2<x<0.4)、LaNiO3を用いても、SrRuO3を用いた場合と同様な強誘電体薄膜430の配向と特性が得られる。またこれらSrRuO3等の上にPtやIrを形成しても同様な効果が得られる。PtやIrを形成したほうが電極膜の抵抗値が低くなり、より好ましい。
なお、ここで示した成膜条件、成膜速度は一例に過ぎず、これに限るものではない。
【0111】
圧電定数が大きくなることにより、インクジェット式ヘッドのインク室210を小型化・高密度化できる。小型化・高密度化できれば、固有振動数を上げられるので、高速で塗出できる。また同じヘッド形状で同じインク塗出量なら、低消費電力化できる。このようなインクジェット式ヘッドを用いれば、高速、高精細または低消費電力のインクジェットプリンタを作製できる。
【0112】
【発明の効果】
以上に述べたように本発明によれば、薄膜作製時において成膜初期過程で成膜速度を遅くし強誘電体薄膜の結晶層を形成し、その後任意の膜厚になったところで成膜速度を速くして前記結晶層上に同じ結晶層を形成することによって、単結晶基板あるいはアモルファス上に500℃以下の低温でも結晶性のよい強誘電体薄膜が得られ、下部電極との相互拡散も抑えられることから、高性能な強誘電体メモリ、圧電素子を提供することができる。また、前記方法によれば、バッファー層や電極層も低温形成できるため、半導体素子上への集積も可能となる。さらに前記圧電素子を用いれば、高性能なインクジェット式ヘッドの作製が可能となり、本インクジェット式ヘッドを用いれば、高性能なインクジェットプリンタを提供できる。
【図面の簡単な説明】
【図1】 本発明の実施例1における強誘電体メモリの基本構造の断面を示す図である。
【図2】 本発明の実施例2における強誘電体メモリ装置の一例を模式的に示す平面図である。
【図3】 図2のA−Aに沿った一部分を模式的に示す断面図である。
【図4】 本発明の実施例1におけるPZT強誘電体薄膜のRHEEDパターンを示す図である。
【図5】 本発明の実施例3におけるインクジェットプリンタの構成を示す図である。
【図6】 本発明の実施例3における圧電素子をインクジェット式ヘッドに適用した場合の構成を示す分解斜視図である。
【図7】 本発明の実施例3における圧電素子の構成を模式的に示す断面図である。
【図8】 本発明の強誘電体薄膜の成膜過程を模式的に示す概念図である。
【符号の説明】
1・・・基板
2、113、203・・・バッファー層
3・・・下部電極膜
4、115・・・強誘電体薄膜
5・・・上部電極膜
6・・・テンプレート
7・・・成膜速度を速くして形成した強誘電体薄膜
100・・・メモリセルアレイ
101・・・ノズル板
110・・・ノズル孔
112、202・・・アモルファス層
114・・・第1の電極層
116・・・第2の電極層
117・・・保護層
201・・・インク室基板
201’・・・母材
210・・・インク室
220・・・側壁
230・・・リザーバ室
240・・・供給口
300・・・振動板
301・・・インクジェットプリンタ
302・・・装置本体
303・・・ヘッドユニット
304・・・印刷装置
305・・・給紙装置
306・・・制御部
307・・・操作パネル
310・・・連通孔
321・・・トレイ
322・・・排紙口
331・・・インクカートリッジ
332・・・キャリッジ
341・・・キャリッジモータ
342・・・往復動機構
351・・・給紙モータ
352・・・給紙ローラ
400・・・圧電素子
410・・・上部電極膜
420・・・下部電極膜
430・・・強誘電体薄膜
500・・・基体
2000・・・強誘電体メモリ
Claims (12)
- 基板上にバッファー層を形成する工程と、前記バッファー層上に電極膜を形成する工程と、前記電極膜上に強誘電体薄膜を形成する工程と、前記強誘電体薄膜上に電極膜を形成する工程と、を含む強誘電体デバイスの作製方法であって、
前記強誘電体薄膜を形成する工程は、
強誘電体薄膜の組成を一定に保持しながら成膜初期過程で前記強誘電体薄膜の結晶層を形成し得る第1の強誘電体薄膜成膜速度で成膜する工程と、
その後任意の膜厚になったところで前記第1の強誘電体薄膜成膜速度よりも速い第2の強誘電体薄膜成膜速度で前記結晶層上に前記結晶層と同じ結晶層を形成する工程と、を含むことを特徴とする強誘電体デバイスの作製方法。 - 前記強誘電体薄膜を形成する工程において、前記第1の強誘電体薄膜成膜速度は0.01nm/秒以下であり、前記第2の強誘電体薄膜成膜速度は0.01nm/秒より大きいことを特徴とする請求項1記載の強誘電体デバイスの作製方法。
- 前記強誘電体薄膜を形成する工程において、レーザーアブレーション法を用い、成膜速度の制御はレーザーの発振周波数、レーザーエネルギーの少なくともどちらか一方で調整することを特徴とする請求項2記載の強誘電体デバイスの作製方法。
- 前記基板上にバッファー層を形成する工程は、
バッファ−層の組成を一定に保持しながら成膜初期過程で前記バッファー層の結晶層を形成し得る第1のバッファー層成膜速度で成膜する工程と、
その後任意の膜厚になったところで前記第1のバッファー層成膜速度よりも速い第2のバッファー層成膜速度で、前記バッファー層の結晶層上に前記バッファー層の結晶層と同じ結晶層を形成する工程と、を含むことを特徴とする請求項1記載の強誘電体デバイスの作製方法。 - 前記バッファー層上に電極膜を形成する工程は、
電極膜の組成を一定に保持しながら成膜初期過程で前記電極膜の結晶層を形成し得る第1の電極膜成膜速度で成膜する工程と、
その後任意の膜厚になったところで前記第1の電極膜成膜速度よりも速い第2の電極膜成膜速度で、前記電極膜の結晶層上に前記電極膜の結晶層と同じ結晶層を形成する工程と、を含むことを特徴とする請求項1記載の強誘電体デバイスの作製方法。 - 前記第1のバッファー層成膜速度は0.01nm/秒以下であり、前記第2のバッファー層成膜速度は0.01nm/秒より大きいことを特徴とする請求項4記載の強誘電体デバイスの作製方法。
- 前記第1の電極膜成膜速度は0.01nm/秒以下であり、前記第2の電極膜成膜速度は0.01nm/秒より大きいことを特徴とする請求項5記載の強誘電体デバイスの作製方法。
- 前記基板上にバッファー層を形成する工程と前記バッファー層上に電極膜を形成する工程の各工程のうち少なくともどちらか一つにおいて、レーザーアブレーション法を用い、前記バッファー層または前記電極膜の成膜速度の制御はレーザーの発振周波数、レーザーエネルギーの少なくともどちらか一方で調整することを特徴とする請求項6または7記載の強誘電体薄膜の作製方法。
- 基板上に形成されたバッファー層と、前記バッファー層上に形成された電極膜と、前記電極膜上に形成された強誘電体薄膜と、前記強誘電体薄膜上に形成された電極膜と、を含む強誘電体メモリにおいて、
前記基板は単結晶、アモルファスのうちの少なくとも1種類からなり、
前記強誘電体薄膜はペロブスカイト構造からなり特定の方位の配向を有する、請求項1〜8のいずれかに記載の強誘電体デバイスの作製方法で作製されたことを特徴とする強誘電体メモリ。 - 基板上に形成されたバッファー層と、前記バッファー層上に形成された電極膜と、前記電極膜上に形成された強誘電体薄膜と、前記強誘電体薄膜上に形成された電極膜と、を含む圧電素子において、
前記基板は単結晶、アモルファスのうちの少なくとも1種類からなり、
前記強誘電体薄膜はペロブスカイト構造、またはイルメナイト構造からなり特定の方位の配向を有する、請求項1〜8のいずれかに記載の強誘電体デバイスの作製方法で作製されたことを特徴とする圧電素子。 - 請求項10に記載の圧電素子を備え、前記圧電素子に備えられた前記バッファー層の振動により容積変化可能に構成されたインク室を前記基板に備えたことを特徴とするインクジェット式ヘッド。
- 請求項11に記載のインクジェット式ヘッドを備えたことを特徴とするインクジェットプリンタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002258874A JP4178888B2 (ja) | 2002-09-04 | 2002-09-04 | 強誘電体デバイスの作製方法、およびそれを用いた強誘電体メモリ、圧電素子、インクジェット式ヘッドおよびインクジェットプリンタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002258874A JP4178888B2 (ja) | 2002-09-04 | 2002-09-04 | 強誘電体デバイスの作製方法、およびそれを用いた強誘電体メモリ、圧電素子、インクジェット式ヘッドおよびインクジェットプリンタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004096050A JP2004096050A (ja) | 2004-03-25 |
JP4178888B2 true JP4178888B2 (ja) | 2008-11-12 |
Family
ID=32063387
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002258874A Expired - Fee Related JP4178888B2 (ja) | 2002-09-04 | 2002-09-04 | 強誘電体デバイスの作製方法、およびそれを用いた強誘電体メモリ、圧電素子、インクジェット式ヘッドおよびインクジェットプリンタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4178888B2 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7265483B2 (en) | 2004-03-29 | 2007-09-04 | Canon Kabushiki Kaisha | Dielectric member, piezoelectric member, ink jet head, ink jet recording apparatus and producing method for ink jet recording apparatus |
JP2006253477A (ja) * | 2005-03-11 | 2006-09-21 | Seiko Epson Corp | 圧電素子およびその製造方法、合金膜、インクジェット式記録ヘッド、インクジェットプリンタ、並びに、圧電ポンプ |
JP2006253476A (ja) * | 2005-03-11 | 2006-09-21 | Seiko Epson Corp | 圧電素子およびその製造方法、合金膜、インクジェット式記録ヘッド、インクジェットプリンタ、並びに、圧電ポンプ |
JP4735840B2 (ja) | 2005-12-06 | 2011-07-27 | セイコーエプソン株式会社 | 圧電体積層体、表面弾性波素子、薄膜圧電共振子および圧電アクチュエータ |
JP4501917B2 (ja) * | 2006-09-21 | 2010-07-14 | セイコーエプソン株式会社 | アクチュエータ装置及び液体噴射ヘッド |
JP5228158B2 (ja) * | 2007-06-08 | 2013-07-03 | 国立大学法人豊橋技術科学大学 | 半導体基板上の積層構造 |
JP2009054934A (ja) * | 2007-08-29 | 2009-03-12 | Panasonic Corp | 圧電体素子 |
JP5401779B2 (ja) * | 2007-10-16 | 2014-01-29 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JPWO2011062050A1 (ja) * | 2009-11-17 | 2013-04-04 | コニカミノルタホールディングス株式会社 | 圧電体薄膜の製造方法、圧電体薄膜及び圧電体素子 |
JP5696424B2 (ja) * | 2010-10-13 | 2015-04-08 | セイコーエプソン株式会社 | 液体噴射ヘッド、液体噴射装置及び圧電素子 |
JP5828368B2 (ja) * | 2010-12-14 | 2015-12-02 | セイコーエプソン株式会社 | 液体噴射ヘッド、液体噴射装置、圧電素子及び圧電センサー |
JP2012054560A (ja) * | 2011-09-02 | 2012-03-15 | Seiko Epson Corp | 圧電素子の製造方法、インクジェット式記録ヘッドの製造方法およびインクジェットプリンタの製造方法 |
JP5862364B2 (ja) * | 2012-02-24 | 2016-02-16 | Tdk株式会社 | 誘電体積層薄膜 |
JP6347086B2 (ja) * | 2014-02-18 | 2018-06-27 | アドバンストマテリアルテクノロジーズ株式会社 | 強誘電体セラミックス |
JP6814915B2 (ja) * | 2015-09-18 | 2021-01-20 | アドバンストマテリアルテクノロジーズ株式会社 | 強誘電体メモリ及びその製造方法、強誘電体膜及びその製造方法 |
JP6994372B2 (ja) * | 2017-12-07 | 2022-02-04 | 株式会社アルバック | Pzt素子製造方法 |
WO2020218617A1 (ja) * | 2019-04-26 | 2020-10-29 | 国立大学法人東京工業大学 | 強誘電性膜の製造方法、強誘電性膜、及びその用途 |
-
2002
- 2002-09-04 JP JP2002258874A patent/JP4178888B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004096050A (ja) | 2004-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4178888B2 (ja) | 強誘電体デバイスの作製方法、およびそれを用いた強誘電体メモリ、圧電素子、インクジェット式ヘッドおよびインクジェットプリンタ | |
KR100643825B1 (ko) | 유전체 박막 소자, 압전 액추에이터 및 액체 토출 헤드와그 제조 방법 | |
US7033521B2 (en) | Piezoelectric actuator, ink jet head, and discharge apparatus | |
JP2011192975A (ja) | 誘電体、誘電体の製造方法、圧電体、インクジェットヘッド及びインクジェット記録装置 | |
JP3902023B2 (ja) | 圧電アクチュエータ、液滴噴射ヘッド、およびそれを用いた液滴噴射装置 | |
US6739703B2 (en) | Piezoelectric actuator and liquid discharge head | |
US6328433B1 (en) | Piezoelectric film element and ink-jet recording head using the same | |
JP4516166B2 (ja) | インクジェット式記録ヘッドの製造方法 | |
JP5158299B2 (ja) | 圧電素子、アクチュエータ装置、液体噴射ヘッド、液体噴射装置及び圧電素子の製造方法 | |
JP4099818B2 (ja) | 圧電アクチュエータ及びインクジェット式記録ヘッド | |
JP4250593B2 (ja) | 誘電体素子、圧電体素子、インクジェットヘッド及びその製造方法 | |
JP2004186646A (ja) | 圧電素子、インクジェットヘッド及びこれらの製造方法、並びにインクジェット式記録装置 | |
US6779878B2 (en) | Piezoelectronic actuator and liquid jetting head | |
JP4038753B2 (ja) | 強誘電体薄膜素子の製造方法 | |
JP2005340428A (ja) | 圧電体素子及びその製造方法 | |
JP4092867B2 (ja) | 圧電体膜及びこれを備えた圧電体素子 | |
JP4836003B2 (ja) | 圧電体膜の製造方法、圧電体素子の製造方法、インクジェット式記録ヘッドの製造方法 | |
JP2003152233A (ja) | 圧電アクチュエータ及びインクジェット式記録ヘッド | |
JP2008053395A (ja) | 積層膜の製造方法及びアクチュエータ装置の製造方法並びに液体噴射ヘッドの製造方法、アクチュエータ装置 | |
JP2003179279A (ja) | 圧電アクチュエータ及びインクジェット式記録ヘッド | |
JP2004349712A (ja) | 強誘電体薄膜素子 | |
JP2011124405A (ja) | アクチュエーター装置の製造方法、液体噴射ヘッドの製造方法および液体噴射装置の製造方法 | |
JP2003282987A (ja) | 電子デバイスおよびインクジェットプリンタ | |
JP2000299513A (ja) | 圧電体素子およびその製造方法 | |
JP2009188104A (ja) | 圧電素子およびその製造方法、液体噴射ヘッド、並びに、プリンタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080805 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080818 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |