JP6994372B2 - Ｐｚｔ素子製造方法 - Google Patents
Ｐｚｔ素子製造方法 Download PDFInfo
- Publication number
- JP6994372B2 JP6994372B2 JP2017234866A JP2017234866A JP6994372B2 JP 6994372 B2 JP6994372 B2 JP 6994372B2 JP 2017234866 A JP2017234866 A JP 2017234866A JP 2017234866 A JP2017234866 A JP 2017234866A JP 6994372 B2 JP6994372 B2 JP 6994372B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- pzt
- layer
- lower electrode
- electrode layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
Description
本発明は圧電素子の技術に関し、特に、ＰＺＴ薄膜層をエピタキシャル成長させる技術に関する。
ＰＺＴは圧電特性を有しており、圧電モーター、超音波振動子、超音波センサー、ドアセンサー、インクジェットヘッド等の広い用途を有している。近年では、ＰＺＴは圧電特性を用いた振動発電デバイスとして注目されている。
圧電特性を示すセラミックスを評価する項目は、圧電定数e31,fと誘電率εとがあり、下記(１)式で表される圧電指数(FOM)の値が高いものが望ましいと言われている。
FOM = (e31,f)2/ε ……(１)
FOM = (e31,f)2/ε ……(１)
エピタキシャル結晶のＰＺＴの圧電指数と多結晶のＰＺＴの圧電指数とを比較すると、エピタキシャルＰＺＴは圧電定数は低いが誘電率が多結晶のＰＺＴの１／５～１／８程度の値であるから、エピタキシャルＰＺＴの方が圧電指数は大きくなる。
エピタキシャル結晶のＰＺＴを得るために特定の薄膜上にＰＺＴ結晶を成長させる方法があり、例えば図９に示す基板１１０では、シリコン基板１２０上にＹＳＺ(イットリア安定化ジルコニア：Yttria-stabilized ZrO2)薄膜１２１と、ＣｅＯ2(酸化セリウム)薄膜１２２と、ＬＳＣＯ(Ｌａ0.5Ｓｒ0.5ＣｏＯ3)薄膜１２３と、ＳｒＲｕＯ3薄膜１２４とがこの順序で形成されており、その基板１１０の表面には、ＰＺＴ薄膜１２５をエピタキシャル成長させることができるとされている。
しかしながら層数が多くて量産に向いていないことや、シリコン基板１２０と接触したＹＳＺ薄膜１２１の形成に８００℃以上の高温を必要とする不都合がある。
シリコンウェハの表面に銀薄膜を形成する方法が検討されているが、ＰＺＴをエピタキシャル成長させることはできても銀薄膜の耐熱性が低いため、実使用に難がある。
特開２０１１－１９２９７５号公報
特開２０００－０９１５３３号公報
特開２０１３－２１１５３９号公報
特開２０００－０９１５３３号公報
特開２０１３－２１１５３９号公報
Hiroaki Hanzawa et al., " LARGE FIGURE-OF-MERIT EPITAXIAL PB(MN,NB)O3-PB(ZR,TI)O3/SI TRANSDUCER FOR PIEZOELECTRIC MEMS SENSORS ", Transducers 2015, Anchorage, Alaska, USA, June 21-25, 2015
本発明は、ＰＺＴ素子のＰＺＴ薄膜を低温でエピタキシャル成長させる技術を提供することにある。
また、耐熱性が高いＰＺＴ素子を提供することにある。
また、耐熱性が高いＰＺＴ素子を提供することにある。
上記課題を解決するために、本発明は、下部電極層の表面にＰＺＴ薄膜層をエピタキシャル成長させるＰＺＴ素子製造方法であって、前記下部電極層にはＳｒＲｕＯ3薄膜層を用い、前記下部電極層の表面に前記ＰＺＴ薄膜層を形成するＰＺＴ素子製造方法であって、ＰＺＴ薄膜用ターゲットをスパッタリングして前記下部電極層の表面に５００℃以下の温度で前記ＰＺＴ薄膜層をエピタキシャル成長させるＰＺＴ素子製造方法である。
本発明は、表面の面方位が(００１)面の前記下部電極層を形成し、前記ＰＺＴ薄膜層は前記下部電極層の(００１)面の表面に形成するＰＺＴ素子製造方法である。
本発明は、前記下部電極層は密着層の表面に形成する上記いずれかのＰＺＴ素子製造方法であって、ＰｄまたはＣｕのいずれか一種又は二種の金属を添加金属として銀に添加した銀合金薄膜であり、銀と前記添加金属の１００ａｔ％のうち、銀の含有率が９０ａｔ％以上にされた前記銀合金薄膜層を前記密着層に用いるＰＺＴ素子製造方法である。
本発明は、表面の面方位が（００２)面の前記密着層を形成し、前記下部電極層は、前記密着層の前記(００２)面の表面に形成するＰＺＴ素子製造方法である。
本発明は、前記密着層は、面方位が（００２）面にされたシリコン基板の表面に形成するＰＺＴ素子製造方法である。
本発明は、シリコン基板と、前記シリコン基板の表面に形成された密着層と、前記密着層の表面に形成された下部電極層と、前記下部電極層の表面に形成されたＰＺＴ薄膜層とを有するＰＺＴ素子であって、前記下部電極層はＳｒＲｕＯ3薄膜層であり、前記ＰＺＴ薄膜層は、ＰＺＴ薄膜用ターゲットのスパッタリングにより、前記下部電極層の表面に５００℃以下の温度でのエピタキシャル成長によって形成されたＰＺＴ素子である。
本発明は、前記シリコン基板には、前記ＰＺＴ薄膜層が形成される前に、トランジスタが形成されたＰＺＴ素子である。
本発明は、前記密着層はＰｄまたはＣｕのいずれか一種又は二種の金属が添加金属として含有され、銀の含有率が９０ａｔ％以上にされた銀合金薄膜層であるＰＺＴ素子である。
本発明は、前記シリコン基板の表面の面方位と前記密着層の表面の面方位とは(００２)面にされ、前記下部電極層の表面の面方位は(００１)面にされたＰＺＴ素子である。
本発明は、表面の面方位が(００１)面の前記下部電極層を形成し、前記ＰＺＴ薄膜層は前記下部電極層の(００１)面の表面に形成するＰＺＴ素子製造方法である。
本発明は、前記下部電極層は密着層の表面に形成する上記いずれかのＰＺＴ素子製造方法であって、ＰｄまたはＣｕのいずれか一種又は二種の金属を添加金属として銀に添加した銀合金薄膜であり、銀と前記添加金属の１００ａｔ％のうち、銀の含有率が９０ａｔ％以上にされた前記銀合金薄膜層を前記密着層に用いるＰＺＴ素子製造方法である。
本発明は、表面の面方位が（００２)面の前記密着層を形成し、前記下部電極層は、前記密着層の前記(００２)面の表面に形成するＰＺＴ素子製造方法である。
本発明は、前記密着層は、面方位が（００２）面にされたシリコン基板の表面に形成するＰＺＴ素子製造方法である。
本発明は、シリコン基板と、前記シリコン基板の表面に形成された密着層と、前記密着層の表面に形成された下部電極層と、前記下部電極層の表面に形成されたＰＺＴ薄膜層とを有するＰＺＴ素子であって、前記下部電極層はＳｒＲｕＯ3薄膜層であり、前記ＰＺＴ薄膜層は、ＰＺＴ薄膜用ターゲットのスパッタリングにより、前記下部電極層の表面に５００℃以下の温度でのエピタキシャル成長によって形成されたＰＺＴ素子である。
本発明は、前記シリコン基板には、前記ＰＺＴ薄膜層が形成される前に、トランジスタが形成されたＰＺＴ素子である。
本発明は、前記密着層はＰｄまたはＣｕのいずれか一種又は二種の金属が添加金属として含有され、銀の含有率が９０ａｔ％以上にされた銀合金薄膜層であるＰＺＴ素子である。
本発明は、前記シリコン基板の表面の面方位と前記密着層の表面の面方位とは(００２)面にされ、前記下部電極層の表面の面方位は(００１)面にされたＰＺＴ素子である。
５００℃以下の温度でＰＺＴをエピタキシャル成長させることができる。
６００℃の高温でアニールをしても銀合金薄膜の面方位は変化しない。
６００℃の高温でアニールをしても銀合金薄膜の面方位は変化しない。
図１(ｅ）の符号５は、本発明のＰＺＴ(チタン酸ジルコン酸鉛：Pb(Zrx，Ti1-x)O3)素子の一例を示しており、該ＰＺＴ素子５は、シリコン基板１０と、シリコン基板１０の表面に形成された密着層１１と、密着層１１の表面に形成された下部電極層１２と、下部電極層１２の表面にエピタキシャル成長で形成されたＰＺＴ薄膜層１３と、ＰＺＴ薄膜層１３の表面に形成された上部電極層１４とを有している。
上記各層１１～１４を形成する前のシリコン基板１０の表面では、シリコン原子に酸素が結合してＳｉＯ2の自然酸化膜が形成されており、ＰＺＴ素子を製造する際には、先ず、シリコン基板１０をフッ酸水溶液と純水に順番に浸漬し、表面の自然酸化膜を除去する(図１(ａ))。自然酸化膜が除去された部分には、シリコン原子が露出する。
次に、シリコン基板１０をスパッタリング装置の内部に搬入し、密着層用ターゲットをアルゴンガスを用いてスパッタリングし、少なくともシリコン基板１０のシリコン原子が露出する部分に密着層用ターゲットと同じ組成の密着層１１を形成する(図１(ｂ))。
次に、下部電極用ターゲットをアルゴンガスと酸素ガスとを混合したスパッタリングガスを用いてスパッタリングし、密着層１１の表面に下部電極用ターゲットと同じ組成の下部電極層１２を形成する(図１(ｃ))。
次に、下部電極層１２が形成されたシリコン基板１０をエピタキシャル成長用のスパッタリング装置の内部に搬入し、シリコン基板１０を所定温度に加熱しながらＰＺＴ薄膜用ターゲットをアルゴンガスと酸素ガスとを混合したスパッタリングガスによってスパッタすると、下部電極層１２の表面に、ＰＺＴ薄膜用ターゲットと同じ組成のＰＺＴ薄膜層１３がエピタキシャル成長によって形成される(図１(ｄ))。
ＰＺＴ薄膜層１３が形成されたシリコン基板１０を他のスパッタリング装置の内部に搬入し、上部電極ターゲットをアルゴンガスを用いてスパッタリングし、ＰＺＴ薄膜層１３上に電気導電性を有する上部電極層１４を形成するとＰＺＴ素子５が得られる(図１(ｅ))。
ＰＺＴ薄膜層１３が形成されたシリコン基板１０には、ＰＺＴ薄膜層１３を形成する前に、シリコン基板１０中への不純物拡散によってトランジスタ等の電子部品を形成することができる。ＰＺＴ薄膜層１３は、不純物拡散による電子部品が影響を受けない５００℃以下の温度でエピタキシャル成長させることができる。
５００℃以下の温度に昇温されても、シリコン基板１０に形成されたトランジスタにはダメージが与えられないので、整流回路と平滑回路のトランジスタ等の電子部品は、ＰＺＴ薄膜層１３を形成する前に、シリコン基板１０に形成しておくことができる。
従って、シリコン基板１０に形成された電子部品によって構成された回路と上部電極層１４と下部電極層１２とを配線膜によって接続することができる。
また、ＰＺＴ素子５をパッケージの中に配置し、上部電極層１４と下部電極層１２とに配線を接続してパッケージの外部の回路と電気的に接続させることもできる。
また、ＰＺＴ素子５をパッケージの中に配置し、上部電極層１４と下部電極層１２とに配線を接続してパッケージの外部の回路と電気的に接続させることもできる。
図２の符号６は、上記ＰＺＴ素子５を用いた発電装置であり、ＰＺＴ素子５は、整流回路２１に接続され、振動によってＰＺＴ素子５が発電して交流電圧を出力すると、整流回路２１によって整流され、平滑回路２２によって平滑されて、発電装置６の出力端子２３ａ、２３ｂの間に直流電圧が出力される。この出力端子２３ａ、２３ｂの間をコンデンサで接続すると、平滑回路２２の出力電圧によってそのコンデンサが充電されて、出力端子２３ａ、２３ｂに接続された負荷に電力を供給することができる。
次に、ＰＺＴ素子５を製造する各工程を説明する。
図３、４は、Ｘ線回折測定装置のファイスキャン法による角度とＸ線強度の関係を示すグラフであり、図３はシリコン基板１０の表面の自然酸化膜を除去せずに銀合金薄膜を成長させたときの銀合金薄膜表面の測定結果のグラフであり、図４は、フッ酸によって自然酸化膜を除去させてシリコン基板１０の表面に銀合金薄膜を成長させたときの銀薄膜表面の測定結果のグラフである。
図３、４は、Ｘ線回折測定装置のファイスキャン法による角度とＸ線強度の関係を示すグラフであり、図３はシリコン基板１０の表面の自然酸化膜を除去せずに銀合金薄膜を成長させたときの銀合金薄膜表面の測定結果のグラフであり、図４は、フッ酸によって自然酸化膜を除去させてシリコン基板１０の表面に銀合金薄膜を成長させたときの銀薄膜表面の測定結果のグラフである。
図４では、ピークの４回対象が観察されるので、自然酸化膜を除去した場合の図４の銀合金薄膜の表面の配向は(００２)面であることが分かる。
上記密着層１１を形成した密着層用ターゲットは、ＰｄまたはＣｕのいずれか一種又は二種の金属が添加金属として銀に添加された銀合金であり、銀と添加金属の１００ａｔ％のうち、銀の含有率が９０ａｔ％以上にされた銀合金ターゲットである。密着層用ターゲットをアルゴンガスでスパッタリングし、密着層用ターゲットと同じ組成の銀合金薄膜層である密着層１１がシリコン基板１０の表面に形成される。
この銀合金薄膜層は、シリコン原子が露出し、面方位が(００２)面の表面に接触して形成され、表面の面方位は、シリコン基板１０と同じ面方位である(００２)面になる。
銀合金薄膜層形成の際のシリコン基板１０の温度は２００℃であり、形成した銀合金薄膜層の膜厚は１００ｎｍであった。
添加金属の含有率は、耐熱性を向上させるために、３ａｔ％以上の含有率が望ましい。
添加金属の含有率は、耐熱性を向上させるために、３ａｔ％以上の含有率が望ましい。
銀に種々の金属を添加したときの添加量と反射率との関係を検証したところ、添加金属がＣｕとＰｄのときの銀合金の反射率は、添加量が２ａｔ％～１０ａｔ％において純銀の反射率と同等であることが分かった。
それに対し、特に添加金属がＰｔの場合は、添加金属がＣｕとＰｄのときと比して反射率が５～１０％程度低くなる。反射率が低い薄膜は表面が荒れ、平坦性が低下した薄膜であり、その表面にＰＺＴ薄膜を成長させた場合は、特性が良好なＰＺＴ薄膜を形成できないことが知られている。従って、Ｐｔは添加金属として採用できない事が分かった。また、相互拡散があるため、密着層１１に白金薄膜層を接触させることもできないと考えられる。
次に、密着層１１の銀合金薄膜が形成されたシリコン基板１０を酸素雰囲気(０．４Ｐａ)中に配置し、６００℃に加熱してアニールをした。図５は、アニール前とアニール後の銀合金薄膜の角度(２θ)とＸ線強度の関係を重ねて表示したグラフである。アニール前とアニール後の測定結果のグラフは一致して見えるので、銀合金薄膜のアニールの前後で面方位に変化はないと言える。
上記下部電極層１２は、ＳｒＲｕＯ3(ルテニウム酸ストロンチウム)ターゲットをスパッタリングして形成したＳｒＲｕＯ3薄膜層であり、ＰＺＴ薄膜は、そのＳｒＲｕＯ3薄膜に接触して形成されている。
下部電極層用ターゲットをスパッタリングする際にはシリコン基板１０は４００℃に加熱し、表面の面方位が(００２)面の密着層１１の表面に、５０ｎｍのＳｒＲｕＯ3薄膜層を形成した。
図６、７はＸ線回折の測定結果を示すグラフであり、図６は、ＳｒＲｕＯ3薄膜層である下部電極層１２の角度(２θ)とＸ線強度の関係を示すグラフであり、図７は、ＳｒＲｕＯ3薄膜層の(１１０)面と銀合金薄膜層の(１１０)面のファイスキャン法による角度と強度の関係を示すグラフである。
図６から下部電極層１２の表面の面方位は(００１)面であることが分かる。(１１０)面と(１１１)面のピークも僅かに見える。
図７では、銀合金薄膜層のピーク(約５０)が４個と、ＳｒＲｕＯ3薄膜層のピーク(約２３０)が４個ずつ同じ角度の位置に観察されており、４回の対称性が確認できたことから、銀合金薄膜層とＳｒＲｕＯ3薄膜層とのエピタキシャル成長が確認された。
図７では、銀合金薄膜層のピーク(約５０)が４個と、ＳｒＲｕＯ3薄膜層のピーク(約２３０)が４個ずつ同じ角度の位置に観察されており、４回の対称性が確認できたことから、銀合金薄膜層とＳｒＲｕＯ3薄膜層とのエピタキシャル成長が確認された。
ＰＺＴ薄膜は、ＰＺＴ薄膜用ターゲットのスパッタリング粒子が下部電極層１２であるＳｒＲｕＯ3薄膜層の(００１)面に到達してエピタキシャル成長しており、シリコン基板１０を４３０℃以上５００℃以下の温度に加熱することで、その(００１)面に接触しながらＰＺＴ単結晶の薄膜をＳｒＲｕＯ3薄膜層の表面に形成させることができる。ここでは４８５℃に加熱し膜厚１μｍのＰＺＴ薄膜層１３を得た。キャリアガスにはＡｒ／Ｏ2を用いた。
図８は、ＳｒＲｕＯ3薄膜の表面に接触しながらエピタキシャル成長したＰＺＴ薄膜層１３の角度(２θ)とＸ線強度の関係を示すグラフである。ＰＺＴ薄膜層１３はエピタキシャル成長されており、僅かながら(１１０)面の配向が観察されるものの、強度から、(００１)面への配向が確認される。
ポールフィギュアプロット(pole figure plot)測定をしたところ、測定結果では４回対称が観察されたので、エピタキシャル成長していることが分かった。
１０……シリコン基板
１１……密着層
１２……下部電極層
１３……ＰＺＴ薄膜層
１４……上部電極層
１１……密着層
１２……下部電極層
１３……ＰＺＴ薄膜層
１４……上部電極層
Claims (4)
- 下部電極層の表面にＰＺＴ薄膜層をエピタキシャル成長させるＰＺＴ素子製造方法であって、
前記下部電極層にはＳｒＲｕＯ３薄膜層を用い、
前記下部電極層の表面に前記ＰＺＴ薄膜層を形成するＰＺＴ素子製造方法であって、
前記下部電極層は、銀合金薄膜で構成された密着層の表面に形成され、
前記銀合金薄膜は、ＰｄまたはＣｕのいずれか一種又は二種の金属を添加金属として銀に添加され、前記銀と前記添加金属の１００ａｔ％のうち、前記銀の含有率が９０ａｔ％以上であり、
ＰＺＴ薄膜用ターゲットをスパッタリングして前記下部電極層の表面に５００℃以下の温度で前記ＰＺＴ薄膜層をエピタキシャル成長させるＰＺＴ素子製造方法。 - 表面の面方位が（００１）面の前記下部電極層を形成し、前記ＰＺＴ薄膜層は前記下部電極層の（００１）面の表面に形成する請求項１記載のＰＺＴ素子製造方法。
- 表面の面方位が（００２)面の前記密着層を形成し、前記下部電極層は、前記密着層の前記（００２）面の表面に形成する請求項１又は請求項２のいずれか１項記載のＰＺＴ素子製造方法。
- 前記密着層は、面方位が（００２）面にされたシリコン基板の表面に形成する請求項３記載のＰＺＴ素子製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017234866A JP6994372B2 (ja) | 2017-12-07 | 2017-12-07 | Ｐｚｔ素子製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017234866A JP6994372B2 (ja) | 2017-12-07 | 2017-12-07 | Ｐｚｔ素子製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019102741A JP2019102741A (ja) | 2019-06-24 |
| JP6994372B2 true JP6994372B2 (ja) | 2022-02-04 |
Family
ID=66974192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017234866A Active JP6994372B2 (ja) | 2017-12-07 | 2017-12-07 | Ｐｚｔ素子製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6994372B2 (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002289811A (ja) | 2001-03-28 | 2002-10-04 | Toshiba Corp | 強誘電体メモリ及びそのデータ書き込み方法 |
| JP2004096050A (ja) | 2002-09-04 | 2004-03-25 | Seiko Epson Corp | 強誘電体デバイスの作製方法、およびそれを用いた強誘電体メモリ、圧電素子、インクジェット式ヘッドおよびインクジェットプリンタ |
| US20050127780A1 (en) | 2003-12-10 | 2005-06-16 | Canon Kabushiki Kaisha | Dielectric thin film element, piezoelectric actuator and liquid discharge head, and method for manufacturing the same |
| JP2017011029A (ja) | 2015-06-18 | 2017-01-12 | 株式会社ユーテック | 強誘電体セラミックス、強誘電体メモリ及びその製造方法 |
| WO2017018077A1 (ja) | 2015-07-24 | 2017-02-02 | 株式会社ユーテック | スパッタリング装置、膜の製造方法、ＳｒＲｕＯ３－σ膜、強誘電体セラミックス及びその製造方法 |
| JP2018081975A (ja) | 2016-11-15 | 2018-05-24 | 株式会社ユーテック | 膜構造体及びその製造方法 |
-
2017
- 2017-12-07 JP JP2017234866A patent/JP6994372B2/ja active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002289811A (ja) | 2001-03-28 | 2002-10-04 | Toshiba Corp | 強誘電体メモリ及びそのデータ書き込み方法 |
| JP2004096050A (ja) | 2002-09-04 | 2004-03-25 | Seiko Epson Corp | 強誘電体デバイスの作製方法、およびそれを用いた強誘電体メモリ、圧電素子、インクジェット式ヘッドおよびインクジェットプリンタ |
| US20050127780A1 (en) | 2003-12-10 | 2005-06-16 | Canon Kabushiki Kaisha | Dielectric thin film element, piezoelectric actuator and liquid discharge head, and method for manufacturing the same |
| JP2005175099A (ja) | 2003-12-10 | 2005-06-30 | Canon Inc | 誘電体薄膜素子、圧電アクチュエータおよび液体吐出ヘッドならびにその製造方法 |
| JP2017011029A (ja) | 2015-06-18 | 2017-01-12 | 株式会社ユーテック | 強誘電体セラミックス、強誘電体メモリ及びその製造方法 |
| WO2017018077A1 (ja) | 2015-07-24 | 2017-02-02 | 株式会社ユーテック | スパッタリング装置、膜の製造方法、ＳｒＲｕＯ３－σ膜、強誘電体セラミックス及びその製造方法 |
| JP2018081975A (ja) | 2016-11-15 | 2018-05-24 | 株式会社ユーテック | 膜構造体及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019102741A (ja) | 2019-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210359195A1 (en) | Laminated substrate with piezoelectric thin film, piezoelectric thin film element and method for manufacturing this element | |
| TW508849B (en) | Microelectronic piezoelectric structure and method of forming the same | |
| JP2008227345A (ja) | 半導体基板上の積層構造 | |
| JP2019016793A (ja) | 膜構造体及びその製造方法 | |
| JP6202202B2 (ja) | 圧電薄膜、圧電薄膜素子及びターゲット並びに圧電薄膜及び圧電薄膜素子の製造方法 | |
| TW201705558A (zh) | 強介電體薄膜層合基板、強介電體薄膜元件、及強介電體薄膜層合基板之製造方法 | |
| CN101661989B (zh) | 压电装置、角速度传感器、电子设备以及压电装置制造方法 | |
| JPWO2017043383A1 (ja) | 圧電素子および圧電素子の製造方法 | |
| TWI755445B (zh) | 膜構造體及其製造方法 | |
| JP6994372B2 (ja) | Ｐｚｔ素子製造方法 | |
| JP2012018944A (ja) | 強誘電体膜の製造方法とそれを用いた強誘電体素子 | |
| WO2018216227A1 (ja) | 膜構造体及びその製造方法 | |
| JP2018190890A (ja) | 圧電膜を有する積層基板、圧電膜を有する素子および圧電膜を有する積層基板の製造方法 | |
| Gerlach et al. | Properties of sputter and sol-gel deposited PZT thin films for sensor and actuator applications: preparation, stress and space charge distribution, self poling | |
| JP2004281742A (ja) | 半導体素子、半導体センサーおよび半導体記憶素子 | |
| JP5326699B2 (ja) | 誘電体素子及びその製造方法 | |
| JP6569149B2 (ja) | 強誘電体セラミックス、強誘電体メモリ及びその製造方法 | |
| Alexe et al. | Direct wafer bonding and layer transfer: an innovative way for the integration of ferroelectric oxides into silicon technology | |
| JP2019161074A (ja) | 圧電積層体、圧電積層体の製造方法および圧電素子 | |
| TW201900903A (zh) | 成膜裝置及成膜方法 | |
| JP6758444B2 (ja) | 圧電薄膜付き積層基板および圧電薄膜素子 | |
| Zhang et al. | Ferroelectricity, piezoelectricity, and dielectricity of 0.06 PMnN-0.94 PZT (45/55) thin film on silicon substrate | |
| Alrashdan et al. | RF sputtered PZT thin film at MPB for piezoelectric harvester devices | |
| JP5699299B2 (ja) | 強誘電体膜の製造方法、強誘電体膜及び圧電素子 | |
| Zhang et al. | (001)-oriented LaNiO3 bottom electrodes and (001)-textured ferroelectric thin films on LaNiO3 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20200727 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20200805 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210720 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210721 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210916 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20210916 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211213 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6994372 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |