JP3480624B2 - 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子 - Google Patents
強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子Info
- Publication number
- JP3480624B2 JP3480624B2 JP16811895A JP16811895A JP3480624B2 JP 3480624 B2 JP3480624 B2 JP 3480624B2 JP 16811895 A JP16811895 A JP 16811895A JP 16811895 A JP16811895 A JP 16811895A JP 3480624 B2 JP3480624 B2 JP 3480624B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- ferroelectric thin
- ferroelectric
- substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Semiconductor Memories (AREA)
- Insulating Bodies (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
- Laminated Bodies (AREA)
- Non-Volatile Memory (AREA)
- Inorganic Insulating Materials (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、強誘電体メモリ素子、
焦電センサ素子、圧電素子等に用いられる強誘電体薄膜
被覆基板、その製造方法、及び前記強誘電体薄膜被覆基
板を用いたキャパシタ構造素子に関するものである。
焦電センサ素子、圧電素子等に用いられる強誘電体薄膜
被覆基板、その製造方法、及び前記強誘電体薄膜被覆基
板を用いたキャパシタ構造素子に関するものである。
【０００２】
【従来の技術】強誘電体は、自発分極、高誘電率、電気
光学効果、圧電効果及び焦電効果等の多くの機能をもつ
ことから、コンデンサ、発振器、光変調器あるいは赤外
線センサ等の広範なデバイス開発に応用されている。従
来、これらの応用の際には、強誘電体材料である硫酸グ
リシン（ＴＧＳ）、ＬｉＮｂＯ3、ＬｉＴａＯ3等の単結
晶やＢａＴｉＯ3、ＰｂＴｉＯ3、Ｐｂ（Ｚｒ1-XＴｉX）
Ｏ3 （ＰＺＴ）、ＰＬＺＴ等の焼結体セラミックスを切
断、研磨により５０μｍ程度の厚さまで加工して用いて
いた。しかし、大型の単結晶は作製が困難で高価であ
り、また劈開性のために加工が困難である。また、セラ
ミックスは、一般に脆く、加工工程でのひび割れ等によ
り５０μｍ以下の厚さまで加工することは困難であるた
め、多くの手間を要し、生産コストも高くなる。
光学効果、圧電効果及び焦電効果等の多くの機能をもつ
ことから、コンデンサ、発振器、光変調器あるいは赤外
線センサ等の広範なデバイス開発に応用されている。従
来、これらの応用の際には、強誘電体材料である硫酸グ
リシン（ＴＧＳ）、ＬｉＮｂＯ3、ＬｉＴａＯ3等の単結
晶やＢａＴｉＯ3、ＰｂＴｉＯ3、Ｐｂ（Ｚｒ1-XＴｉX）
Ｏ3 （ＰＺＴ）、ＰＬＺＴ等の焼結体セラミックスを切
断、研磨により５０μｍ程度の厚さまで加工して用いて
いた。しかし、大型の単結晶は作製が困難で高価であ
り、また劈開性のために加工が困難である。また、セラ
ミックスは、一般に脆く、加工工程でのひび割れ等によ
り５０μｍ以下の厚さまで加工することは困難であるた
め、多くの手間を要し、生産コストも高くなる。
【０００３】一方、薄膜形成技術の進展に伴って、現在
これらの強誘電体薄膜の応用分野が広がっている。その
一つとして、高誘電率特性をＤＲＡＭ等の各種半導体素
子のキャパシタに適用することにより、キャパシタ面積
の縮小化による素子高集積化や、信頼性の向上が図られ
ている。また、特に最近では、ＤＲＡＭ等の半導体メモ
リ素子との組み合わせにより、高密度でかつ高速に動作
する強誘電体不揮発性メモリ（ＦＲＡＭ）の開発が盛ん
に行われている。強誘電体不揮発性メモリは、強誘電体
の強誘電特性（ヒステリシス効果）を利用してバックア
ップ電源不要とするものである。このようなデバイス開
発には、残留自発分極（Ｐｒ）が大きくかつ抗電場（Ｅ
ｃ）が小さく、低リーク電流であり、分極反転の繰り返
し耐性が大きい等の特性をもつ材料が必要である。さら
には、動作電圧の低減と半導体微細加工プロセスに適合
するために、膜厚２００ｎｍ以下の薄膜で上記の特性を
実現することが望まれる。
これらの強誘電体薄膜の応用分野が広がっている。その
一つとして、高誘電率特性をＤＲＡＭ等の各種半導体素
子のキャパシタに適用することにより、キャパシタ面積
の縮小化による素子高集積化や、信頼性の向上が図られ
ている。また、特に最近では、ＤＲＡＭ等の半導体メモ
リ素子との組み合わせにより、高密度でかつ高速に動作
する強誘電体不揮発性メモリ（ＦＲＡＭ）の開発が盛ん
に行われている。強誘電体不揮発性メモリは、強誘電体
の強誘電特性（ヒステリシス効果）を利用してバックア
ップ電源不要とするものである。このようなデバイス開
発には、残留自発分極（Ｐｒ）が大きくかつ抗電場（Ｅ
ｃ）が小さく、低リーク電流であり、分極反転の繰り返
し耐性が大きい等の特性をもつ材料が必要である。さら
には、動作電圧の低減と半導体微細加工プロセスに適合
するために、膜厚２００ｎｍ以下の薄膜で上記の特性を
実現することが望まれる。
【０００４】現在、ＦＲＡＭ等への応用を目的として、
ＰｂＴｉＯ3、ＰＺＴ、ＰＬＺＴ等のペロブスカイト構
造を有する酸化物強誘電体の薄膜化が、スパッタリング
法、蒸着法、ゾル−ゲル法、ＭＯＣＶＤ法等の薄膜形成
方法により試みられている。
ＰｂＴｉＯ3、ＰＺＴ、ＰＬＺＴ等のペロブスカイト構
造を有する酸化物強誘電体の薄膜化が、スパッタリング
法、蒸着法、ゾル−ゲル法、ＭＯＣＶＤ法等の薄膜形成
方法により試みられている。
【０００５】上述の強誘電体材料のうち、Ｐｂ（Ｚｒ
1-XＴｉX）Ｏ3 （ＰＺＴ）は、最近最も集中的に研究さ
れているものであり、スパッタリング法やゾル−ゲル法
により強誘電特性の良好な薄膜が得られており、例え
ば、残留自発分極Ｐｒが１０μＣ／ｃｍ2から２６μＣ
／ｃｍ2と大きな値をもつものも得られている。しかし
ながら、ＰＺＴの強誘電特性は、組成ｘに大きく依存す
るにも拘わらず、蒸気圧の高いＰｂを含むため、成膜時
や熱処理時等での膜組成変化が起こり易いことや、ピン
ホールの発生、下地電極ＰｔとＰｂの反応による低誘電
率層の発生等の結果、膜厚の低減（薄膜化）に伴い、リ
ーク電流や分極反転耐性の劣化が起こるという問題点が
ある。この為、強誘電特性、分極反転耐性に優れた他の
材料の開発が望まれている。また、集積デバイスへの応
用を考えた場合、微細加工に対応できるような薄膜の緻
密性も必要となる。
1-XＴｉX）Ｏ3 （ＰＺＴ）は、最近最も集中的に研究さ
れているものであり、スパッタリング法やゾル−ゲル法
により強誘電特性の良好な薄膜が得られており、例え
ば、残留自発分極Ｐｒが１０μＣ／ｃｍ2から２６μＣ
／ｃｍ2と大きな値をもつものも得られている。しかし
ながら、ＰＺＴの強誘電特性は、組成ｘに大きく依存す
るにも拘わらず、蒸気圧の高いＰｂを含むため、成膜時
や熱処理時等での膜組成変化が起こり易いことや、ピン
ホールの発生、下地電極ＰｔとＰｂの反応による低誘電
率層の発生等の結果、膜厚の低減（薄膜化）に伴い、リ
ーク電流や分極反転耐性の劣化が起こるという問題点が
ある。この為、強誘電特性、分極反転耐性に優れた他の
材料の開発が望まれている。また、集積デバイスへの応
用を考えた場合、微細加工に対応できるような薄膜の緻
密性も必要となる。
【０００６】強誘電特性が良好であり、また、分極反転
耐性に優れている材料として、ＳｒＢｉ2Ｔａ2Ｏ9で示
されるＢｉ系の層状酸化物材料が注目を浴びている。こ
のＳｒＢｉ2Ｔａ2Ｏ9の薄膜はＭＯＤ法によって製造さ
れるものである。このＭＯＤ法とは、以下の工程を含む
成膜方法である。すなわち、ゾル−ゲル法と同様に有機
金属原料を所定の膜組成になるように混合し、濃度及び
粘度を調整した塗布用の原料溶液を作製する。これを基
板上にスピンコートし乾燥し、さらに有機成分の除去の
ために仮焼結を行う。これを所定の膜厚になるまで繰り
返し、最後に本焼結による結晶化を行う。したがって、
膜厚の制御は、１回の塗布膜の厚さに制限される。（１
９９４年秋期応用物理学会予稿集２０ｐ−Ｍ−１９参
照） 強誘電体材料としてのＳｒＢｉ2Ｔａ2Ｏ9の最も大きい
問題は、焼結温度が７５０℃から８００℃と極めて高
く、更に１時間以上という長い焼結時間が必要なことで
ある。このように製造工程において、６５０℃以上の温
度で長時間の成膜や熱処理等の工程が行われると、下地
の白金電極と強誘電体間の相互拡散反応や更には下地電
極の下のシリコンや酸化シリコンと電極や強誘電体との
反応が起こり、また強誘電体薄膜からの構成元素の揮発
による膜組成の変化が発生し、実際のデバイス作製プロ
セスへの適用は困難となる。また、現在のところ、表面
モフォロジーが０．３μｍ程度の粒子径の大きい膜しか
得られていないことから、高集積デバイスの開発に必要
なサブミクロンの微細加工に適用できない。さらに、塗
布成膜であるため、段差部の被覆性が悪く、配線断線等
の問題がある。したがって、ＳｒＢｉ2Ｔａ2Ｏ9は強誘
電特性及び分極反転耐性には優れているものの、強誘電
体薄膜材料としては、なお大きな問題をもっている。
耐性に優れている材料として、ＳｒＢｉ2Ｔａ2Ｏ9で示
されるＢｉ系の層状酸化物材料が注目を浴びている。こ
のＳｒＢｉ2Ｔａ2Ｏ9の薄膜はＭＯＤ法によって製造さ
れるものである。このＭＯＤ法とは、以下の工程を含む
成膜方法である。すなわち、ゾル−ゲル法と同様に有機
金属原料を所定の膜組成になるように混合し、濃度及び
粘度を調整した塗布用の原料溶液を作製する。これを基
板上にスピンコートし乾燥し、さらに有機成分の除去の
ために仮焼結を行う。これを所定の膜厚になるまで繰り
返し、最後に本焼結による結晶化を行う。したがって、
膜厚の制御は、１回の塗布膜の厚さに制限される。（１
９９４年秋期応用物理学会予稿集２０ｐ−Ｍ−１９参
照） 強誘電体材料としてのＳｒＢｉ2Ｔａ2Ｏ9の最も大きい
問題は、焼結温度が７５０℃から８００℃と極めて高
く、更に１時間以上という長い焼結時間が必要なことで
ある。このように製造工程において、６５０℃以上の温
度で長時間の成膜や熱処理等の工程が行われると、下地
の白金電極と強誘電体間の相互拡散反応や更には下地電
極の下のシリコンや酸化シリコンと電極や強誘電体との
反応が起こり、また強誘電体薄膜からの構成元素の揮発
による膜組成の変化が発生し、実際のデバイス作製プロ
セスへの適用は困難となる。また、現在のところ、表面
モフォロジーが０．３μｍ程度の粒子径の大きい膜しか
得られていないことから、高集積デバイスの開発に必要
なサブミクロンの微細加工に適用できない。さらに、塗
布成膜であるため、段差部の被覆性が悪く、配線断線等
の問題がある。したがって、ＳｒＢｉ2Ｔａ2Ｏ9は強誘
電特性及び分極反転耐性には優れているものの、強誘電
体薄膜材料としては、なお大きな問題をもっている。
【０００７】また、現在、強誘電体不揮発メモリの高集
積化を実現するために、ＭＯＳトランジスタと強誘電体
キャパシタとの間の配線に多結晶シリコンを用いること
が検討されているが、上記ＳｒＢｉ2Ｔａ2Ｏ9のような
長時間の高温プロセスで強誘電体薄膜を作製するもので
は、配線用の多結晶シリコンと強誘電体薄膜の間での相
互拡散による特性劣化が起こるという問題がある。この
ような問題を解消するために各種の拡散バリア層を挿入
した構造が検討されているが、それでも、強誘電体薄膜
の成膜温度は６５０℃までが許容範囲であり、他の熱処
理工程においても短時間であれば７００℃程度が限界と
考えられる。しかしながら、現状では、上記のＳｒＢｉ
2Ｔａ2Ｏ9や他の強誘電体薄膜では、一般的に成膜温度
が高いほど、結晶性と共に強誘電特性も向上するので、
成膜温度を下げると、結晶性や強誘電特性が劣化してし
まい、強誘電体薄膜における強誘電特性の向上と低温成
膜を両立させることは困難である。
積化を実現するために、ＭＯＳトランジスタと強誘電体
キャパシタとの間の配線に多結晶シリコンを用いること
が検討されているが、上記ＳｒＢｉ2Ｔａ2Ｏ9のような
長時間の高温プロセスで強誘電体薄膜を作製するもので
は、配線用の多結晶シリコンと強誘電体薄膜の間での相
互拡散による特性劣化が起こるという問題がある。この
ような問題を解消するために各種の拡散バリア層を挿入
した構造が検討されているが、それでも、強誘電体薄膜
の成膜温度は６５０℃までが許容範囲であり、他の熱処
理工程においても短時間であれば７００℃程度が限界と
考えられる。しかしながら、現状では、上記のＳｒＢｉ
2Ｔａ2Ｏ9や他の強誘電体薄膜では、一般的に成膜温度
が高いほど、結晶性と共に強誘電特性も向上するので、
成膜温度を下げると、結晶性や強誘電特性が劣化してし
まい、強誘電体薄膜における強誘電特性の向上と低温成
膜を両立させることは困難である。
【０００８】他方、リーク電流や分極反転耐性に悪影響
を及ぼすＰｂを含まない酸化物強誘電体として、層状ペ
ロブスカイト構造を有するＢｉ4Ｔｉ3Ｏ12がある。この
Ｂｉ4Ｔｉ3Ｏ12は、異方性の強い層状ペロブスカイト構
造（斜方晶系／格子定数：ａ＝５．４１１Å、ｂ＝５．
４４８Å、ｃ＝３２．８３Å）をもつ強誘電体であり、
その単結晶の強誘電性はａ軸方向に残留自発分極Ｐｒ＝
５０μＣ／ｃｍ2、抗電界Ｅｃ＝５０ｋＶ／ｃｍと、上
記のビスマス系酸化物強誘電体の中でも最も大きい自発
分極をもち、優れた特性を示すものである。したがっ
て、このＢｉ4Ｔｉ3Ｏ12のもつ大きな自発分極を強誘電
体不揮発性メモリ等に応用するためには、基板に垂直方
向に結晶のａ軸成分を多くもつようにすることが望まし
い。
を及ぼすＰｂを含まない酸化物強誘電体として、層状ペ
ロブスカイト構造を有するＢｉ4Ｔｉ3Ｏ12がある。この
Ｂｉ4Ｔｉ3Ｏ12は、異方性の強い層状ペロブスカイト構
造（斜方晶系／格子定数：ａ＝５．４１１Å、ｂ＝５．
４４８Å、ｃ＝３２．８３Å）をもつ強誘電体であり、
その単結晶の強誘電性はａ軸方向に残留自発分極Ｐｒ＝
５０μＣ／ｃｍ2、抗電界Ｅｃ＝５０ｋＶ／ｃｍと、上
記のビスマス系酸化物強誘電体の中でも最も大きい自発
分極をもち、優れた特性を示すものである。したがっ
て、このＢｉ4Ｔｉ3Ｏ12のもつ大きな自発分極を強誘電
体不揮発性メモリ等に応用するためには、基板に垂直方
向に結晶のａ軸成分を多くもつようにすることが望まし
い。
【０００９】Ｂｉ4Ｔｉ3Ｏ12の薄膜化は、これまでに
も、ＭＯＣＶＤ法やゾル−ゲル法により試みられている
が、それらのほとんどが、ａ軸配向膜よりも自発分極が
小さいｃ軸配向膜である。また、従来のゾルーゲル法で
は、良好な強誘電特性を得るために６５０℃以上の熱処
理が必要であり、更に膜表面モフォロジーは０．５μｍ
程度の結晶粒からなるので、微細加工を必要とする高集
積デバイスには適用するのは困難である。一方、ＭＯＣ
ＶＤ法により、ｃ軸配向のＢｉ4Ｔｉ3Ｏ12薄膜が基板温
度６００℃以上で、Ｐｔ／ＳｉＯ2／Ｓｉ基板やＰｔ基
板上に作製されているが、これらの基板は、そのまま実
際のデバイス構造に適用できるものではない。すなわ
ち、Ｐｔ／Ｔｉ／ＳｉＯ2／Ｓｉ基板のように、Ｐｔ電
極層とその下のＳｉＯ2との接着強度を確保するための
Ｔｉ膜等の接着層が必要である。ところが、このような
接着層を設けたＰｔ電極基板上に、Ｂｉ4Ｔｉ3Ｏ12薄膜
をＭＯＣＶＤ法により作製した場合、その膜表面モフォ
ロジーは、粗大結晶粒からなると共に、パイロクロア相
（Ｂｉ2Ｔｉ2Ｏ7）が発生し易くなることが報告されて
いる（Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，３２，１９
９３，ｐｐ．４０８６、及びＪ．Ｃｅｒａｍｉｃ Ｓｏ
ｃ．Ｊａｐａｎ，１０２，１９９４，ｐｐ．５１２参
照）。膜表面モフォロジーが粗大結晶粒からなると、微
細加工を必要とする高集積デバイスには適用できないば
かりか、薄い膜厚ではピンホールの原因となり、リーク
電流の発生をもたらことになる。したがって、このよう
な従来技術では、２００ｎｍ以下の薄い膜厚で良好な強
誘電特性を有する強誘電体薄膜を実現することは困難な
状況である。
も、ＭＯＣＶＤ法やゾル−ゲル法により試みられている
が、それらのほとんどが、ａ軸配向膜よりも自発分極が
小さいｃ軸配向膜である。また、従来のゾルーゲル法で
は、良好な強誘電特性を得るために６５０℃以上の熱処
理が必要であり、更に膜表面モフォロジーは０．５μｍ
程度の結晶粒からなるので、微細加工を必要とする高集
積デバイスには適用するのは困難である。一方、ＭＯＣ
ＶＤ法により、ｃ軸配向のＢｉ4Ｔｉ3Ｏ12薄膜が基板温
度６００℃以上で、Ｐｔ／ＳｉＯ2／Ｓｉ基板やＰｔ基
板上に作製されているが、これらの基板は、そのまま実
際のデバイス構造に適用できるものではない。すなわ
ち、Ｐｔ／Ｔｉ／ＳｉＯ2／Ｓｉ基板のように、Ｐｔ電
極層とその下のＳｉＯ2との接着強度を確保するための
Ｔｉ膜等の接着層が必要である。ところが、このような
接着層を設けたＰｔ電極基板上に、Ｂｉ4Ｔｉ3Ｏ12薄膜
をＭＯＣＶＤ法により作製した場合、その膜表面モフォ
ロジーは、粗大結晶粒からなると共に、パイロクロア相
（Ｂｉ2Ｔｉ2Ｏ7）が発生し易くなることが報告されて
いる（Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，３２，１９
９３，ｐｐ．４０８６、及びＪ．Ｃｅｒａｍｉｃ Ｓｏ
ｃ．Ｊａｐａｎ，１０２，１９９４，ｐｐ．５１２参
照）。膜表面モフォロジーが粗大結晶粒からなると、微
細加工を必要とする高集積デバイスには適用できないば
かりか、薄い膜厚ではピンホールの原因となり、リーク
電流の発生をもたらことになる。したがって、このよう
な従来技術では、２００ｎｍ以下の薄い膜厚で良好な強
誘電特性を有する強誘電体薄膜を実現することは困難な
状況である。
【００１０】
【発明が解決しようとする課題】以上のように、上記従
来技術では、強誘電体薄膜を高集積デバイスに適用する
のに、微細加工や低リーク電流のために必要な薄膜表面
の緻密性や平坦性、大きな残留自発分極、低温成膜プロ
セス等の様々な条件を十分に満たすものが得られていな
いという課題を有している。
来技術では、強誘電体薄膜を高集積デバイスに適用する
のに、微細加工や低リーク電流のために必要な薄膜表面
の緻密性や平坦性、大きな残留自発分極、低温成膜プロ
セス等の様々な条件を十分に満たすものが得られていな
いという課題を有している。
【００１１】本発明は、上記のような課題を解決するた
めになされたものであって、薄膜の表面が緻密で平坦で
リーク電流特性に優れ、かつ十分に大きな残留自発分極
を示す強誘電体薄膜が低温プロセスで作製可能な強誘電
薄膜被覆基板、その製造方法、及び前記強誘電体薄膜被
覆基板を用いたキャパシタ構造素子を提供することを目
的としている。
めになされたものであって、薄膜の表面が緻密で平坦で
リーク電流特性に優れ、かつ十分に大きな残留自発分極
を示す強誘電体薄膜が低温プロセスで作製可能な強誘電
薄膜被覆基板、その製造方法、及び前記強誘電体薄膜被
覆基板を用いたキャパシタ構造素子を提供することを目
的としている。
【００１２】
【課題を解決するための手段】上記課題を解決するため
に、本発明では、基板上に、酸化チタンから成る金属酸
化物バッファ層と、Ｂｉ／Ｔｉ組成比が化学量論組成で
あるチタン酸とビスマスとを含む第１の強誘電体薄膜
と、該層上に第１の強誘電体薄膜の膜厚よりも厚い膜厚
であって、第１の強誘電体薄膜と同一の構成元素であ
り、Ｂｉ／Ｔｉ組成比が化学量論組成からずれているチ
タンとビスマスとを含む第２の強誘電体薄膜とが順次配
置されて成る強誘電体薄膜被覆基板を構成している。
に、本発明では、基板上に、酸化チタンから成る金属酸
化物バッファ層と、Ｂｉ／Ｔｉ組成比が化学量論組成で
あるチタン酸とビスマスとを含む第１の強誘電体薄膜
と、該層上に第１の強誘電体薄膜の膜厚よりも厚い膜厚
であって、第１の強誘電体薄膜と同一の構成元素であ
り、Ｂｉ／Ｔｉ組成比が化学量論組成からずれているチ
タンとビスマスとを含む第２の強誘電体薄膜とが順次配
置されて成る強誘電体薄膜被覆基板を構成している。
【００１３】さらに、本発明では、上記の強誘電体薄膜
被覆基板において、第１の強誘電体薄膜の構成元素と前
記第２の強誘電体薄膜の構成元素とが同一元素であり、
かつ前記第１の強誘電体薄膜が層状ペロブスカイト構造
におけるC軸配向優勢の薄膜であり、前記第２の強誘電
体薄膜が層状ペロブスカイト構造におけるランダム配向
の薄膜であることを特徴とする。さらに、好ましくは、
第１の強誘電体薄膜の構成元素の組成比と第２の強誘電
体薄膜の構成元素の組成比とが異なることとしている。
被覆基板において、第１の強誘電体薄膜の構成元素と前
記第２の強誘電体薄膜の構成元素とが同一元素であり、
かつ前記第１の強誘電体薄膜が層状ペロブスカイト構造
におけるC軸配向優勢の薄膜であり、前記第２の強誘電
体薄膜が層状ペロブスカイト構造におけるランダム配向
の薄膜であることを特徴とする。さらに、好ましくは、
第１の強誘電体薄膜の構成元素の組成比と第２の強誘電
体薄膜の構成元素の組成比とが異なることとしている。
【００１４】また、本発明では、上記の強誘電体薄膜被
覆基板において、金属酸化物バッファ層を構成する金属
元素が、第１の強誘電体薄膜又は第２の強誘電体薄膜の
構成元素の少なくとも一つと同一であることとしてい
る。
覆基板において、金属酸化物バッファ層を構成する金属
元素が、第１の強誘電体薄膜又は第２の強誘電体薄膜の
構成元素の少なくとも一つと同一であることとしてい
る。
【００１５】さらに、本発明では、上記の強誘電体薄膜
被覆基板において、金属酸化物バッファ層が酸化チタン
から成り、前記第１の強誘電体薄膜が、Ｂｉ／Ｔｉ組成
比が化学量論組成であるチタン酸ビスマス薄膜から成
り、前記第２の強誘電体薄膜が、Ｂｉ／Ｔｉ組成比が化
学量論組成からずれたチタン酸ビスマス薄膜から成るこ
とを特徴とする。
被覆基板において、金属酸化物バッファ層が酸化チタン
から成り、前記第１の強誘電体薄膜が、Ｂｉ／Ｔｉ組成
比が化学量論組成であるチタン酸ビスマス薄膜から成
り、前記第２の強誘電体薄膜が、Ｂｉ／Ｔｉ組成比が化
学量論組成からずれたチタン酸ビスマス薄膜から成るこ
とを特徴とする。
【００１６】また、本発明では、基板上に酸化チタンか
ら成る金属酸化物バッファ層を形成する工程と、基板を
加熱してＭＯＣＶＤ法により前記金属酸化物上にＢｉ／
Ｔｉ組成比が化学量論組成であるチタンとビスマスとを
含む第１の強誘電体薄膜を形成する工程と、前記第１の
強誘電体薄膜の形成時の基板温度よりも低い基板温度で
ＭＯＣＶＤ法により前記第１の強誘電体薄膜上に、第１
の強誘電体薄膜と同一の構成元素であり、Ｂｉ／Ｔｉ組
成比が化学量論組成からずれているチタンとビスマスと
を含む第２の強誘電体薄膜を形成する工程から成る強誘
電体薄膜被覆基板の製造方法としている。
ら成る金属酸化物バッファ層を形成する工程と、基板を
加熱してＭＯＣＶＤ法により前記金属酸化物上にＢｉ／
Ｔｉ組成比が化学量論組成であるチタンとビスマスとを
含む第１の強誘電体薄膜を形成する工程と、前記第１の
強誘電体薄膜の形成時の基板温度よりも低い基板温度で
ＭＯＣＶＤ法により前記第１の強誘電体薄膜上に、第１
の強誘電体薄膜と同一の構成元素であり、Ｂｉ／Ｔｉ組
成比が化学量論組成からずれているチタンとビスマスと
を含む第２の強誘電体薄膜を形成する工程から成る強誘
電体薄膜被覆基板の製造方法としている。
【００１７】さらに、本発明では、上記の強誘電体薄膜
被覆基板の製造方法において、第１の強誘電体薄膜の形
成時の基板温度を４５０℃から６５０℃とし、第２の強
誘電体薄膜の形成時の基板温度を４００℃から５００℃
としている。
被覆基板の製造方法において、第１の強誘電体薄膜の形
成時の基板温度を４５０℃から６５０℃とし、第２の強
誘電体薄膜の形成時の基板温度を４００℃から５００℃
としている。
【００１８】また、本発明では、上記の強誘電体薄膜被
覆基板を用いたキャパシタ構造素子において、基板と金
属酸化物バッファ層との間に導電性材料から成る下部電
極を配置し、第２の強誘電体薄膜上に導電性材料から成
る上部電極を配置して構成している。
覆基板を用いたキャパシタ構造素子において、基板と金
属酸化物バッファ層との間に導電性材料から成る下部電
極を配置し、第２の強誘電体薄膜上に導電性材料から成
る上部電極を配置して構成している。
【００１９】
【作用】本発明の強誘電体薄膜被覆基板では、基板上
に、金属酸化物バッファ層を介して、第１の強誘電体薄
膜を配置するようにしているので、第１の強誘電体薄膜
が薄い膜厚であっても、結晶性に優れた薄膜を形成する
ことができる。従って、第１の強誘電体薄膜を下地層と
して用いると、その優れた結晶性を継承させることによ
って、第１の強誘電体薄膜の成膜温度（基板温度）より
も低い成膜温度（基板温度）で膜厚の厚い第２の強誘電
体薄膜を形成しても、十分な強誘電性を確保することが
できる。さらに、第２の強誘電体薄膜を低温で形成する
と、薄膜を構成する結晶粒子の粗大化を防止できるの
で、緻密で表面平滑な強誘電体薄膜を得ることができ
る。
に、金属酸化物バッファ層を介して、第１の強誘電体薄
膜を配置するようにしているので、第１の強誘電体薄膜
が薄い膜厚であっても、結晶性に優れた薄膜を形成する
ことができる。従って、第１の強誘電体薄膜を下地層と
して用いると、その優れた結晶性を継承させることによ
って、第１の強誘電体薄膜の成膜温度（基板温度）より
も低い成膜温度（基板温度）で膜厚の厚い第２の強誘電
体薄膜を形成しても、十分な強誘電性を確保することが
できる。さらに、第２の強誘電体薄膜を低温で形成する
と、薄膜を構成する結晶粒子の粗大化を防止できるの
で、緻密で表面平滑な強誘電体薄膜を得ることができ
る。
【００２０】すなわち、本発明の強誘電体薄膜被覆基板
では、基板上に、金属酸化物バッファ層及び膜厚の薄い
第１の強誘電体薄膜を介して、強誘電性を示すのに必要
な膜厚の第２の強誘電体薄膜を配置した構成とすること
によって、十分な強誘電性を保ち、かつ、薄膜の平滑性
・緻密性に優れた強誘電体薄膜を得ることができるとい
うものである。
では、基板上に、金属酸化物バッファ層及び膜厚の薄い
第１の強誘電体薄膜を介して、強誘電性を示すのに必要
な膜厚の第２の強誘電体薄膜を配置した構成とすること
によって、十分な強誘電性を保ち、かつ、薄膜の平滑性
・緻密性に優れた強誘電体薄膜を得ることができるとい
うものである。
【００２１】さらに、このように本発明の強誘電体薄膜
被覆基板は強誘電体薄膜の平滑性・緻密性に優れている
ので、微細加工が可能になり、様々な高集積デバイスへ
の応用が可能になる。そして、これを用いた本発明のキ
ャパシタ構造素子を初め、様々なデバイスに応用すれ
ば、ピンホールの発生を抑え、リーク電流特性を大きく
改善することができる。
被覆基板は強誘電体薄膜の平滑性・緻密性に優れている
ので、微細加工が可能になり、様々な高集積デバイスへ
の応用が可能になる。そして、これを用いた本発明のキ
ャパシタ構造素子を初め、様々なデバイスに応用すれ
ば、ピンホールの発生を抑え、リーク電流特性を大きく
改善することができる。
【００２２】このような本発明の強誘電体薄膜被覆基板
は、基板上に配置された金属酸化物バッファ層上に、Ｍ
ＯＣＶＤ法を用い、基板を加熱して第１の強誘電体薄膜
を形成した後、基板温度を第１の強誘電体薄膜形成時よ
り低くして第２の強誘電体薄膜を形成することにより製
造することができる。
は、基板上に配置された金属酸化物バッファ層上に、Ｍ
ＯＣＶＤ法を用い、基板を加熱して第１の強誘電体薄膜
を形成した後、基板温度を第１の強誘電体薄膜形成時よ
り低くして第２の強誘電体薄膜を形成することにより製
造することができる。
【００２３】この本発明の製造方法において、第１の強
誘電体薄膜の形成工程の基板温度は若干高いものである
が、従来のものと比較すれば十分に低温であり、さら
に、第１の強誘電体薄膜は薄くても良いので短時間の工
程となり、基板温度の影響はほとんどないものである。
誘電体薄膜の形成工程の基板温度は若干高いものである
が、従来のものと比較すれば十分に低温であり、さら
に、第１の強誘電体薄膜は薄くても良いので短時間の工
程となり、基板温度の影響はほとんどないものである。
【００２４】したがって、本発明の強誘電体薄膜被覆基
板の製造方法によれば、強誘電体薄膜形成工程の大部分
が非常に低温であるので、複数の素子を備えた高集積デ
バイスにおいて、他の素子を損傷することがなく、高集
積デバイスへの応用が可能になるばかりか、設計の自由
度を著しく向上させることができる。
板の製造方法によれば、強誘電体薄膜形成工程の大部分
が非常に低温であるので、複数の素子を備えた高集積デ
バイスにおいて、他の素子を損傷することがなく、高集
積デバイスへの応用が可能になるばかりか、設計の自由
度を著しく向上させることができる。
【００２５】
【実施例】以下、本発明の一実施例について、図面を参
照して説明する。図１は、本発明の第１の実施例である
キャパシタ構造素子の構造を示す図である。図１に示す
ように、このキャパシタ構造素子は、シリコン（Ｓｉ）
基板１上に、酸化シリコン（ＳｉＯ2）層２、接着層
３、下部電極４、金属酸化物バッファ層５、第１の強誘
電体薄膜６、第２の強誘電体薄膜７、上部電極層８が、
それぞれ順次形成されているものである。
照して説明する。図１は、本発明の第１の実施例である
キャパシタ構造素子の構造を示す図である。図１に示す
ように、このキャパシタ構造素子は、シリコン（Ｓｉ）
基板１上に、酸化シリコン（ＳｉＯ2）層２、接着層
３、下部電極４、金属酸化物バッファ層５、第１の強誘
電体薄膜６、第２の強誘電体薄膜７、上部電極層８が、
それぞれ順次形成されているものである。
【００２６】第１の実施例では、シリコン基板１として
はシリコン単結晶ウエハを用い、ＳｉＯ2層２としては
シリコン単結晶ウエハ表面を熱酸化して得られる酸化シ
リコン薄膜を用いていた。また、接着層３としてはタン
タル（Ｔａ）薄膜を、下部電極４としては白金（Ｐｔ）
薄膜を、金属酸化物バッファ層５としては酸化チタン薄
膜を、第１の強誘電体薄膜６及び第２の強誘電体薄膜７
としてはいずれもチタン酸ビスマス薄膜を、上部電極８
としては白金（Ｐｔ）薄膜をそれぞれ用いた。
はシリコン単結晶ウエハを用い、ＳｉＯ2層２としては
シリコン単結晶ウエハ表面を熱酸化して得られる酸化シ
リコン薄膜を用いていた。また、接着層３としてはタン
タル（Ｔａ）薄膜を、下部電極４としては白金（Ｐｔ）
薄膜を、金属酸化物バッファ層５としては酸化チタン薄
膜を、第１の強誘電体薄膜６及び第２の強誘電体薄膜７
としてはいずれもチタン酸ビスマス薄膜を、上部電極８
としては白金（Ｐｔ）薄膜をそれぞれ用いた。
【００２７】次に、図１に示した第１の実施例のキャパ
シタ素子の製造方法について説明する。まず、Ｐｔ／Ｔ
ａ／ＳｉＯ2／Ｓｉ基板の作製について説明する。シリ
コン基板１であるシリコン単結晶ウエハ（１００）面の
表面を熱酸化することにより、膜厚２００ｎｍのＳｉＯ
2層２を形成する。そして、接着層３であるＴａ薄膜を
膜厚３０ｎｍで、そして、下部電極層４であるＰｔ薄膜
を膜厚２００ｎｍで、それぞれスパッタ法により形成し
た。
シタ素子の製造方法について説明する。まず、Ｐｔ／Ｔ
ａ／ＳｉＯ2／Ｓｉ基板の作製について説明する。シリ
コン基板１であるシリコン単結晶ウエハ（１００）面の
表面を熱酸化することにより、膜厚２００ｎｍのＳｉＯ
2層２を形成する。そして、接着層３であるＴａ薄膜を
膜厚３０ｎｍで、そして、下部電極層４であるＰｔ薄膜
を膜厚２００ｎｍで、それぞれスパッタ法により形成し
た。
【００２８】なお、ここで、これらの材料や膜厚は、本
実施例に限定されるものではなく、シリコン単結晶基板
の代わりに多結晶シリコン基板やＧａＡｓ基板等を用い
ても良い。また、接着層は、成膜中に基板と下部電極層
との熱膨張率が異なることに起因する膜の剥離を防止す
るものであり、膜厚は膜の剥離を防止できる程度であれ
ば良く、材料についてもＴａ以外にチタン（Ｔｉ）等を
用いることできるが、本実施例の場合、ＴｉとＰｔとの
合金が形成されるのでＴａを用いるのが好ましい。ま
た、絶縁層に用いたＳｉＯ2層は、熱酸化により作製さ
れたものでなくても良く、スパッタ法、真空蒸着法、Ｍ
ＯＣＶＤ法等により形成されたＳｉＯ2膜や窒化シリコ
ン膜等を用いることができ、材料も膜厚も充分に絶縁性
を有するものであれば良い。
実施例に限定されるものではなく、シリコン単結晶基板
の代わりに多結晶シリコン基板やＧａＡｓ基板等を用い
ても良い。また、接着層は、成膜中に基板と下部電極層
との熱膨張率が異なることに起因する膜の剥離を防止す
るものであり、膜厚は膜の剥離を防止できる程度であれ
ば良く、材料についてもＴａ以外にチタン（Ｔｉ）等を
用いることできるが、本実施例の場合、ＴｉとＰｔとの
合金が形成されるのでＴａを用いるのが好ましい。ま
た、絶縁層に用いたＳｉＯ2層は、熱酸化により作製さ
れたものでなくても良く、スパッタ法、真空蒸着法、Ｍ
ＯＣＶＤ法等により形成されたＳｉＯ2膜や窒化シリコ
ン膜等を用いることができ、材料も膜厚も充分に絶縁性
を有するものであれば良い。
【００２９】また、下部電極についても、膜厚は充分に
電極層として機能できる程度あれば良く、材料はＰｔに
限定されるものでなく、通常の電極材料に用いられる導
電性材料で良いが、他の薄膜との関連で適宜選択でき得
るものである。また、成膜方法も、ここまでは、シリコ
ン熱酸化やスパッタ法に限定されるものでなく、真空蒸
着法等の通常の薄膜形成技術を用いて行っても良い。ま
た、基板構造も上記のものに限定されるものではない。
電極層として機能できる程度あれば良く、材料はＰｔに
限定されるものでなく、通常の電極材料に用いられる導
電性材料で良いが、他の薄膜との関連で適宜選択でき得
るものである。また、成膜方法も、ここまでは、シリコ
ン熱酸化やスパッタ法に限定されるものでなく、真空蒸
着法等の通常の薄膜形成技術を用いて行っても良い。ま
た、基板構造も上記のものに限定されるものではない。
【００３０】次いで、このようにして作製したＰｔ／Ｔ
ａ／ＳｉＯ2／Ｓｉ基板の上に、金属酸化物バッファ層
である酸化チタン薄膜のＭＯＣＶＤ法による形成を行っ
た。酸化チタン薄膜の成膜は、チタン原料としてチタン
イソプロポキサイド（Ｔｉ（ｉ−ＯＣ3Ｈ7）4）を用い
て、これを５０℃に加熱気化して、キャリアガスである
アルゴン（Ａｒ）ガスと共に成膜室内に供給した。ここ
で、Ａｒガス供給時の流量は１００ｓｃｃｍとした。そ
して、成膜室内には、上述のように作製したＰｔ／Ｔａ
／ＳｉＯ2／Ｓｉ基板を４５０℃に加熱保持して、この
基板上に膜厚が５ｎｍの酸化チタン薄膜を形成した。こ
のときの酸化チタン薄膜の成膜工程に要した時間は、３
０秒程度であった。
ａ／ＳｉＯ2／Ｓｉ基板の上に、金属酸化物バッファ層
である酸化チタン薄膜のＭＯＣＶＤ法による形成を行っ
た。酸化チタン薄膜の成膜は、チタン原料としてチタン
イソプロポキサイド（Ｔｉ（ｉ−ＯＣ3Ｈ7）4）を用い
て、これを５０℃に加熱気化して、キャリアガスである
アルゴン（Ａｒ）ガスと共に成膜室内に供給した。ここ
で、Ａｒガス供給時の流量は１００ｓｃｃｍとした。そ
して、成膜室内には、上述のように作製したＰｔ／Ｔａ
／ＳｉＯ2／Ｓｉ基板を４５０℃に加熱保持して、この
基板上に膜厚が５ｎｍの酸化チタン薄膜を形成した。こ
のときの酸化チタン薄膜の成膜工程に要した時間は、３
０秒程度であった。
【００３１】その後、引き続き、この酸化チタン薄膜上
に、酸化チタンを構成する金属元素であるチタンを含む
チタン酸ビスマスから成る薄膜を、第１の強誘電体薄膜
として、ＭＯＣＶＤ法を用いて形成した。この成膜時の
基板温度は６００℃として、膜厚約５ｎｍのチタン酸ビ
スマス薄膜を、成膜時間約２分間で形成した。このとき
のＭＯＣＶＤ法による成膜における原料の供給条件を表
１に示す。
に、酸化チタンを構成する金属元素であるチタンを含む
チタン酸ビスマスから成る薄膜を、第１の強誘電体薄膜
として、ＭＯＣＶＤ法を用いて形成した。この成膜時の
基板温度は６００℃として、膜厚約５ｎｍのチタン酸ビ
スマス薄膜を、成膜時間約２分間で形成した。このとき
のＭＯＣＶＤ法による成膜における原料の供給条件を表
１に示す。
【００３２】
【表１】
【００３３】チタン酸ビスマス薄膜の成膜は、表１に示
すようにビスマス原料としてトリオルトトリルビリルビ
スマス（Ｂｉ（ｏ−ＯＣ7Ｈ7）3）を、チタン原料とし
てチタンイソプロポキサイド（Ｔｉ（ｉ−ＯＣ
3Ｈ7）4）をそれぞれ用いて、これらの原料を表１に示
す原料温度にそれぞれ加熱気化して（ビスマス原料１６
０℃、チタン原料５０℃）、キャリアガスであるアルゴ
ン（Ａｒ）ガスと反応ガスである酸素（Ｏ2）ガスと共
に成膜室内に供給した。ここで、Ａｒガス供給時の流量
はＢｉ原料に対して２００ｓｃｃｍ、Ｔｉ原料に対して
５０ｓｃｃｍとし、Ｏ2ガス供給時の流量は１０００ｓ
ｃｃｍとした。なお、これらの成膜工程において、成膜
室内の真空度は、１０Ｔｏｒｒ以上であると気相反応が
起こりやすくなるので、５Ｔｏｒｒとした。
すようにビスマス原料としてトリオルトトリルビリルビ
スマス（Ｂｉ（ｏ−ＯＣ7Ｈ7）3）を、チタン原料とし
てチタンイソプロポキサイド（Ｔｉ（ｉ−ＯＣ
3Ｈ7）4）をそれぞれ用いて、これらの原料を表１に示
す原料温度にそれぞれ加熱気化して（ビスマス原料１６
０℃、チタン原料５０℃）、キャリアガスであるアルゴ
ン（Ａｒ）ガスと反応ガスである酸素（Ｏ2）ガスと共
に成膜室内に供給した。ここで、Ａｒガス供給時の流量
はＢｉ原料に対して２００ｓｃｃｍ、Ｔｉ原料に対して
５０ｓｃｃｍとし、Ｏ2ガス供給時の流量は１０００ｓ
ｃｃｍとした。なお、これらの成膜工程において、成膜
室内の真空度は、１０Ｔｏｒｒ以上であると気相反応が
起こりやすくなるので、５Ｔｏｒｒとした。
【００３４】なお、上記のものと同条件でチタン酸ビス
マス薄膜を１００ｎｍ形成して、組成分析装置ＥＰＭＡ
とＸ線回折装置により、その組成と結晶性について調べ
たところ、Ｂｉ／Ｔｉ組成比が約１．３という値を示
し、このチタン酸ビスマス薄膜が化学量論組成のＢｉ4
Ｔｉ3Ｏ12から成り、配向性はｃ軸配向膜であることが
わかった。
マス薄膜を１００ｎｍ形成して、組成分析装置ＥＰＭＡ
とＸ線回折装置により、その組成と結晶性について調べ
たところ、Ｂｉ／Ｔｉ組成比が約１．３という値を示
し、このチタン酸ビスマス薄膜が化学量論組成のＢｉ4
Ｔｉ3Ｏ12から成り、配向性はｃ軸配向膜であることが
わかった。
【００３５】上記のように第１の強誘電体薄膜であるチ
タン酸ビスマス薄膜を形成した後、一旦原料の供給を停
止し、基板温度を４００℃に保持して再度上記と同様の
原料を供給し、第２の強誘電体薄膜として、本実施例の
第１の強誘電体薄膜と同一材料から成るチタン酸ビスマ
ス薄膜を形成した。このときの成膜時間を約１時間と
し、第１のチタン酸ビスマス薄膜と第２のチタン酸ビス
マス薄膜との合計の膜厚が約１００ｎｍとした。ここ
で、第２のチタン酸ビスマス薄膜は約９５ｎｍで、第１
のチタン酸ビスマス薄膜の膜厚の約５ｎｍよりも厚いも
のである。
タン酸ビスマス薄膜を形成した後、一旦原料の供給を停
止し、基板温度を４００℃に保持して再度上記と同様の
原料を供給し、第２の強誘電体薄膜として、本実施例の
第１の強誘電体薄膜と同一材料から成るチタン酸ビスマ
ス薄膜を形成した。このときの成膜時間を約１時間と
し、第１のチタン酸ビスマス薄膜と第２のチタン酸ビス
マス薄膜との合計の膜厚が約１００ｎｍとした。ここ
で、第２のチタン酸ビスマス薄膜は約９５ｎｍで、第１
のチタン酸ビスマス薄膜の膜厚の約５ｎｍよりも厚いも
のである。
【００３６】このようにして形成した第２のチタン酸ビ
スマス薄膜の表面モフォロジーについて、ＳＥＭ（走査
型電子顕微鏡）により観察した結果を図２に示す。図２
によれば、本実施例の第２のチタン酸ビスマス薄膜は、
粒径約０．１μｍのグレインからなる緻密で表面平滑な
ものであることがわかる。
スマス薄膜の表面モフォロジーについて、ＳＥＭ（走査
型電子顕微鏡）により観察した結果を図２に示す。図２
によれば、本実施例の第２のチタン酸ビスマス薄膜は、
粒径約０．１μｍのグレインからなる緻密で表面平滑な
ものであることがわかる。
【００３７】また、この第２のチタン酸ビスマス薄膜の
結晶性を、Ｘ線回折により観察した結果を図３に示す。
結晶性を、Ｘ線回折により観察した結果を図３に示す。
【００３８】図３において、縦軸はＸ線回折強度であ
り、横軸は回折角度２θ（ｄｅｇ）である。そして、
（００ｎ）（ｎは整数）はＢｉ4Ｔｉ3Ｏ12のｃ軸配向に
よる回折ピークを表し、（２００）はＢｉ4Ｔｉ3Ｏ12の
ａ軸配向による回折ピークを表し、（１１１）、（１１
７）、（２２０）、（２０１４）、（１３７）はいずれ
もＢｉ4Ｔｉ3Ｏ12のａ軸成分を含むランダムな配向によ
る回折ピークであり、２θ＝４０度（ｄｅｇ）付近のＰ
ｔ（１１１）の回折ピークは下部電極のＰｔによるもの
である。
り、横軸は回折角度２θ（ｄｅｇ）である。そして、
（００ｎ）（ｎは整数）はＢｉ4Ｔｉ3Ｏ12のｃ軸配向に
よる回折ピークを表し、（２００）はＢｉ4Ｔｉ3Ｏ12の
ａ軸配向による回折ピークを表し、（１１１）、（１１
７）、（２２０）、（２０１４）、（１３７）はいずれ
もＢｉ4Ｔｉ3Ｏ12のａ軸成分を含むランダムな配向によ
る回折ピークであり、２θ＝４０度（ｄｅｇ）付近のＰ
ｔ（１１１）の回折ピークは下部電極のＰｔによるもの
である。
【００３９】図３のＸ線回折パターンによれば、この第
２のチタン酸ビスマス薄膜には、ａ軸配向、ｃ軸配向、
ランダムな配向が混在した、即ちランダム配向成分を有
するＢｉ4Ｔｉ3Ｏ12が形成されていることがわかる。こ
れにより、本実施例では、ｃ軸配向の第１のＢｉ4Ｔｉ3
Ｏ12薄膜上に、ランダム配向成分を有するＢｉ4Ｔｉ3Ｏ
12薄膜が形成されたことが確認された。
２のチタン酸ビスマス薄膜には、ａ軸配向、ｃ軸配向、
ランダムな配向が混在した、即ちランダム配向成分を有
するＢｉ4Ｔｉ3Ｏ12が形成されていることがわかる。こ
れにより、本実施例では、ｃ軸配向の第１のＢｉ4Ｔｉ3
Ｏ12薄膜上に、ランダム配向成分を有するＢｉ4Ｔｉ3Ｏ
12薄膜が形成されたことが確認された。
【００４０】ここで、比較のため、本実施例と同様のＰ
ｔ／Ｔａ／ＳｉＯ2／Ｓｉ基板を用いて、そのＰｔのす
ぐ上に、上記の第２のチタン酸ビスマス薄膜成膜時と同
条件（基板温度４００℃）で、チタン酸ビスマス薄膜を
形成したところ、このチタン酸ビスマス薄膜は、アモル
ファス構造を示した。即ち、本実施例と異なり、上記の
ような酸化チタンバッファ層及び第１のチタン酸ビスマ
ス薄膜を形成しなかったものでは、チタン酸ビスマス薄
膜が結晶性を示さずに、アモルファス構造のみになった
のである。このことから、本発明の金属酸化物バッファ
層と第１の強誘電体薄膜とにより、４００℃という非常
に低温で、通常なら結晶性薄膜が得られない基板温度に
おいて、結晶性を示す強誘電体薄膜が形成可能なことが
わかった。このような、本発明の効果は、第２の強誘電
体薄膜が、薄い膜厚の第１の強誘電体薄膜の結晶状態を
継承することによるものと考えられる。
ｔ／Ｔａ／ＳｉＯ2／Ｓｉ基板を用いて、そのＰｔのす
ぐ上に、上記の第２のチタン酸ビスマス薄膜成膜時と同
条件（基板温度４００℃）で、チタン酸ビスマス薄膜を
形成したところ、このチタン酸ビスマス薄膜は、アモル
ファス構造を示した。即ち、本実施例と異なり、上記の
ような酸化チタンバッファ層及び第１のチタン酸ビスマ
ス薄膜を形成しなかったものでは、チタン酸ビスマス薄
膜が結晶性を示さずに、アモルファス構造のみになった
のである。このことから、本発明の金属酸化物バッファ
層と第１の強誘電体薄膜とにより、４００℃という非常
に低温で、通常なら結晶性薄膜が得られない基板温度に
おいて、結晶性を示す強誘電体薄膜が形成可能なことが
わかった。このような、本発明の効果は、第２の強誘電
体薄膜が、薄い膜厚の第１の強誘電体薄膜の結晶状態を
継承することによるものと考えられる。
【００４１】また、上記の本実施例のチタン酸ビスマス
薄膜について、組成分析装置ＥＰＭＡにより測定した結
果、Ｂｉ／Ｔｉ組成比が０．９となった。これは、第２
のチタン酸ビスマス薄膜の組成がＢｉ4Ｔｉ3Ｏ12の化学
量論組成（約１．３）から大きくずれていることを示し
ている。このことから、本実施例の第２のチタン酸ビス
マス薄膜が、結晶質のＢｉ4Ｔｉ3Ｏ12にアモルファス構
造の部分が混在した状態であり、このような状態の膜構
成となることによって、薄膜の緻密化と、良好な表面平
滑性が得られるものと考えられる。
薄膜について、組成分析装置ＥＰＭＡにより測定した結
果、Ｂｉ／Ｔｉ組成比が０．９となった。これは、第２
のチタン酸ビスマス薄膜の組成がＢｉ4Ｔｉ3Ｏ12の化学
量論組成（約１．３）から大きくずれていることを示し
ている。このことから、本実施例の第２のチタン酸ビス
マス薄膜が、結晶質のＢｉ4Ｔｉ3Ｏ12にアモルファス構
造の部分が混在した状態であり、このような状態の膜構
成となることによって、薄膜の緻密化と、良好な表面平
滑性が得られるものと考えられる。
【００４２】次に、上記のようにしてＰｔ／Ｔａ／Ｓｉ
Ｏ2／Ｓｉ基板上に、酸化チタンバッファ層、第１のチ
タン酸ビスマス薄膜、及び第２のチタン酸ビスマス薄膜
が、それぞれ順次形成された強誘電体被覆基板に、上部
電極８としてＰｔ電極（１００μｍ2）を真空蒸着法に
より形成して、図１に示すようなキャパシタ構造素子を
作製した。
Ｏ2／Ｓｉ基板上に、酸化チタンバッファ層、第１のチ
タン酸ビスマス薄膜、及び第２のチタン酸ビスマス薄膜
が、それぞれ順次形成された強誘電体被覆基板に、上部
電極８としてＰｔ電極（１００μｍ2）を真空蒸着法に
より形成して、図１に示すようなキャパシタ構造素子を
作製した。
【００４３】なお、ここで形成した上部電極８について
も、下部電極４と同様、膜厚は充分に電極として機能で
きる程度であれば良く、材料はＰｔに限定されるもので
なく、通常の電極材料に用いられる導電性材料で良く、
また成膜方法も真空蒸着法の他スパッタ法等を用いるこ
とができる。
も、下部電極４と同様、膜厚は充分に電極として機能で
きる程度であれば良く、材料はＰｔに限定されるもので
なく、通常の電極材料に用いられる導電性材料で良く、
また成膜方法も真空蒸着法の他スパッタ法等を用いるこ
とができる。
【００４４】図１に示した下部電極４と上部電極８との
間に電圧を印加して、本実施例のキャパシタ構造素子の
強誘電特性を評価した結果、図４に示すような強誘電性
ヒステリシス曲線を示した。すなわち、本実施例のキャ
パシタ構造素子では、３Ｖ印加において、残留自発分極
Ｐｒ＝７．５μＣ／ｃｍ2、抗電場Ｅｃ＝７０ｋＶ／ｃ
ｍという特性を示した。このＰｒの値は、Ｂｉ4Ｔｉ3Ｏ
12単結晶（バルク）で報告されているｃ軸方向における
Ｐｒ＝４μＣ／ｃｍ2と比較して、２倍近くの大きい値
が得られている。
間に電圧を印加して、本実施例のキャパシタ構造素子の
強誘電特性を評価した結果、図４に示すような強誘電性
ヒステリシス曲線を示した。すなわち、本実施例のキャ
パシタ構造素子では、３Ｖ印加において、残留自発分極
Ｐｒ＝７．５μＣ／ｃｍ2、抗電場Ｅｃ＝７０ｋＶ／ｃ
ｍという特性を示した。このＰｒの値は、Ｂｉ4Ｔｉ3Ｏ
12単結晶（バルク）で報告されているｃ軸方向における
Ｐｒ＝４μＣ／ｃｍ2と比較して、２倍近くの大きい値
が得られている。
【００４５】この７．５μＣ／ｃｍ2という大きな本実
施例のＰｒは、Ｂｉ4Ｔｉ3Ｏ12のａ軸方向のＰｒの値が
ｃ軸方向のものより大きいことが知られており、また本
実施例のＸ線回折観察からランダム配向の強誘電体Ｂｉ
4Ｔｉ3Ｏ12を示したことから、Ｂｉ4Ｔｉ3Ｏ12強誘電体
のａ軸配向成分が大きく寄与しているためと考えられ
る。
施例のＰｒは、Ｂｉ4Ｔｉ3Ｏ12のａ軸方向のＰｒの値が
ｃ軸方向のものより大きいことが知られており、また本
実施例のＸ線回折観察からランダム配向の強誘電体Ｂｉ
4Ｔｉ3Ｏ12を示したことから、Ｂｉ4Ｔｉ3Ｏ12強誘電体
のａ軸配向成分が大きく寄与しているためと考えられ
る。
【００４６】また、この本実施例のキャパシタ構造素子
において、リーク電流密度Ｉｌを測定した結果、印加電
圧依存性は図５に示すようになり、印加電圧３Ｖで、Ｉ
ｌ＝８×１０-8Ａ／ｃｍ2と小さな良好な値が得られ
た。これは、上述したように、平滑性に優れた緻密なチ
タン酸ビスマス薄膜となっているので、ピンホールの発
生を抑えて、リーク電流特性を大きく改善できたものと
考えられる。
において、リーク電流密度Ｉｌを測定した結果、印加電
圧依存性は図５に示すようになり、印加電圧３Ｖで、Ｉ
ｌ＝８×１０-8Ａ／ｃｍ2と小さな良好な値が得られ
た。これは、上述したように、平滑性に優れた緻密なチ
タン酸ビスマス薄膜となっているので、ピンホールの発
生を抑えて、リーク電流特性を大きく改善できたものと
考えられる。
【００４７】なお、上記実施例では、ＭＯＣＶＤ法によ
る第１の強誘電体薄膜の成膜時の基板温度を６００℃と
し、第２の強誘電体薄膜の成膜時の基板温度を４００℃
としたが、これに限定されるものではなく、第１の強誘
電体薄膜の成膜時の基板温度については４５０℃〜６５
０℃の範囲で、また第２の強誘電体薄膜の成膜時の基板
温度については４００℃〜５００℃の範囲で、第１の強
誘電体薄膜成膜時の基板温度より第２の強誘電体薄膜の
基板温度が低い条件のもので、上記実施例と同様な良好
な結果が得られた。
る第１の強誘電体薄膜の成膜時の基板温度を６００℃と
し、第２の強誘電体薄膜の成膜時の基板温度を４００℃
としたが、これに限定されるものではなく、第１の強誘
電体薄膜の成膜時の基板温度については４５０℃〜６５
０℃の範囲で、また第２の強誘電体薄膜の成膜時の基板
温度については４００℃〜５００℃の範囲で、第１の強
誘電体薄膜成膜時の基板温度より第２の強誘電体薄膜の
基板温度が低い条件のもので、上記実施例と同様な良好
な結果が得られた。
【００４８】なお、上記実施例では強誘電体材料として
Ｂｉ4Ｔｉ3Ｏ12を用いたが、これに限定されるものでは
なく、同様の層状ペロブスカイト構造を有するＢｉ系強
誘電材料であるＳｒＢｉ2Ｎｂ2Ｏ9、ＳｒＢｉ2Ｔａ
2Ｏ9、ＢａＢｉ2Ｎｂ2Ｏ9、ＢａＢｉ2Ｔａ2Ｏ9、Ｐｂ2
Ｂｉ2Ｎｂ2Ｏ9、ＰｂＢｉ2Ｔａ2Ｏ9、ＳｒＢｉ4Ｔｉ4Ｏ
15、ＢａＢｉ4Ｔｉ4Ｏ15、ＰｂＢｉ4Ｔｉ4Ｏ15、Ｎａ
0.5Ｂｉ4.5Ｔｉ4Ｏ15、Ｋ0.5Ｂｉ4.5Ｔｉ4Ｏ15、Ｓｒ2
Ｂｉ4Ｔｉ5Ｏ18、Ｂａ2Ｂｉ4Ｔｉ5Ｏ18、Ｐｂ2Ｂｉ4Ｔ
ｉ5Ｏ18等が、本発明に適用可能と考えられる。
Ｂｉ4Ｔｉ3Ｏ12を用いたが、これに限定されるものでは
なく、同様の層状ペロブスカイト構造を有するＢｉ系強
誘電材料であるＳｒＢｉ2Ｎｂ2Ｏ9、ＳｒＢｉ2Ｔａ
2Ｏ9、ＢａＢｉ2Ｎｂ2Ｏ9、ＢａＢｉ2Ｔａ2Ｏ9、Ｐｂ2
Ｂｉ2Ｎｂ2Ｏ9、ＰｂＢｉ2Ｔａ2Ｏ9、ＳｒＢｉ4Ｔｉ4Ｏ
15、ＢａＢｉ4Ｔｉ4Ｏ15、ＰｂＢｉ4Ｔｉ4Ｏ15、Ｎａ
0.5Ｂｉ4.5Ｔｉ4Ｏ15、Ｋ0.5Ｂｉ4.5Ｔｉ4Ｏ15、Ｓｒ2
Ｂｉ4Ｔｉ5Ｏ18、Ｂａ2Ｂｉ4Ｔｉ5Ｏ18、Ｐｂ2Ｂｉ4Ｔ
ｉ5Ｏ18等が、本発明に適用可能と考えられる。
【００４９】なお、上記実施例では、基板としてＰｔ／
Ｔａ／ＳｉＯ2／Ｓｉ基板を用いたキャパシタ構造素子
としたが、これに限定されるものではい。例えば、Ｓｉ
やＧａＡｓ基板に集積回路が形成され、その集積回路の
表面に酸化シリコンや窒化シリコン等の層間絶縁膜が被
覆され、この層間絶縁膜の一部に形成されたコンタクト
ホールを介して、集積回路の要素と電気的に接続された
電極層が層間絶縁膜上に形成され、その電極層上に本発
明の強誘電体薄膜を形成するような構成にしても良い。
即ち、本発明は、上記実施例のキャパシタ構造やトラン
ジスタ構造を初めとした集積回路の要素と電気的に接続
した集積回路素子や、様々な高集積デバイスに適用可能
なものである。
Ｔａ／ＳｉＯ2／Ｓｉ基板を用いたキャパシタ構造素子
としたが、これに限定されるものではい。例えば、Ｓｉ
やＧａＡｓ基板に集積回路が形成され、その集積回路の
表面に酸化シリコンや窒化シリコン等の層間絶縁膜が被
覆され、この層間絶縁膜の一部に形成されたコンタクト
ホールを介して、集積回路の要素と電気的に接続された
電極層が層間絶縁膜上に形成され、その電極層上に本発
明の強誘電体薄膜を形成するような構成にしても良い。
即ち、本発明は、上記実施例のキャパシタ構造やトラン
ジスタ構造を初めとした集積回路の要素と電気的に接続
した集積回路素子や、様々な高集積デバイスに適用可能
なものである。
【００５０】
【発明の効果】以上のように、本発明の強誘電体薄膜被
覆基板によれば、実施例で述べたように１００μｍとい
う極薄い膜厚においても、十分な強誘電特性を確保し、
かつ平滑性・緻密性に優れた強誘電体薄膜を実現できる
ので、リーク電流特性を大幅に向上させることができ
る。さらに、様々な微細加工プロセスに対応でき、高集
積デバイスに応用するのに有効なものである。
覆基板によれば、実施例で述べたように１００μｍとい
う極薄い膜厚においても、十分な強誘電特性を確保し、
かつ平滑性・緻密性に優れた強誘電体薄膜を実現できる
ので、リーク電流特性を大幅に向上させることができ
る。さらに、様々な微細加工プロセスに対応でき、高集
積デバイスに応用するのに有効なものである。
【００５１】また、本発明の強誘電体薄膜の製造方法に
よれば、強誘電体薄膜形成工程の大部分が、実施例で述
べたように４００℃という低温プロセスで結晶性に優れ
た強誘電体薄膜を形成できるので、高集積デバイスに応
用することがことが可能となる。さらに、従来のＭＯＤ
法やゾル−ゲル法等の塗布成膜でなく、ＭＯＣＶＤ法を
用いているので、大面積の薄膜を膜厚制御性良く、高速
に製造することができるので、生産性を著しく向上させ
ることができる。
よれば、強誘電体薄膜形成工程の大部分が、実施例で述
べたように４００℃という低温プロセスで結晶性に優れ
た強誘電体薄膜を形成できるので、高集積デバイスに応
用することがことが可能となる。さらに、従来のＭＯＤ
法やゾル−ゲル法等の塗布成膜でなく、ＭＯＣＶＤ法を
用いているので、大面積の薄膜を膜厚制御性良く、高速
に製造することができるので、生産性を著しく向上させ
ることができる。
【図１】本発明の強誘電体薄膜を用いたキャパシタ構造
素子の構造を示す断面概略図である。
素子の構造を示す断面概略図である。
【図２】本実施例の第２のチタン酸ビスマス薄膜表面の
ＳＥＭによる観察結果を示す写真である。
ＳＥＭによる観察結果を示す写真である。
【図３】本実施例のチタン酸ビスマス薄膜のＸ線回折に
よる観察結果を示す図である。
よる観察結果を示す図である。
【図４】本実施例のキャパシタ構造素子の強誘電ヒステ
リシス曲線を示す図である。
リシス曲線を示す図である。
【図５】本実施例のキャパシタ構造素子のリーク電流密
度Ｉｌの印加電圧依存性を示す図である。
度Ｉｌの印加電圧依存性を示す図である。
１ シリコン基板
２ 酸化シリコン層
３ 接着層
４ 下部電極
５ 金属酸化物バッファ層
６ 第１の強誘電体薄膜
７ 第２の強誘電体薄膜
８ 上部電極
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０１Ｌ 21/822 Ｈ０１Ｌ 37/02
21/8247 49/02
27/04 Ｈ０１Ｇ 4/06 １０２
27/10 ４５１ Ｈ０１Ｌ 27/04 Ｃ
29/788 29/78 ３７１
29/792
37/02
49/02
(72)発明者 木場 正義
大阪府大阪市阿倍野区長池町22番22号
シャープ株式会社内
(56)参考文献 特開 平６−13542（ＪＰ，Ａ)
特開 平３−65336（ＪＰ，Ａ)
特開 平４−133369（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01B 17/60
H01B 3/00
H01B 3/12 304
B32B 9/00
H01G 4/33
H01L 21/822
H01L 21/8247
H01L 27/04
H01L 27/10 451
H01L 29/788
H01L 29/792
H01L 37/02
H01L 49/02
Claims (6)
- 【請求項１】基板上に、酸化チタンから成る金属酸化物
バッファ層と、Ｂｉ／Ｔｉ組成比が化学量論組成である
チタンとビスマスとを含む第１の強誘電体薄膜と、該層
上に第１の強誘電体薄膜の膜厚よりも厚い膜厚であっ
て、第１の強誘電体薄膜と同一の構成元素であり、Ｂｉ
／Ｔｉ組成比が化学量論組成からずれているチタンとビ
スマスとを含む第２の強誘電体薄膜とが順次配置されて
成る強誘電体薄膜被覆基板。 - 【請求項２】前記第１の強誘電体薄膜が層状ペロブスカ
イト構造におけるＣ軸配向優勢の薄膜であり、前記第２
の強誘電体薄膜が層状ペロブスカイト構造におけるラン
ダム配向の薄膜であることを特徴とする請求項１に記載
の強誘電体薄膜被覆基板。 - 【請求項３】前記第１の強誘電体薄膜が、チタン酸ビス
マス薄膜から成り、前記第２の強誘電体薄膜が、チタン
酸ビスマス薄膜から成ることを特徴とする請求項１又は
２に記載の強誘電体薄膜基板。 - 【請求項４】基板上に酸化チタンから成る金属酸化物バ
ッファ層を形成する工程と、 基板を加熱してＭＯＣＶＤ法により前記金属酸化物上に
Ｂｉ／Ｔｉ組成比が化学量論組成であるチタンとビスマ
スとを含む第１の強誘電体薄膜を形成する工程と、 前記第１の強誘電体薄膜の形成時の基板温度よりも低い
基板温度でＭＯＣＶＤ法により前記第１の強誘電体薄膜
上に、第１の強誘電体薄膜と同一の構成元素であり、Ｂ
ｉ／Ｔｉ組成比が化学量論組成からずれているチタンと
ビスマスとを含む第２の強誘電体薄膜を形成する工程か
ら成る強誘電体薄膜被覆基板の製造方法。 - 【請求項５】前記第１の強誘電体薄膜の形成時の基板温
度が４５０℃から６５０℃であり、前記第２の強誘電体
薄膜の形成時の基板温度が４００℃から５００℃である
こと を特徴とする請求項４に記載の強誘電体薄膜被覆基
板の製造方法。 - 【請求項６】請求項１、２または３の強誘電体薄膜被覆
基板を用いたキャパシタ構造素子であって、前記基板と
前記金属酸化物バッファ層との間に導電性材料から成る
下部電極が配置され、前記第２の強誘電体薄膜上に導電
性材料から成る上部電極が配置されて成ることを特徴と
するキャパシタ構造素子。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16811895A JP3480624B2 (ja) | 1995-06-09 | 1995-06-09 | 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子 |
| DE69632890T DE69632890T2 (de) | 1995-06-09 | 1996-05-07 | Mit einer dünnen ferroelektrischen Schicht überdecktes Substrat, Verfahren zu seiner Herstellung und dieses enthaltendes Kondensatorstrukturelement |
| EP96303168A EP0747938B1 (en) | 1995-06-09 | 1996-05-07 | Ferroelectric thin film coated substrate, producing method thereof and capacitor structure element using thereof |
| US08/646,630 US6440591B1 (en) | 1995-06-09 | 1996-05-08 | Ferroelectric thin film coated substrate, producing method thereof and capacitor structure element using thereof |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16811895A JP3480624B2 (ja) | 1995-06-09 | 1995-06-09 | 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子 |
| US08/646,630 US6440591B1 (en) | 1995-06-09 | 1996-05-08 | Ferroelectric thin film coated substrate, producing method thereof and capacitor structure element using thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08339715A JPH08339715A (ja) | 1996-12-24 |
| JP3480624B2 true JP3480624B2 (ja) | 2003-12-22 |
Family
ID=26491950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16811895A Expired - Fee Related JP3480624B2 (ja) | 1995-06-09 | 1995-06-09 | 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6440591B1 (ja) |
| EP (1) | EP0747938B1 (ja) |
| JP (1) | JP3480624B2 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6500489B1 (en) | 1996-11-27 | 2002-12-31 | Advanced Technology Materials, Inc. | Low temperature CVD processes for preparing ferroelectric films using Bi alcoxides |
| JPH10182291A (ja) * | 1996-12-20 | 1998-07-07 | Sharp Corp | 強誘電体薄膜の製造方法、強誘電体薄膜被覆基板及びキャパシタ |
| US6054331A (en) * | 1997-01-15 | 2000-04-25 | Tong Yang Cement Corporation | Apparatus and methods of depositing a platinum film with anti-oxidizing function over a substrate |
| US6177135B1 (en) | 1997-03-31 | 2001-01-23 | Advanced Technology Materials, Inc. | Low temperature CVD processes for preparing ferroelectric films using Bi amides |
| US6180420B1 (en) | 1997-12-10 | 2001-01-30 | Advanced Technology Materials, Inc. | Low temperature CVD processes for preparing ferroelectric films using Bi carboxylates |
| KR100324601B1 (ko) | 1998-12-30 | 2002-04-17 | 박종섭 | 계면의 특성 향상을 위한 강유전체 캐패시터 제조 방법 |
| KR100396879B1 (ko) * | 2000-08-11 | 2003-09-02 | 삼성전자주식회사 | 동일 물질로 이루어진 이중막을 포함하는 다중막으로캡슐화된 캐패시터를 구비한 반도체 메모리 소자 및 그의제조 방법 |
| US7008669B2 (en) * | 2001-06-13 | 2006-03-07 | Seiko Epson Corporation | Ceramic and method of manufacturing the same, dielectric capacitor, semiconductor device, and element |
| US7335552B2 (en) * | 2002-05-15 | 2008-02-26 | Raytheon Company | Electrode for thin film capacitor devices |
| KR100723399B1 (ko) * | 2002-08-06 | 2007-05-30 | 삼성전자주식회사 | 비스무트 티타늄 실리콘 산화물, 비스무트 티타늄 실리콘산화물 박막 및 그 제조방법 |
| JP4507491B2 (ja) * | 2002-12-27 | 2010-07-21 | セイコーエプソン株式会社 | 薄膜及び素子 |
| JP4346919B2 (ja) * | 2003-02-05 | 2009-10-21 | 忠弘 大見 | 強誘電体膜，半導体装置及び強誘電体膜の製造装置 |
| US7224040B2 (en) * | 2003-11-28 | 2007-05-29 | Gennum Corporation | Multi-level thin film capacitor on a ceramic substrate |
| US7166884B2 (en) * | 2004-01-08 | 2007-01-23 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor device and semiconductor device |
| US8154850B2 (en) | 2007-05-11 | 2012-04-10 | Paratek Microwave, Inc. | Systems and methods for a thin film capacitor having a composite high-k thin film stack |
| JP2009152235A (ja) * | 2007-12-18 | 2009-07-09 | Panasonic Corp | 強誘電体積層構造及びその製造方法、電界効果トランジスタ及びその製造方法、並びに強誘電体キャパシタ及びその製造方法 |
| US20100135061A1 (en) * | 2008-12-02 | 2010-06-03 | Shaoping Li | Non-Volatile Memory Cell with Ferroelectric Layer Configurations |
| CN102858691B (zh) * | 2010-04-28 | 2015-09-23 | 株式会社村田制作所 | 具有阴离子控制的介电性质的钙钛矿材料、薄膜电容器器件及其制造方法 |
| FR2993705B1 (fr) * | 2012-07-20 | 2015-05-29 | Thales Sa | Dispositif comportant une pluralite de couches minces |
| KR101909522B1 (ko) * | 2014-09-12 | 2018-10-18 | 사빅 글로벌 테크놀러지스 비.브이. | 앰비언트-로버스트 용액을 이용한 나노단위 유기적 강유전체 막의 제조방법 |
| US10115527B2 (en) | 2015-03-09 | 2018-10-30 | Blackberry Limited | Thin film dielectric stack |
| US10297658B2 (en) | 2016-06-16 | 2019-05-21 | Blackberry Limited | Method and apparatus for a thin film dielectric stack |
| US11665909B2 (en) | 2020-07-23 | 2023-05-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | FeRAM with laminated ferroelectric film and method forming same |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03108192A (ja) | 1989-09-22 | 1991-05-08 | Olympus Optical Co Ltd | 強誘電体メモリ |
| JPH03108770A (ja) | 1989-09-22 | 1991-05-08 | Olympus Optical Co Ltd | 強誘電体メモリ |
| JP3108770B2 (ja) | 1989-11-18 | 2000-11-13 | セイコーエプソン株式会社 | 表示パネルの製造方法及びギャップ材散布装置 |
| US5423285A (en) | 1991-02-25 | 1995-06-13 | Olympus Optical Co., Ltd. | Process for fabricating materials for ferroelectric, high dielectric constant, and integrated circuit applications |
| JP3108192B2 (ja) | 1991-05-07 | 2000-11-13 | アメリカン・ホーム・プロダクツ・コーポレイション | 免疫抑制剤、抗炎症剤または抗真菌剤用ラパマイシンの還元生成物 |
| JP3182909B2 (ja) | 1991-09-25 | 2001-07-03 | セイコーエプソン株式会社 | 強誘電体キャパシタの製造方法及び強誘電体メモリ装置の製造方法 |
| US5390072A (en) * | 1992-09-17 | 1995-02-14 | Research Foundation Of State University Of New York | Thin film capacitors |
| JPH08502859A (ja) | 1992-10-23 | 1996-03-26 | シメトリックス・コーポレイション | 層状の超格子物質を有する集積回路およびその製造方法 |
| US5548475A (en) | 1993-11-15 | 1996-08-20 | Sharp Kabushiki Kaisha | Dielectric thin film device |
| US5479317A (en) * | 1994-10-05 | 1995-12-26 | Bell Communications Research, Inc. | Ferroelectric capacitor heterostructure and method of making same |
| JP3476932B2 (ja) * | 1994-12-06 | 2003-12-10 | シャープ株式会社 | 強誘電体薄膜及び強誘電体薄膜被覆基板並びに強誘電体薄膜の製造方法 |
| JP3133922B2 (ja) * | 1995-06-09 | 2001-02-13 | シャープ株式会社 | 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子 |
-
1995
- 1995-06-09 JP JP16811895A patent/JP3480624B2/ja not_active Expired - Fee Related
-
1996
- 1996-05-07 EP EP96303168A patent/EP0747938B1/en not_active Expired - Lifetime
- 1996-05-08 US US08/646,630 patent/US6440591B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0747938A2 (en) | 1996-12-11 |
| US6440591B1 (en) | 2002-08-27 |
| JPH08339715A (ja) | 1996-12-24 |
| EP0747938A3 (en) | 1997-10-15 |
| EP0747938B1 (en) | 2004-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3133922B2 (ja) | 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子 | |
| JP3480624B2 (ja) | 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子 | |
| US5821005A (en) | Ferroelectrics thin-film coated substrate and manufacture method thereof and nonvolatile memory comprising a ferroelectrics thinfilm coated substrate | |
| JP3476932B2 (ja) | 強誘電体薄膜及び強誘電体薄膜被覆基板並びに強誘電体薄膜の製造方法 | |
| JP3188179B2 (ja) | 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法 | |
| JP3113141B2 (ja) | 強誘電体結晶薄膜被覆基板、その製造方法及び強誘電体結晶薄膜被覆基板を用いた強誘電体薄膜デバイス | |
| US6162293A (en) | Method for manufacturing ferroelectric thin film, substrate covered with ferroelectric thin film, and capacitor | |
| JP3891603B2 (ja) | 強誘電体薄膜被覆基板、キャパシタ構造素子、及び強誘電体薄膜被覆基板の製造方法 | |
| JP2001007299A (ja) | 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法 | |
| JP2000169297A (ja) | 酸化物強誘電体薄膜の製造方法、酸化物強誘電体薄膜及び酸化物強誘電体薄膜素子 | |
| JPH10200059A (ja) | 強誘電体薄膜素子及びその製造方法 | |
| US6309896B1 (en) | Method of manufacturing a ferroelectric film | |
| JP3277097B2 (ja) | 強誘電体薄膜の製造方法 | |
| JPH09260516A (ja) | 強誘電体薄膜被覆基板及びそれを用いたキャパシタ構造素子 | |
| JP3411367B2 (ja) | 強誘電体薄膜と基体との複合構造体 | |
| JPH05251351A (ja) | 強誘電体薄膜の形成方法 | |
| US7220598B1 (en) | Method of making ferroelectric thin film having a randomly oriented layer and spherical crystal conductor structure | |
| JPH11233734A (ja) | 半導体メモリ素子及びその製造方法 | |
| JPH1012833A (ja) | 強誘電体膜被覆基体及びその用途 | |
| JPH088403A (ja) | 強誘電体結晶薄膜被覆基板及び該基板を含む強誘電体薄膜素子及び該強誘電体薄膜素子の製造方法 | |
| JP3405050B2 (ja) | 誘電体薄膜及びその形成方法 | |
| JP2018010934A (ja) | 半導体装置及びその製造方法 | |
| JPH0982906A (ja) | 強誘電体薄膜素子 | |
| JPH10214945A (ja) | 強誘電体薄膜被覆基板、キャパシタ構造素子、及び強誘電体薄膜被覆基板の製造方法 | |
| JP2004111789A (ja) | 強誘電体キャパシタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030924 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071010 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |