JPH03108192A - 強誘電体メモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は強誘電体メモリに関し、特に上部及び／又は下
部電極と強誘電体層間に反強誘電体層を介在させた強訪
電体メ％　ＩＪに係わる。

［従来技術と課題］ 強誘電体材料はヒステリシス特性を有し、電界Ｅをｍｍ
した場合、その分極状態は第６図の如くなる。前記強誘
電体材料は、−度分極させると。

電界を０としても第６図のＡ点、０点で示される如く、
いわゆる残留分極値Ｐｒ’ｔ−保持する。従って。

それらを各々に、７Ｊ？）タル信号の“１′と“Ｏ”を
対応させる事でメモリとしての機能を有する事ができる
。以下、基本的な記録再生の方法について述べる。

記録は信号＠１″か０”かに応じて点Ａの状態もしくは
点Ｃの状態に分極状態を対応させればよい。これは、強
誘電体に抗電界Ｅ、を越えて十分な大きさの電界Ｅ、　
（飽和電界）を印加する事によシ行う。

次に、再生について述べる。今、信号′″１”が記録さ
れ１点人の状態に分極されているとする。

この時、正の読み出し・やルスＥ１を加えると１分極は
点Ａから点Ｂに移シ再び点Ａに戻るが、この部分の傾斜
は大きく容量値ＣＬの変化は大きい。一方、信号１０”
が記録されＣの状態にある場合、同様に正の読み出し・
ぐルスＥ、ヲ加えると１分極状態は点Ｃから点りとなシ
再び点Ｃへと戻る。しかし、この部分の傾斜は緩やであ
シ、容量値ＣＬの変化は不さい。従って、正の読み出し
／臂ルスＥ、ｔ−加え容量値ＣＬの変化の違いによ多信
号＠１”か′″０′かｔ判別することができる。

そこで、従来、上記のような強誘電体のヒステリシス特
性を利用して、強誘電体を情報記録媒体として用いた先
行技術が知られている（特開昭５５−１２６９０５号等
）。第７図はその一例を示し、支持体である基板１上に
互いに交差した一対のストライプ状の下部電極、上部電
極２，３を配置し、更に両電極間に１強誘電体薄膜４を
配置させた構成を有し、前記電極に書き込みあるいは読
み出しの電界を印加させるものである。なお、図中の５
は絶縁体である。

しかし、従来技術によれば以下に述べる問題点を有する
。第８図には第７図に示されるメモリの電気的等価回路
を示す。同一において、Ｃｘは選択されたストライプ状
の下部ｌｆｔ極２と選択されていないストライプ状の上
部電極３とのＸ方向の各交点のメモリセルの合成容量を
、ＣＹは選択されていない下部電極２と選択された上部
電極３とのＹ方向の各交点のメモリセルの合成容量を、
ＣｘＹは下部電極２．上部電極３のどちらも選択されて
いない各交点のメモリセルの合成容量を夫々示す。この
ような系に選択された電極に電界Ｅ、′ｌｔ印加すれば
、隣接するメモリセルにも＃１は同程度の大きさの電界
が加わｊｊ）、　８Ｎ比の良い記録再生ができず、クロ
ストークを生じる。

そζで、このクロストーク防止のために種々の提案がな
されている その中で書＝抄瞬＃寸例えば、特願平１−１７５０６５
号は、ストライプ状下部電極、上部電極と強誘電体層と
の間に機能性半導体膜１３４を設けたもので、いわゆる
ＤＩＡＣ構造と言われる半導体素子で第９図に示す電圧
−電流特性を有する。同図中のＶは、インピーダンスが
急激に変化する閾・ 値電圧を示す、印加電圧ＶがＶ　＜　Ｖ、では、半導体
素子は高抵抗素子として動作し、そのインぎ−ダンスは
強誘電体膜と同オーダとなり、■は半導体素子１強誘電
体層とに同程度に抵抗分割される。しかし、Ｖ＞Ｖ、で
あれば、半導体素子は低抵抗素子として動作し、印加し
たＶは殆んど強誘電体層で電圧降下する。従りて、強誘
電体層の飽和電界Ｅ　とＶ、がＥ、　＜　Ｖ、・ｄとな
るよう半導体素子及び各厚みを設計することによ夕、選
択した下部電極、上部電極の交差する強誘電体層には印
加電圧ｖ、（’ｖ、　、＝　ｖ、）が有効的に印加され
る。一方、隣接するメモリセルに印加される電圧Ｖ、は
、隣接するメモリセルにおける半導体素子によシ抵抗分
割されたＶｒ／ｋＣｋ　＞　１　）が強誘電体層での電
圧降下分となシ、クロストークが減少できる。しかし、
この方法におけるＤＩＡＣ構造からなる半導体素子を各
メモリセル上に設ける事は技術的にも峻かしい。また。

高密度化を進めていく上での阻害要因ともなる。

本発明は上記事情に鑑みてなされ念もので、所望部位へ
の記録、再生を行う際、隣接する部位へのクロストーク
を防止して８Ｎ比を向上し、もって選択した部位に対す
る情報の記録、再生を確実になし得る強誘電体メモリを
提供することを目的とする。

［昧題を解決するための手段と作用］ 本発明は、ストライプ状の下部電極と、この下部電極と
直交するように配置されたストライプ状の上部電極と、
前記下部電極と上部電極間に配置され１両電極間に印加
される電界により分極状態を変化させる強誘電体層と前
記下部電極と強訴電体層間あるいは上部電極と強誘電体
層間の少くとも一方に配置された反強誘電体層とを具備
することを特徴とする強誘電体メモリである。

本発明に係る下部電極及び上部電極の材料としては％　
Ａｔ　、　ＴＩＷ　、　Ｍｏ−Ｔａ等の金属あるいＦｉ
ＩＴＯ等の無機物透明体等が挙げられる。

本発明に係る強誘電体層の材料としては、ＰＺＴ（ジル
コンチタン酸鉛）　、ＢａＴ１０５　（チタン酸バリウ
ム）　、　ＫＮＯ，（硝酸カリウム）等の無機材料、又
はｐＶＤＦ　（ポリフッ化ビニソデ／）等のような高分
子材料が挙げられる。

本発明に係る反強誘電体層の材料としては、Ｐｚ（ジル
コン酸鉛）等が挙げられる。

本発明によれば、所望の部位のＶＩ４接する部位へのス
トロークを防止してＳＮ比を向上し１選択した部位に対
する情報の記録、再生を確実に行うことができる。

［実施例コ 以下、本発明の一実施例を第１図を参照して説明する。

図中の１１は、絶縁性と機櫨的強度を保持するための厚
さ０．５　ｔｘｍのがラス製の基板である。この基板１
１上には、ストライプ状のＭ製の下部電極１２が形成さ
れている。この下部電極１２の厚みは０．１μｍ、幅及
びピッチは共に１μｍで等間隔に設けられている。これ
ら下部電極１２間には、絶縁体１３が充填されている。

前記下部電極１２及び絶縁体Ｊ３上には、厚さ０．３μ
ｍのＰＺＴ　（ジルコンチタン酸鉛）からなる強誘電体
層１４．厚さ０．３μｍのＰｚ　（ジルコン酸鉛）から
なる反強誘電体層１５が夫々形成されている。前記反強
誘電体層１５上には、ストライプ状のＡｔ製の上部電極
１６が前記下部電極１２と交差するように形成されてい
る。前記上部電極１６の厚み１幅、ピッチは、下部を極
ノ２と同様である。

本実施例による強誘電体メモリの製造方法としては、／
母タンニングは半導体製造技術として確立されているフ
ォトケミカルエツチング技術を用いる。成ｍｈ、ＲＦス
ノ９ツタ、イオンビームスパッタ等の物理蒸着法、ある
いはゾル−ゲル法等を用いて行う、実際の製造にあたっ
ては、基板１１上に下部電極！２ｇ：設けた後、５ｌｏ
２から成る絶縁体１２を上載せし、下部電極１２面に合
わせ平坦化処理を行った後に強誘電体層１４を成膜して
いる。

次に、第１図の強誘電体メモリの作用を説明する。第２
図は強誘電体層の、第３図は反強誘電体層の印加電圧と
分極値の関係、いわゆるヒステリシスループを示す。特
徴的な事は、第２図では強誘電体層の抗電圧ｖＦＣよシ
大きく十分な印加電圧ｖ１を与えてやれば、印加電圧ｖ
、１：除去しても残留分極Ｐｒが発生している事である
。また、負側では対象的に−Ｐｒが発生する。これによ
って情報を例えば−Ｐ　を”１”ＫＰ、ｔ−”Ｏ”とす
る事で不揮発的に記録できる。一方、第゛３図では、残
留分極は生しない。即ち、電圧が小さな領域では常誘電
的にふるまい１反強誘電体の抗電界ｖＡ、ｃｔ−越えて
電圧を印加すると、強誘電体的なヒステリシスルー！は
示すが、残留分極は生じない。第４図は、第１図の強誘
電体メモリの電気的等価回路を示す、同図でｓ　ＣＡと
は第３図の如く振るまう容量を示し。

Ｃ２とは第２図の如く振るまう容量を示す。ところで、
容ｔｃ４ｓｃｙが直列に接続されている系に外部印加電
圧としてｖｌを加えた場合、容量ＣＡ、　Ｃ。

で各々担う電圧降下ｖＡ、ｖＦを見積れば、以下のよう
になる。

各容量に誘起される電荷量Ｑは等しく、またｖｌはｖＡ
、ｖアに分割されている事から以下の関係が成立する。

ｃＡｖＡ＝　Ｃ，Ｖ、　　　　　　　　　−（１）ｖａ
　＝ｖＡ　＋　ｖＦ　　　　　　　”＜２）また、電気
学的量である容量Ｃ１電流１と強誘電体あるいは反強ｖ
ｉｔ体の物性との関係は、下式に示す関係にある。

ここで、ＣＦｉ誘電率、Ｅは電界、ｔは電界印加淳み、
Ｓは面積を夫々示す。

ｖあの大きさがＶ、、ｃｔ−境にして動作を異にする為
、次のように分類して説明する。但し、現在、強誘電体
のヒステリシスループ上で−Ｐｒの状態すなわちＡ点に
いるものとする。

’ｌ”ａ　＜　　ｖＡＦＣＯ場合 式（３）　において面積Ｓ及び電界印加厚みｔは同一と
すれば。

ＣＡ／ＣＦ＝’／与　　　　　　　・・（５）となる。

前記強誘電体層としてｐｂ（Ｚｒ　Ｔｉ　）０３とする
と、ヒステリシスルーフ’　Ａ−４０に沿りた領域では
ε、中１０００〜２０００％反強誘電体層としてｐｂ　
Ｚｒ　Ｏｘとすると、ヒステリシスループＯ−＋Ｇに沿
った領域でＦｉεえキ２００〜５００となる。従りて。

ＣＡ　（Ｃ，・・（６） となる。式（１）よシ。

ＶＡ〉ｖｌ　　　　　　　　　　　・・（７）となシ、
式（２）より印加電圧Ｖ、は支配的に反強誘電体層・に
て電圧降下を起こす。

（１１）ｖ、〉ｖＡＦｃｏ場合 反強誘電体層の動作領域がＧ→Ｈである瞬間を考える。

この時１強誘電体層は、Ｃ−＋Ｒ領領域動作するものと
すると、この領域では。

Ｉ、中１〜５００８　　ｇ、中１０００〜２０００従っ
て、式（３）よシ ＣＡ　）　　Ｃ，・・＜８ン 式（１）よシ ｖＡ＜　ｖ。

とな！１１％式（２）よシ印加電圧Ｖ、は支配的に強誘
電体層にて電圧降下を起こす。一方１反強誘電体層がＨ
−Ｓ８の領域で動作する場合には、 リキε、中１〜５００ となり、ｖ２中ｖＡとなる。従って、■、の大きさがｖ
ＡＦＣｌ−境にして印加電圧が支配的に電圧降下を起こ
す層が変わる。ｖｌ〉ｖＡＦｃなら強誘電体層で。

Ｖ、　＜　ＶＡ、ｃであれば反強誘電体層にて支配的な
電圧降下を起す。この時、分極変化に伴なう電流量を読
めば第５図の如くなる。

以上よシ、所望のメモリセルにｖ、　′ｆｃ印加した時
の隣接するメモリセルへのクロストーク電圧ヲｖｒとす
れば、当然 Ｖ、　（Ｖ。

であるから、これを ｖｒ＜ｖＡＦｃ＜ｖ。

なる関係とする事で、所望メモリセルの強誘電体層には
実効的にｖｌが印加され、隣接するメモリセルでは反強
誘電体層にてｖｃが支配的に電圧降下を起こしている為
、クロストークの防止あるいは低限させる事ができる。

なお、上記実施例ではストライプ状の下部電極。

上部電極を設けた場合について述べたが、これに限らず
１両電極間に１つ以上の板状電極を設けてもよい。

［発明の効果コ 以上詳述した如く本発明によれば、所望部位への記録、
再生を行う際、隣接する部位へのクロストークを防止し
てＳＮ比を向上し、もりて選択した部位に対する情報の
記録、再生を確実になし得る信頼性の高い強誘電体メモ
リを提供できる。

【図面の簡単な説明】

８１図は本発明の一実施例に係る強＃電体メモリの断面
図、第２図はこのメモリの強誘電体層の印加電圧と分極
値との関係を示す特性図、第３図はこのメモリの反強誘
電体層の印加電圧と分極値との関係を示す特性図、第４
図はこのメモリの等価回路、第５図は分極変化に伴なう
時間と電流との関係を示す特性図、第６図は従来の強誘
電体材料の印加電圧と分極値との関係を示す特性図、第
７図は従来の強ｖｊｔ体メそりの断面因、第８図はこの
メモリの等価回路、第９図はＤＩＡＣ構造の半導体素子
の電圧−電流特性図である。 ７７−・・基板、）２・・・下部電極、１３・・・絶縁
体。 １４・・・強誘電体層、１５・・・反強誘電体層、１６
・・・上部電極。

Claims (5)

【特許請求の範囲】
1. （１）ストライプ状の下部電極と、この下部電極と直交
   するように配置されたストライプ状の上部電極と、前記
   下部電極と上部電極間に配置され、両電極間に印加され
   る電界により分極状態を変化させる強誘電体層と前記下
   部電極と強誘電体層間あるいは上部電極と強誘電体層間
   の少くとも一方に配置された反強誘電体層とを具備する
   ことを特徴とする強誘電体メモリ。
2. （２）前記強誘電体層と反強誘電体層とが交互に積層さ
   れている請求項１記載の強誘電体メモリ。
3. （３）前記強誘電体層の抗電界、厚みを夫々Ｅ＿Ｃ、ｄ
   ＿１とし、かつ反強誘電体層の抗電界、厚みを夫々Ｅ＿
   Ａ＿Ｃ、ｄ＿２としたとき、下記式が成立する請求項１
   記載の強誘電体メモリ。 Ｅ＿Ｃ・ｄ＿１＜Ｅ＿Ａ＿Ｃ・ｄ＿２
4. （４）前記強誘電体層のインピーダンスが前記反強誘電
   体層のインピーダンスよりも小さい請求項３記載の強誘
   電体メモリ。
5. （５）前記半強誘電体層の抗電圧が５Ｖ以下である請求
   項３記載の強誘電体メモリ。