RU2184400C2 - Сегнетоэлектрическое устройство обработки данных - Google Patents
Сегнетоэлектрическое устройство обработки данных Download PDFInfo
- Publication number
- RU2184400C2 RU2184400C2 RU2000106441/09A RU2000106441A RU2184400C2 RU 2184400 C2 RU2184400 C2 RU 2184400C2 RU 2000106441/09 A RU2000106441/09 A RU 2000106441/09A RU 2000106441 A RU2000106441 A RU 2000106441A RU 2184400 C2 RU2184400 C2 RU 2184400C2
- Authority
- RU
- Russia
- Prior art keywords
- ferroelectric
- electrode
- electrodes
- reading
- voltage
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
Abstract
Изобретение относится к устройствам обработки и/или хранения данных с активной или пассивной электрической адресацией. Техническим результатом является обеспечение возможности сохранения большого числа битов на единице площади. Устройство содержит носитель данных в виде тонкой пленки сегнетоэлектрического материала, средство процессора данных, средство хранения данных. При изготовлении указанного устройства на подложку последовательно наносят первую электродную структуру, слой изолирующего материала, второй электродный слой, удаляют изолирующий слой в тех местах, которые не покрыты второй электродной структурой, и осуществляют нанесение сегнетоэлектрической тонкой пленки в виде непрерывного или структурированного слоя поверх электродных структур. Способ считывания описывает особенности считывания данных с носителя информации указанного устройства. 3 с. и 19 з.п. ф-лы, 11 ил., 1 табл.
Description
Настоящее изобретение относится к сегнетоэлектрическому устройству обработки данных, в частности, для обработки и/или хранения данных с активной или пассивной электрической адресацией, содержащему носитель данных в виде тонкой пленки сегнетоэлектрического материала, в котором сегнетоэлектрический материал посредством приложенного электрического поля может устанавливаться в первое или второе состояние поляризации при переключении из разупорядоченного состояния в одно из состояний поляризации, или из первого во второе состояние поляризации или наоборот, при этом сегнетоэлектрический материал содержит логические элементы, состояние поляризации, присвоенное логическому элементу, представляет логическое значение логического элемента, причем сегнетоэлектрическая тонкая пленка обеспечивается в виде непрерывного или структурированного слоя, каждая из первой и второй электродных структур содержит по существу взаимно параллельные лентоподобные электроды, так, что электродные структуры взаимно образуют по существу ортогональную х,у-матрицу, электроды в первой электродной структуре составляют столбцы электродной матрицы или х-электроды, а электроды во второй электродной структуре составляют строки электродной матрицы или у-электроды, часть сегнетоэлектрической тонкой пленки в месте наложения между х-электродом и у-электродом электродной матрицы образует логический элемент такой, что логические элементы совместно образуют электрически связанную пассивную матрицу в устройстве обработки данных.
Настоящее изобретение также относится к способу изготовления сегнетоэлектрического устройства обработки данных, а также к способу считывания при адресации логических элементов в сегнетоэлектрическом устройстве обработки данных, в частности в сегнетоэлектрическом устройстве обработки данных согласно пунктам 1-9 формулы изобретения, причем способ поддерживает протокол считывания и содержит этапы считывания, проверки и сброса. Наконец, изобретение относится к использованию сегнетоэлектрического устройства обработки данных согласно изобретению.
В основном изобретение относится к устройствам обработки данных с логическими элементами, внедренными в сегнетоэлектрический материал. В этой связи предполагается, что явления сегнетоэлектричества известны специалистам, поскольку эта область всесторонне изучена в литературе, например в работе J. M. Herbert, Ferroelectric Transducers and Sensors, Gordon and Breach, 1982, где на стр.126-130 описано использование сегнетоэлектрической памяти на основе монокристаллов титаната бария, предусмотренных между ортогональными электродами в электродной х,у-матрице. Автор заключает, что имеются существенные практические трудности, связанные с использованием сегнетоэлектрических монокристаллов для хранения информации этим простым способом. Можно также сослаться на работу R.G. Kepler and R.A. Anderson, Advances in Physics, Vol. 41, No.1, pp.1-57 (1992).
Чтобы проиллюстрировать развитие сегнетоэлектрических запоминающих устройств в историческом контексте, можно сослаться на работу W.J. Merz, J. R. Anderson, "Ferroelectric Storage Devices", Sept. 1955 (Bell Lab. Records, 1:335-342 (1955)), которая раскрывает использование неорганических сегнетоэлектрических прозрачных материалов, в частности титаната бария, в запоминающих устройствах и устройствах переключения. В частности, предлагается сегнетоэлектрическое запоминающее устройство на основе этого материала в виде планарной пластины толщиной 50-100 мкм между перекрывающимися наборами параллельных электродов, причем один набор электродов ортогонален электродам другого набора, и таким образом обеспечиваются сегнетоэлектрические ячейки памяти в частях сегнетоэлектрического материала между перекрывающимися электродами. Таким образом, описано сегнетоэлектрическое устройство с пассивной электродной матрицей для адресации (см. фиг.10 упомянутой статьи), прогнозирующее общую схему всех последующих сегнетоэлектрических запоминающих устройств с адресацией на матричной основе. Имеется даже косвенное указание на использование транзисторов для переключения, но формирование активных ячеек памяти с переключающим транзистором с достаточно малыми габаритами вряд ли могло быть практически реализовано до появления интегральных полевых транзисторов.
Как упоминалось выше, носитель данных представляет собой сегнетоэлектрический материал в виде тонкой пленки. Такие сегнетоэлектрические тонкие пленки, которые могут быть как неорганическими, керамическими материалами, полимерами, так и жидкими кристаллами, известны в течение ряда лет, и в этой связи можно сослаться на вышеупомянутую статью Kepler и Anderson. Например, из публикации J. F. Scott, Ferroelectric memories, Physics World, February 1995, pp.46-50, известны устройства хранения данных, основанные на сегнетоэлектрических запоминающих материалах. Общим для них является то, что в каждом местоположении бита или в ячейке памяти необходим до меньшей мере один транзистор. В наиболее общих вариантах осуществления сегнетоэлектрический материал используется как диэлектрик в соответствующей схеме памяти и содержит конденсатор хранения бита. Благодаря высокой диэлектрической постоянной сегнетоэлектрических материалов конденсатор может быть изготовлен с намного меньшими размерами, чем это может быть реализовано иными способами, и при этом он дополнительно обеспечит очень высокое время сохранения заряда. Последние разработки фокусируются на другом свойстве сегнетоэлектрических материалов, а именно на их способности электрически поляризоваться при кратковременном воздействии сильного электрического поля. В процессе поляризации диполи сегнетоэлектрического материала достигают предпочтительной ориентации, в результате чего возникает макроскопический дипольный момент, сохраняющийся после снятия поляризующего поля. Таким образом, за счет включения сегнетоэлектрического материала в электродную структуру логических элементов полевого транзистора в схеме ячейки памяти можно управлять характеристиками активной динамической проводимости транзисторов посредством управления состоянием поляризации сегнетоэлектрического материала. Последний может переключаться, например, поляризующими полями с направлением, вызывающим в транзисторе включение или выключение состояния активной динамической проводимости.
В Европейском патенте 0721189 описана сегнетоэлектрическая память с дискретными ячейками памяти, выполненными в электродной матрице. Помимо дискретного сегнетоэлектрического конденсатора каждая ячейка памяти также содержит средство переключения, предпочтительно в виде по меньшей мере одного транзистора. Следовательно, дискретные ячейки памяти не образуют пассивную матрицу. Что касается дискретных ячеек памяти, ясно, что сегнетоэлектрический конденсатор формируется дискретным компонентом, так что сегнетоэлектрический материал не может сформировать непрерывный слой в матрице. Предусматриваются отдельные линии данных и выбора, и считывание сохраненного элемента данных может происходить в режиме измерения тока или напряжения на линиях данных, предусмотренных для этой цели, но в соответствии с относительно сложным протоколом, таким, как раскрыто в п.6 формулы изобретения. Также следует отметить, что число ячеек памяти, соединенных с линией сигнала данных, должно быть выбрано с учетом паразитной емкости в каждой линии сигнала данных при считывании, чтобы изменение напряжения в одной из линий сигнала данных было минимизировано.
В патенте США 5592409 описана энергонезависимая сегнетоэлектрическая память, в которой данные могут считываться без разрушения. Ячейки памяти включаются в активную матрицу и формируются в ней как транзисторные структуры, причем электрод логических элементов образует один из электродов в сегнетоэлектрическом конденсаторе. Очевидно, что сегнетоэлектрические конденсаторы являются дискретными компонентами. Поляризация конденсатора осуществляется хорошо известным способом, но при считывании, которое происходит в режиме измерения тока, детектируется именно ток стока (полевого транзистора) для того, чтобы предотвратить стирание сохраненных данных.
Даже если использование сегнетоэлектрических материалов, как упомянуто выше, представляет существенные усовершенствования относительно альтернативных технологий хранения данных, базовая архитектура запоминающих устройств, основанных на сегнетоэлектричестве, направлена на использование активных микросхем, включенных в каждую ячейку памяти. Это имеет отрицательные последствия для достижимой плотности хранения данных, то есть числа битов, которые могут быть сохранены на заданной площади поверхности, а также для стоимости, приходящейся на каждый сохраненный бит, что отчасти может быть обусловлено усложненной технологией производства и использованием активных полупроводниковых компонентов.
В последнее время были созданы сегнетоэлектрические устройства памяти в виде массива ячеек памяти в пассивной электродной матрице. Так, в патент США 5329485 раскрыт элемент памяти и матричный массив ячеек памяти, включающий ячейки памяти, каждая из которых имеет биполярный переключающий элемент с нелинейной проводимостью, образованный многослойной структурой, который выполняет операции записи/считывания состояния поляризации на сегнетоэлектрической основе, которая образует носитель ячейки памяти. Переключающий элемент представляет собой изолирующую пленку, которая действует как переключающий элемент, чтобы накапливать заряды в накопительном сегнетоэлектрическом конденсаторе, который составляет ячейку памяти. Изолирующая пленка, которая, в частности, может быть полиамидной пленкой, обеспечивает протекание постоянного туннельного тока, когда к изолирующей пленке прикладывается напряжение, превышающее предварительно определенное значение. Когда напряжение снимают, пленка восстанавливает свои изолирующие свойства и сохраняет заряды, предотвращая их утечку. Согласно патенту США 53294485, пленка должна иметь нелинейные вольт-амперные характеристики и обеспечивает высокую скорость записи без высокого рабочего напряжения вследствие того, что большая часть пускового тока является постоянным туннельным током. Это также обеспечивает возможность высокой плотности интеграции ячеек памяти, поскольку переключающая пленка, образующая диодный переход в ячейке памяти, снижает перекрестную помеху между ячейками.
Патент США 5375085 раскрывает другой пример сегнетоэлектрической памяти в виде сегнетоэлектрической интегральной схемы, реализованной с пассивной электродной матрицей с сегнетоэлектрическим слоем между наборами электродов, составляющими по существу ортогональную матрицу. Как обычно, ячейки памяти формируются в части сегнетоэлектрического слоя между накладывающимся электродом каждого электродного набора. При обеспечении изолирующего слоя над электродной матрицей поверх ее может быть нанесена вторая электродная матрица и так далее, с формированием уложенной в стопку структуры, реализующей трехмерную сегнетоэлектрическую интегральную схему с пассивной матричной адресацией. Это, однако, уже известно из вышеупомянутого патента США 5329485, см., например, столбец 14, 1. 31-36.
Дополнительно можно также упомянуть, что пассивная матричная адресация, конечно, хорошо известна в случае сегнетоэлектрических жидкокристаллических элементов, например, таких, как используются в жидкокристаллических дисплеях. В этой связи можно сослаться, например, на патент США 5500749.
Ранее также было показано, что сегнетоэлектрические полимерные материалы могут использоваться в стираемых оптических запоминающих устройствах. Например, известны устройства для сверхбыстрого энергонезависимого сохранения информации с сегнетоэлектрическими полимерами в качестве активных запоминающих элементов (IBM Technical Disclosure Bulletin 37:421-424 (nо. 11, (1994)). Предпочтительные варианты осуществления используют в качестве сегнетоэлектрического материала сополимеры поли(винилиденфторида) (PVDF) или поли(винилиденфторида)-трифторэтилена (PVDF-TrFE), так как эти полимеры могут быть получены в виде очень тонких пленок и могут иметь время отклика лучше 350 пикосекунд. Сегнетоэлектрические полимеры могут использоваться в логических элементах стандартного динамического или статистического запоминающего устройства с произвольной выборкой (ЗУПВ). Базовое устройство сохранения информации содержит сегнетоэлектрическую тонкую пленку с набором параллельных проводящих электродов, нанесенных на одной стороне, и с ортогональным набором проводящих электродов, нанесенных с другой стороны. Отдельные ячейки памяти формируются в местах скрещивания противолежащих электродов. Стек из двухмерных пассивных массивов такого типа может быть изготовлен посредством поочередного нанесения проводящих полосок и сегнетоэлектрического материала для формирования трехмерного массива сегнетоэлектрических конденсаторов, которые легко можно уложить по вертикали на интегральной схеме с усилителями, воспринимающими адресную логику для получения объемной или трехмерной сегнетоэлектрической памяти.
В работе M. Date et al. "Opto-ferroelectric Memories using Vinylidene Fluoride and Trifluoroethylene Copolymers", IEEE Trans. Electr. Ins., Vol. 24, N 3, June 1989, pp.537-540, описан носитель данных, содержащий легированный красителем сополимер поли(винилиденфторида)-трифторэтилена с толщиной 2 мкм, нанесенный на покрытую стеклянную пластинку стандарта ITO (Международная торговая организация). Информация записывается в виде последовательностей положительных и отрицательных состояний поляризации, формируемых посредством облучения сфокусированным лазерным лучом с диаметром приблизительно 5 мкм в присутствии электрических полей, управляющих знаком поляризации. Данные считываются пироэлектрически при сканировании лазерным лучом. При использовании регулярно повторяющейся последовательности данных в виде логических состояний 0/1 с шагом 20 мкм, мощности лазера 12 мВт и напряженности поля 25 МВ/м было получено отношение сигнал/шум 48 дБ. При этом скорость считывания составляла 100 мм/сек.
Недостаток известных сегнетоэлектрических запоминающих устройств состоит в том, что конфигурация электродной матрицы вызывает серьезные проблемы изготовления, когда используется органический сегнетоэлектрический носитель в комбинации с неорганическими, то есть металлическими, полосками электродов и неорганическими подложками, из-за того, что обработку различных материалов необходимо производить в различных температурных диапазонах. Как органические материалы, так и кристаллические неорганические сегнетоэлектрические материалы, реализованные в виде тонкопленочных структур, оказались термически несовместимыми с температурами, требуемыми для обработки других материалов устройства.
Сущность изобретения
Задача настоящего изобретения состоит в создании простой логической архитектуры, которая может использоваться для реализации либо бистабильных переключателей, либо ячеек памяти в устройстве обработки данных, в создании чисто сегнетоэлектрического устройства хранения данных, которое обеспечивает возможность сохранения очень большого числа битов на единице площади, и одновременно возможность крупномасштабного производства при низкой стоимости, что позволяет устранить вышеупомянутые недостатки тонкопленочных устройств.
Задача настоящего изобретения состоит в создании простой логической архитектуры, которая может использоваться для реализации либо бистабильных переключателей, либо ячеек памяти в устройстве обработки данных, в создании чисто сегнетоэлектрического устройства хранения данных, которое обеспечивает возможность сохранения очень большого числа битов на единице площади, и одновременно возможность крупномасштабного производства при низкой стоимости, что позволяет устранить вышеупомянутые недостатки тонкопленочных устройств.
Указанный результат достигается согласно изобретению в сегнетоэлектрическом устройстве обработки данных, которое характеризуется тем, что слой электрического изолирующего материала предусмотрен между электродами первой и второй электродных структур, смежно с ними, ври атом сегнетоэлектрическая тонкая пленка выполнена в виде непрерывного или структурированного слоя поверх электродных структур на одной их стороне, логические элементы формируются соответственно в части сегнетоэлектрической тонкой пленки вдоль боковых кромок у-электрода в месте перекрытия х-электрода и у-электрода. Способ изготовления указанного сегнетоэлектрического устройства обработки данных включает последовательные этапы нанесения первой электродной структуры на подложку, нанесения слоя электрического изолирующего материала поверх первой электродной структуры, нанесения второй электродной структуры поверх изолирующего слоя, удаления изолирующего слоя в тех местах, которые не покрыты второй электродной структурой, таким образом, что электроды в первой электродной структуре оказываются открытыми за исключением участков в перекрывающихся пересечениях между электродами соответственно первой и второй электродной структуры, и нанесения сегнетоэлектрической тонкой пленки в виде непрерывного или структурированного слоя поверх электродных структур. Соответствующий способ считывания включает приложение к логическому элементу на этапе считывания напряжения с определенной полярностью и детектирование переноса зарядов между его электродами в виде либо высокого, либо низкого первого значения тока, указывающего на логическое значение, хранимое в логическом элементе, приложение на этапе проверки напряжения противоположной полярности по отношению к напряжению, приложенному на этапе считывания, и детектирование переноса зарядов между электродами логического элемента в виде высокого второго значения тока, и, в случае, если логическое значение, хранимое в логическом элементе, было уничтожено на этапе считывания или проверки, приложение к логическому элементу на этапе переустановки напряжения, восстанавливающего его исходное состояние поляризации.
Логический элемент предпочтительно образует бистабильный переключатель в средстве процессора данных или ячейку памяти в средстве хранения данных.
Согласно предпочтительному варианту осуществления изобретения электродные структуры и сегнетоэлектрическая тонкая пленка формируются на подложке.
Согласно изобретению сегнетоэлектрическая тонкая пленка преимущественно формируется из керамического материала, или сегнетоэлектрического жидкокристаллического материала, или полимера, причем полимер предпочтительно является поливинилиденфторидом или сополимером, причем сополимер предпочтительно является сополимером винилиденфторида/трифторэтилена.
В способе изготовления сегнетоэлектрического устройства обработки данных, согласно изобретению, подложку предпочтительно формируют из кристаллического, или поликристаллического, или аморфного полупроводникового материала, например кремния.
Непрерывный слой электрически изолирующего материала предпочтительно наносят между подложкой и первой электродной структурой перед нанесением первой электродной структуры на подложку.
В первом варианте осуществления способа считывания, переустановку выполняют после считывания без проверки посредством приложения напряжения противоположной полярности по отношению к напряжению считывания, только в случае детектирования на этапе считывания высокого уровня сигнала тока.
Во втором варианте осуществления способа считывания, переустановку выполняют после считывания в сочетании с проверкой посредством приложения напряжения такой же полярности по отношению к напряжению считывания, только в случае детектирования на этапе считывания низкого уровня сигнала тока.
В способе считывания согласно изобретению, в частности, предпочтительным является приложение напряжения, которое формирует между электродами логического элемента напряженность поля, которая более чем вдвое превышает коэрцитивную напряженность сегнетоэлектрического материала. Приложенное напряжение предпочтительно формируют на этапах проверки и/или считывания в виде нарастающего напряжения или порогового напряжения.
Согласно изобретению детектирование тока на этапе считывания предпочтительно осуществляют посредством либо дискретизации во времени, либо во временном окне, зависимом от постоянной времени насыщения поляризации. Детектирование тока, в частности, в последнем случае предпочтительно осуществляют посредством сравнения уровней.
Краткое описание чертежей
В дальнейшем изобретение поясняется на примерах возможных вариантов его осуществления со ссылками на чертежи, на которых показано следующее:
фиг. 1 - вид сверху сегнетоэлектрического устройства обработки данных, известного из предшествующего уровня техники,
фиг. 2 - вид в разрезе по линии А-А известного устройства обработки данных по фиг.1,
фиг. 3а - вид сверху логического элемента в известном устройстве обработки данных по фиг.1,
фиг. 3б - схематичное изображение поляризации логического элемента по фиг.3а,
фиг. 4 - вид сверху устройства обработки данных, соответствующего варианту осуществления настоящего изобретения,
фиг.5 - вид в разрезе по линии А-А устройства обработки данных по фиг.4;
фиг. 6а - вид сверху логического элемента в устройстве обработки данных по фиг.4,
фиг. 6б - схематичное изображение поляризации логического элемента в устройстве обработки данных по фиг.4,
фиг. 7 - типовая петля гистерезиса для поляризации сегнетоэлектрического сополимерного материала, используемого в устройстве обработки данных согласно изобретению,
фиг. 8 - график временного отклика детектированного выходного сигнала устройства обработки данных согласно изобретению,
фиг. 9 - графики характеристик переключения сегнетоэлектрического сополимерного материала,
фиг. 10 - общий вид устройства обработки данных по фиг.4 в виде матрицы х, у-электродов, где х=у=5,
фиг.11 - устройство обработки данных, соответствующее устройству по фиг. 10, выполненное в виде уложенных в стопку слоев для получения объемной конфигурации.
В дальнейшем изобретение поясняется на примерах возможных вариантов его осуществления со ссылками на чертежи, на которых показано следующее:
фиг. 1 - вид сверху сегнетоэлектрического устройства обработки данных, известного из предшествующего уровня техники,
фиг. 2 - вид в разрезе по линии А-А известного устройства обработки данных по фиг.1,
фиг. 3а - вид сверху логического элемента в известном устройстве обработки данных по фиг.1,
фиг. 3б - схематичное изображение поляризации логического элемента по фиг.3а,
фиг. 4 - вид сверху устройства обработки данных, соответствующего варианту осуществления настоящего изобретения,
фиг.5 - вид в разрезе по линии А-А устройства обработки данных по фиг.4;
фиг. 6а - вид сверху логического элемента в устройстве обработки данных по фиг.4,
фиг. 6б - схематичное изображение поляризации логического элемента в устройстве обработки данных по фиг.4,
фиг. 7 - типовая петля гистерезиса для поляризации сегнетоэлектрического сополимерного материала, используемого в устройстве обработки данных согласно изобретению,
фиг. 8 - график временного отклика детектированного выходного сигнала устройства обработки данных согласно изобретению,
фиг. 9 - графики характеристик переключения сегнетоэлектрического сополимерного материала,
фиг. 10 - общий вид устройства обработки данных по фиг.4 в виде матрицы х, у-электродов, где х=у=5,
фиг.11 - устройство обработки данных, соответствующее устройству по фиг. 10, выполненное в виде уложенных в стопку слоев для получения объемной конфигурации.
Подробное описание предпочтительных вариантов осуществления изобретения
Ниже раскрыты варианты осуществления сегнетоэлектрического устройства обработки данных согласно изобретению в связи с устройствами обработки данных с логическим элементом, выполненным в виде ячеек памяти, то есть по существу это устройство реализует устройство хранения данных. Аналогично, в дальнейшем будут даваться ссылки только на использование пассивной электрической адресации отдельного логического элемента. Перед подробным рассмотрением устройства согласно настоящему изобретению ниже кратко описано сегнетоэлектрическое устройство хранения данных, известное из уровня техники.
Ниже раскрыты варианты осуществления сегнетоэлектрического устройства обработки данных согласно изобретению в связи с устройствами обработки данных с логическим элементом, выполненным в виде ячеек памяти, то есть по существу это устройство реализует устройство хранения данных. Аналогично, в дальнейшем будут даваться ссылки только на использование пассивной электрической адресации отдельного логического элемента. Перед подробным рассмотрением устройства согласно настоящему изобретению ниже кратко описано сегнетоэлектрическое устройство хранения данных, известное из уровня техники.
Фиг. 1 изображает устройство хранения данных, известное из уровня техники, содержащее сегнетоэлектрическую тонкую пленку 1 между первой и второй электродными структурами. Первая и вторая электродные структуры образуют, как показано на виде сверху на фиг.1, двухмерную х,у-матрицу с электродами 2 или х-электродами первой электродной структуры в качестве столбцов матрицы, и с электродами 3 или у-электродами второй электродной структуры в качестве строк матрицы. Электроды 2, 3 связаны с соответствующими схемами 5 возбуждения и управления для возбуждения электродов и детектирования выходных сигналов.
Электроды 2, 3 и сегнетоэлектрическая тонкая пленка, как показано на фиг.2 в разрезе по линии А-А на фиг.1, выполнены в многослойной конфигурации между не показанными покрывающей и лежащей снизу подложками, которые, например, могут состоять из кристаллического кремния. Для простоты на фиг.1 подложки не показаны. Между соответствующими подложками и электродами 2, 3 и сегнетоэлектрической тонкой пленкой 1 также могут быть предусмотрены не показанные на чертеже слои электрического изолирующего материала. Поскольку подложки изготовлены из полупроводникового материала, схемы 5 возбуждения и управления предпочтительно могут быть выполнены по интегральной технологии совместно с подложками, например вдоль боковой грани устройства обработки данных.
Фиг. 3а представляет увеличенное перекрывающееся пересечение между х-электродом 2 и у-электродом 3, а также активную зону 4, которая составляет логический элемент в сегнетоэлектрической тонкой пленке 1. Эта активная зона 4, при приложении к электродам 2, 3 возбуждающего напряжения, которое создает электрическое поле между х-электродом и у-электродом 3, будет электрически поляризоваться в направлении, которое определяется знаком возбуждающего напряжения или напряжения поляризации. Логический элемент 4 с активной зоной в сегнетоэлектрической тонкой пленке 1 между электродами 2, 3, рассматриваемый по линии Б-Б на фиг.3а, схематически изображается в поляризованном состоянии на фиг.3б, на которой подразумевается поляризация в направлении "вверх", которая, например, может соответствовать положительной поляризации и, следовательно, представлять состояние логического 0 или состояние логической 1 в логическом элементе 4 или в ячейке памяти, сформированной в объеме сегнетоэлектрической тонкой пленки 1 в перекрывающемся пересечении между х-электродом 2 и у-электродом 3. Детектирование состояния поляризации, то есть определение того, является ли оно положительным или отрицательным, может производиться достаточно просто, посредством пассивной адресации логического элемента 4 с помощью напряжения и посредством детектирования состояния поляризации, характерного для определенного логического состояния в логическом элементе 4 посредством переноса заряда между электродами 2, 3 во время адресации, следовательно, в режиме измерения тока. Выходной сигнал регистрируется схемами управления и соответствует считыванию логического значения, присвоенного логическому элементу 4 или ячейке памяти их соответствующим состоянием поляризации. Это рассматривается более подробно ниже в связи с описанием адресации устройства обработки данных согласно настоящему изобретению.
Фиг. 4 изображает устройство обработки данных согласно изобретению. Здесь, электродные структуры реализованы в конфигурации моста, которая сама по себе известна из заявки на патент Норвегии 973390 от 17 июня 1997, переуступленной заявителю настоящего изобретения. (Соответствующее описание РСТ N098/00212 опубликовано под номером W099/08325). Как и прежде, электроды 2, 3 в каждой структуре размещены поверх друг друга в матричной конфигурации и между подложками (не показаны), например, из кристаллического кремния, как это показано на фиг.5 в разрезе по линии А-А на фиг.4. Однако, в отличие от известного устройства, сегнетоэлектрическая тонкая пленка 1 размещена поверх электродных структур. Электроды 2 первой электродной структуры электрически изолированы от электродов 3 второй электродной структуры с помощью слоя 6 из электрически изолирующего материала в пересечении между электродами 2, 3. Активная зона в сегнетоэлектрической тонкой пленке 1, которая непосредственно содержит логический элемент 4, таким образом, будет выглядеть так, как показано сверху на фиг.6а и на фиг.6б в разрезе по линии Б-Б на фиг.6а. На фиг.6б поляризация активной зоны показана соответственно поляризации на фиг. 3б, но с силовыми линиями вдоль боковых краев изолирующего слоя в активной зоне. Схемы возбуждения и управления могут быть реализованы по полупроводниковой технологии и выполнены в полупроводниковой подложке (не показана) или как отдельные схемные модули 5, выполненные у боковых сторон матрицы по фиг.4 и 5.
При изготовлении устройства, соответствующего варианту осуществления, показанному на фиг. 4 и 5, первая электродная структура наносится на подложку, а затем покрывается изолирующим слоем 6. Поверх изолирующего слоя 6 наносится затем вторая электродная структура таким образом, что первая и вторая электродные структуры образуют двухмерную матричную конфигурацию, в которой х-электроды 2 являются столбцами, а у-электроды 3 являются строками. В зонах, где изолирующий слой 6 не накрывается электродами 3 второй электродной структуры, изолирующий материал вытравливается, так что электроды 2 первой электродной структуры остаются полностью электрически изолированными от электродов 3 второй электродной структуры в пересечении электродов, но остаются открытыми. Сегнетоэлектрическая тонкая пленка 1 затем наносится поверх электродных структур, прежде чем все элементы устройства будут, при необходимости, накрыты верхней подложкой. Как показано на фиг.4 или 5, сегнетоэлектрическая тонкая пленка выполняется в виде непрерывного слоя, но она в различных вариантах осуществления может быть структурированной так, что электроды покрываются только в местах пересечений и вокруг них фрагментом тонкопленочного сегнетоэлектрического материала, по аналогии с различными вариантами осуществления, раскрытыми в вышеупомянутой заявке на патент Норвегии 973390. Другой вариант осуществления подобен показанному на фиг.1 и 2 для устройства, известного из уровня техники. Одно из преимуществ варианта по фиг.4 и 5 состоит в том, что электродные структуры и соответствующие соединения, а также схемы возбуждения и управления выполняются, например, на кристаллических кремниевых подложках перед нанесением сегнетоэлектрической тонкой пленки. Следовательно, различные этапы процесса изготовления активных элементов схемы по полупроводниковой технологии могут быть осуществлены без разрушения тонкой сегнетоэлектрической пленки, например, из полимера с ограниченными допусками на температуру.
Имеется множество сегнетоэлектрических материалов, которые могут использоваться для получения тонкой сегнетоэлектрической пленки. Сегнетоэлектрический материал может, например, быть неорганическим материалом, таким, как цирконат титанат свинца, сегнетоэлектрическим жидкокристаллическим материалом или тонкими пленками из полимеров. Одним из примеров последнего является сополимер винилиденфторида - (называемый VF2 или VDF) и трифторэтилена (С2F3Н, называемый TFE), где относительное содержание каждой компоненты в тонкой пленке может варьироваться для получения различных свойств. Такие сополимеры обычно могут иметь поле с низкой коэрцитивностью и имеют более квадратную петлю гистерезиса, чем в случае чистых полимеров винилиденфторида.
Характеристики переключения сегнетоэлектрических полимеров, реализованных в виде сополимеров винилиденфторида/трифторэтилена, обсуждены в публикации Y. Tajitsu et al., "Investigation of Switching Characteristics of Vinylidene Fluoride/Triflouroethylene Copolymers in Relation to Their Structures", (Japanese Journal of Applied Physics, 26, pp. 554-560 (1987)) и будут рассматриваться как общая ссылка в связи с последующим описанием адресации логического элемента или ячейки памяти в устройстве обработки данных согласно изобретению.
Фиг. 7 изображает петлю гистерезиса для поляризации сегнетоэлектрической тонкой пленки, например, выполненной из сополимера винилиденфторида/трифторэтилена.
По оси у показана поляризация в единицах К/м2 (кулон/метр квадратный), а по оси х показана напряженность поля между электродами в единицах В/м (вольт/метр). Сегнетоэлектрическая тонкая пленка между электродами первоначально находится в разупорядоченном или неполяризованном состоянии и поляризуется при приложении к электродам напряжения, которое создает между электродами напряженность поля, большую, чем коэрцитивное поле сегнетоэлектрического материала. Сегнетоэлектрический материал, в зависимости от знака напряжения поляризации, будет достигать состояние электрической поляризации с предпочтительной ориентацией "вверх", представленной точкой I на петле гистерезиса, или "вниз", представленной точкой II на петле гистерезиса. Состояния поляризации I и II также могут использоваться для того, чтобы представить логический 0 или логическую 1, или наоборот. Следует отметить, что понятия "положительная", "отрицательная", "вверх", "вниз" должны рассматриваться как условно нормативные, поскольку они определяются на основе определения того, что следует рассматривать как положительный или отрицательный электрод, или поляризация "вверх" или поляризация "вниз". Соответствующее условие будет справедливо для выбора того состояния поляризации, которое будет считаться логической 1 или логическим 0, и это не должно приводить к проблемам при условии, что принятые определения строго соблюдаются.
Следовательно, логический элемент из сегнетоэлектрического материала, который находится в одном из двух состояний поляризации, может представлять логические 0 или 1 или двоичные 0 или 1 и может быть реализован либо как бистабильный переключатель в устройстве обработки данных, либо как ячейка памяти в устройстве хранения данных. Поляризация логического элемента до определенного состояния представляет, другими словами, запись данных в этот логический элемент.
Следует напомнить, что поляризация соответствующих сегнетоэлектрических материалов, используемых в логическом элементе, может осуществляться при комнатной температуре, с высокой скоростью путем выбора подходящих сегнетоэлектрических материалов и использования соответственно высокой напряженности поля, посредством приложения напряжения поляризации к электродам логического элемента. Использование сегнетоэлектрического материала в виде тонкой пленки дает ряд преимуществ. Как только логическому элементу, то есть сегнетоэлектрическому тонкопленочному материалу в логическом элементе, придана предпочтительная поляризация, это состояние поляризации будет сохраняться в течение неопределенного периода времени при комнатной температуре, в соответствующих условиях - в течение многих лет, если состояние поляризации не будет изменено на обратное приложением поляризующего поля с противоположным знаком. Отмена состояния поляризации может происходить по аналогии с ферромагнитным размагничиванием посредством воздействия на логический элемент циклическим деполяризующим полем. Сильное нагревание логического элемента также может привести к деструкции состояния поляризации вследствие того, что электрические диполи утрачивают свою предпочтительную ориентацию.
Направление поляризации по петле гистерезиса при приложении поляризующего поля обозначено стрелками между точками I и IV, и V и VI.
Ниже подробно рассмотрено считывание данных с логического элемента также в связи с петлей гистерезиса, показанной на фиг.7. При этом будем избегать ссылок на выражения типа "логический 0" и "логическая 1", или "вверх" или "вниз", а будем использовать положительную или отрицательную поляризацию, представленную соответственно частью петли гистерезиса, которая расположена выше оси х, и частью петли гистерезиса, которая расположена ниже оси х. Если логический элемент в данный момент находится в положительном состоянии поляризации, представленном точкой I на петле гистерезиса, то считывание происходит посредством приложения к электродам напряжения, которое предпочтительно создает напряженность поля, приблизительно в два раза или более превышающую коэрцитивную напряженность. Поляризация логического элемента, следовательно, будет перемещаться из точки I в III при условии, что напряжение считывания имеет положительный знак. Благодаря форме петли гистерезиса, которая в этом случае очень близка к квадратной, изменение состояния поляризации из I в III приведет к совсем незначительному переносу заряда между электродами, и посредством детектирования переноса заряда между электродами в подключенной схеме управления будет получен очень слабый сигнал тока. Если логический элемент находится в отрицательном состоянии поляризации, представленном точкой II на петле гистерезиса, то продетектированный выходной ток, при приложении к электродам положительного напряжения считывания, сначала будет незначительно повышаться, а после этого давать очень точно определенный импульс тока переноса, который представляет путь между точками V и VI на петле гистерезиса, где перенос заряда большой. Тот факт, что между точками I и II петля гистерезиса относительно плоская, означает, что поляризация изменяется очень незначительно при приложении положительного напряжения, в то время как, когда логический элемент памяти находится в точке II на петле гистерезиса, изменение при приложении соответствующего положительного напряжения вызовет очень большое изменение поляризации, и, в частности, значительная доля изменения будет происходить между точками V и VI на самой крутой части петли гистерезиса, причем за очень короткий период времени, что в результате приводит к вышеупомянутому переносу тока в качестве детектируемого выходного сигнала. Это обеспечивает простоту различения при считывании между, например, логическим 0, представленным состоянием поляризации в точке I на петле гистерезиса, и логической 1, соответственно представленной точкой II на петле гистерезиса. Точки III и IV на петле гистерезиса представляют состояние насыщения для соответственно положительной и отрицательной поляризации, и, когда приложенное электрическое поле снимается, состояние поляризации будет дрейфовать обратно соответственно из III в I, и из IV в II на петле гистерезиса. Следует иметь в виду, что для того, чтобы возбудить поляризацию из состояния I в состояние III, поле, согласно принятому условию, должно быть положительным, в то время как для возбуждения поляризации из состояния II в состояние IV поле должно быть отрицательным.
Теперь следует отметить, что считывание или детектирование состояния поляризации в точке II будет деструктивным, поскольку логический элемент после считывания переходит в состояние поляризации, представленное точкой III, и после этого дрейфует обратно в устойчивое состояние в точке I. Если считывание состояния поляризации происходит, когда логический элемент уже находился в точке I, это состояние поляризации будет сохраняться. После считывания устройства хранения данных, основанного на сегнетоэлектрических ячейках памяти согласно изобретению, следовательно, информация может рассматриваться как разрушенная во всех ячейках памяти запоминающего устройства, находящихся в том же самом логическом состоянии, либо 0, либо 1. Практически это соответствует стиранию информации, и не обязательно должно иметь отрицательные последствия, если сохраненная информация должна считываться только однажды или если считывание требуется только в конкретном применении. Если первоначальная информация все же должна быть сохранена, это считывание необходимо будет делать с переустановкой или регенерацией. Это может осуществляться путем переключения логического элемента, который первоначально находится в состоянии поляризации II и который после считывания должен быть в состоянии поляризации I, обратном по отношению к состоянию поляризации II, что реализуется приложением отрицательного напряжения для переустановки и предпочтительно с такой же напряженностью поля, как при считывании. Тогда поляризация будет осуществляться по петле гистерезиса от точки I до IV, где поле выключено и состояние логических элементов дрейфует обратно в первоначальное состояние поляризации в точке II. Переустановка логического элемента в первоначальное состояние поляризации после считывания, которое разрушило это состояние, может автоматически производиться посредством подходящих процедур проверки и контроля, осуществляемых в схемах управления устройства обработки данных, например, при программном управлении согласно протоколу считывания.
Например, при переустановке состояния поляризации из I и II, другими словами, при переключении состояния поляризации из I в состояние поляризации II будет еще раз выводиться сигнал тока с переносом, и он может образовывать сигнал проверки. Правильное считывание состояния поляризации I может также проверяться посредством приложения к логическому элементу напряжения с противоположным знаком и посредством считывания сильного сигнала тока, но тогда логический элемент будет переключен из состояния I в II, и, следовательно, снова должен быть переустановлен. Другими словами, будет реализовано то, что в зависимости от исходных состояний поляризации и возможного разрушения в процессе считывания использование процедур проверки и процедур переустановки будет взаимозаменяемо. Чтобы легче показать это, можно сослаться на таблицу, которая раскрывает предпочтительные режимы для, соответственно, считывания, проверки и/или переустановки, в которой указаны полярность приложенного напряжения и результирующие импульсы тока, обозначенные как низкие или высокие согласно тому, изменяется ли состояние поляризации по петле из точки I в III, и возможно из IV в II, или из I в IV, и возможно из II в III.
Таким образом, несмотря на разрушение, процедура считывания данных рассматривается как весьма выгодная при использовании сегнетоэлектрических материалов с почти квадратной петлей гистерезиса, как в случае для VDF-TFE (винилиденфторида-трифторэтилена), поскольку она дает надежное детектирование и проверку, а переустановка происходит частично спонтанно или в комбинации с проверкой. Чистое детектирование с малым сигналом, например, между точками II и V в этом случае является более проблематичным для различения и требует точного управления напряжения считывания. Если петля гистерезиса имеет более пологий ход между точками II и V, и между точками V и VI, то можно использовать детектирование малого сигнала, и надежное детектирование может быть обеспечено без достижения состояния насыщения III, в то время как отсутствие отчетливого порогового напряжения в точке V позволяет легко избежать деструктивного считывания.
Как уже утверждалось, форма петли гистерезиса, которая зависит от материала, будет иметь значение для отклика, который детектируется при считывании. Как изображено на фиг.7, где показана петля гистерезиса, выгодно, чтобы напряжение считывания или приложенное электрическое поле, которое используется для детектирования состояния поляризации, имело форму порогового напряжения, то есть сразу достигало своего максимального значения. В зависимости от оклика поляризации и/или постоянной времени поляризации, это можно подтвердить, используя возрастающее напряжение, то есть напряжение, которое непрерывно увеличивается до желательного максимального значения, которое предпочтительно должно быть вдвое или несколько больше коэрцитивной напряженности.
В пассивно адресуемых электродных матрицах могут быть созданы токи смещения и резистивные составляющие тока. Они могут маскировать слабый выходной сигнал в режиме измерения тока, что будет проявляться в детектировании состояния поляризации I, в то время как нестационарный сигнал, получаемый детектированием состояния поляризаций II, будет ясно различаться, поскольку токи смещения в обычных диэлектрических материалах изменяются линейно с напряженностью поля и проявляются сразу при приложении напряжения, что также соответствует случаю резистивных составляющих.
Резистивные составляющие тока будут присутствовать до тех пор, пока к логическому элементу приложено поле. Следовательно, в любом случае возможно отчетливое различение состояния поляризации I и состояния поляризации II. Посредством детектирования состояния поляризации II на петле гистерезиса и использования положительного напряжения считывания состояние поляризации будет перемещаться от точки II к III, и выходной ток, ток смещения и резистивная составляющая тока будут иметь такой отклик, как доказано на фиг.8. Нестационарный процесс в выходном токе достигает пика с задержкой на Δt после приложения напряжения считывания и проявляется во временном окне ts, которое зависит от того, какой из двух самых крутых частей петли гистерезиса по фиг. 7 соответствует знак поля. Как видно, сигнал тока отчетливо различается от тока смещения и резистивной составляющей тока. Детектирование может происходить посредством дискретизации или сравнения уровня, например, во временном окне ts, которое здесь соответствует, например, интервалу между точками V или VI на петле гистерезиса. Положение временного окна на шкале времени будет зависеть от отклика поляризации для заданного напряжения считывания и свойств поляризации сегнетоэлектрического материала, а также параметров тонкой пленки.
Другая интересная особенность при использовании сегнетоэлектрического материала, основанного на сополимерах винилиденфторида-трифторэтилена, VDF-TFE, состоит в том, что их характеристики переключения будут зависеть от напряженности электрического поля, то есть напряжения на электроде. Следовательно, высокое напряжение поляризации будет влиять на время переключения логического элемента, реализованного в упомянутом сегнетоэлектрическом материале таким образом, что чем выше напряженность электрического поля, тем короче время переключения. Типичные характеристики переключения для сополимера винилиденфторида-трифторэтилена показаны на фиг.9, которая выражает соотношение между временем переключения и соответствующей плотностью D потока электричества и ее производной ∂D/∂logt для различных значений напряженности электрического поля, где τs определяется временем, при котором производная становится максимальной. Видно, что поскольку коэрцитивная напряженность поля этого сополимера составляет приблизительно 40 МВ/м, то напряженность поля 100 МВ/м, то есть почти в 2,5 раза больше коэрцитивной напряженности поля, в результате приведет к времени переключения 10-5 секунды, тогда как время переключения для напряженности поля, незначительно превышающей коэрцитивную напряженность поля, а именно 42 МВ/м, дает время переключения приблизительно 5 секунд. Другими словами, при таком увеличении напряженности поля время переключения уменьшается на 5 или 6 порядков величины. С другой стороны, по различным причинам не желательно использование слишком высокой напряженности поля, прежде всего, чтобы избежать нежелательных паразитных емкостей или паразитных токов в матричной сети и разрядов через тонкую пленку.
Если работа устройства обработки данных согласно изобретению ухудшается импедансным шумом, то можно предусмотреть возбудители линий с усилением тока, подключенные к логическим элементам для того, чтобы гарантировать помехоустойчивость по отношению к шуму при возбуждении для считывания или переключения. Такие возбудители линий могут возбуждаться напряжением считывания/проверки/переустановки или по отдельной линии электропитания.
На фиг.10 в общем виде показан вариант осуществления устройства обработки данных согласно изобретению, соответствующий фиг.4, причем подложки и изолирующие слои не показаны. Оно представлено на фиг.10 в виде планарной матрицы х,у-электродов с логическими элементами, сформированными в каждом перекрывающемся пересечении между электродами 2, 3 первой и второй электродных структур, которые здесь являются взаимно изолированными посредством изолирующего материала 6. Вариант осуществления планарной матрицы этого вида может быть выполнен многослойным для получения объемного устройства обработки данных с k уложенными планарными структурами S1...Sk, как показано на фиг.11. При этом должны быть предусмотрены слои 7 из электрического изолирующего материала между каждой планарной структурой S, которая в разрезе будет выглядеть, как показано на фиг.11. Электроды 2, 3 могут быть подключены к линиям адресации и детектирования (не показаны), то есть к шинам тока и напряжения, например, предусмотренным в полупроводниковом устройстве, выполненном для этой цели вдоль боковых граней объемного устройства, или, при интегральном выполнении устройства в виде гибридного прибора на кремниевых подложках, сообщаться непосредственно с линиями напряжения возбуждения и сигнала управления, соединенными с блоками возбуждения и управления, внедренными в кремниевую подложку по совместимой полупроводниковой технологии. Адресация и детектирование могут, например, производиться в режиме временного мультиплексирования или с использованием логической адресации каждого отдельного логического элемента. Число логических адресов будет определяться произведением числа уложенных матричных структур или слоев, числа строк и числа столбцов в каждой матричной структуре. Число отдельных адресатов будет равно сумме числа х- и у-электродов в слое S и числа слоев S1...Sk в устройстве. Кроме того, для того, чтобы реализовать массированную параллельную адресацию, может использоваться комбинация, основанная на временном мультиплексировании и логической адресации, для обеспечения очень высоких скоростей записи и считывания. В этой связи можно также сослаться на объемные устройства обработки данных, например, описанные в международной заявке PCT/N097/00154 заявителя настоящей заявки, или на скомпонованные в многослойную структуру электродные устройства, например, раскрытые в вышеупомянутой заявке на патент Норвегии 972803 заявителя.
Специалистам должно быть очевидно, что логические элементы, реализованные либо как бистабильные переключатели, либо как ячейки памяти, могут использоваться для конфигурации логических элементов или могут включаться в процессорные сети или регистры арифметических устройств в качестве переключателей, возможно интегрированных с логическими элементами, реализованными в виде модулей памяти; или же логические элементы реализуются как ячейки памяти, так, что устройство на фиг.11 будет объемным устройством хранения данных с высокой плотностью хранения. С использованием сегнетоэлектрических тонких пленок можно получить толщину пленок в диапазоне приблизительно 100 нм и соответствующих размеров электродов, что подразумевает, что для создания необходимых значений напряженности поля напряжения должны быть в диапазоне приблизительно 10 В. Тогда на одном квадратном микрометре можно будет реализовать приблизительно 100 логических элементов или ячеек памяти, что означает существенное улучшение плотности хранения данных по сравнению с запоминающими устройствами типа ПЗУ пли ЗУПВ, основанными на известной полупроводниковой технологии.
Claims (22)
1. Сегнетоэлектрическое устройство обработки данных, в частности для обработки и/или хранения данных с активной или пассивной электрической адресацией, содержащее носитель данных в виде тонкой пленки сегнетоэлектрического материала, в котором сегнетоэлектрический материал посредством приложенного электрического поля может достигать первого или второго состояния поляризации при переключении из разупорядоченного состояния в одно из состояний поляризации, или из первого во второе состояние поляризации, или из второго в первое состояние поляризации, а также средство процессора данных со средством хранения данных, при этом сегнетоэлектрический материал содержит логические элементы, причем состояние поляризации, присвоенное логическому элементу, представляет логическое значение логического элемента, в котором сегнетоэлектрическая пленка выполнена в виде непрерывного или структурированного слоя, каждая из первой и второй электродных структур содержит взаимно параллельные лентоподобные электроды так, что электродные структуры взаимно образуют ортогональную x-, у-матрицу, при этом электроды первой электродной структуры образуют столбцы электродной матрицы или x-электроды, а электроды второй электродной матрицы образуют строки электродной матрицы или y-электроды, часть сегнетоэлектрической тонкой пленки в месте наложения между x-электродом и y-электродом электродной матрицы образуют логический элемент, при этом логические элементы вместе образуют электрически связанную пассивную матрицу, отличающееся тем, что слой электрического изолирующего материала выполнен между электродами первой и второй электродных структур и смежно с ними, сегнетоэлектрическая тонкая пленка выполнена в виде непрерывного или структурированного слоя поверх электродных структур на одной их стороне, логические элементы сформированы соответственно в части сегнетоэлектрической тонкой пленки вдоль боковых кромок y-электрода вниз к x-электроду в месте перекрытия между x-электродом и y-электродом.
2. Устройство обработки данных по п. 1, отличающееся тем, что логический элемент образует бистабильный переключатель в средстве процессора данных.
3. Устройство обработки данных по п. 1, отличающееся тем, что логический элемент образует ячейку памяти в средстве хранения данных.
4. Устройство обработки данных по п. 1, отличающееся тем, что электродные структуры и сегнетоэлектрическая тонкая пленка выполнены на подложке.
5. Устройство обработки данных по п. 1, отличающееся тем, что сегнетоэлектрическая тонкая пленка выполнена из керамического материала.
6. Устройство обработки данных по п. 1, отличающееся тем, что сегнетоэлектрическая тонкая пленка выполнена из сегнетоэлектрического жидкокристаллического материала.
7. Устройство обработки данных по п. 1, отличающееся тем, что сегнетоэлектрическая тонкая пленка выполнена из полимера или сополимера.
8. Устройство обработки данных по п. 7, отличающееся тем, что в качестве полимера использован поливинилиденфторид.
9. Устройство обработки данных по п. 1, отличающееся тем, что в качестве сополимера использован сополимер винилиденфторида/трифторэтилена.
10. Устройство обработки данных по п. 1, отличающееся тем, что оно предназначено для использования в объемном устройстве обработки или хранения данных.
11. Способ изготовления сегнетоэлектрического устройства обработки данных по пп. 1-9, отличающийся тем, что на подложку последовательно наносят первую электродную структуру, слой электрически изолирующего материала поверх первой электродной структуры, осуществляют нанесение второй электродной структуры поверх изолирующего слоя, удаляют изолирующий слой в тех местах, которые не покрыты второй электродной структурой, таким образом, что электроды первой электродной структуры оказываются открытыми за исключением участков в перекрывающихся пересечениях между электродами соответственно первой и второй электродных структур, и осуществляют нанесение сегнетоэлектрической тонкой пленки в виде непрерывного или структурированного слоя поверх электродных структур.
12. Способ по п. 11, отличающийся тем, что подложку формируют из кристаллического, или поликристаллического, или аморфного полупроводникового материала, например кремния.
13. Способ по п. 11, отличающийся тем, что непрерывный слой электрически изолирующего материала наносят между подложкой и первой электродной структурой перед нанесением первой электродной структуры на подложку.
14. Способ считывания логического значения, хранящегося в логическом элементе, при адресации логических элементов в сегнетоэлектрическом устройстве обработки данных, в частности в сегнетоэлектрическом устройстве обработки данных по пп. 1-9, в котором способ поддерживает протокол считывания и включает этапы считывания, проверки и переустановки, отличающийся тем, что включает приложение к логическому элементу на этапе считывания напряжения с определенной полярностью и регистрации переноса зарядов между его электродами в виде либо высокого, либо низкого первого значения тока, указывающего на логическое значение, хранимое в логическом элементе, приложение на этапе проверки напряжения противоположной полярности по отношению к напряжению, приложенному на этапе считывания, и регистрация переноса зарядов между электродами логического элемента в виде второго значения тока и, в случае, если логическое значение, хранимое в логическом элементе, было разрушено на этапе считывания или проверки, приложение к логическому элементу, на этапе переустановки, напряжения, восстанавливающего его исходное состояние поляризации.
15. Способ по п. 14, отличающийся тем, что переустановку осуществляют после считывания без проверки посредством приложения напряжения противоположной полярности по отношению к напряжению считывания только в случае обнаружения на этапе считывания высокого уровня сигнала тока.
16. Способ по п. 14, отличающийся тем, что переустановку осуществляют после считывания в сочетании с проверкой посредством приложения напряжения такой же полярности по отношению к напряжению считывания только в случае обнаружения на этапе считывания низкого уровня сигнала тока.
17. Способ по п. 14, отличающийся тем, что включает приложение напряжения, которое между электродами логического элемента формирует напряженность поля, более чем вдвое превышающую коэрцитивную напряженность поля сегнетоэлектрического материала.
18. Способ по п. 14, отличающийся тем, что приложенное напряжение формируют на этапах считывания и/или проверки в виде нарастающего напряжения.
19. Способ по п. 14, отличающийся тем, что приложенное напряжение формируют на этапах считывания и/или проверки в виде порогового напряжения.
20. Способ по п. 14, отличающийся тем, что детектирование тока определяют посредством дискретизации во времени.
21. Способ по п. 14, отличающийся тем, что детектирование тока на этапе считывания осуществляют во временном окне в зависимости от постоянной времени насыщения для поляризации.
22. Способ по одному из пп. 20-21, отличающийся тем, что детектирование тока осуществляют посредством сравнения уровней.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NO973782A NO309500B1 (no) | 1997-08-15 | 1997-08-15 | Ferroelektrisk databehandlingsinnretning, fremgangsmåter til dens fremstilling og utlesing, samt bruk av samme |
| NO973782 | 1997-08-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2000106441A RU2000106441A (ru) | 2002-01-10 |
| RU2184400C2 true RU2184400C2 (ru) | 2002-06-27 |
Family
ID=19901012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2000106441/09A RU2184400C2 (ru) | 1997-08-15 | 1998-08-13 | Сегнетоэлектрическое устройство обработки данных |
Country Status (14)
| Country | Link |
|---|---|
| US (2) | US6670659B1 (ru) |
| EP (1) | EP1002319B1 (ru) |
| JP (1) | JP3359331B2 (ru) |
| KR (1) | KR100368817B1 (ru) |
| CN (1) | CN1278336C (ru) |
| AT (1) | ATE268498T1 (ru) |
| AU (1) | AU734881B2 (ru) |
| CA (1) | CA2301283C (ru) |
| DE (1) | DE69824293T2 (ru) |
| ES (1) | ES2222600T3 (ru) |
| HK (1) | HK1033028A1 (ru) |
| NO (1) | NO309500B1 (ru) |
| RU (1) | RU2184400C2 (ru) |
| WO (1) | WO1999012170A2 (ru) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2608958C2 (ru) * | 2012-07-09 | 2017-01-27 | ЗетТиИ Корпорейшн | Способ и устройство сохранения данных |
Families Citing this family (64)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69934618T2 (de) | 1998-07-08 | 2007-05-03 | E-Ink Corp., Cambridge | Verbesserte farbige mikroverkapselte elektrophoretische Anzeige |
| US8115729B2 (en) | 1999-05-03 | 2012-02-14 | E Ink Corporation | Electrophoretic display element with filler particles |
| JP3622598B2 (ja) * | 1999-10-25 | 2005-02-23 | セイコーエプソン株式会社 | 不揮発性メモリ素子の製造方法 |
| JP2001156264A (ja) * | 1999-11-26 | 2001-06-08 | Dainippon Printing Co Ltd | 非破壊読み取り型強誘電体メモリ |
| JP2001230384A (ja) * | 2000-02-17 | 2001-08-24 | Seiko Epson Corp | 多層強誘電体記憶装置 |
| NO315728B1 (no) | 2000-03-22 | 2003-10-13 | Thin Film Electronics Asa | Multidimensjonal adresseringsarkitektur for elektroniske innretninger |
| JP3901432B2 (ja) | 2000-08-22 | 2007-04-04 | セイコーエプソン株式会社 | 強誘電体キャパシタを有するメモリセルアレイおよびその製造方法 |
| JP3940883B2 (ja) * | 2000-09-18 | 2007-07-04 | セイコーエプソン株式会社 | 強誘電体メモリ装置の製造方法 |
| EP1213745A1 (en) * | 2000-12-05 | 2002-06-12 | Sony International (Europe) GmbH | Method of producing a ferroelectric memory and memory device |
| JP4058971B2 (ja) * | 2001-03-26 | 2008-03-12 | セイコーエプソン株式会社 | 強誘電体メモリ及び電子機器 |
| JP2002359358A (ja) * | 2001-03-26 | 2002-12-13 | Seiko Epson Corp | 強誘電体メモリ及び電子機器 |
| US6858862B2 (en) | 2001-06-29 | 2005-02-22 | Intel Corporation | Discrete polymer memory array and method of making same |
| US6756620B2 (en) * | 2001-06-29 | 2004-06-29 | Intel Corporation | Low-voltage and interface damage-free polymer memory device |
| US6960479B2 (en) * | 2001-07-20 | 2005-11-01 | Intel Corporation | Stacked ferroelectric memory device and method of making same |
| US6624457B2 (en) * | 2001-07-20 | 2003-09-23 | Intel Corporation | Stepped structure for a multi-rank, stacked polymer memory device and method of making same |
| US7275135B2 (en) | 2001-08-31 | 2007-09-25 | Intel Corporation | Hardware updated metadata for non-volatile mass storage cache |
| NO314606B1 (no) * | 2001-09-03 | 2003-04-14 | Thin Film Electronics Asa | Ikke-flyktig minneinnretning |
| US6841818B2 (en) | 2001-09-03 | 2005-01-11 | Thin Film Electronics Asa | Non-volatile memory device utilizing dueterated materials |
| US20030074524A1 (en) * | 2001-10-16 | 2003-04-17 | Intel Corporation | Mass storage caching processes for power reduction |
| US7202847B2 (en) | 2002-06-28 | 2007-04-10 | E Ink Corporation | Voltage modulated driver circuits for electro-optic displays |
| NO20015735D0 (no) * | 2001-11-23 | 2001-11-23 | Thin Film Electronics Asa | Barrierelag |
| NO20015871D0 (no) * | 2001-11-30 | 2001-11-30 | Thin Film Electronics Asa | Minneinnretning med flettede lag |
| US6762950B2 (en) | 2001-11-30 | 2004-07-13 | Thin Film Electronics Asa | Folded memory layers |
| US6809362B2 (en) * | 2002-02-20 | 2004-10-26 | Micron Technology, Inc. | Multiple data state memory cell |
| NO20021057A (no) | 2002-03-01 | 2003-08-25 | Thin Film Electronics Asa | Minnecelle |
| JP2003263804A (ja) * | 2002-03-08 | 2003-09-19 | Pioneer Electronic Corp | 誘電体記録媒体とその製造方法及びその製造装置 |
| JP4214708B2 (ja) | 2002-03-27 | 2009-01-28 | セイコーエプソン株式会社 | 強誘電体記憶装置及びその駆動方法 |
| US7103724B2 (en) * | 2002-04-01 | 2006-09-05 | Intel Corporation | Method and apparatus to generate cache data |
| US7727777B2 (en) * | 2002-05-31 | 2010-06-01 | Ebrahim Andideh | Forming ferroelectric polymer memories |
| US6828685B2 (en) * | 2002-06-14 | 2004-12-07 | Hewlett-Packard Development Company, L.P. | Memory device having a semiconducting polymer film |
| JP2004031728A (ja) * | 2002-06-27 | 2004-01-29 | Matsushita Electric Ind Co Ltd | 記憶装置 |
| US6812509B2 (en) * | 2002-06-28 | 2004-11-02 | Palo Alto Research Center Inc. | Organic ferroelectric memory cells |
| US7049153B2 (en) * | 2003-04-23 | 2006-05-23 | Micron Technology, Inc. | Polymer-based ferroelectric memory |
| JP2005085332A (ja) | 2003-09-05 | 2005-03-31 | Seiko Epson Corp | 強誘電体記憶装置、その駆動方法及び駆動回路 |
| US7130212B2 (en) * | 2003-11-26 | 2006-10-31 | International Business Machines Corporation | Field effect device with a channel with a switchable conductivity |
| US7001782B1 (en) * | 2003-12-29 | 2006-02-21 | Intel Corporation | Method and apparatus for filling interlayer vias on ferroelectric polymer substrates |
| NO321555B1 (no) * | 2004-03-26 | 2006-05-29 | Thin Film Electronics Asa | Organisk elektronisk innretning og fremgangsmate til fremstilling av en slik innretning |
| NO20041733L (no) * | 2004-04-28 | 2005-10-31 | Thin Film Electronics Asa | Organisk elektronisk krets med funksjonelt mellomsjikt og fremgangsmate til dens fremstilling. |
| US7681998B2 (en) * | 2004-06-02 | 2010-03-23 | Fujifilm Corporation | Laminated piezoelectric element, liquid droplet ejection head using same, and image forming apparatus comprising same |
| NO321280B1 (no) | 2004-07-22 | 2006-04-18 | Thin Film Electronics Asa | Organisk, elektronisk krets og fremgangsmate til dens fremstilling |
| KR100607222B1 (ko) | 2004-12-29 | 2006-08-01 | 한양대학교 산학협력단 | 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자또는 기억 소자 및 그 제조 방법 |
| NO324809B1 (no) * | 2005-05-10 | 2007-12-10 | Thin Film Electronics Asa | Fremgangsmate til dannelse av ferroelektriske tynnfilmer, bruk av fremgangsmaten og et minne med et minnemateriale av ferroelektrisk oligomer |
| US20070041233A1 (en) * | 2005-08-19 | 2007-02-22 | Seagate Technology Llc | Wake-up of ferroelectric thin films for probe storage |
| KR100630437B1 (ko) * | 2005-08-31 | 2006-10-02 | 삼성전자주식회사 | 비휘발성 유기물 저항 메모리 장치 및 그 제조 방법 |
| SG135079A1 (en) * | 2006-03-02 | 2007-09-28 | Sony Corp | Memory device which comprises a multi-layer capacitor |
| KR100866534B1 (ko) * | 2007-01-31 | 2008-11-03 | 충남대학교산학협력단 | 액정 표시 장치의 전극 |
| GB2447982A (en) * | 2007-03-30 | 2008-10-01 | Seiko Epson Corp | Non-changeable read-out (NCRO) |
| CN101308876B (zh) * | 2007-05-14 | 2014-08-06 | 旺宏电子股份有限公司 | 存储器结构及其操作方法 |
| US8476735B2 (en) | 2007-05-29 | 2013-07-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Programmable semiconductor interposer for electronic package and method of forming |
| US7718546B2 (en) * | 2007-06-27 | 2010-05-18 | Sandisk 3D Llc | Method for fabricating a 3-D integrated circuit using a hard mask of silicon-oxynitride on amorphous carbon |
| FR2925748B1 (fr) * | 2007-12-21 | 2010-01-29 | Commissariat Energie Atomique | Support de stockage de donnees et procede associe |
| SG157268A1 (en) * | 2008-05-30 | 2009-12-29 | Sony Corp | Ferroelectric polymer |
| CN101773814B (zh) * | 2010-01-21 | 2012-03-14 | 高婧 | 多稳态微流控器件 |
| US8416609B2 (en) | 2010-02-15 | 2013-04-09 | Micron Technology, Inc. | Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems |
| US8437174B2 (en) | 2010-02-15 | 2013-05-07 | Micron Technology, Inc. | Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming |
| US8634224B2 (en) | 2010-08-12 | 2014-01-21 | Micron Technology, Inc. | Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of writing to and reading from a memory cell, and methods of programming a memory cell |
| EP3549232A1 (en) | 2016-12-02 | 2019-10-09 | Carver Scientific, Inc. | Memory device and capacitive energy storage device |
| US20190035562A1 (en) | 2017-05-26 | 2019-01-31 | Flash Power Capacitors, Llc | High energy density capacitor system and method |
| CN111052279B (zh) * | 2017-05-26 | 2022-07-26 | 弗莱士功率电容器有限责任公司 | 高能量密度电容器及无线充电系统 |
| US10867654B2 (en) | 2019-01-17 | 2020-12-15 | Xerox Corporation | Method for testing a memory device |
| CN110428858B (zh) * | 2019-07-11 | 2021-09-24 | 清华大学 | 基于具有滞回特性器件的静态存储器 |
| CN111524891B (zh) * | 2020-03-20 | 2023-12-12 | 南京大学 | 一种铁电柔性逻辑运算器件及其制造方法 |
| US11393832B2 (en) * | 2020-07-15 | 2022-07-19 | Ferroelectric Memory Gmbh | Memory cell arrangement |
| US20220343962A1 (en) * | 2021-04-22 | 2022-10-27 | Seagate Technology Llc | System on chip (soc) with processor and integrated ferroelectric memory |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS541159B2 (ru) * | 1974-10-21 | 1979-01-20 | ||
| JP2788265B2 (ja) * | 1988-07-08 | 1998-08-20 | オリンパス光学工業株式会社 | 強誘電体メモリ及びその駆動方法，製造方法 |
| US5084278A (en) * | 1989-06-02 | 1992-01-28 | Nortec Development Associates, Inc. | Taste-masked pharmaceutical compositions |
| US5329485A (en) * | 1990-11-01 | 1994-07-12 | Olympus Optical Co., Ltd. | Memory device |
| JP2802685B2 (ja) * | 1991-01-08 | 1998-09-24 | キヤノン株式会社 | 強誘電性液晶装置 |
| JP3142919B2 (ja) * | 1991-11-06 | 2001-03-07 | 旭化成株式会社 | セルロース誘導体ラテックス及びその製法 |
| US5390142A (en) * | 1992-05-26 | 1995-02-14 | Kappa Numerics, Inc. | Memory material and method for its manufacture |
| JPH0660635A (ja) * | 1992-08-06 | 1994-03-04 | Olympus Optical Co Ltd | 強誘電体メモリ装置 |
| US5375085A (en) * | 1992-09-30 | 1994-12-20 | Texas Instruments Incorporated | Three-dimensional ferroelectric integrated circuit without insulation layer between memory layers |
| US5666305A (en) * | 1993-03-29 | 1997-09-09 | Olympus Optical Co., Ltd. | Method of driving ferroelectric gate transistor memory cell |
| JP3570692B2 (ja) | 1994-01-18 | 2004-09-29 | ローム株式会社 | 不揮発性メモリ |
| JP3127751B2 (ja) | 1995-01-04 | 2001-01-29 | 日本電気株式会社 | 強誘電体メモリ装置およびその動作制御方法 |
| KR100275782B1 (ko) * | 1995-05-10 | 2000-12-15 | 박호군 | 강유전 박막 제조방법 |
| JP3133922B2 (ja) * | 1995-06-09 | 2001-02-13 | シャープ株式会社 | 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子 |
| US5579257A (en) * | 1995-08-31 | 1996-11-26 | Motorola, Inc. | Method for reading and restoring data in a data storage element |
| US5969380A (en) * | 1996-06-07 | 1999-10-19 | Micron Technology, Inc. | Three dimensional ferroelectric memory |
| JP3198113B2 (ja) | 1996-06-12 | 2001-08-13 | オプティコム エイエスエイ | 光論理素子および光論理機構 |
| EP1007012A4 (en) * | 1996-10-01 | 2006-01-18 | Cima Labs Inc | TASTE-MASKED MICRO-CAPSULE COMPOSITION AND MANUFACTURING PROCESS |
| JP4053647B2 (ja) * | 1997-02-27 | 2008-02-27 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| NO972803D0 (no) | 1997-06-17 | 1997-06-17 | Opticom As | Elektrisk adresserbar logisk innretning, fremgangsmåte til elektrisk adressering av samme og anvendelse av innretning og fremgangsmåte |
| NO304956B1 (no) | 1997-07-22 | 1999-03-08 | Opticom As | Elektrodeanordning uten og med et funksjonselement, samt en elektrodeinnretning dannet av elektrodeanordninger med funksjonselement og anvendelser derav |
-
1997
- 1997-08-15 NO NO973782A patent/NO309500B1/no unknown
-
1998
- 1998-08-13 AT AT98939830T patent/ATE268498T1/de not_active IP Right Cessation
- 1998-08-13 AU AU88204/98A patent/AU734881B2/en not_active Ceased
- 1998-08-13 KR KR10-2000-7001557A patent/KR100368817B1/ko not_active IP Right Cessation
- 1998-08-13 CN CNB988102595A patent/CN1278336C/zh not_active Expired - Fee Related
- 1998-08-13 JP JP2000509089A patent/JP3359331B2/ja not_active Expired - Fee Related
- 1998-08-13 EP EP98939830A patent/EP1002319B1/en not_active Expired - Lifetime
- 1998-08-13 WO PCT/NO1998/000237 patent/WO1999012170A2/en active IP Right Grant
- 1998-08-13 ES ES98939830T patent/ES2222600T3/es not_active Expired - Lifetime
- 1998-08-13 RU RU2000106441/09A patent/RU2184400C2/ru not_active IP Right Cessation
- 1998-08-13 DE DE69824293T patent/DE69824293T2/de not_active Expired - Fee Related
- 1998-08-13 CA CA002301283A patent/CA2301283C/en not_active Expired - Fee Related
- 1998-08-13 US US09/463,982 patent/US6670659B1/en not_active Expired - Fee Related
-
2001
- 2001-05-24 HK HK01103620A patent/HK1033028A1/xx not_active IP Right Cessation
- 2001-10-17 US US09/978,034 patent/US6498744B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2608958C2 (ru) * | 2012-07-09 | 2017-01-27 | ЗетТиИ Корпорейшн | Способ и устройство сохранения данных |
Also Published As
| Publication number | Publication date |
|---|---|
| HK1033028A1 (en) | 2001-08-10 |
| CN1278336C (zh) | 2006-10-04 |
| KR20010022949A (ko) | 2001-03-26 |
| WO1999012170A2 (en) | 1999-03-11 |
| DE69824293D1 (de) | 2004-07-08 |
| CN1276905A (zh) | 2000-12-13 |
| JP2001515256A (ja) | 2001-09-18 |
| US20020044480A1 (en) | 2002-04-18 |
| WO1999012170A3 (en) | 1999-05-06 |
| CA2301283A1 (en) | 1999-03-11 |
| NO973782D0 (no) | 1997-08-15 |
| CA2301283C (en) | 2002-01-29 |
| EP1002319A2 (en) | 2000-05-24 |
| JP3359331B2 (ja) | 2002-12-24 |
| AU734881B2 (en) | 2001-06-21 |
| NO973782L (no) | 1999-02-16 |
| AU8820498A (en) | 1999-03-22 |
| US6498744B2 (en) | 2002-12-24 |
| ES2222600T3 (es) | 2005-02-01 |
| US6670659B1 (en) | 2003-12-30 |
| EP1002319B1 (en) | 2004-06-02 |
| NO309500B1 (no) | 2001-02-05 |
| KR100368817B1 (ko) | 2003-01-25 |
| DE69824293T2 (de) | 2005-06-16 |
| ATE268498T1 (de) | 2004-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2184400C2 (ru) | Сегнетоэлектрическое устройство обработки данных | |
| Auciello et al. | The physics of ferroelectric memories | |
| US6370056B1 (en) | Ferroelectric memory and method of operating same | |
| RU2000106441A (ru) | Сегнетоэлектрическое устройство обработки данных | |
| US7154768B2 (en) | Non-destructive readout of ferroelectric memories | |
| JP2020517092A (ja) | 多段メモリアレイのための多数プレート線アーキテクチャ | |
| KR101773731B1 (ko) | 멀티-비트 강유전체 메모리 디바이스 및 멀티-비트 강유전체 메모리 디바이스를 형성하는 방법 | |
| RU2383945C2 (ru) | Методы неразрушаемого считывания информации с ферроэлектрических элементов памяти | |
| EP0720172B1 (en) | Ferroelectric memory cell and reading/writing method thereof | |
| WO2002025667A2 (en) | Ferroelectric memory and method of operating same | |
| US20220343962A1 (en) | System on chip (soc) with processor and integrated ferroelectric memory | |
| US5633821A (en) | Nonvolatile memory device | |
| JP2002269973A (ja) | 強誘電体メモリ装置およびその駆動方法 | |
| JP4158010B2 (ja) | 隣接メモリセル間でセルプレートを共有する強誘電体メモリ素子及びその駆動方法 | |
| JPH02154389A (ja) | 強誘電体メモリ | |
| JP2005503632A (ja) | 強誘電体メモリおよびその動作方法 | |
| JP2989902B2 (ja) | 強誘電体メモリー | |
| JP3434485B2 (ja) | ２トランジスタ単一キャパシタ強誘電性メモリ | |
| US20050151176A1 (en) | Memory cell | |
| US6385077B1 (en) | Non-volatile memory cell and sensing method | |
| KR20030042655A (ko) | 강유전체 메모리 셀 어레이 및 그를 이용한 데이터 저장방법 | |
| Gnadinger | High speed nonvolatile memories employing ferroelectric technology | |
| JPH09148541A (ja) | 強誘電体メモリ装置及びその駆動方法 | |
| JPH0332157B2 (ru) | ||
| JPH0612881A (ja) | 半導体記憶装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20090814 |