ES2222600T3 - Dispositivo ferroelectrico de tratamiento de datos. - Google Patents
Dispositivo ferroelectrico de tratamiento de datos.Info
- Publication number
- ES2222600T3 ES2222600T3 ES98939830T ES98939830T ES2222600T3 ES 2222600 T3 ES2222600 T3 ES 2222600T3 ES 98939830 T ES98939830 T ES 98939830T ES 98939830 T ES98939830 T ES 98939830T ES 2222600 T3 ES2222600 T3 ES 2222600T3
- Authority
- ES
- Spain
- Prior art keywords
- electrodes
- ferroelectric
- electrode
- data processing
- reading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
Abstract
En un dispositivo de procesamiento de datos ferroeléctrico para el procesamiento y/o almacenamiento de datos con direccionamiento pasivo o eléctrico se usa un medio de transporte de datos en forma de película fina (1) de material ferroeléctrico que con un campo eléctrico aplicado se polariza para determinar los estados de polarización o conmutación entre ellos y se proporciona como una capa continua en o adyacente a unas estructuras de electrodos con forma de matriz. Un elemento lógico (4) se forma en la intersección entre un electrodo x (2) y un electrodo y (3) de la matriz de electrodos. El elemento lógico (4) se direcciona aplicando a los electrodos (2, 3) un voltaje mayor que el campo coercitivo del material ferroeléctrico. Dependiendo del estado de polarización y la forma del bucle de histéresis del material ferroeléctrico se obtiene una detección distinta del estado de polarización en el elemento lógico (4) y también es posible conmutar entre los estados de polarización del elemento lógico que, por tanto, pueden ser usados para la implementación de un conmutador biestable o una celda de memoria. El dispositivo de procesamiento de datos de acuerdo a la invención puede ser apilado en forma de capas si las capas separadas se separan por una capa aislante eléctrica y ser usada, por tanto, para la implementación de dispositivos de procesamiento de datos volumétricos.
Description
Dispositivo ferroeléctrico de tratamiento de
datos.
La presente invención se refiere a un dispositivo
ferroeléctrico de tratamiento de datos, particularmente para el
tratamiento y/o el almacenamiento de datos con direcciones
eléctricas activas o pasivas, que comprende un medio de soporte de
datos en forma de una película delgada de material ferroeléctrico,
en el que el material ferroeléctrico puede alcanzar, por medio de un
campo eléctrico aplicado, un estado de polarización primero o
segundo, conmutándose desde un estado desordenado a uno de los
estados de polarización o desde el estado de polarización primero al
segundo o viceversa, en el que el material ferroeléctrico comprende
elementos lógicos, en el que un estado de polarización asignado a un
elemento lógico representa un valor lógico del elemento lógico, en
el que la película ferroeléctrica delgada está dispuesta como una
capa, en el que cada una de las estructuras de electrodos primera y
segunda comprende electrodos en forma de tiras que se encuentran
sustancialmente paralelas entre sí, de manera que las estructuras de
electrodos formen entre sí una matriz x, y, sustancialmente
ortogonal, en el que los electrodos en la primera estructura de
electrodos constituyen las columnas de la matriz de electrodos o
electrodos x, y los electrodos en la segunda estructura de
electrodos constituyen las filas de la matriz de electrodos o
electrodos y, en el que una porción de la película ferroeléctrica
delgada en la superposición entre un electrodo x y un electrodo y de
la matriz de electrodos forma un elemento lógico, de manera que los
elementos lógicos forman conjuntamente una matriz pasiva conectada
eléctricamente en el dispositivo de tratamiento de datos.
La presente invención también se refiere a un
procedimiento para fabricar el dispositivo ferroeléctrico de
tratamiento de datos, así como a un método para leer la dirección de
los elementos lógicos en el dispositivo ferroeléctrico de
tratamiento de datos, particularmente un dispositivo ferroeléctrico
de tratamientos de datos de acuerdo con las reivindicaciones
1-8, en el que el método soporta un protocolo para
la lectura de salida y comprende pasos de lectura, verificación y
reposición, respectivamente. Finalmente, la invención se refiere al
uso de un dispositivo ferroeléctrico de tratamiento de datos de
acuerdo con la invención.
En general, la invención se refiere a
dispositivos de tratamiento de datos con elementos lógicos
incorporados en un material ferroeléctrico. El fenómeno de la
ferroelectricidad se supone conocido por las personas especialistas
en la técnica puesto que el campo está tratado en profundidad en la
literatura, por ejemplo, en el documento de J.M. Herbert,
"Ferroelectric Transducers and Sensors", Gordon and Breach,
1982, en el cual, en las páginas 126-130, se propone
la utilización de una memoria ferroeléctrica en base a cristales
únicos de titanato de bario que se encuentran dispuestos entre
electrodos ortogonales en una matriz x, y de electrodos. El autor
concluye que hay dificultades prácticas sustanciales en relación con
la utilización de cristales ferroeléctricos únicos para el
almacenamiento de la información de esta manera simple. En lo que se
refiere a la literatura reciente de investigación, se puede hacer
referencia a la publicación de R.G. Kepler y R.A. Anderson, Advances
in Physics, Vol. 41, num. 1, pag 1-57 (1992).
Para ilustrar el desarrollo de las memorias
ferroeléctricas en un contexto histórico, se puede hacer referencia
a una publicación de W.J. Merz y J.R. Anderson, titulada
"Ferroelectric Storage Devices" que se publicó en septiembre de
1955 (Bell Lab. Records, 1:355-342 (1995)) y que
muestra la utilización de materiales cristalinos ferroeléctricos
inorgánicos, en particular titanato de bario, en dispositivos de
memoria y conmutación. En particular, sugieren un dispositivo
ferroeléctrico de memoria en base a este material, proporcionándose
este último como una plancha plana de 50-100 \mum
de espesor, dispuesta entre conjuntos superpuestos de electrodos
paralelos, siendo ortogonal un conjunto de electrodos a los
electrodos del otro, y proporcionando de esta manera celdas de
memoria ferroeléctrica en porciones del material ferroeléctrico
entre los electrodos superpuestos. De esta manera, muestran un
dispositivo ferroeléctrico con una matriz de electrodos básica para
el direccionamiento (véase la figura 10 de este documento)
anticipándose a la disposición general de todos los dispositivos
ferroeléctricos de memoria posteriores con direccionamiento en base
matricial. Incluso sugieren la utilización de transistores para
conmutar, pero la formación de una celda de memoria activa con un
transistor de conmutación y con dimensiones suficientemente pequeñas
era difícilmente práctica antes de la llegada de, por ejemplo, los
transistores integrados de efecto de campo.
Como se ha mencionado más arriba, el medio de
soporte de datos es un material ferroeléctrico en forma de una
película delgada. Estas películas delgadas ferroeléctricas, que
pueden ser inorgánicas, materiales cerámicos, polímeros o cristales
líquidos, se han conocido desde hace algún tiempo y en lo que a esto
se refiere, se puede hacer mención al artículo de Kepler y Anderson
que se ha mencionado más arriba. Por ejemplo, hay dispositivos de
almacenamiento de datos conocidos basados en materiales
ferroeléctricos de memoria descritos en el documento de J.F. Scott,
Ferroelectric memories, Physics World, Febrero 1995, pag.
46-50. Todos ellos tienen en común que es necesario
al menos un transistor en cada posición de bit o celda de memoria.
En las realizaciones más comunes, se utiliza el material
ferroeléctrico como un dieléctrico en el circuito de memoria
asociado, y comprende un condensador de almacenamiento de bits.
Debido a la elevada constante dieléctrica de los materiales
ferroeléctricos, el condensador se puede hacer mucho más pequeño que
lo que sería posible de otra manera y, además, proporcionará una
vida de servicio de carga bastante superior. Recientemente, el
desarrollo se ha enfocado en otra propiedad de los materiales
ferroeléctricos, esto es, en su capacidad de electrificarse
polarizadamente cuando se someten brevemente a un campo eléctrico
fuerte. Durante el procedimiento de polarización, los dipolos del
material ferroeléctrico alcanzan una orientación preferida, algo que
produce un momento de dipolo macroscópico que se mantiene después de
la retirada del campo polarizante. Incluyendo de esta manera el
material ferroeléctrico en la estructura de electrodos de compuerta
de un transistor de efecto de campo en el circuito de celdas de
memoria, se pueden controlar las características transconductivas de
los transistores al controlar el estado de polarización del material
ferroeléctrico. Este último puede ser conmutado, por ejemplo por
campos polarizantes, con una dirección que produzca, ya sea un
estado de transconductancia "conectado" o "desconectado"
en el transistor.
La patente EP número 0 721 189 muestra una
memoria ferroeléctrica con celdas de memoria discretas provistas en
una matriz de electrodos. Además de un condensador ferroeléctrico
discreto, cada celda de memoria también comprende medios de
conmutación, preferiblemente en forma de al menos un transistor. Por
lo tanto, las celdas de memoria discretas no forman una matriz
pasiva. En la presente memoria, se debe entender que con las celdas
de memoria discretas, el condensador ferroeléctrico está formado por
un componente discreto, de manera que el material ferroeléctrico no
puede formar una capa continua en la matriz. Se proporcionan líneas
separados de selección y de datos y la lectura de salida de los
datos almacenados puede realizarse en modo de corriente o de voltaje
en las líneas de datos provistas para este propósito, pero de
acuerdo con un protocolo relativamente complicado, tal como el que
se expone en la reivindicación 6 de la patente. También se debe
remarcar que se debe ajustar el número de celdas de memoria
conectadas en una línea de señal de datos con el fin de acomodar las
capacitancias parásitas en cada línea de señal de datos durante la
lectura de salida, de manera que se minimice la variación de voltaje
en una de las líneas de señales de datos.
El documento de patente estadounidense número 5
592 409 se refiere a memorias ferroeléctricas no volátiles, en las
que se pueden leer los datos sin destrucción. Las celdas de memoria
se incluyen en una matriz activa y están formadas en la misma como
estructuras de transistor, en las que el electrodo de compuerta
forma uno de los electrodos en un condensador ferroeléctrico. Es
evidente que los condensadores ferroeléctricos son componentes
discretos. La polarización del condensador se efectúa de una manera
bien conocida, pero por la lectura de salida que se realiza en el
modo de corriente, es la corriente de drenaje la que se detecta, y
esto se hace con el fin de impedir que se borren los datos
almacenados.
Incluso si la utilización de materiales
ferroeléctricos, como se ha mencionado más arriba, representa
mejoras sustanciales en lo que se refiere a tecnologías alternativas
para el almacenamiento de datos, la arquitectura básica de las
memorias en base ferroeléctrica se refiere a la utilización de
microcircuitos activos incluidos en cada celda de memoria. Esto
tiene consecuencias negativas para la densidad de almacenamiento de
datos que se pueden alcanzar, es decir, el número de bits que se
puede almacenar en un área superficial dada, así como para lo que se
refiere al coste de cada bit almacenado, algo que se puede deber
parcialmente a la complicada tecnología de fabricación y a la
utilización de componentes semiconductores activos.
Recientemente se han realizado propuestas para
volver a dispositivos ferroeléctricos de memoria configurados como
una disposición de celdas de memoria en una matriz pasiva de
electrodos. De esta manera, la patente estadounidense número 5 329
485 (Y. Isono et al.) en la cual se basa el preámbulo de la
reivindicación 1, muestra un elemento de memoria y una disposición
de celdas de memoria matricial que incluye celdas de memoria,
teniendo cada una de ellas un elemento de conmutación bipolar de
conductividad no lineal, constituido por una estructura de capas
múltiples, que efectúa las operaciones de escritura / lectura en un
estado de polarización de un cuerpo ferroeléctrico que forma un
medio de registro de la celda de memoria. El elemento de conmutación
es en forma de una película aislante que actúa como elemento de
conmutación para acumular cargas en un condensador ferroeléctrico de
acumulación de cargas, que constituye realmente la celda de memoria.
La película aislante, que en particular puede ser una película de
polimida, permite que circule una corriente continua de túnel cuando
se aplica un voltaje a la película aislante que supere un valor
predeterminado. Cuando se desconecta el voltaje, la película recobra
su propiedad aislante y retiene las cargas al impedir las fugas
desde la misma. De acuerdo con Isono et al., la película
tendrá características no lineales de voltaje y de corriente y
proporciona una elevada velocidad de escritura sin precisar un
voltaje elevado de funcionamiento debido a que una gran parte de la
corriente de accionamiento de la película aislante es una corriente
continua de túnel. Esto también permite una elevada densidad de
integración de las celdas de memoria, puesto que, al formar la
película de conmutación una unión de diodos en la celda de memoria,
se reduce la diafonía entre las celdas.
La patente estadounidense número 5 375 085
muestra otro ejemplo de una memoria ferroeléctrica en forma de un
circuito ferroeléctrico integrado, realizado con una matriz pasiva
de electrodos, con una capa ferroeléctrica provista entre los
conjuntos de electrodos que forman la matriz sustancialmente
ortogonal. Como de costumbre, se forma la celda de memoria en la
porción de la capa ferroeléctrica entre los electrodos superpuestos
de cada conjunto de electrodos. Proporcionando una capa aislante en
la matriz de electrodos, se puede depositar una segunda matriz de
electrodos sobre la anterior, y continuar de esta manera, formando
así una estructura apilada que produce un circuito ferroeléctrico
integrado volumétrico de tres dimensiones con direccionamiento de
matriz pasiva. Sin embargo, esto ya era conocido por la patente
estadounidense número 5 329 485 que se ha mencionado con
anterioridad, véase por ejemplo, la columna 14, 1,
31-36 de la misma.
Adicionalmente, también se podría mencionar que,
por supuesto, el direccionamiento de matriz pasiva es bien conocido
en el caso de cristales líquidos ferroeléctricos, como se utilizan,
por ejemplo, en las pantallas de cristal líquido; en lo que a esto
se refiere, se puede hacer referencia, por ejemplo, a la patente
estadounidense número 5 500 749 (Inaba et al.).
También se ha mostrado que se pueden utilizar los
materiales polímeros ferroeléctricos en memorias ópticas borrables.
Por ejemplo, se muestran dispositivos para el almacenamiento ultra
rápido de información no volátil con polímeros ferroeléctricos como
elementos de almacenamiento activos (IBM Technical Disclosure
Bulletin, 37: 421-424 (num. 11, (1994))). Las
realizaciones preferentes utilizan copolímeros de
poli(fluoruro de vinilideno) (PVDF) o
PVDF-triflúor etileno (PVDF-TrFE)
como material ferroeléctrico, puesto que estos polímeros se pueden
obtener como películas muy delgadas y pueden tener tiempos de
respuesta mejores que 350 picosegundos. Se pueden utilizar los
polímeros ferroeléctricos en la compuerta de un dispositivo estándar
dinámico o RAM estático. El dispositivo de almacenamiento de
información sugerido más básico consiste en una película
ferroeléctrica delgada con un conjunto de electrodos conductores
paralelos depositados en un lado, y un conjunto ortogonal de
electrodos conductores depositados en el otro lado. Se forman las
celdas de almacenamiento individuales en las uniones de los
electrodos opuestos. Se puede fabricar una pila de disposiciones
pasivas de dos dimensiones de este tipo, depositando
alternativamente tiras conductoras y material ferroeléctrico para
construir una disposición en tres dimensiones de condensadores
ferroeléctricos que podrían apilarse fácilmente verticalmente en un
circuito integrado con amplificaciones de sentido lógico de
direccionamiento, y proporcionar de esta manera una memoria
ferroeléctrica volumétrica o tridimensional.
Además, M. Date et al., en el documento
"Opto-ferroelectric Memories using Vinylidene
Fluoride and Trifluorethylene Copolymers" IEEE Trans. Electr.
Inst. Vol. 24, num. 3, Junio 1989, pag. 537-540, ha
propuesto un medio de datos que comprende un copolímero de fluoruro
de triflúor etileno de vinilideno dopado con un espesor de 2 \mum,
depositado por centrifugación en una placa de vidrio recubierta de
ITO. La información se escribe como secuencias de polarizaciones
positivas y negativas que se generan irradiando con un haz de láser
enfocado de un diámetro de aproximadamente 5 \mum en presencia de
campos eléctricos de control de signos. Los datos se leen
piroeléctricamente escaneando con un haz de láser. Se ha obtenido
una relación de portador / ruido de 48 dB, utilizando un tren de
datos regularmente repetitivos en forma de un estado 0/1, con un
paso de 20 \mum y con la utilización de una potencia de láser de
12 mW y una intensidad de campo de 25 MV/m. En ese momento, la
velocidad de lectura era de 100 mm/s.
Por lo tanto, el objetivo de la presente
invención es proporcionar una arquitectura lógica simple que se
pueda utilizar para producir conmutadores biestables o bien celdas
de memoria en un dispositivo de tratamiento de datos, o proporcionar
solamente un dispositivo ferroeléctrico de almacenamiento de datos
que ofrezca la posibilidad de almacenar un número muy elevado de
bits en una unidad de área y que, al mismo tiempo, se pueda producir
de una manera simple en grandes volúmenes con un costo bajo, de
manera que se eviten las desventajas de los dispositivos de película
delgada de la técnica anterior que se han mencionado con
anterioridad.
Este objetivo y ventaja se alcanzan de acuerdo
con la invención con un dispositivo ferroeléctrico de tratamiento de
datos, como se indica en la reivindicación 1; un procedimiento para
fabricar un dispositivo ferroeléctrico de tratamiento de datos como
se indica en la reivindicación 3; y un procedimiento para la lectura
de salida como se indica en la reivindicación 12.
Ventajosamente, un elemento lógico forma un
conmutador biestable en un medio de tratamiento de datos o celda de
memoria en un medio de almacenamiento de datos.
De acuerdo con una realización preferente de la
invención, las estructuras de electrodos y la película
ferroeléctrica delgada se encuentran dispuestas sobre un
sustrato.
La película ferroeléctrica delgada se forma,
ventajosamente, según la invención, de un material cerámico o de un
material de cristal liquido ferroeléctrico o de un polímero, siendo
el polímero preferiblemente fluoruro de polivinilideno, o un
copolímero, siendo preferiblemente el copolímero fluoruro de
vinilideno / triflúor etileno.
En el procedimiento para fabricar el dispositivo
ferroeléctrico de tratamiento de datos, de acuerdo con la invención,
es ventajoso que el sustrato se forme de un material semiconductor
cristalino, policristalino o amorfo, por ejemplo silicio.
Ventajosamente, se puede depositar una capa
continua de un material eléctricamente aislante entre el sustrato y
la primera estructura de electrodos antes de depositar la primera
estructura de electrodos en el sustrato.
En una primera realización del procedimiento de
lectura de salida, la reposición se efectúa después de la lectura
sin verificación, aplicando un voltaje de polaridad opuesta a la del
voltaje de lectura solamente en el caso de detectarse una señal de
corriente alta en la etapa de lectura.
En una segunda realización del procedimiento para
la lectura de salida, la reposición se efectúa después de la lectura
en conjunto con la verificación aplicando un voltaje de la misma
polaridad que la del voltaje de lectura, solamente en el caso de
detectar una señal de corriente baja en la etapa de lectura.
En el procedimiento para lectura de acuerdo con
la invención, es particularmente preferente aplicar un voltaje que
genere una intensidad de campo entre los electrodos del elemento
lógico que sea más del doble del campo coercitivo del material
ferroeléctrico. De manera ventajosa, se genera el voltaje aplicado
como un voltaje en rampa o como un voltaje de umbral en las etapas
de lectura y/o verificación.
En el procedimiento para lectura de acuerdo con
la invención, es particularmente preferente que la detección de
corriente en la etapa de lectura se realice, ya sea por muestreo en
el dominio del tiempo, o en una ventana de tiempo dependiente de la
constante de tiempo de saturación de la polarización.
Ventajosamente, la detección de corriente, particularmente en el
último caso, se realiza por comparación de niveles.
El dispositivo de tratamiento de datos de acuerdo
con la invención se utiliza en un dispositivo volumétrico de
tratamiento de datos o de almacenamiento.
La invención se explicará con mayor detalle en
conexión con ejemplos de realizaciones del dispositivo de
tratamiento de datos, así como del método y con referencia a los
dibujos que se acompañan, en los cuales;
la figura 1 muestra una realización de la técnica
anterior de un dispositivo ferroeléctrico de tratamiento de datos,
de acuerdo con la invención, visto en planta,
la figura 2 muestra el dispositivo de tratamiento
de datos de la técnica anterior de la figura 1, en una sección
esquemática tomada por la línea A-A de la figura
1;
la figura 3a es una vista en planta de un
elemento lógico en el dispositivo de tratamiento de datos de la
técnica anterior de la figura 1,
la figura 3b muestra, esquemáticamente, la
polarización del elemento lógico de la figura 3a,
la figura 4 muestra una realización del
dispositivo de tratamiento de datos de acuerdo con la presente
invención, visto en planta,
la figura 5 muestra el dispositivo de tratamiento
de datos de la figura 4, es una sección esquemática tomada por la
línea A-A de la figura 4,
la figura 6a muestra una vista en planta de un
elemento lógico del dispositivo de tratamiento de datos de la figura
4,
la figura 6b muestra esquemáticamente la
polarización del elemento lógico en el dispositivo de tratamiento de
datos de la figura 4,
la figura 7 es un lazo de histéresis típico de la
polarización de un material o polímero ferroeléctrico, como se
utiliza en el dispositivo de tratamiento de datos de acuerdo con la
invención,
la figura 8 es un diagrama de la respuesta de
tiempo de una señal de salida detectada del dispositivo de
tratamiento de datos de acuerdo con la invención,
la figura 9 es un diagrama de las características
de conmutación de un material ferroeléctrico copolímero,
la figura 10 muestra esquemáticamente y en
perspectiva, el dispositivo de tratamiento de datos de la figura 4,
como una matriz de electrodos x, y, siendo x = y = 5, y
la figura 11 muestra el dispositivo de
tratamiento de datos que se corresponde al de la figura 10 y que
está dispuesto en capas apiladas, con el fin de implementar una
configuración volumétrica.
En los ejemplos de realizaciones que siguen, se
mostrará el dispositivo ferroeléctrico de tratamiento de datos de
acuerdo con la invención con referencia a los dispositivos de
tratamiento de datos, estando configurado el elemento lógico como
celdas de memoria, es decir, el dispositivo está implementando en su
totalidad en un dispositivo de almacenamiento de datos. De manera
similar, se hará referencia en lo que sigue a la utilización del
direccionamiento eléctrico pasivo del elemento lógico individual.
Antes de que el dispositivo de la invención se discuta con mayor
detalle, se describirá brevemente un dispositivo ferroeléctrico de
almacenamiento de datos de la técnica anterior, como se muestra en
la figura 1.
La figura 1 muestra el dispositivo de
almacenamiento de datos de la técnica anterior, con una película
ferroeléctrica delgada 1 que se encuentra dispuesta entre una
estructura de electrodo primera y una segunda. Como se muestra en la
vista en planta de la figura 1, las estructuras de electrodo primera
y segunda forman una matriz x, y de dos dimensiones, siendo los
electrodos 2 de la primera estructura de electrodos las columnas de
la matriz, o electrodos x, y siendo los electrodos 3 de la segunda
estructura de electrodos las filas de la matriz, o electrodos y. Los
electrodos 2, 3 están conectados a circuitos de accionamiento y
control respectivos 5, para activar los electrodos y detectar las
señales de salida.
Los electrodos 2, 3 y la película ferroeléctrica
delgada, como se muestra en sección en la figura 2 tomada por la
línea A-A de la figura 1, están dispuestos en una
configuración emparedada entre un sustrato superpuesto y subyacente,
no mostrado, que por ejemplo, puede consistir en un silicio
cristalino. Por razones de claridad también se omiten los sustratos
en la figura 1. Entre los sustratos respectivos y los electrodos 2,
3 y la película ferroeléctrica delgada 1, se pueden disponer capas,
no mostradas, de material aislante eléctrico. Como los mismos
sustratos se han fabricado de un material semiconductor, se pueden
realizar ventajosamente los circuitos de activación y control 5
integrados con los sustratos en una tecnología compatible, por
ejemplo a lo largo de un borde lateral del dispositivo de
tratamiento de datos, como se sugiere.
La figura 3a proporciona, en escala aumentada, la
intersección de superposición entre un electrodo x, 2, y un
electrodo y, 3, así como el área activa 4 que constituye un elemento
lógico en la película ferroeléctrica delgada 1. Cuando se aplica un
voltaje de activación que genera un campo eléctrico entre el
electrodo x y el electrodo y, 3, a los electrodos 2, 3, este área
activa 4 se polarizará eléctricamente en una dirección que está
determinada por el signo del voltaje de activación o voltaje de
polarización. El elemento lógico 4 con el área activa en la película
ferroeléctrica delgada 1 entre los electrodos 2, 3 tomados por la
línea B-B en la figura 3a, se muestra
esquemáticamente en estado polarizado en la figura 3b, lo cual
implica una polarización en la dirección "hacia arriba" que,
por ejemplo, se puede corresponder a la polarización positiva y por
lo tanto, representar un estado lógico 0 o lógico 1 en el elemento
lógico 4 o en la celda de memoria formada en el volumen de la
película ferroeléctrica delgada 1 en la intersección superpuesta
entre el electrodo x, 2, y el electrodo y, 3. La detección del
estado de polarización, es decir, si es positiva o negativa, se
puede realizar ahora con bastante simpleza direccionando pasivamente
el elemento lógico 4 con un voltaje, y detectando el estado de
polarización como representación de un estado lógico determinado en
el elemento lógico 4, por la transferencia de carga de los
electrodos 2, 3 durante el direccionamiento, por lo tanto en modo de
corriente. La señal de salida es registrada por los circuitos de
control y se corresponde con la lectura del valor lógico asignado al
elemento lógico 4 o celda de memoria por su estado de polarización
actual. No obstante, esto se discutirá en mayor detalle en relación
con la descripción que sigue del direccionamiento del dispositivo de
tratamiento de datos de acuerdo con la presente invención.
En la figura 4 se muestra un dispositivo de
tratamiento de datos de acuerdo con la invención. Aquí, las
estructuras de electrodos están realizadas en una configuración de
puente, la cual es conocida por sí misma por medio de la solicitud
de patente NO número 973390, solicitada el 17 de junio de 1997 y
transferida al actual solicitante. (La solicitud PCT correspondiente
NO 98/00212 ha sido ahora publicada como WO 99/08325). Como antes,
los electrodos 2, 3 en cada estructura se encuentran dispuestos uno
encima de otro, en una configuración similar a la matriz y entre
sustratos, no mostrados, que de nuevo pueden ser de silicio
cristalino, como se muestra en sección en la figura 5 que se toma
por la línea A-A de la figura 4. Sin embargo, en
contraste con el dispositivo de la técnica anterior, la película
ferroeléctrica delgada 1 está dispuesta sobre las estructuras de
electrodos. Los electrodos 2 de la primera estructura de electrodos
están aislados eléctricamente de los electrodos 3 de la segunda
estructura de electrodos al proporcionarse una capa 6 de material
eléctricamente aislante en la intersección entre los electrodos 2,
3. De esta manera, el área activa en la película ferroeléctrica
delgada 1 que comprende al mismo elemento lógico 4, aparecerá como
se muestra en la vista en planta de la figura 6a, y como se muestra
en sección en la figura 6b tomada por la línea B-B
de la figura 6a. En la figura 6b también se muestra la polarización
del área activa para una polarización correspondiente, como en la
figura 3b, pero estando curvadas las líneas de campo a lo largo de
los bordes laterales de la capa de aislamiento en el área activa.
Los circuitos de activación y control se pueden realizar con una
tecnología de semiconductores, y se pueden disponer en el sustrato
semiconductor, no mostrado, o como módulos 5 de circuitos separados,
dispuestos a lo largo de los bordes laterales de la matriz, como se
muestra en las figuras 4 y 5.
En la fabricación de la realización que se
muestra en las figuras 4 y 5, la primera estructura de electrodos se
deposita sobre un sustrato y a continuación se cubre con una capa
aislante 6. Sobre la capa aislante 6 se deposita ahora la segunda
estructura de electrodos, de manera que la primera y la segunda
estructura de electrodos formen, de nuevo, una configuración
matricial de dos dimensiones en la que los electrodos x, 2, son las
columnas y los electros y, 3 son las filas. En las áreas en las que
la capa aislante 6 no está cubierta por los electrodos 3 en la
segunda estructura de electrodos, el material aislante ahora se
eliminará por ataque químico, de manera que los electrodos 2 en la
primera estructura de electrodos todavía se encontrarán
completamente aislados eléctricamente de los electrodos 3 de la
segunda estructura de electrodos en la intersección de los
electrodos, pero expuestos en todo lo demás. A continuación, se
dispone la película ferroeléctrica delgada 1 sobre las estructuras
de electrodos antes de todas las otras partes, que posiblemente
también se encuentren cubiertas por el sustrato superpuesto. En lo
que se refiere a lo demás, la realización es completamente similar a
la que se muestra en el dispositivo de la técnica anterior en las
figuras 1 y 2. Una ventaja de la realización en las figuras 4 y 5 es
que las estructuras de electrodos y las conexiones acompañantes de
los circuitos de activación y control están provistas, por ejemplo,
de sustratos de silicio cristalino antes de que se aplique la
película ferroeléctrica delgada. Por lo tanto, se pueden efectuar
las diferentes etapas de tratamiento que se incluyen en la
fabricación de los elementos de circuito activo en la tecnología de
semiconductores sin que se afecte la película ferroeléctrica
delgada, que, por ejemplo, puede ser un polímero con una tolerancia
limitada a la temperatura.
Hay un número de materiales ferroeléctricos que
se pueden utilizar para la película ferroeléctrica delgada. El
material ferroeléctrico puede ser, por ejemplo, un material cerámico
inorgánico como titanato circonato de plomo, un material de cristal
liquido ferroeléctrico o películas delgadas de polímeros. Un ejemplo
de este último es un copolímero de fluoruro de vinilideno
(denominado VF2 o VDF) y triflúor etileno (C_{2}F_{3}H,
denominado TFE) en donde se puede variar el contenido relativo de
cada componente en esta película delgada con el fin de obtener
propiedades diferentes. Tales copolímeros típicamente pueden tener
un bajo campo coercitivo y mostrar un lazo de histéresis más
cuadrado que el que sería el caso de polímeros de fluoruro de
vinilideno puro.
Las características de conmutación de los
polímeros ferroeléctricos realizados como copolímeros de fluoruro de
vinilideno / triflúor etileno se discuten en un documento de Y.
Tajitsu et al., con el título de "Investigation of
Switching Characteristics of Vinylidene Fluoride / Trifluorethylene
Copolymers in relation to Their Structures" (Japanese of Applied
Physics, 26, pag. 554-560 (1987) y se considerará
como referencia general en conexión con la descripción que sigue del
direccionamiento de un elemento lógico o celda de memoria en un
dispositivo ferroeléctrico de tratamiento de datos, de acuerdo con
la presente invención.
La figura 7 muestra el lazo de histéresis de la
polarización de una película ferroeléctrica delgada, por ejemplo
fabricada de copolímero de fluoruro de vinilideno / triflúor
etileno.
Se muestra la polarización en C/m^{2} en el eje
"y" y el campo eléctrico entre los electrodos, en V/m en el eje
"x". Inicialmente. la película ferroeléctrica delgada entre los
electrodos se encontrará en un estado desordenado o no polarizado, y
se polarizará cuando se aplique a los electrodos un voltaje que
genere una intensidad de campo entre los electrodos mayor que el
campo coercitivo del material ferroeléctrico. El material
ferroeléctrico, dependiendo del signo del voltaje de polarización,
alcanzará una polarización eléctrica con la orientación preferente
"hacia arriba" representada por el punto I o con el lazo de
histéresis o "hacia abajo" representado por el punto II en el
lazo de histéresis. También se pueden utilizar los estados de
polarización I y II para representar un 0 lógico o un 1 lógico o
viceversa. Se debe hacer notar que, por supuesto, se pueden
considerar los conceptos "positivo", "negativo",
"arriba", "abajo" como normativa convencional, puesto que
se determinan tan pronto como se haya realizado una determinación
respecto a lo que se considerará como electrodo "positivo" o
"negativo" o la polarización "arriba" o la polarización
"abajo". Una convención correspondiente será valida para elegir
respecto a que estado de polarización se considerará 1 lógico o 0
lógico, y esto no debe conducir a problemas siempre que se siga
estrictamente un protocolo determinado.
Como consecuencia, un elemento lógico de un
material ferroeléctrico que está en uno de dos estados de
polarización, puede representar un 0 o un 1 lógicos, o un 0 o un 1
binarios, y se puede implementar ya sea como conmutadores biestables
en un dispositivo de tratamiento de datos o celda de memoria en un
dispositivo de almacenamiento de datos. En otras palabras, la
polarización del elemento lógico a un estado determinado representa
la escritura de datos en este elemento lógico.
Se puede mencionar que la polarización de
materiales ferroeléctricos adecuados utilizados en un elemento
lógico se puede realizar a temperatura ambiente y con alta velocidad
con la elección de materiales ferroeléctricos adecuados y el uso de
una intensidad de campo correspondientemente elevada por el voltaje
de polarización aplicado a los electrodos del elemento lógico.
Cuando el material ferroeléctrico esté proporcionado como una
película delgada, esto representa un cierto número de ventajas. Tan
pronto como el elemento lógico, es decir, el material ferroeléctrico
de película delgada en el elemento lógico se le haya proporcionado
una polarización preferente, este estado de polarización durará un
periodo de tiempo indefinido a la temperatura ambiente, y en
cualquier caso, durante muchos años a no ser que se invierta el
estado de polarización utilizando un campo de polarización con signo
opuesto. Una cancelación del estado de polarización puede
realizarse análogamente con la desmagnetización ferromagnética,
haciendo pasar el elemento lógico a través de un campo de
despolarización cíclico. El calentamiento fuerte del elemento lógico
también puede conducir a una destrucción del estado de polarización
puesto que los dipolos eléctricos pierdan su orientación
preferente.
La dirección de polarización a lo largo del lazo
de histéresis cuando se aplica un campo de polarización está
indicada con flechas entre los puntos I y IV, y V y VI.
La lectura de salida de datos del elemento lógico
se discutirá a continuación con algo de mayor detalle, también en
conexión con el lazo de histéresis que se muestra en la figura 7.
Una vez más, se evitarán las referencias a las expresiones tales
como 0 lógico y 1 lógico, o "arriba" o "abajo" y solamente
se hablará de polarización positiva o negativa, representada
respectivamente por la porción del lazo de histéresis que se sitúa
encima del eje X y la porción del lazo de histéresis que se sitúa
debajo del eje X. Si el elemento lógico se encuentra ahora en un
estado de polarización positivo, representado por el punto I en el
lazo de histéresis, la lectura de salida se realiza aplicando a los
electrodos un voltaje que, preferiblemente, genera una intensidad de
campo de aproximadamente dos veces el campo coercitivo, o superior.
por lo tanto, la polarización del elemento lógico se moverá desde el
punto I al III, siempre que el voltaje de lectura de salida tenga un
signo positivo. Debido a la forma del lazo de histéresis, que en
este caso está muy próximo a ser cuadrado, un cambio del estado de
polarización de I a III conducirá a una transferencia de carga
completamente insignificante entre los electrodos, y por la
detección de la transferencia de carga entre los electrodos en el
circuito de control conectado, se obtendrá una señal de corriente
muy débil. Sin embargo, si el elemento lógico se encuentra en un
estado de polarización negativa, representado por el punto II en el
lazo de histéresis, la corriente de salida detectada aplicando a los
electrodos un voltaje positivo para la lectura de salida, en primer
lugar se elevará insignificantemente, y a continuación,
proporcionará un impulso de corriente transitoria muy definida que
representa el curso entre los puntos V y VI en el lazo de histéresis
cuando la transferencia de carga es grande. Entre los puntos I y II
en el lazo de histéresis, en otras palabras la circunstancia de un
lazo de histéresis relativamente plano implicará que la polarización
solamente cambia muy poco durante la aplicación de un campo de
voltaje positivo, mientras que el cambio durante la aplicación de un
voltaje positivo correspondiente cuando el elemento de memoria
lógica se encuentra en el punto II en el lazo de histéresis,
producirá un cambio muy grande de la polarización, y en particular,
se efectuará una parte sustancial del cambio entre los puntos V y VI
en la porción más inclinada del lazo de histéresis, y también se
realizará en un periodo de tiempo muy corto, lo cual producirá la
corriente transitoria que se ha mencionado más arriba como señal de
salida detectada. Esto también hará fácil discernir en la lectura de
salida entre, por ejemplo, un 0 lógico representado por el estado de
polarización en el punto I en el lazo de histéresis, y un 1 lógico
representado correspondientemente por el punto II en el lazo de
histéresis. Los puntos III y IV en el lazo de histéresis representan
el estado de saturación para la polarización positiva y negativa
respectivamente, y cuando se elimina el campo eléctrico aplicado, la
polarización volverá respectivamente de III a I y de IV a II en el
lazo de histéresis. Por supuesto, se entenderá que con el fin de
activar la polarización de I a III, el campo, de acuerdo con la
convención que se sigue, debe ser positivo, mientras que para
activar la polarización del estado II al IV, de manera
correspondiente, por supuesto debe ser negativo.
En este punto se hace notar que la lectura o
detección del estado de polarización en II será destructiva, puesto
que el elemento lógico, después de la lectura de salida, alcanza un
estado de polarización representado por el punto III, y a
continuación se desplaza de vuelta al estado estable en I. Si la
lectura de salida del estado de polarización se realizó cuando el
elemento lógico ya se encontraba en I, por supuesto se mantendrá
este estado de polarización. Por lo tanto, después de una lectura de
salida del dispositivo de almacenamiento de datos basado en las
celdas de memoria ferroeléctrica de acuerdo con la invención, la
información se puede considerar destruida al estar todas las celdas
de memoria en el dispositivo de almacenamiento en el mismo estado
lógico, ya sea 0 ó 1. En la práctica, esto por supuesto se
corresponde con un borrado de la información y no precisa tener
consecuencias negativas si la información almacenada solamente se
leerá una vez o si solamente se requiere la lectura de salida en una
aplicación en particular. No obstante, si la información original
todavía debe ser almacenada, será necesario con reposición o
actualización. Esto se puede efectuar conmutando el elemento lógico
que originalmente estaba en el estado de polarización II, pero que
después de la lectura de salida se encontrará en el estado de
polarización I, de vuelta al estado de polarización II aplicando un
voltaje negativo para la reposición y preferiblemente con la misma
intensidad de campo que en la lectura de salida. A continuación, la
polarización se efectuará a lo largo del lazo de histéresis desde I
a IV, cuando el campo se desconecta y el elemento lógico se desplaza
de vuelta al estado de polarización original II. La reposición de un
elemento lógico al estado de polarización original después de una
lectura de salida, que ha destruido ese estado, se puede efectuar
automáticamente por procedimientos adecuados de verificación y
monitorización implementados en los circuitos de control del
dispositivo de tratamiento de datos y por ejemplo, puede ser
controlado por software de acuerdo con un protocolo de lectura de
salida. Por ejemplo, habrá en la reposición del estado de
polarización de I a II, en otras palabras, en la conmutación del
estado de polarización al estado de polarización II, de nuevo se
producirá otra vez como salida una señal de corriente con un
transitorio, y entonces esto puede constituir la señal de
verificación. Además, se puede verificar una lectura de salida
correcta del estado de polarización I, ya sea aplicando al elemento
lógico un voltaje con el signo opuesto y leer una señal de corriente
fuerte, pero a continuación el elemento lógico se conmutará desde I
a II y por lo tanto, debe ser repuesto. En otras palabras, se podrá
realizar rápidamente la dependencia de los estados de polarización
inicial y una posible destrucción durante la lectura de salida, la
utilización de procedimientos de verificación y procedimientos de
reposición será intercambiable. Con el fin de mostrar esto más
fácilmente, se hace referencia a la tabla que se acompaña que
muestra los modos preferentes para las lectura de salida,
verificación y/o reposición respectivas, considerando la polaridad
del voltaje aplicado como aplicable, así como impulsos de corriente
resultantes que se indican como altos o bajos de acuerdo con que el
estado de polarización esté cambiando a lo largo del lazo desde I a
III, posiblemente, desde IV a II o desde I a IV, posiblemente desde
II a III.
El procedimiento para la lectura de datos como se
ha discutido en la presente memoria, a pesar de la destrucción se
considera como muy ventajoso cuando se utilizan materiales
ferroeléctrico con un lazo de histéresis casi cuadrado, como en el
caso del VDF-TFE, puesto que proporciona una
detección y una verificación fiables y la reposición solamente se
efectúa parcialmente espontáneamente o en combinación con la
verificación. Una detección de una señal pequeña pura, por ejemplo
entre II y IV, en este caso es más problemática en lo que se refiere
a la discriminación, y requiere un control preciso del voltaje
leído. Por el contrario, si el lazo de histéresis tiene un curso más
suave entre II y V y entre V y VI, todavía se podrá utilizar la
detección de la señal pequeña y la detección fiable se podrá obtener
sin alcanzar el estado de saturación III, mientras que la ausencia
de un umbral de voltaje agudo en V hace fácil evitar una lectura de
salida destructiva.
Como ya se ha establecido, la forma del lazo de
histéresis, que depende del material, será de importancia para la
respuesta que se detecta en una lectura de salida. Como el lazo de
histéresis que se muestra en la figura 7, será ventajoso que el
voltaje leído o el campo eléctrico aplicado que se utiliza para
detectar el estado de polarización sea en forma de un voltaje de
umbral, es decir, alcance su valor máximo inmediatamente.
Dependiendo de la respuesta y/o de la constante de tiempo de la
polarización, se puede justificar la utilización de un voltaje en
rampa, es decir, un voltaje que se incrementa continuamente hasta el
valor máximo deseado, que preferiblemente será el doble que el campo
coercitivo, o algo mayor.
\vskip1.000000\baselineskip
\vskip1.000000\baselineskip
\vskip1.000000\baselineskip
(Tabla pasa a página
siguiente)
En una matriz de electrodos direccionables
pasivamente, se pueden generar corrientes de desplazamiento y
componentes de corriente resistiva. Estos pueden enmascarar una
señal de salida débil en el modo de corriente, de manera que
aparecerá en la detección del estado de polarización I, mientras que
una señal transitoria, cuando se obtenga por la detección del estado
de polarización II, será claramente discriminada debido a que las
corrientes de desplazamiento de los materiales dieléctricos comunes,
varían linealmente con la intensidad de campo, y aparecen
instantáneamente con la aplicación del voltaje, lo cual también es
el caso de los componentes resistivos. Los componentes de corriente
resistiva todavía se encontrarán adicionalmente presente siempre que
se aplique el campo al elemento lógico. Por lo tanto, en cualquier
caso será posible discernir, con una discriminación distintiva,
entre el estado de polarización I o el estado de polarización II.
Por medio de la detección del estado de polarización II en el lazo
de histéresis y el uso del voltaje de lectura positiva, la
polarización se moverá de II a III y la corriente de salida, la
corriente de desplazamiento y el componente de corriente resistiva
tendrán una respuesta como se muestra en la figura 8. El transitorio
en la corriente de salida alcanza un pico con un retraso \deltat
después de la aplicación del voltaje de lectura y aparecerá en una
ventana temporal t_{s}, que depende del signo del campo
correspondiente a una de las dos porciones más inclinadas del lazo
de histéresis de la figura 7. Como se podrá apreciar, la señal de
corriente es discriminada distintivamente en relación con la
corriente de desplazamiento y con el componente de corriente
resistivo. La detección se puede efectuar tomando muestras o con una
comparación de niveles, por ejemplo en la ventana temporal t_{s}
que aquí, por ejemplo, se encuentra entre V o VI en el lazo de
histéresis. La posición de la ventana temporal en una escala de
tiempo dependerá de la respuesta de polarización para un voltaje de
lectura dado y de las propiedades de polarización del material
ferroeléctrico y de los parámetros de la película delgada.
Otra característica interesante cuando se utiliza
un material ferroeléctrico en base a fluoruro de vinilideno /
triflúoretileno VDF-TFE, es que sus características
de conmutación dependerán de la intensidad del campo eléctrico, es
decir, del voltaje de los electrodos. Aquí, un voltaje elevado de
polarización influirá en el tiempo de conmutación de un elemento
lógico realizado en el citado material ferroeléctrico, de manera que
cuanto más alta sea la intensidad de campo eléctrico, más corto será
el tiempo de conmutación. Las características típicas de conmutación
para un copolímero de vinilideno / triflúoretileno se muestran en la
figura 9, que expresa la relación entre el tiempo de conmutación y,
respectivamente, la densidad de flujo eléctrico D y su derivada
\deltaD/\deltalog t, para diferentes intensidades de campo, en
donde t_{s} es proporcionado por el tiempo en el cual la derivada
alcanza un máximo. Se podrá ver, puesto que el factor coercitivo de
este copolímero es de aproximadamente 40 MV/m, que una intensidad de
campo de 100 MV/m es decir, casi 2,5 veces los campos coercitivos,
producirá un tiempo de conmutación de 10^{-5}s, mientras que el
tiempo de conmutación para una intensidad de campo
insignificantemente por encima del campo coercitivo, es decir, de 42
MV/m proporciona un tiempo de conmutación de aproximadamente 5 s. En
otras palabras, el tiempo de conmutación se reduce 5 ó 6 órdenes de
magnitud con un incremento de este tipo de la intensidad de campo.
Por otro lado, por otras razones no es deseable utilizar una
intensidad de campo demasiado elevada, entre otras cosas con el fin
de evitar capacitancias parásitas o corrientes de fuga en la red
matricial y descargas a través de la película delgada.
Si el dispositivo de tratamiento de datos de
acuerdo con la invención está sobrecargado con ruidos de impedancia,
será posible proporcionar actuadores en línea de amplificación de
corriente conectados a los elementos lógicos con el fin de asegurar
la inmunidad a los ruidos cuando se active para la lectura de salida
o para la conmutación. Tales activadores en línea posiblemente
podrían ser activados por el voltaje de lectura / verificación /
reposición o por una línea de suministro separada.
Una realización del dispositivo de tratamiento de
datos de acuerdo con la invención y que se corresponde a la figura
4, se muestra en perspectiva en la figura 10, pero se han eliminado
sustratos posibles y capas aislantes. Aparece en la figura 10 como
una matriz de electrodos plana x, y, estando formados los elementos
lógicos en cada intersección superpuesta entre los electrodos 2; 3
en la primera y segunda estructura de electrodos, los cuales aquí se
encuentran mutuamente aislados por el material aislante 6. Una
realización matricial plana de este tipo se puede apilar en forma de
capas con el fin de proporcionar un dispositivo volumétrico de
tratamiento de datos con k estructuras planas apiladas S_{1}, ...
S_{K}, como se muestra en la figura 11. A continuación, se deben
proporcionar capas 7 de material aislante eléctrico entre cada
estructura plana S, la cual, en sección, aparece como se muestra en
la figura 11. Los electrodos 2, 3 pueden estar conectados a líneas
de detección y de direccionamiento, no mostradas, es decir, buses de
corriente y de voltaje, por ejemplo, que se proporcionan en un
dispositivo semiconductor fabricado para este propósito a lo largo
de los bordes laterales del dispositivo volumétrico, o si el
dispositivo está integrado como un dispositivo híbrido en sustratos
de silicio, transportados directamente para activar las líneas de
señal de voltaje y de control conectadas a las unidades de
activación y control implementadas en el sustrato de silicio en una
tecnología de semiconductores compatible. El direccionamiento y la
detección, por ejemplo, pueden efectuarse en multiplex temporales o
utilizando un direccionamiento lógico de cada elemento lógico
individual. El número de direcciones lógicas será entonces el
producto del número de estructuras matriciales apiladas o capas, por
el número de filas y por el número de columnas en cada estructura
matricial. El numero de direcciones separadas será la suma del
numero de x e y electrodos en una capa S y el numero de capas
S_{1}, ... S_{K} en el dispositivo. La combinación en base a
multiplex temporales y de direccionamiento lógico puede utilizarse,
además, con el fin de realizar un direccionamiento paralelo masivo
que pueda proporcionar unas velocidades de escritura y lectura muy
elevadas. En lo que a esto se refiere, también se puede hacer
referencia a la discusión de los dispositivos de tratamiento de
datos implementados volumétricamente como, por ejemplo, los que se
muestran en el documento de solicitud de patente internacional
PCT/NO 97/00154 del actual solicitante, o las discusiones de los
dispositivos de electrodos apilados que se muestran en la
publicación de la solicitud de patente internacional WO 98/58383 del
actual solicitante.
Será obvio a las personas especialistas en la
técnica que los elementos lógicos realizados ya sea como
conmutadores biestables o como celdas de memoria, se pueden utilizar
para configurar puertas lógicas o se pueden incluir como
conmutadores en redes de tratamientos y en registros aritméticos,
posiblemente integrados con los elementos lógicos realizados como
módulos de memoria, o que todos los elementos lógicos se realizan
como celdas de memoria, tal como el dispositivo en la figura 11 que
será un dispositivo de datos volumétrico con elevada densidad de
almacenamiento. Con la utilización de películas delgadas
ferroeléctricas, será posible conseguir espesores de películas en el
rango de aproximadamente 100 nm, y dimensiones de electrodos
correspondientes, algo que implica que los voltajes para generar las
intensidades de campo necesarias se encontrarán en el rango de
aproximadamente 10 voltios. En 1 \mum^{2}, será entonces posible
producir aproximadamente 100 elementos lógicos o celdas de memoria,
algo que implicará una mejora sustancial en la densidad de
almacenamiento de datos en comparación con los dispositivos de
almacenamiento de datos de los tipos ROM o RAM, en base a la
tecnología de semiconductores convencional.
Claims (21)
1. Un dispositivo ferroeléctrico de tratamiento
de datos, particularmente para el tratamiento y/o el almacenamiento
de datos con direcciones eléctricas activas o pasivas, que comprende
un medio de soporte de datos en forma de una película delgada (1) de
material ferroeléctrico, en el que el material ferroeléctrico puede
obtener, debido a un campo eléctrico aplicado, un estado de
polarización primero o segundo conmutándose desde un estado
desordenado a uno de los estados de polarización, o desde el estado
de polarización primero al segundo, o viceversa, en el que el
material ferroeléctrico comprende elementos lógicos (4), en el que
un estado de polarización asignado a un elemento lógico (4)
representa un valor lógico del elemento lógico, en el que la
película ferroeléctrica delgada (1) está proporcionada como una
capa, en el que una estructura de electrodos primera y segunda,
comprendiendo cada una de ellas electrodos (2; 3) en forma de tira,
que se encuentran sustancialmente paralelos entre sí, de manera que
las estructuras de electrodos formen entre sí una matriz x, y,
sustancialmente ortogonal, en el que los electrodos (2) en la
primera estructura de electrodos constituyen las columnas de la
matriz de electrodos o electrodos x y los electrodos (3) en la
segunda estructura de electrodos constituyen las filas de la matriz
de electrodos o electrodos y, en el que una porción de la película
ferroeléctrica delgada (1) en la superposición entre un electrodo x
(2) y un electrodo y (3) de la matriz de electrodos forma un
elemento lógico (4), de manera que los elementos lógicos (4) forman
conjuntamente una matriz pasiva conectada eléctricamente en el
dispositivo del tratamiento de datos (2), y en el que el dispositivo
de tratamiento de datos está caracterizado porque se
proporciona una capa (6) de un material aislante eléctricamente
entre, y en posición adyacente a, los electrodos (2; 3) de las
estructuras de electrodos primera y segunda, porque la película
ferroeléctrica delgada (1) está provista en forma de una capa sobre
las estructuras de electrodos en un lado de la misma, y porque los
elementos lógicos (4) están formados respectivamente en una porción
de la película ferroeléctrica delgada (1) a lo largo de los bordes
laterales de un electrodo y (3), hacia abajo hacia electrodo x (2),
en la superposición entre el electrodo x (2) y el electrodo y
(3).
2. El dispositivo de tratamiento de datos de
acuerdo con la reivindicación 1,
que se caracteriza porque un elemento
lógico (4) forma un conmutador biestable en un medio de tratamiento
de datos.
3. El dispositivo de tratamiento de datos de
acuerdo con la reivindicación 1,
que se caracteriza porque un elemento
lógico (4) forma una celda de memoria en un medio de almacenamiento
de datos.
4. El dispositivo de tratamiento de datos de
acuerdo con la reivindicación 1,
que se caracteriza porque las estructuras
de electrodos y la película ferroeléctrica delgada (1) están
dispuestas sobre un sustrato.
5. El dispositivo de tratamiento de datos de
acuerdo con la reivindicación 1,
que se caracteriza porque la película
ferroeléctrica delgada (1) está formada por un material
cerámico.
6. El dispositivo de tratamiento de datos de
acuerdo con la reivindicación 1,
que se caracteriza porque la película
ferroeléctrica delgada (1) está formada por un material de cristal
líquido ferroeléctrico.
7. El dispositivo de tratamiento de datos de
acuerdo con la reivindicación 1,
que se caracteriza porque la película
ferroeléctrica delgada (1) está formada por un polímero o un
copolímero.
8. El dispositivo de tratamiento de datos de
acuerdo con la reivindicación 7,
que se caracteriza porque el copolímero es
un copolímero de fluoruro de vinilideno / triflúor etileno.
9. Un procedimiento para fabricar un dispositivo
ferroeléctrico de tratamiento de datos de acuerdo con las
reivindicaciones 1-8, que se caracteriza por
los pasos sucesivos de depositar la citada primera estructura de
electrodos sobre un sustrato, depositar la citada capa (6) de
material aislante eléctrico sobre la primera estructura de
electrodos, depositar la citada segunda estructura de electrodos
sobre la capa aislante (6), retirar la capa aislante (6) en donde no
esté cubierta por la segunda estructura de electrodos, de manera que
los electrodos (2) en la primera estructura de electrodos se
encuentren expuestos excepto en las intersecciones superpuestas
entre los electrodos (2; 3) de las estructuras de electrodos primera
y segunda respectivamente, y depositar la citada película
ferroeléctrica delgada (1) en forma de capa sobre las estructuras de
electrodos.
10. Un procedimiento de acuerdo con la
reivindicación 9, que se caracteriza por formar el sustrato
de un material semiconductor cristalino, policristalino o amorfo,
por ejemplo, silicio.
11. Un procedimiento de acuerdo con la
reivindicación 9, que se caracteriza por depositar una capa
de un material aislante eléctrico entre el sustrato y la primera
estructura de electrodos, antes de depositar la primera estructura
de electrodos sobre el sustrato.
12. Un procedimiento para la lectura en el
direccionamiento de elementos lógicos en un dispositivo
ferroeléctrico de tratamientos de datos de acuerdo con las
reivindicaciones 1 a 8, en el que el procedimiento soporta un
protocolo para la lectura y comprende pasos para lectura,
verificación y reposición, respectivamente, que se
caracteriza por aplicar en el paso de lectura un voltaje con
una polaridad determinada, a un elemento lógico y detectar una
transferencia de carga entre los electrodos del mismo, ya sea como
un primer valor de corriente alto o bajo indicador de un valor
lógico almacenado en el elemento lógico, aplicar en el paso de
verificación un voltaje de la polaridad opuesta a la del voltaje
aplicado en el paso de lectura y detectar una transferencia de carga
entre los electrodos del elemento lógico como un segundo valor de
corriente elevada, y en el caso de que el valor lógico almacenado en
el elemento lógico haya sido destruido en el paso de lectura o
verificación, aplicar en el paso de reposición un voltaje al
elemento lógico que restaure el estado de polarización inicial del
mismo.
13. Un procedimiento de acuerdo con la
reivindicación 12,
que se caracteriza por efectuar la
reposición después de la lectura sin verificación, aplicando un
voltaje de la polaridad opuesta a la del voltaje de lectura
solamente en el caso de detectarse una señal de corriente elevada en
el paso de lectura.
14. Un procedimiento de acuerdo con la
reivindicación 12,
que se caracteriza porque se efectúa la
reposición después de la lectura en conjunto con la verificación,
aplicando un voltaje de la misma polaridad que la del voltaje de
lectura solamente en el caso de detectarse una señal de corriente
baja en el paso de lectura.
15. Un procedimiento de acuerdo con al
reivindicación 12,
que se caracteriza por aplicar un voltaje
el cual genera, entre los electrodos (2; 3) del elemento lógico (4),
una intensidad de campo que es más del doble del campo coercitivo
del material ferroeléctrico.
16. Un procedimiento de acuerdo con la
reivindicación 12,
que se caracteriza por generar el voltaje
aplicado en los pasos de lectura y/o verificación como un voltaje en
rampa.
17. Un procedimiento de acuerdo con la
reivindicación 12,
que se caracteriza por generar el voltaje
aplicado en los pasos de lectura y/o verificación como un voltaje de
umbral.
18. Un procedimiento de acuerdo con la
reivindicación 12,
que se caracteriza porque la detección de
corriente se realiza tomando muestras en el dominio de tiempo.
19. Un procedimiento de acuerdo con la
reivindicación 12,
que se caracteriza porque la detección de
corriente en el paso de lectura se efectúa en una ventana temporal
dependiente de la constante de tiempo de saturación de la
polarización.
20. Un procedimiento de acuerdo con la
reivindicación 18 ó 19,
que se caracteriza porque la detección de
corriente se efectúa por una comparación de niveles.
21. El uso de un dispositivo de tratamiento de
datos de acuerdo por una cualquiera de las reivindicaciones
1-8 en un dispositivo volumétrico de tratamiento de
almacenamiento de datos.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NO973782 | 1997-08-15 | ||
| NO973782A NO309500B1 (no) | 1997-08-15 | 1997-08-15 | Ferroelektrisk databehandlingsinnretning, fremgangsmåter til dens fremstilling og utlesing, samt bruk av samme |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2222600T3 true ES2222600T3 (es) | 2005-02-01 |
Family
ID=19901012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES98939830T Expired - Lifetime ES2222600T3 (es) | 1997-08-15 | 1998-08-13 | Dispositivo ferroelectrico de tratamiento de datos. |
Country Status (14)
| Country | Link |
|---|---|
| US (2) | US6670659B1 (es) |
| EP (1) | EP1002319B1 (es) |
| JP (1) | JP3359331B2 (es) |
| KR (1) | KR100368817B1 (es) |
| CN (1) | CN1278336C (es) |
| AT (1) | ATE268498T1 (es) |
| AU (1) | AU734881B2 (es) |
| CA (1) | CA2301283C (es) |
| DE (1) | DE69824293T2 (es) |
| ES (1) | ES2222600T3 (es) |
| HK (1) | HK1033028A1 (es) |
| NO (1) | NO309500B1 (es) |
| RU (1) | RU2184400C2 (es) |
| WO (1) | WO1999012170A2 (es) |
Families Citing this family (65)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1093600B1 (en) | 1998-07-08 | 2004-09-15 | E Ink Corporation | Methods for achieving improved color in microencapsulated electrophoretic devices |
| US8115729B2 (en) | 1999-05-03 | 2012-02-14 | E Ink Corporation | Electrophoretic display element with filler particles |
| JP3622598B2 (ja) * | 1999-10-25 | 2005-02-23 | セイコーエプソン株式会社 | 不揮発性メモリ素子の製造方法 |
| JP2001156264A (ja) * | 1999-11-26 | 2001-06-08 | Dainippon Printing Co Ltd | 非破壊読み取り型強誘電体メモリ |
| JP2001230384A (ja) * | 2000-02-17 | 2001-08-24 | Seiko Epson Corp | 多層強誘電体記憶装置 |
| NO315728B1 (no) | 2000-03-22 | 2003-10-13 | Thin Film Electronics Asa | Multidimensjonal adresseringsarkitektur for elektroniske innretninger |
| JP3901432B2 (ja) * | 2000-08-22 | 2007-04-04 | セイコーエプソン株式会社 | 強誘電体キャパシタを有するメモリセルアレイおよびその製造方法 |
| JP3940883B2 (ja) | 2000-09-18 | 2007-07-04 | セイコーエプソン株式会社 | 強誘電体メモリ装置の製造方法 |
| EP1213745A1 (en) * | 2000-12-05 | 2002-06-12 | Sony International (Europe) GmbH | Method of producing a ferroelectric memory and memory device |
| JP4058971B2 (ja) * | 2001-03-26 | 2008-03-12 | セイコーエプソン株式会社 | 強誘電体メモリ及び電子機器 |
| JP2002359358A (ja) * | 2001-03-26 | 2002-12-13 | Seiko Epson Corp | 強誘電体メモリ及び電子機器 |
| US6858862B2 (en) | 2001-06-29 | 2005-02-22 | Intel Corporation | Discrete polymer memory array and method of making same |
| US6756620B2 (en) * | 2001-06-29 | 2004-06-29 | Intel Corporation | Low-voltage and interface damage-free polymer memory device |
| US6960479B2 (en) * | 2001-07-20 | 2005-11-01 | Intel Corporation | Stacked ferroelectric memory device and method of making same |
| US6624457B2 (en) * | 2001-07-20 | 2003-09-23 | Intel Corporation | Stepped structure for a multi-rank, stacked polymer memory device and method of making same |
| US7275135B2 (en) | 2001-08-31 | 2007-09-25 | Intel Corporation | Hardware updated metadata for non-volatile mass storage cache |
| NO314606B1 (no) * | 2001-09-03 | 2003-04-14 | Thin Film Electronics Asa | Ikke-flyktig minneinnretning |
| US6841818B2 (en) | 2001-09-03 | 2005-01-11 | Thin Film Electronics Asa | Non-volatile memory device utilizing dueterated materials |
| US20030074524A1 (en) * | 2001-10-16 | 2003-04-17 | Intel Corporation | Mass storage caching processes for power reduction |
| US7202847B2 (en) | 2002-06-28 | 2007-04-10 | E Ink Corporation | Voltage modulated driver circuits for electro-optic displays |
| NO20015735D0 (no) * | 2001-11-23 | 2001-11-23 | Thin Film Electronics Asa | Barrierelag |
| NO20015871D0 (no) * | 2001-11-30 | 2001-11-30 | Thin Film Electronics Asa | Minneinnretning med flettede lag |
| US6762950B2 (en) | 2001-11-30 | 2004-07-13 | Thin Film Electronics Asa | Folded memory layers |
| US6809362B2 (en) * | 2002-02-20 | 2004-10-26 | Micron Technology, Inc. | Multiple data state memory cell |
| NO315399B1 (no) * | 2002-03-01 | 2003-08-25 | Thin Film Electronics Asa | Minnecelle |
| JP2003263804A (ja) * | 2002-03-08 | 2003-09-19 | Pioneer Electronic Corp | 誘電体記録媒体とその製造方法及びその製造装置 |
| JP4214708B2 (ja) | 2002-03-27 | 2009-01-28 | セイコーエプソン株式会社 | 強誘電体記憶装置及びその駆動方法 |
| US7103724B2 (en) * | 2002-04-01 | 2006-09-05 | Intel Corporation | Method and apparatus to generate cache data |
| US7727777B2 (en) * | 2002-05-31 | 2010-06-01 | Ebrahim Andideh | Forming ferroelectric polymer memories |
| US6828685B2 (en) * | 2002-06-14 | 2004-12-07 | Hewlett-Packard Development Company, L.P. | Memory device having a semiconducting polymer film |
| JP2004031728A (ja) * | 2002-06-27 | 2004-01-29 | Matsushita Electric Ind Co Ltd | 記憶装置 |
| US6812509B2 (en) * | 2002-06-28 | 2004-11-02 | Palo Alto Research Center Inc. | Organic ferroelectric memory cells |
| US7049153B2 (en) * | 2003-04-23 | 2006-05-23 | Micron Technology, Inc. | Polymer-based ferroelectric memory |
| JP2005085332A (ja) | 2003-09-05 | 2005-03-31 | Seiko Epson Corp | 強誘電体記憶装置、その駆動方法及び駆動回路 |
| US7130212B2 (en) * | 2003-11-26 | 2006-10-31 | International Business Machines Corporation | Field effect device with a channel with a switchable conductivity |
| US7001782B1 (en) * | 2003-12-29 | 2006-02-21 | Intel Corporation | Method and apparatus for filling interlayer vias on ferroelectric polymer substrates |
| NO321555B1 (no) * | 2004-03-26 | 2006-05-29 | Thin Film Electronics Asa | Organisk elektronisk innretning og fremgangsmate til fremstilling av en slik innretning |
| NO20041733L (no) * | 2004-04-28 | 2005-10-31 | Thin Film Electronics Asa | Organisk elektronisk krets med funksjonelt mellomsjikt og fremgangsmate til dens fremstilling. |
| US7681998B2 (en) * | 2004-06-02 | 2010-03-23 | Fujifilm Corporation | Laminated piezoelectric element, liquid droplet ejection head using same, and image forming apparatus comprising same |
| NO321280B1 (no) | 2004-07-22 | 2006-04-18 | Thin Film Electronics Asa | Organisk, elektronisk krets og fremgangsmate til dens fremstilling |
| KR100607222B1 (ko) | 2004-12-29 | 2006-08-01 | 한양대학교 산학협력단 | 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자또는 기억 소자 및 그 제조 방법 |
| NO324809B1 (no) * | 2005-05-10 | 2007-12-10 | Thin Film Electronics Asa | Fremgangsmate til dannelse av ferroelektriske tynnfilmer, bruk av fremgangsmaten og et minne med et minnemateriale av ferroelektrisk oligomer |
| US20070041233A1 (en) * | 2005-08-19 | 2007-02-22 | Seagate Technology Llc | Wake-up of ferroelectric thin films for probe storage |
| KR100630437B1 (ko) * | 2005-08-31 | 2006-10-02 | 삼성전자주식회사 | 비휘발성 유기물 저항 메모리 장치 및 그 제조 방법 |
| SG135079A1 (en) * | 2006-03-02 | 2007-09-28 | Sony Corp | Memory device which comprises a multi-layer capacitor |
| KR100866534B1 (ko) * | 2007-01-31 | 2008-11-03 | 충남대학교산학협력단 | 액정 표시 장치의 전극 |
| GB2447982A (en) * | 2007-03-30 | 2008-10-01 | Seiko Epson Corp | Non-changeable read-out (NCRO) |
| CN101308876B (zh) * | 2007-05-14 | 2014-08-06 | 旺宏电子股份有限公司 | 存储器结构及其操作方法 |
| US8476735B2 (en) | 2007-05-29 | 2013-07-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Programmable semiconductor interposer for electronic package and method of forming |
| US7718546B2 (en) * | 2007-06-27 | 2010-05-18 | Sandisk 3D Llc | Method for fabricating a 3-D integrated circuit using a hard mask of silicon-oxynitride on amorphous carbon |
| FR2925748B1 (fr) * | 2007-12-21 | 2010-01-29 | Commissariat Energie Atomique | Support de stockage de donnees et procede associe |
| SG157268A1 (en) * | 2008-05-30 | 2009-12-29 | Sony Corp | Ferroelectric polymer |
| CN101773814B (zh) * | 2010-01-21 | 2012-03-14 | 高婧 | 多稳态微流控器件 |
| US8437174B2 (en) * | 2010-02-15 | 2013-05-07 | Micron Technology, Inc. | Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming |
| US8416609B2 (en) | 2010-02-15 | 2013-04-09 | Micron Technology, Inc. | Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems |
| US8634224B2 (en) | 2010-08-12 | 2014-01-21 | Micron Technology, Inc. | Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of writing to and reading from a memory cell, and methods of programming a memory cell |
| RU2608958C2 (ru) * | 2012-07-09 | 2017-01-27 | ЗетТиИ Корпорейшн | Способ и устройство сохранения данных |
| SG10201912363TA (en) * | 2016-12-02 | 2020-02-27 | Carver Scientific Inc | Memory device and capacitive energy storage device |
| EP3631825A4 (en) * | 2017-05-26 | 2021-03-17 | Flash Power Capacitors, LLC | HIGH ENERGY DENSITY CAPACITOR AND WIRELESS CHARGING SYSTEM |
| US20190035562A1 (en) * | 2017-05-26 | 2019-01-31 | Flash Power Capacitors, Llc | High energy density capacitor system and method |
| US10867654B2 (en) | 2019-01-17 | 2020-12-15 | Xerox Corporation | Method for testing a memory device |
| CN110428858B (zh) * | 2019-07-11 | 2021-09-24 | 清华大学 | 基于具有滞回特性器件的静态存储器 |
| CN111524891B (zh) * | 2020-03-20 | 2023-12-12 | 南京大学 | 一种铁电柔性逻辑运算器件及其制造方法 |
| US11393832B2 (en) * | 2020-07-15 | 2022-07-19 | Ferroelectric Memory Gmbh | Memory cell arrangement |
| US20220343962A1 (en) * | 2021-04-22 | 2022-10-27 | Seagate Technology Llc | System on chip (soc) with processor and integrated ferroelectric memory |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS541159B2 (es) * | 1974-10-21 | 1979-01-20 | ||
| JP2788265B2 (ja) * | 1988-07-08 | 1998-08-20 | オリンパス光学工業株式会社 | 強誘電体メモリ及びその駆動方法，製造方法 |
| US5084278A (en) * | 1989-06-02 | 1992-01-28 | Nortec Development Associates, Inc. | Taste-masked pharmaceutical compositions |
| US5329485A (en) * | 1990-11-01 | 1994-07-12 | Olympus Optical Co., Ltd. | Memory device |
| JP2802685B2 (ja) | 1991-01-08 | 1998-09-24 | キヤノン株式会社 | 強誘電性液晶装置 |
| JP3142919B2 (ja) * | 1991-11-06 | 2001-03-07 | 旭化成株式会社 | セルロース誘導体ラテックス及びその製法 |
| US5390142A (en) * | 1992-05-26 | 1995-02-14 | Kappa Numerics, Inc. | Memory material and method for its manufacture |
| JPH0660635A (ja) * | 1992-08-06 | 1994-03-04 | Olympus Optical Co Ltd | 強誘電体メモリ装置 |
| US5375085A (en) | 1992-09-30 | 1994-12-20 | Texas Instruments Incorporated | Three-dimensional ferroelectric integrated circuit without insulation layer between memory layers |
| US5666305A (en) * | 1993-03-29 | 1997-09-09 | Olympus Optical Co., Ltd. | Method of driving ferroelectric gate transistor memory cell |
| JP3570692B2 (ja) | 1994-01-18 | 2004-09-29 | ローム株式会社 | 不揮発性メモリ |
| JP3127751B2 (ja) | 1995-01-04 | 2001-01-29 | 日本電気株式会社 | 強誘電体メモリ装置およびその動作制御方法 |
| KR100275782B1 (ko) * | 1995-05-10 | 2000-12-15 | 박호군 | 강유전 박막 제조방법 |
| JP3133922B2 (ja) * | 1995-06-09 | 2001-02-13 | シャープ株式会社 | 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子 |
| US5579257A (en) * | 1995-08-31 | 1996-11-26 | Motorola, Inc. | Method for reading and restoring data in a data storage element |
| US5969380A (en) * | 1996-06-07 | 1999-10-19 | Micron Technology, Inc. | Three dimensional ferroelectric memory |
| CN1182435C (zh) | 1996-06-12 | 2004-12-29 | 奥普蒂科姆公司 | 光逻辑元件和光逻辑器件 |
| WO1998014179A1 (en) * | 1996-10-01 | 1998-04-09 | Cima Labs Inc. | Taste-masked microcapsule compositions and methods of manufacture |
| JP4053647B2 (ja) * | 1997-02-27 | 2008-02-27 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| NO972803D0 (no) | 1997-06-17 | 1997-06-17 | Opticom As | Elektrisk adresserbar logisk innretning, fremgangsmåte til elektrisk adressering av samme og anvendelse av innretning og fremgangsmåte |
| NO304956B1 (no) | 1997-07-22 | 1999-03-08 | Opticom As | Elektrodeanordning uten og med et funksjonselement, samt en elektrodeinnretning dannet av elektrodeanordninger med funksjonselement og anvendelser derav |
-
1997
- 1997-08-15 NO NO973782A patent/NO309500B1/no unknown
-
1998
- 1998-08-13 JP JP2000509089A patent/JP3359331B2/ja not_active Expired - Fee Related
- 1998-08-13 RU RU2000106441/09A patent/RU2184400C2/ru not_active IP Right Cessation
- 1998-08-13 WO PCT/NO1998/000237 patent/WO1999012170A2/en active IP Right Grant
- 1998-08-13 KR KR10-2000-7001557A patent/KR100368817B1/ko not_active IP Right Cessation
- 1998-08-13 CN CNB988102595A patent/CN1278336C/zh not_active Expired - Fee Related
- 1998-08-13 DE DE69824293T patent/DE69824293T2/de not_active Expired - Fee Related
- 1998-08-13 AU AU88204/98A patent/AU734881B2/en not_active Ceased
- 1998-08-13 US US09/463,982 patent/US6670659B1/en not_active Expired - Fee Related
- 1998-08-13 CA CA002301283A patent/CA2301283C/en not_active Expired - Fee Related
- 1998-08-13 ES ES98939830T patent/ES2222600T3/es not_active Expired - Lifetime
- 1998-08-13 AT AT98939830T patent/ATE268498T1/de not_active IP Right Cessation
- 1998-08-13 EP EP98939830A patent/EP1002319B1/en not_active Expired - Lifetime
-
2001
- 2001-05-24 HK HK01103620A patent/HK1033028A1/xx not_active IP Right Cessation
- 2001-10-17 US US09/978,034 patent/US6498744B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1278336C (zh) | 2006-10-04 |
| KR100368817B1 (ko) | 2003-01-25 |
| WO1999012170A3 (en) | 1999-05-06 |
| DE69824293T2 (de) | 2005-06-16 |
| EP1002319A2 (en) | 2000-05-24 |
| EP1002319B1 (en) | 2004-06-02 |
| JP2001515256A (ja) | 2001-09-18 |
| US20020044480A1 (en) | 2002-04-18 |
| AU8820498A (en) | 1999-03-22 |
| US6670659B1 (en) | 2003-12-30 |
| US6498744B2 (en) | 2002-12-24 |
| WO1999012170A2 (en) | 1999-03-11 |
| CA2301283A1 (en) | 1999-03-11 |
| NO309500B1 (no) | 2001-02-05 |
| AU734881B2 (en) | 2001-06-21 |
| CA2301283C (en) | 2002-01-29 |
| RU2184400C2 (ru) | 2002-06-27 |
| NO973782D0 (no) | 1997-08-15 |
| DE69824293D1 (de) | 2004-07-08 |
| JP3359331B2 (ja) | 2002-12-24 |
| HK1033028A1 (en) | 2001-08-10 |
| ATE268498T1 (de) | 2004-06-15 |
| CN1276905A (zh) | 2000-12-13 |
| KR20010022949A (ko) | 2001-03-26 |
| NO973782L (no) | 1999-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2222600T3 (es) | Dispositivo ferroelectrico de tratamiento de datos. | |
| JP3913906B2 (ja) | 強誘電体ランダムアクセスメモリ装置 | |
| JP4731794B2 (ja) | メモリ効果を有するスイッチ素子及び該素子をスイッチングさせる方法 | |
| US7206217B2 (en) | Non-volatile flip flop | |
| EP0490240B1 (en) | Ferroelectric capacitor and method for forming local interconnection | |
| KR20190038673A (ko) | 강유전 메모리 셀 | |
| JPH02154388A (ja) | 強誘電体メモリ及びその駆動方法，製造方法 | |
| ES2238053T3 (es) | Matriz pasiva no volatil y metodo para la lectura de la misma. | |
| KR0173855B1 (ko) | 데이타 저장셀에 강유전체를 사용하는 반도체 집적회로 장치 | |
| JPH08180673A (ja) | 強誘電体メモリセル及びそのアクセス装置 | |
| JP4158010B2 (ja) | 隣接メモリセル間でセルプレートを共有する強誘電体メモリ素子及びその駆動方法 | |
| ES2239177T3 (es) | Procedimiento de lectura no destructiva y aparato para utilizar con el procedimiento. | |
| JPH02154389A (ja) | 強誘電体メモリ | |
| US20020024835A1 (en) | Non-volatile passive matrix device and method for readout of the same | |
| ES2246042T3 (es) | Celda de memoria. | |
| JP2002270789A (ja) | 強誘電体メモリ | |
| JP2004311512A (ja) | 多値情報記憶素子、その使用方法およびその製造方法 | |
| JPS58118090A (ja) | 記憶装置 | |
| JP2006237143A (ja) | 強誘電体トランジスタラッチ回路 | |
| JP3024995B2 (ja) | Ｍｉｍ構造半導体メモリ | |
| TWI755154B (zh) | 基於計數器及錯誤校正碼反饋用於記憶體單元之即時程式化及驗證方法 | |
| KR100190068B1 (ko) | 강유전체 게이트 캐패시터를 이용하는 불활성 메모리셀의 회로 | |
| JPH0612881A (ja) | 半導体記憶装置の駆動方法 | |
| WO2006118466A1 (en) | A non-volatile memory device |