CN1278336C - 一种铁电体数据处理器件 - Google Patents

一种铁电体数据处理器件 Download PDF

Info

Publication number
CN1278336C
CN1278336C CNB988102595A CN98810259A CN1278336C CN 1278336 C CN1278336 C CN 1278336C CN B988102595 A CNB988102595 A CN B988102595A CN 98810259 A CN98810259 A CN 98810259A CN 1278336 C CN1278336 C CN 1278336C
Authority
CN
China
Prior art keywords
electrode
ferroelectric
logical block
voltage
reading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB988102595A
Other languages
English (en)
Other versions
CN1276905A (zh
Inventor
H·G·古德森
P·-E·诺达尔
G·I·莱斯塔德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FILM ELECTRONIC Co Ltd
Original Assignee
FILM ELECTRONIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FILM ELECTRONIC Co Ltd filed Critical FILM ELECTRONIC Co Ltd
Publication of CN1276905A publication Critical patent/CN1276905A/zh
Application granted granted Critical
Publication of CN1278336C publication Critical patent/CN1278336C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Medicines That Contain Protein Lipid Enzymes And Other Medicines (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
  • Credit Cards Or The Like (AREA)
  • Surgical Instruments (AREA)
  • Medicines Containing Antibodies Or Antigens For Use As Internal Diagnostic Agents (AREA)
  • Logic Circuits (AREA)

Abstract

在采用无源或电寻址的用于处理和/或存储数据的一种铁电体数据处理器件中，使用了铁电材料薄膜(1)形状的一个数据载体，在施加电场时所说铁电材料薄膜极化到预定极化状态或者在这些状态之间转换，该薄膜以连续层形式设置在矩阵结构的电极结构之中或与它们相邻之处。在所说电极矩阵的一个x电极(2)与一个y电极(3)的交点处形成一个逻辑单元(4)。通过在所说电极(2、3)上施加一个大于铁电体材料矫顽场强的电压对所说逻辑单元(4)进行寻址。根据极化状态和铁电体材料滞后回线形状，可以清楚地检测逻辑单元(4)的极化状态，还可以使逻辑单元在两种极化状态之间转换，因此，所说逻辑单元可以用作一种双稳态开关或一种存储单元。如果将各层之间用电绝缘层分开，则本发明的数据处理器件可以以叠层形式构成，因此可以构成三维数据处理器件。

Description

一种铁电体数据处理器件
本发明涉及一种铁电体数据处理器件，特别是采用有源或无源电子寻址方式进行数据处理和/或存储的铁电体数据处理器件，该器件包括具有铁电材料薄膜结构的一个数据载体，其中所说铁电材料在施加的电场作用下会达到一种第一极化状态或一种第二极化状态，即从一种无序状态转换到其中一种极化状态，或者从所说第一极化状态转换到所说第二极化状态，或者反过来，其中所说铁电材料构成多个逻辑单元，并且一个逻辑单元的一种极化状态表示该逻辑单元的一个逻辑值，所说铁电体薄膜具有连续层或形成一定图案的形状，第一和第二电极结构都包含基本相互平行的条状电极，使得所说的两个电极结构之间形成基本正交的x、y矩阵，其中所说第一电极结构中的电极构成所说电极矩阵的列或x电极，所说第二电极结构中的电极构成电极矩阵的行或y电极，铁电体薄膜上位于电极矩阵的一个x电极与一个y电极之间交叠处的部分构成一个逻辑单元，从而所有逻辑单元共同构成所说数据处理器件中的一个电连接无源矩阵。
本发明还涉及用于制造所说铁电体数据处理器件的一种方法，以及在铁电体数据处理器件中寻址逻辑单元时的一种读出方法，具体地说，涉及如权利要求1-9所述的一种铁电体数据处理器件，该方法支持读出程序，并且包含读取步骤、验证步骤和复原步骤。最后，本发明涉及根据本发明构成的铁电体数据处理器件的使用。
一般来说，本发明涉及具有由铁电材料构成的逻辑单元的数据处理器件。在这里，假定铁电体现象是本领域技术人员熟知的，因为这方面的内容在文献中已有深入的讨论，例如在J.M.Herbert所著的《Ferroelectric Transducers and Sensors》(Gordon and Breach，1982)中所述，在该书第126-130页，提出一种由设置在一个x、y电极矩阵中的正交电极之间的钛酸钡单晶构成的铁电体存储器。作者认为以这种简单方式使用铁电体单晶作为信息存储单元在实践上是相当困难的。关于最近的综述文献，可以参见R.G.Kepler和R.A.Anderson在《Advances in Physics》(Vol.41，No.1，pp.1-57(1992))中的论述。
为了了解铁电体存储器的历史发展，可以参见W.J.Merz和J.R.Anderson所写的论文“Ferroelectric Storage Device”，该文发表于1955年(Bell Lab.Records，1：335-342(1955))，其中记载了无机铁电体晶体材料，特别是钛酸钡，在存储器和开关器件中的应用。尤其是，他们提出了基于这种材料的一种铁电体存储器，后者为设置在平行电极交叠区域的一层50-100μm厚的平板，一组电极与另一组电极正交，从而在电极交叠区域之间的铁电体材料部分形成多个铁电体存储单元。因而他们公开了一种具有无源可寻址电极矩阵的铁电体器件(参见他们的论文附图10)，这种铁电体器件已经具备了后来的所有基于矩阵寻址的铁电体存储器的一般结构。他们甚至暗示使用晶体管实现开关转换，但是在集成场效应晶体管问世之前，制造具有开关晶体管和足够小体积的有源存储器是几乎无法实现的。
如上所述，所说数据载体是由薄膜结构的铁电材料构成的。这种铁电体薄膜，无论是无机材料、陶瓷材料、聚合物的，还是液晶材料的，人们都已熟知，关于这方面的内容，可以参见由Kepler和Anderson所写的上述论文。例如，从J.F.Scott所撰写的“Ferroelectric Memories”《Physics World》(1995年2月，pp.46-50)可知由铁电体记忆材料制成的数据存储器件。它们的共同点在于：在每一比特位置或存储单元中都需要至少一个晶体管。在大部分应用中，铁电材料用作相应存储器电路中的电介质，并且构成一个比特存储电容器。由于铁电材料具有较高的介电常数，这种电容器要比采用其它可能的方法制成的电容器小得多，并且还具有相当长的充电寿命。近来，科研进展主要集中在铁电材料的其它特性上，也就是说当它们受到强电场作用时发生电极化的性能。在极化过程中，铁电材料的偶极子达到优选取向，从而导致产生宏观的偶极矩，在极化场取消后，这个偶极矩仍然会保持下来。如果在存储单元电路中的场效应晶体管的栅电极结构中使用铁电材料，则可以通过控制铁电材料的极化状态控制该晶体管的跨导特性。铁电材料的极化状态可以利用诸如具有一定方向的极化场进行转换，以使晶体管的跨导状态处于“on”状态或者“off”状态。
欧洲专利EP-0721189公开了一种铁电体存储器，这种存储器由设置在电极矩阵中的多个分立存储单元构成。除了一个分立的铁电体电容器，每个存储单元还包括转换元件，可取的是采用至少一个晶体管的结构。因此，所说分立存储单元不构成一个无源矩阵。应当理解，由于使用了分立的存储单元，所说铁电体电容器是由分立单元构成的，从而所说铁电材料不会形成矩阵电路中的连续层。由于设置了独立的数据线和选择线，所存储数据的读出可以在为此目的，但是按照相对复杂的方案，例如在本专利申请权利要求6中所述方案设置的数据线上以电流或电压模式实现。还必须指出，为了调节在读出过程中每条数据信号线上的寄生电容，必须调整连接在数据信号线中的存储单元的数目，从而使所说数据信号线之一上的电压变化最小。
美国专利US-5592409涉及一种非易失性铁电存储器，从中可以没有损坏地读出数据。在一个有源矩阵中包含多个存储单元，这些存储单元构成其中的晶体管结构，其中栅电极用作铁电体电容器的电极之一。显然，所说铁电电容器是分立单元。所说电容器的极化以众所周知的方式实现，但是在读出采用电流模式的情况下，所检测的物理量为漏电流，这是为了防止存储的数据被擦掉。
即使如上所述使用铁电材料相对于其它数据存储技术来说具有实质性的改进，基于铁电现象原理的存储器的基本结构也主要依赖于每个存储单元中所包含的有源微电路的使用。这对于可能达到的数据存储密度，即，可以存储在给定表面区域上的比特数，以及存储每个比特的成本来说具有负面影响，其中部分原因是由于制造技术复杂和需要使用有源半导体单元。
近来，又有人提出使用形成在无源电极矩阵中的存储单元阵列作为铁电体存储器的方案。在美国专利US-5329485(Y.Isono & al.)中公开了一种存储单元和有多个存储单元构成的一种矩阵存储单元阵列，其中每个存储单元都包含由一多层结构构成的一个非线性电导率双极开关元件，用于对构成存储单元记录介质的铁电体材料的极化状态执行写入/读出操作。所说开关元件具有绝缘膜的结构，所说绝缘膜用作一个开关元件，以在构成所说存储单元的一个电荷积累铁电体电容器中积累电荷。所说绝缘膜，特别是一种聚酰亚胺薄膜，当在所说绝缘膜上施加超过预定值的电压时，允许直流隧道电流流过。当所说电压取消时，该薄膜恢复其绝缘特性，并且通过防止电荷泄漏而保持所积累的电荷。根据Isono等人的论文，这种薄膜具有非线性电流电压特性和较高的写入速度，并且由于所说绝缘膜驱动电流的大部分是直流隧道电流，所以无需较高的工作电压。这也使得能够实现存储单元较高的集成密度，同时构成存储单元中二极管结的开关薄膜减少了各个存储单元之间的串扰。
美国专利US-5375085中公开了另一种铁电体存储器的实例，这种铁电体存储器由铁电体集成电路构成，它是由无源电极矩阵与在构成基本正交矩阵的所说电极组之间设置的一铁电体材料层结合实现的。同以往一样，存储单元由铁电体层中位于各个电极组之间电极交叠处的部分构成。在所说电极矩阵之上设置一层绝缘体之后，可以在该绝缘体之上沉积第二层电极矩阵，从而形成一种层叠结构，这种结构实现了一种采用无源矩阵寻址的三维铁电体集成电路。但是，在上述的美国专利US-5329485中，例如参见其说明书第14栏1.31-36，已经公开了这种方案。
此外，还可以指出，无源矩阵寻址在采用铁电液晶单元的情况下也是众所周知的，例如用于液晶显示器中。关于这方面的内容，可以参见美国专利US-5500749(Inaba & al.)。
还已知铁电聚合物材料也可以用于可擦除光学存储器。例如已经公开的采用铁电体聚合物作为有源存储单元的超快非易失性信息存储器件(IBM Technical Disclosure Bulletin 37：421-424(No.11)，(1994))。优选的实施例采用聚二氟乙烯(PVDF)或PVDF-三氟乙烯(PVDF-TrFE)共聚物作为铁电体材料，因为这些聚合物能够形成非常薄的薄膜，并且具有好于350皮秒的响应时间。这种铁电体聚合物可以用作标准动态或静态RAM器件的栅极。所提出的最基础的信息存储器件由铁电体薄膜与沉积在一侧上的一组平行导电电极和沉积在另一侧上的一组正交的导电电极构成。在两个相反极性电极之间的交叠处形成各个存储单元。通过交替沉积导电条和铁电体材料可以形成这种两维无源矩阵的叠置构造，以制成一种铁电体电容器的三维阵列，这种构造可以容易地与寻址逻辑传感放大器垂直层叠在集成电路上，从而构成一种立体或三维铁电体存储器。
此外，M.Date & al在论文“Opto-ferroelectric Memories usingVinylidene Fluoride and Trifluoroethylene Copolymers”(IEEETrans.Electr.Ins.，Vol.24，No.3，1989年6月，pp.537-540)中提出一种数据载体，它由掺杂染料的二氟乙烯三氟乙烯共聚物构成，其厚度为2μm，采用自旋沉积方法沉积在ITO镀覆玻璃片上。在施加极性控制电场的同时利用一束直径大约为5μm的聚焦激光束照射数据载体，产生正向极化和负向极化，从而将信息写在数据载体上。数据的读出是利用激光束扫描以焦电热方式实现的。现在通过采用规律重复的数据串，其形式为0/1状态，间距为20μm，以及使用功率为12mW的激光器和25MV/m的场强已经达到48dB的数据/噪声比。由此，读出速度为100mm/s。
现有技术中所有铁电体存储器的缺点在于：当一种有机铁电存储介质与无机，即金属电极条和无机基片结合使用时，由于需要在不同的温度区域处理各种材料，所以这种电极矩阵的结构在如何制造方面存在严重的问题。使用有机材料以及单晶无机铁电体材料形成的薄膜结构使得与处理器件上其它材料所需温度不相容。
因此，本发明的目的是提供一种可以用于实现数据处理器件中双稳态开关或存储单元的简单的逻辑结构，或者提供能够在单位面积中存储极大量比特并且能够以一种简单方式低成本地大量生产的一种纯铁电体数据存储器件，从而克服现有技术中存在的上述缺点。
本发明的这个目的和其它优点是利用一种铁电体数据处理器件实现的，其特征在于在所说第一和第二电极结构之间和与它们相邻处形成一电绝缘材料层，所说铁电体薄膜以连续层或图案层形式设置在所说电极结构一侧之上，所说逻辑单元分别形成在所说铁电体薄膜位于所说x电极与y电极之间交叠处y电极侧边缘的部分中；用于制造铁电体数据处理器件的一种方法的特征在于包含以下连续步骤：在一个基片上沉积一层第一电极结构，在所说第一电极结构上沉积一层电绝缘材料，在所说电绝缘材料层上沉积一层第二电极结构，去掉没有被所说第二电极结构覆盖的绝缘层部分，使得所说第一电极结构中除了所说第一和第二电极结构彼此之间的电极交叠点之外的部分暴露出来，然后在所说电极结构之上以连续层或图案层的形式覆盖一层铁电体薄膜；一种读出方法的特征在于在读步骤中向逻辑单元施加一个有预定极化状态的电压，并以高电平或低电平第一电流值检测该逻辑单元中电极之间的电荷转移，所说电流值表示该逻辑单元中保存的逻辑值，在验证步骤中施加一个与在读步骤中所施加的电压极性相反的电压，并以高电平第二电流值检测该逻辑单元中电极之间的电荷转移，在所说逻辑单元中保存的逻辑值被读步骤或验证步骤损坏的情况下，在复原步骤中向所说逻辑单元施加一个电压，以恢复其初始极化状态。
可取的是，一个逻辑单元构成数据处理器或数据存储器的存储单元中的一个双稳态开关。
根据本发明的优选实施例，所说电极结构和铁电体薄膜形成在一个基片上。
根据本发明，可取的是，所说铁电体薄膜由陶瓷材料、或铁电体液晶材料、或聚合物、或共聚物构成，所说聚合物可取的是聚偏二氟乙烯，所说共聚物可取的是二氟乙烯/三氟乙烯共聚物。
根据本发明，在制造所说铁电体数据处理器件的方法中，可取的是，所说基片由单晶、多晶或无定形半导体材料例如硅制成。
可取的是，在所说基片上沉积所说第一电极结构之前，在所说基片与所说第一电极结构之间沉积一层连续电绝缘材料。
在所说读出方法的一个第一实施例中，在读步骤之后不经验证就执行复原操作，即仅当在所说读步骤中检测到一个高电平电流信号的情况下施加与读出电压极性相反的一个电压。
在所说读出方法的一个第二实施例中，在读步骤之后结合验证步骤执行复原操作，即仅当在所说读步骤中检测到一个低电平电流信号的情况下施加与读出电压极性相同的一个电压。
在本发明的读出方法中，特别可取的是，在所说逻辑单元电极之间施加的电压所产生的场强是所说铁电体材料矫顽场强的两倍以上。可取的是，在所说读步骤和/验证步骤中所施加电压为斜线电压或阈值电压。根据本发明，可取的是，在所说读步骤中执行的所说电流检测或者通过在时域中采样，或者通过在与极化饱和时间常数相关的一个时间窗中采样来实现。可取的是，尤其在后一种情况下，通过电平比较方式实现所说电流检测。
下面结合所说数据处理器件及其制造方法的实施例，并且参照附图更加详细地解释本发明，在所说附图中：
图1表示本发明的铁电体数据处理器件的现有技术实施例，该图为平面图，
图2为图1所示的现有技术的数据处理器件沿图1中剖面线A-A所作的剖面示意图，
图3a为图1所示数据处理器件中一个逻辑单元的平面视图，
图3b示意性表示图3a所示逻辑单元的极化状态，
图4表示本发明的铁电体数据处理器件的一个实施例，该图为平面图，
图5为图4所示的数据处理器件沿图4中剖面线A-A所作的剖面示意图，
图6a为图4所示数据处理器件中一个逻辑单元的平面视图，
图6b示意性表示图4所示数据处理器件中逻辑单元的极化状态，
图7为用于本发明的数据处理器件的一种铁电共聚物材料极化的典型滞后回线，
图8为从本发明的数据处理器件中检测到的输出信号的时间响应示意图，
图9为铁电共聚物材料转换特性的示意图，
图10为图4所示数据处理器件实施例的透视示意图，图中所示x、y电极矩阵中x＝y＝5，和
图11为与图10所示数据处理器件相应，并且形成叠层结构以实现三维构造的数据处理器件。
在下述有关本发明铁电体数据处理器件的实施例中，将讨论利用逻辑单元作为存储单元的数据处理器件，即该器件本身完全用作数据存储器件。类似地，在下文中仅仅涉及各个逻辑单元的无源电子寻址方式的使用。但是，在更详细地讨论本发明的器件之前，将简要地介绍图1所示的现有技术的铁电体数据存储器件。
图1表示一个现有技术的数据存储器件，其中在一层第一电极结构和一层第二电极结构之间形成有一层铁电体薄膜1。如图1平面图所示，所说的第一和第二电极结构形成一个二维x、y矩阵，其中所说第一电极结构中的电极2构成矩阵的列或x电极，而所说第二电极结构中的电极3构成矩阵的行或y电极。电极2、3与各自的、用于驱动所说电极和检测其输出信号的驱动和控制电路5相连。
如图2中沿图1中剖面线A-A所作的剖面图所示，所说电极2、3和所说铁电体薄膜形成夹在未示出的一个上层基片和一个下层基片之间的夹层构造，所说上下基片可以由例如结晶硅制成。为了清楚起见，在图1中也没有表示这些基片。在各个基片与电极2、3和铁电体薄膜1之间还可以设置多层未示出的电绝缘材料。由于基片本身是用半导体材料制成的，所以所说的驱动和控制电路5最好采用兼容技术集成在所说基片上，例如沿着所说数据处理器件的侧边缘。
图3a以放大图形式表示一个x电极2与一个y电极3之间的交叠点以及构成铁电体薄膜中的一个逻辑单元的有效区域4。当在所说电极2、3上施加一个驱动电压，从而在所说x电极与y电极3之间产生一个电场时，有效区域4将沿着由所说驱动电压或极化电压极性确定的方向发生电极化。图3b表示沿图3a中剖面线B-B所作的具有形成在所说电极2、3之间的铁电体薄膜中有效区域4的逻辑单元，在图3b中示意性表示极化状态为沿“向上”方向的极化，这种状态可以相应于例如正极化，从而表示所说逻辑单元4或形成在所说x电极2与所说y电极之间交叠点处铁电体薄膜1区域内的存储单元的一种逻辑0和逻辑1状态。于是，就可以十分简单地通过利用一个电压对所说逻辑单元4进行无源寻址，并通过在寻址过程中在电极2、3之间的电荷转移所表征的逻辑单元4的一种逻辑状态，亦即以电流模式来实现对于所说极化状态的检测，即是否正极化状态或者负极化状态。输出信号被记录在所说控制电路中，其使赋予所说逻辑单元4或存储单元的逻辑值读数与其当前的极化状态相对应。但是，有关这方面的内容将在下文中参照本发明数据处理器件的寻址方法给予更加详尽的介绍。
在图4中表示了根据本发明构成的一个数据处理器件。这里，所说电极结构是以桥式构造实现的，但是这种技术方案已经在专利申请No.973390(1997年6月17日提出申请)中公开，并且该专利申请已经转让给本申请人(相关的PCT申请NO98/00212现在已经公开，公开号为WO99/08325)。如前所述，各种结构的电极2、3都是彼此叠置成矩阵状构造，并且设置在未示出的基片之间，这些基片也可以是结晶硅制成的，如沿图4中剖面线A-A所作的图5中的剖面图所示。但是，与现有技术中的器件相比，所说铁电体薄膜1是设置在所说电极结构之上的。通过在电极2、3之间的交点处设置一层电绝缘材料6可以使所说第一电极结构中的电极2与所说第二电极结构中的电极3电绝缘。于是，所说铁电体薄膜1中的有效区域，它包括逻辑单元4本身，如图6a中平面图和沿图6a中剖面线B-B所作的图6b中剖面图所示。在图6b中还表示了所说有效区域与图3b所示极化相应的极化状态，但是在该图中场力线沿着所说有效区域中绝缘层的侧边缘弯曲。所说驱动和控制电路可以利用半导体技术实现，并且设置在未示出的半导体基片中，或者以独立的电路模块5形式设置在电极矩阵侧边缘上，如图4和5所示。
在图4和图5所示实施例的制造过程中，将所说第一电极结构沉积在一个基片上，然后覆盖一层绝缘层6。在绝缘层6之上再沉积所说的第二电极结构，使得所说第一和第二电极结构也构成一种二维矩阵构造，其中所说x电极2构成矩阵列，y电极3构成矩阵行。在绝缘层6没有被所说第二电极结构中的电极3遮挡的区域，将绝缘材料腐蚀除掉，使得所说第一电极结构中的电极2仍然与在电极交点处的所说第二电极结构中的电极3完全电绝缘，但是其它部分露出。现在，所说铁电体薄膜1在所有部分都被一个上层基片覆盖之前形成在所说电极结构之上。如图4和图5所示，所说铁电体薄膜具有连续层形状，但是在另一个实施例中，它可以是具有一定图案的形状，从而所说电极仅仅在其交叠点和周围被铁电体材料薄膜块覆盖，这种构造与已经在上述的NO申请No.973390中公开的一个不同的实施例类似。在其它方面，该实施例与在图1和图2中所示的现有技术的数据处理器件完全相似。图4和图5中所示实施例的一个优点是在施加所说铁电体薄膜之前就在例如结晶硅基片上形成所说电极结构及其连接部分，以及驱动和控制电路。所以，能够在不破坏所说铁电体薄膜的前提下实施在利用半导体技术制造所说有源电路单元方法中包含的各种工艺步骤，因为所说铁电体薄膜可以是例如一种聚合物，而聚合物是不耐高温的。
有许多种材料可以用于制造铁电体薄膜。所说的铁电体材料可以是例如一种无机陶瓷材料，如锆钛酸铅、铁电液晶材料或聚合物薄膜。后者的一个例子是二氟乙烯(被称为VF2或VDF)与三氟乙烯(C2F3H，被称为TFE)的共聚物，为了实现不同的特性，可以改变薄膜中各种成分的相对含量。这种共聚物通常具有较低的矫顽场强，并且比纯二氟乙烯聚合物的滞后回线更接近正方形。
在Y.Tajitus & al.撰写的论文“Investigation of SwitchingCharacteristics of Vinylidene Fluoride/TriflouroethyleneCopolymers in Relation to Their Structures”(日本应用物理杂志，第26期，pp.554-560(1987))中讨论了利用二氟乙烯/三氟乙烯共聚物制成的铁电体聚合物的转换特性，其内容将作为下文中对于本发明的数据处理器件中逻辑单元或存储单元的寻址方法介绍的一般基础。
图7表示由例如二氟乙烯/三氟乙烯共聚物制成的一种铁电体薄膜极化的滞后回线。
y轴表示以C/m2为单位的极化度，x轴表示以V/m为单位的内部电场强度。设置在电极之间的铁电体薄膜最初处于一种无序或非极化状态，而当在电极上施加一个电压时所说铁电体薄膜被极化，所说电压在电极之间产生的场强大于铁电体材料矫顽场强。所说铁电体材料依赖于极化电压的极性而呈现由滞后回线上点I所表示的“向上”或由滞后回线上点II所表示的“向下”的优选取向的电极化状态。所说极化状态I和II还可以用于表示逻辑0或逻辑1，或者反过来。应该指出，“正”、“负”、“向上”、“向下”这些概念必须遵循常规标准，因为只要确定了正电极或负电极，或者“向上”极化或“向下”极化，这些就都确定了。对于应当选择哪一种极化状态表示逻辑1或逻辑0，建立一个相应的惯例是有效的，如果有一个严格确定的方案，就不会产生任何问题。
因此，处于两种极化状态之一的铁电体材料的逻辑单元可以表示逻辑0或逻辑1，或者表示二进制0或1，并且被用作数据处理器件中的双稳态开关或者数据存储器件中的存储单元。换句话说，将所说逻辑单元极化到一种确定状态表示在这个逻辑单元中写入数据。
可以指出，通过选择适合的铁电体材料和通过在逻辑单元的电极上施加极化电压而获得相应较大的场强，可以使构成逻辑单元的适合的铁电体材料的极化在室温下迅速发生。如果所说铁电体材料形成一种薄膜，则具有许多优点。只要逻辑单元，即逻辑单元中的铁电体薄膜材料被适合地极化，则这种极化状态在室温下将保持很长时间，在任何情况下都可以保持若干年，除非利用相反极性的极化场将极化状态反向。与铁磁材料消磁类似，通过使逻辑单元穿过一个周期去极化场，就可以消除极化状态。将逻辑单元高温加热使电偶板子丧失其优势取向也能够破坏极化状态。
当施加极化场时所形成的沿滞后回线的极化方向由点I与IV、和V与VI之间的箭头表示。
下面继续参照图7所示的滞后回线，更详细地讨论从所说逻辑单元中读取数据的问题。在叙述中将避免使用诸如逻辑0或逻辑1，或者“向上”或“向下”的表示方式，而只采用正极化或负极化来讲述，所说的正极化和负极化分别由滞后回线中位于x轴之上的部分和滞后回线中位于x轴之下的部分表示。如果所说逻辑单元现在处于正极化状态，即由滞后回线上的点I表示，则通过向电极施加一个电压，可取的是，该电压产生大约两倍于所说矫顽场强或更大的场强，可以实现数据读出。因此，如果读出电压极性为正时，所说逻辑单元的极化从点I移动到点III。由于在这种情况下滞后回线的形状非常接近于正方形，极化状态从点I变化到点III所引起的电极之间的电荷转移十分不明显，在检测电极之间的电荷转移时，会在相连的控制电路中得到一个非常弱的电流信号。但是，如果所说逻辑单元处于负极化状态，即由滞后回线上点II表示的状态，通过向电极施加一个正极性的读出电压，所检测的输出电流首先会不明显地上升，然后会出现一个非常尖锐的瞬间电流脉冲，这个脉冲表示滞后回线上点V与VI之间电荷转移较强的过程。换句话说，在滞后回线上点I与II之间，滞后回线相对较平坦的情况意味着在施加正电压场过程中极化状态仅仅发生很小的变化，而当所说逻辑存储单元处于滞后回线上点II处时，在施加相应的正电压过程中，这种变化会引起极化状态极大的改变，特别是在滞后回线最陡的部分在点V和VI之间会产生实质部分的变化，并且在极短的时间内发生，这种特性使得可以将上述的电流瞬态值作为所检测的输出信号。这也使得容易在读出数据中辨别例如由滞后回线上点I的极化状态表示的逻辑0和相应地由滞后回线上点II表示的逻辑1。滞后回线上点III和IV分别表示正极化和负极化的饱和状态，当去掉所施加的电场时，极化状态将分别从滞后回线上的点I II漂移到点I，和从点IV漂移到点II。当然，应当理解，为了驱动极化状态从点I变化到点III，按照下文中所述的方案，所施加的电场必须是正向的，而为了将极化状态相应地从点II驱动到点IV，所施加的电场自然应当是负向的。
应当指出，读出数据或对点II处极化状态的检测将是破坏性的，因为所说逻辑单元在读出之后达到由点III表示的极化状态，然后回返到点I的稳态状态。如果当逻辑单元已经处于点I时对极化状态进行读出，则极化状态当然会保持。在对基于本发明的铁电体存储单元构成的数据存储器件进行读出操作之后，由于该存储器件中所有的存储单元都处于相同的逻辑状态，或者0或者1，因此可以认为信息都已被破坏。事实上，这相当于擦除信息，并且如果仅仅读取存储信息一次，或者如果仅仅在特别应用中需要读取数据，则不需要具有相反的结果。但是，如果仍然需要保存原始的信息，则必须复原或者刷新。这可以通过施加负的复原电压，可取的是该复原电压具有与读出操作中所施加电压相同的场强，将初始时具有极化状态II，但是在读出之后将处于极化状态I的逻辑单元转换回到极化状态II。然后，极化状态将沿着滞后回线从点I变化到点IV，在这个点电场被取消，所说逻辑单元在点II恢复到初始极化状态。在破坏初始极化状态的读出操作之后，可以通过由所说数据处理器件的控制电路实施的适合的验证和监测程序自动地将逻辑单元重新复原到初始极化状态，根据一种读出方案，这个过程可以是例如利用软件控制的。例如，在使极化状态从点I复原到点II，亦即在将极化状态I转换到极化状态II的情况下，也是输出一个具有瞬态值的电流信号，于是，这个信号可以构成所说的验证信号。此外，通过向逻辑单元施加一个具有相反极性的电压并读取一个强电流信号也可以验证是否正确地读取了极化状态I，但是，由此逻辑单元从状态I转换到状态II，所以必须重新复原。换句话说，可以很容易地认识到，根据初始的极化状态和在读出操作中可能产生的破坏，可以互换地使用验证程序和复原程序。为了更加清楚地说明这一点，可以参见附表，该表中记载了读出、验证和/或复原操作各自的优选模式，和所施加的电压的极性，以及根据极化状态是否沿滞后回线从I变化到III，或者从IV变化到II，或者从I变化到IV，或者从II变化到III而用低电平或高电平表示所产生的电流脉冲值。
尽管存在破坏数据的情况，如果使用具有接近正方形滞后回线的铁电体材料，这里所讨论的数据读取程序仍是非常可取的，如在使用VDF-TFE的情况下，因为这种材料能够提供可靠的检测和验证特性，并且能够部分自动地或与验证相结合实现复原。在这种情况下，纯粹小信号的检测，例如在点II与V之间变化时的信号检测，在信号甄别方面存在较大的问题，并且需要精确控制读电压。如果相反，所说滞后回线在点II与V、和V与VI之间具有更平缓的变化，则也可以使用小信号检测，并且在不达到饱和状态III的情况下获得可靠的检测结果，同时，在点V处不存在尖锐的电压阈值使得能够避免破坏性读出操作。
如上所述，依赖于材料特性的滞后回线的形状对于在读出操作中检测到的响应来说是重要的。如在图7中示出的滞后回线，可取的是，用于检测极化状态的读电压或所施加的电场采用阈值电压的形式，即立即达到其最大值。由于依赖于极化响应和/或极化时间常数，它可以利用斜线电压加以验证，所说斜线电压即连续地增大到所需最大值的电压，所说最大值可取的是矫顽场强的两倍或者更大。
表：图7中读出，验证和复原的优选模式。
  读出   验证   复原
  在读出之后   在验证之后
  电压   过程   电流 电压   过程   电流   电压  过程   电压   过程
  初始正极化(I)   +   I→III   低  -   I-IV   高   (无)  III→I(自动地)   +   IV→I，(IV→II，III→I自动地)
  初始负极化(II)   +   II→III   高  -   I-IV   高   ≡验证  III→II(III→I，IV→II自动地)   (无)   IV→II(自动地)
在一个可无源寻址电极矩阵中，可以产生位移电流和电阻性电流分量。在电流模式下，这些电流会掩盖弱输出信号，使得在检测极化状态I时会显现出这些电流分量，而在检测极化状态II时获得的瞬态信号则可以清楚地甄别，因为位移电流在通常的绝缘材料中与场强成线性关系变化，当施加所说电压时，立即可以检测到位移电流，电阻性电流分量的情况也如此。当电场一施加到所说逻辑单元上，就会产生电阻性电流分量。因此，在各种情况下，都可以清楚地辨别极化状态I或极化状态II。当检测滞后回线上的极化状态II和使用正读电压时，所说极化状态从II移动到III，所说的输出电流、位移电流和电阻性电流分量将具有如图8所示的响应。所说输出电流的瞬态值在施加所说读电压之后延迟Δt达到一个峰值，并且出现在一个时间窗ts中，所说时间窗与相应于图7所示滞后回线的两个最陡部分之一的电场极性相关。如图所示，可以将所说电流信号与所说位移电流和电阻性电流分量清楚地分开。通过在例如落入滞后回线上V与VI之间的时间窗ts中采样或电平比较就可以实现检测。时间窗在时间标尺上的位置依赖于给定读电压的极化响应、和铁电体材料的极化特性、以及薄膜参数。
当使用基于二氟乙烯/三氟乙烯共聚物VDF-TFE的一种铁电体材料时产生的另一重要特征是它们的转换特性依赖于电场强度，即电极电压。所以较高的极化电压会影响所说铁电体材料中形成的逻辑单元的转换时间，使得电场强度越高，转换时间越短。图9表示了一种二氟乙烯/三氟乙烯共聚物的典型转换特性，图中表示了在不同场强下转换时间分别与电通量密度D以及偏微分D/logt之间的关系，其中τs由偏微分变为最大值的时间给出。可以看出，由于这种共聚物的矫顽场强为40MV/m，所以100MV/m的场强，即矫顽场强的几乎2.5倍，对应于10-5s的转换时间，而在略微大于矫顽场强，亦即42MV/m的场强下，转换时间大约为5s。换句话说，转换时间随着场强的此种程度的增大减小了5或6个量级。另一方面，由于不同的原因，不希望使用太高的场强，其中一个原因就是为了避免在矩阵电路中产生不必要的杂散电容或寄生电流和通过所说薄膜放电。
如果根据本发明构成的数据处理器件受到阻抗噪声的影响，可以与所说逻辑单元连接设置电流放大线路驱动器，以确保当进行读取驱动或转换驱动时的抗噪性。这种线路驱动器可以利用所说的读电压或验证电压驱动，或者由一条独立的电源线驱动。
图10以透视图形式表示了与图4对应的本发明数据处理器件，但是去掉了可能的基片和绝缘层。在图10中表示为一个平面x、y电极矩阵，逻辑单元形成在第一电极结构与第二电极结构中电极2、3之间的各个交叠点处，所说两层电极结构之间由绝缘材料层6相互隔开。可以将这种平面矩阵层状叠置，构成一个包含k层平面结构S1……Sk，如图11所示的三维数据处理器件。这样，就必须在各个平面结构S之间设置电绝缘材料层7，其剖面形状大致如图11所示。所说电极2、3可以与未示出的沿三维器件侧边缘设置的寻址和检测线，即电流和电压总线，例如设置在为此制成的一个半导体器件中的总线相连，或者如果该器件是集成在硅基片上的一个混合器件，所说电极可以直接连接到与采用兼容半导体技术制成的硅基片中集成的驱动器和控制电路相连的驱动电压和控制信号线。寻址和检测可以以例如时分多路传输方式或者利用每个逻辑单元的逻辑寻址实现。因此，逻辑地址的数量为矩阵结构叠层数、每个矩阵结构中的行数和列数的乘积。独立地址的数量为在一层S中x和y电极的数量与该器件中叠层S1……Sk数量之和。除此之外，还可以利用基于时间复用的技术与逻辑寻址的结合实现大规模平行寻址，这样能够提供极高的读写速度。关于这方面的内容，可以参见例如在本申请人的国际专利申请PCT/NO97/00154中对于三维形式的数据处理器件的讨论，或在本申请人的挪威专利申请972803中对于叠层电极器件的讨论。
对于本领域技术人员来说，显然可以将以双稳态开关或存储单元形式实现的逻辑单元用于构成逻辑门或者用作处理器网络和运算寄存器中的开关，可能的话与用作存储模块的逻辑单元集成，或者将逻辑单元完全用作存储单元，使得在图11中所示的器件成为具有高存储密度的三维数据器件。使用铁电体薄膜，能够达到大约100nm的膜厚度和相应的电极尺度，就是说，为产生必需的场强所施加的电压大约为10伏特。因此，在1μm2的面积上，能够形成大约100个逻辑单元或存储单元，也就是说，与基于常规的半导体技术制成的ROM或RAM类型的数据存储器件相比，大大提高了数据存储密度。

Claims (23)

1.一种用于处理和/或存储数据的铁电体器件，采用有源或无源电寻址方式处理和/或存储数据，它包括由铁电体材料的薄膜(1)构成的一个数据载体，其中所说铁电体材料在所施加电场的作用下达到一种第一极化状态或一种第二极化状态，即通过从一种无序状态转换到两种极化状态之一，或者从所说第一极化状态转换到所说第二极化状态，或者反过来，所说铁电体材料的薄膜(1)包括逻辑单元(4)，逻辑单元(4)被赋予的一种极化状态表示该逻辑单元的一个逻辑值，所说铁电体材料的薄膜(1)设置为连续层或图案层，第一和第二电极结构分别包含基本相互平行的条状电极(2、3)，使得所说的电极结构相互构成基本正交的x、y矩阵，第一电极结构中的电极(2)构成电极矩阵的列或x电极，所说第二电极结构中的电极(3)构成电极矩阵的行或y电极，位于所说电极矩阵中一个x电极(2)与一个y电极(3)之间交叠点处的铁电体材料的薄膜(1)的部分构成一个逻辑单元(4)，从而多个逻辑单元(4)共同构成数据处理器件(2)中的电连接无源矩阵，所说数据处理器件的特征在于在所说第一和第二电极结构的电极(2、3)之间并且与之相邻处设置有一层电绝缘材料(6)，所说铁电体材料的薄膜(1)以连续层或图案层形式设置在电极结构一侧之上，所说逻辑单元(4)分别在所说铁电体材料的薄膜(1)的一部分中位于x电极(2)与y电极(3)之间交叠点处沿着y电极(3)向下至所说x电极(2)侧边缘而构成。
2.如权利要求1所述的铁电体器件，其特征在于一个逻辑单元(4)构成数据处理器中的一个双稳态开关。
3.如权利要求1所述的铁电体器件，其特征在于一个逻辑单元(4)构成数据存储器中的一个存储单元。
4.如权利要求1所述的铁电体器件，其特征在于所说电极结构和所说铁电体材料的薄膜(1)设置在基片上。
5.如权利要求1所述的铁电体器件，其特征在于所说铁电体材料的薄膜(1)是由陶瓷材料制成的。
6.如权利要求1所述的铁电体器件，其特征在于所说铁电体材料的薄膜是由铁电液晶材料制成的。
7.如权利要求1所述的铁电体器件，其特征在于所说铁电体材料的薄膜(1)是由一种聚合物或一种共聚物制成的。
8.如权利要求7所述的铁电体器件，其特征在于所说聚合物是聚二氟乙烯。
9.如权利要求7所述的铁电体器件，其特征在于所说共聚物是一种二氟乙烯/三氟乙烯共聚物。
10.如权利要求1-9任一项所述的铁电体器件，其特征在于该铁电体器件为三维数据处理或数据存储器件。
11.用于制造如权利要求1-9中任一一种的铁电体器件的一种方法，其特征在于包括以下连续步骤：在一个基片上沉积一层第一电极结构，在所说第一电极结构之上沉积一电绝缘材料层(6)，在所说电绝缘材料层(6)之上沉积一层第二电极结构，将没有被所说第二电极结构覆盖的电绝缘材料层(6)部分去掉，使得除在所说第一电极结构与第二电极结构的电极(2、3)之间交叠点处之外的第一电极结构的电极(2)暴露出来，然后以连续层或图案层形式在所说电极结构之上沉积一层铁电体薄膜(1)。
12.如权利要求11所述的一种方法，其特征在于所说基片由一种晶体、多晶或无定形半导体材料制成。
13.如权利要求12所述的一种方法，其特征在于将半导体材料选择为硅。
14.如权利要求11所述的一种方法，其特征在于在所说基片上沉积所说第一电极结构之前在所说基片与所说第一电极结构之间沉积一电绝缘材料连续层。
15.对在根据权利要求1-9中任一一种用于以有源或无源电寻址方式处理或存储数据的铁电体器件中的逻辑单元寻址时的一种读出方法，该方法支持一种读出协议，并且包括读步骤、验证步骤和复原步骤，其特征在于在所说读步骤中施加一个具有预定极化状态的电压给逻辑单元，并检测该逻辑单元中电极之间的电荷转移为高或低第一电流值，所说电流值表示该逻辑单元中保存的逻辑值，在验证步骤中施加一个与在读步骤中所施加的电压极性相反的电压，并检测该逻辑单元中电极之间的电荷转移为高第二电流值，在所说逻辑单元中保存的逻辑值在读步骤或验证步骤中被损坏的情况下，在复原步骤中向所说逻辑单元施加一个电压，以恢复其初始极化状态。
16.如权利要求15所述的一种读出方法，其特征在于在读步骤之后不经验证步骤就执行复原操作，即仅当在所说读步骤中检测到一个高电平电流信号的情况下施加与读出电压极性相反的一个电压。
17.如权利要求15所述的一种读出方法，其特征在于在读步骤之后结合验证步骤执行复原操作，即仅当在所说读步骤中检测到一个低电平电流信号的情况下施加与读出电压极性相同的一个电压。
18.如权利要求15所述的一种读出方法，其特征在于在所说逻辑单元(4)的电极(2、3)之间施加的电压所产生的场强是所说铁电体材料矫顽场强的两倍以上。
19.如权利要求15所述的一种读出方法，其特征在于在所说读步骤和/或验证步骤中所施加电压为斜线电压。
20.如权利要求15所述的一种读出方法，其特征在于在所说读步骤和/或验证步骤中所施加电压为阈值电压。
21.如权利要求15所述的一种读出方法，其特征在于检测电流值通过在时域中采样来实现。
22.如权利要求15所述的一种读出方法，其特征在于在所说读步骤中执行的检测电流值或者通过在与极化饱和时间常数相关的一个时间窗中采样来实现。
23.如权利要求21或22所述的一种读出方法，其特征在于检测电流值通过电平比较来实现。
CNB988102595A 1997-08-15 1998-08-13 一种铁电体数据处理器件 Expired - Fee Related CN1278336C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NO973782A NO309500B1 (no) 1997-08-15 1997-08-15 Ferroelektrisk databehandlingsinnretning, fremgangsmåter til dens fremstilling og utlesing, samt bruk av samme
NO973782 1997-08-15

Publications (2)

Publication Number Publication Date
CN1276905A CN1276905A (zh) 2000-12-13
CN1278336C true CN1278336C (zh) 2006-10-04

Family

ID=19901012

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB988102595A Expired - Fee Related CN1278336C (zh) 1997-08-15 1998-08-13 一种铁电体数据处理器件

Country Status (14)

Country Link
US (2) US6670659B1 (zh)
EP (1) EP1002319B1 (zh)
JP (1) JP3359331B2 (zh)
KR (1) KR100368817B1 (zh)
CN (1) CN1278336C (zh)
AT (1) ATE268498T1 (zh)
AU (1) AU734881B2 (zh)
CA (1) CA2301283C (zh)
DE (1) DE69824293T2 (zh)
ES (1) ES2222600T3 (zh)
HK (1) HK1033028A1 (zh)
NO (1) NO309500B1 (zh)
RU (1) RU2184400C2 (zh)
WO (1) WO1999012170A2 (zh)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1093600B1 (en) 1998-07-08 2004-09-15 E Ink Corporation Methods for achieving improved color in microencapsulated electrophoretic devices
US8115729B2 (en) 1999-05-03 2012-02-14 E Ink Corporation Electrophoretic display element with filler particles
JP3622598B2 (ja) 1999-10-25 2005-02-23 セイコーエプソン株式会社 不揮発性メモリ素子の製造方法
JP2001156264A (ja) * 1999-11-26 2001-06-08 Dainippon Printing Co Ltd 非破壊読み取り型強誘電体メモリ
JP2001230384A (ja) * 2000-02-17 2001-08-24 Seiko Epson Corp 多層強誘電体記憶装置
NO315728B1 (no) 2000-03-22 2003-10-13 Thin Film Electronics Asa Multidimensjonal adresseringsarkitektur for elektroniske innretninger
JP3901432B2 (ja) 2000-08-22 2007-04-04 セイコーエプソン株式会社 強誘電体キャパシタを有するメモリセルアレイおよびその製造方法
JP3940883B2 (ja) 2000-09-18 2007-07-04 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
EP1213745A1 (en) * 2000-12-05 2002-06-12 Sony International (Europe) GmbH Method of producing a ferroelectric memory and memory device
JP2002359358A (ja) * 2001-03-26 2002-12-13 Seiko Epson Corp 強誘電体メモリ及び電子機器
JP4058971B2 (ja) * 2001-03-26 2008-03-12 セイコーエプソン株式会社 強誘電体メモリ及び電子機器
US6858862B2 (en) 2001-06-29 2005-02-22 Intel Corporation Discrete polymer memory array and method of making same
US6756620B2 (en) 2001-06-29 2004-06-29 Intel Corporation Low-voltage and interface damage-free polymer memory device
US6624457B2 (en) * 2001-07-20 2003-09-23 Intel Corporation Stepped structure for a multi-rank, stacked polymer memory device and method of making same
US6960479B2 (en) * 2001-07-20 2005-11-01 Intel Corporation Stacked ferroelectric memory device and method of making same
US7275135B2 (en) 2001-08-31 2007-09-25 Intel Corporation Hardware updated metadata for non-volatile mass storage cache
NO314606B1 (no) * 2001-09-03 2003-04-14 Thin Film Electronics Asa Ikke-flyktig minneinnretning
US6841818B2 (en) 2001-09-03 2005-01-11 Thin Film Electronics Asa Non-volatile memory device utilizing dueterated materials
US20030074524A1 (en) * 2001-10-16 2003-04-17 Intel Corporation Mass storage caching processes for power reduction
US7202847B2 (en) 2002-06-28 2007-04-10 E Ink Corporation Voltage modulated driver circuits for electro-optic displays
NO20015735D0 (no) * 2001-11-23 2001-11-23 Thin Film Electronics Asa Barrierelag
NO20015871D0 (no) * 2001-11-30 2001-11-30 Thin Film Electronics Asa Minneinnretning med flettede lag
US6762950B2 (en) 2001-11-30 2004-07-13 Thin Film Electronics Asa Folded memory layers
US6809362B2 (en) * 2002-02-20 2004-10-26 Micron Technology, Inc. Multiple data state memory cell
NO315399B1 (no) * 2002-03-01 2003-08-25 Thin Film Electronics Asa Minnecelle
JP2003263804A (ja) * 2002-03-08 2003-09-19 Pioneer Electronic Corp 誘電体記録媒体とその製造方法及びその製造装置
JP4214708B2 (ja) 2002-03-27 2009-01-28 セイコーエプソン株式会社 強誘電体記憶装置及びその駆動方法
US7103724B2 (en) * 2002-04-01 2006-09-05 Intel Corporation Method and apparatus to generate cache data
US7727777B2 (en) * 2002-05-31 2010-06-01 Ebrahim Andideh Forming ferroelectric polymer memories
US6828685B2 (en) * 2002-06-14 2004-12-07 Hewlett-Packard Development Company, L.P. Memory device having a semiconducting polymer film
JP2004031728A (ja) * 2002-06-27 2004-01-29 Matsushita Electric Ind Co Ltd 記憶装置
US6812509B2 (en) * 2002-06-28 2004-11-02 Palo Alto Research Center Inc. Organic ferroelectric memory cells
US7049153B2 (en) * 2003-04-23 2006-05-23 Micron Technology, Inc. Polymer-based ferroelectric memory
JP2005085332A (ja) 2003-09-05 2005-03-31 Seiko Epson Corp 強誘電体記憶装置、その駆動方法及び駆動回路
US7130212B2 (en) * 2003-11-26 2006-10-31 International Business Machines Corporation Field effect device with a channel with a switchable conductivity
US7001782B1 (en) * 2003-12-29 2006-02-21 Intel Corporation Method and apparatus for filling interlayer vias on ferroelectric polymer substrates
NO321555B1 (no) * 2004-03-26 2006-05-29 Thin Film Electronics Asa Organisk elektronisk innretning og fremgangsmate til fremstilling av en slik innretning
NO20041733L (no) * 2004-04-28 2005-10-31 Thin Film Electronics Asa Organisk elektronisk krets med funksjonelt mellomsjikt og fremgangsmate til dens fremstilling.
US7681998B2 (en) * 2004-06-02 2010-03-23 Fujifilm Corporation Laminated piezoelectric element, liquid droplet ejection head using same, and image forming apparatus comprising same
NO321280B1 (no) 2004-07-22 2006-04-18 Thin Film Electronics Asa Organisk, elektronisk krets og fremgangsmate til dens fremstilling
KR100607222B1 (ko) 2004-12-29 2006-08-01 한양대학교 산학협력단 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자또는 기억 소자 및 그 제조 방법
NO324809B1 (no) * 2005-05-10 2007-12-10 Thin Film Electronics Asa Fremgangsmate til dannelse av ferroelektriske tynnfilmer, bruk av fremgangsmaten og et minne med et minnemateriale av ferroelektrisk oligomer
US20070041233A1 (en) * 2005-08-19 2007-02-22 Seagate Technology Llc Wake-up of ferroelectric thin films for probe storage
KR100630437B1 (ko) * 2005-08-31 2006-10-02 삼성전자주식회사 비휘발성 유기물 저항 메모리 장치 및 그 제조 방법
SG135079A1 (en) * 2006-03-02 2007-09-28 Sony Corp Memory device which comprises a multi-layer capacitor
KR100866534B1 (ko) * 2007-01-31 2008-11-03 충남대학교산학협력단 액정 표시 장치의 전극
GB2447982A (en) * 2007-03-30 2008-10-01 Seiko Epson Corp Non-changeable read-out (NCRO)
CN101308876B (zh) * 2007-05-14 2014-08-06 旺宏电子股份有限公司 存储器结构及其操作方法
US8476735B2 (en) 2007-05-29 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Programmable semiconductor interposer for electronic package and method of forming
US7718546B2 (en) * 2007-06-27 2010-05-18 Sandisk 3D Llc Method for fabricating a 3-D integrated circuit using a hard mask of silicon-oxynitride on amorphous carbon
FR2925748B1 (fr) * 2007-12-21 2010-01-29 Commissariat Energie Atomique Support de stockage de donnees et procede associe
SG157268A1 (en) * 2008-05-30 2009-12-29 Sony Corp Ferroelectric polymer
CN101773814B (zh) * 2010-01-21 2012-03-14 高婧 多稳态微流控器件
US8437174B2 (en) 2010-02-15 2013-05-07 Micron Technology, Inc. Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming
US8416609B2 (en) 2010-02-15 2013-04-09 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
US8634224B2 (en) 2010-08-12 2014-01-21 Micron Technology, Inc. Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of writing to and reading from a memory cell, and methods of programming a memory cell
WO2014008624A1 (zh) * 2012-07-09 2014-01-16 中兴通讯股份有限公司 一种数据存储方法和装置
KR102519699B1 (ko) * 2016-12-02 2023-04-07 카버 싸이언티픽, 아이엔씨. 메모리 장치 및 용량성 에너지 저장 장치
US20190035562A1 (en) * 2017-05-26 2019-01-31 Flash Power Capacitors, Llc High energy density capacitor system and method
EP3631825A4 (en) * 2017-05-26 2021-03-17 Flash Power Capacitors, LLC HIGH ENERGY DENSITY CAPACITOR AND WIRELESS CHARGING SYSTEM
US10867654B2 (en) 2019-01-17 2020-12-15 Xerox Corporation Method for testing a memory device
CN110428858B (zh) * 2019-07-11 2021-09-24 清华大学 基于具有滞回特性器件的静态存储器
CN111524891B (zh) * 2020-03-20 2023-12-12 南京大学 一种铁电柔性逻辑运算器件及其制造方法
US11393832B2 (en) * 2020-07-15 2022-07-19 Ferroelectric Memory Gmbh Memory cell arrangement
US20220343962A1 (en) * 2021-04-22 2022-10-27 Seagate Technology Llc System on chip (soc) with processor and integrated ferroelectric memory

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS541159B2 (zh) * 1974-10-21 1979-01-20
JP2788265B2 (ja) * 1988-07-08 1998-08-20 オリンパス光学工業株式会社 強誘電体メモリ及びその駆動方法，製造方法
US5084278A (en) * 1989-06-02 1992-01-28 Nortec Development Associates, Inc. Taste-masked pharmaceutical compositions
US5329485A (en) * 1990-11-01 1994-07-12 Olympus Optical Co., Ltd. Memory device
JP2802685B2 (ja) 1991-01-08 1998-09-24 キヤノン株式会社 強誘電性液晶装置
JP3142919B2 (ja) * 1991-11-06 2001-03-07 旭化成株式会社 セルロース誘導体ラテックス及びその製法
US5390142A (en) * 1992-05-26 1995-02-14 Kappa Numerics, Inc. Memory material and method for its manufacture
JPH0660635A (ja) * 1992-08-06 1994-03-04 Olympus Optical Co Ltd 強誘電体メモリ装置
US5375085A (en) 1992-09-30 1994-12-20 Texas Instruments Incorporated Three-dimensional ferroelectric integrated circuit without insulation layer between memory layers
US5666305A (en) * 1993-03-29 1997-09-09 Olympus Optical Co., Ltd. Method of driving ferroelectric gate transistor memory cell
JP3570692B2 (ja) 1994-01-18 2004-09-29 ローム株式会社 不揮発性メモリ
JP3127751B2 (ja) 1995-01-04 2001-01-29 日本電気株式会社 強誘電体メモリ装置およびその動作制御方法
KR100275782B1 (ko) * 1995-05-10 2000-12-15 박호군 강유전 박막 제조방법
JP3133922B2 (ja) * 1995-06-09 2001-02-13 シャープ株式会社 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子
US5579257A (en) * 1995-08-31 1996-11-26 Motorola, Inc. Method for reading and restoring data in a data storage element
US5969380A (en) * 1996-06-07 1999-10-19 Micron Technology, Inc. Three dimensional ferroelectric memory
CN1182435C (zh) 1996-06-12 2004-12-29 奥普蒂科姆公司 光逻辑元件和光逻辑器件
CA2266629C (en) * 1996-10-01 2002-04-16 Cima Labs Inc. Taste-masked microcapsule compositions and methods of manufacture
JP4053647B2 (ja) * 1997-02-27 2008-02-27 株式会社東芝 半導体記憶装置及びその製造方法
NO972803D0 (no) 1997-06-17 1997-06-17 Opticom As Elektrisk adresserbar logisk innretning, fremgangsmåte til elektrisk adressering av samme og anvendelse av innretning og fremgangsmåte
NO304956B1 (no) 1997-07-22 1999-03-08 Opticom As Elektrodeanordning uten og med et funksjonselement, samt en elektrodeinnretning dannet av elektrodeanordninger med funksjonselement og anvendelser derav

Also Published As

Publication number Publication date
CA2301283C (en) 2002-01-29
HK1033028A1 (en) 2001-08-10
JP2001515256A (ja) 2001-09-18
US20020044480A1 (en) 2002-04-18
WO1999012170A2 (en) 1999-03-11
NO973782L (no) 1999-02-16
NO309500B1 (no) 2001-02-05
AU734881B2 (en) 2001-06-21
ATE268498T1 (de) 2004-06-15
ES2222600T3 (es) 2005-02-01
JP3359331B2 (ja) 2002-12-24
CA2301283A1 (en) 1999-03-11
AU8820498A (en) 1999-03-22
KR20010022949A (ko) 2001-03-26
US6670659B1 (en) 2003-12-30
KR100368817B1 (ko) 2003-01-25
EP1002319A2 (en) 2000-05-24
DE69824293D1 (de) 2004-07-08
US6498744B2 (en) 2002-12-24
EP1002319B1 (en) 2004-06-02
WO1999012170A3 (en) 1999-05-06
RU2184400C2 (ru) 2002-06-27
DE69824293T2 (de) 2005-06-16
NO973782D0 (no) 1997-08-15
CN1276905A (zh) 2000-12-13

Similar Documents

Publication Publication Date Title
CN1278336C (zh) 一种铁电体数据处理器件
KR102262372B1 (ko) 멀티덱 메모리 어레이에 대한 다수의 플레이트 라인 아키텍처
Bondurant Ferroelectronic RAM memory family for critical data storage
EP1894146B1 (en) A data storage device
RU2000106441A (ru) Сегнетоэлектрическое устройство обработки данных
CN1212434A (zh) 具有基准单元阵列块的铁电随机存取存储器器件
CN110612571A (zh) 存储器阵列的板节点配置及操作
CN103650046A (zh) 包括布置在柔性衬底上的堆叠层的铁电存储单元中的短路减少
CN1260733C (zh) 半导体存储器及半导体存储器的存取方法
CN1419696A (zh) 电子器件的多维寻址结构
CN1353460A (zh) 具有多个存储体的数据存储器
CN103065679B (zh) 电场写入电阻读出固态存储元器件、存储器及其读写方法
CN107230676A (zh) 高读出电流的非挥发铁电存储器及其操作方法
JP2004510283A5 (zh)
CN1471712A (zh) 非易失性无源矩阵及其读出方法
CN1333563A (zh) 半导体存储装置的驱动方法
US7126176B2 (en) Memory cell
JP4883672B2 (ja) 強誘電体記憶素子及び強誘電体記憶装置
JPH1139860A (ja) 強誘電体メモリ装置
Gnadinger High speed nonvolatile memories employing ferroelectric technology
JP2001229666A (ja) メモリ装置及びそのデータ読出し方法
WO2006118466A1 (en) A non-volatile memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061004

Termination date: 20090914