CN1333563A

CN1333563A - 半导体存储装置的驱动方法

Info

Publication number: CN1333563A
Application number: CN01115998A
Authority: CN
Inventors: 嶋田恭博; 加藤刚久
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2000-07-13
Filing date: 2001-07-09
Publication date: 2002-01-30
Anticipated expiration: 2021-07-09
Also published as: EP1174883A3; US6421268B2; KR20020007186A; TW518744B; US20020006052A1; CN1229867C; EP1174883A2

Abstract

一种半导体存储装置的驱动方法,所述半导体存储装置包括:强电介质电容器30、串联连接强电介质电容器30的读出FET10、以及并联连接强电介质电容器30的选择FET20。在将数据存入强电介质电容器30之后,消除在强电介质电容器30的上电极31和下电极32之间产生的感应电位差。当读出数据时,将读出电压外加到下电极和衬底之间,使利用相对较高的第1存入电压进行存入时的栅极电位,低于利用相对较低的第2存入电压进行存入时的栅极电位。提高具有利用强电介质膜极化偏位来存储多值数据的强电介质电容器的半导体存储装置的保持特性。

Description

半导体存储装置的驱动方法

技术领域

本发明涉及一种具有强电介质电容器的半导体存储装置的驱动方法。

背景技术

作为具有强电介质电容器的半导体存储装置，众所周知的构成如图6所示，包括：具有漏极区域1a、源极区域1b以及栅电极1c的场效应型晶体管(以下称作FET)1和具有上电极2a、下电极2b以及强电介质膜2c的强电介质电容器2；将强电介质电容器2的下电极2b连接到FET1的栅电极1c上，并采用将强电介质电容器2用于FET1栅电极电位控制的非破坏性读出方式。而且在图6中，3表示衬底。

当把数据存入该半导体存储装置中时，要在作为控制电极的强电介质电容器2的上电极2a和衬底3之间外加存入电压。

例如，如果通过对衬底3外加正电压(控制电压)来把数据存入上电极2a，则在强电介质电容器2的强电介质膜2c上产生向下的极化。而后，即使将上电极2a接地，在FET1的栅电极1c上仍然残留有正电荷，所以栅电极1c的电位为正。

如果栅电极1c的电位超过FET1的阈值电压，则FET1为“导通”状态，所以若把电位差加到漏极区域1a和源极区域1b之间，则电流就会在漏极区域1a和源极区域1b之间流动。把这种强电介质存储器的逻辑状态例如定义为“1”。

另一方面，如果把相对于衬底3为负的电压外加到强电介质电容器2的上电极2a上，则在强电介质电容器2的强电介质膜2c上产生向上的极化。而后，即使将上电极2a接地，在FET1的栅电极1c上仍然残留有负电荷，所以栅电极1c的电位为负。此时，栅电极1c的电位通常比FET1的阈值电压要小，所以FET1为“截止”状态，因此即使把电位差加到漏极区域1a和源极区域1b之间，在漏极区域1a和源极区域1b之间也不会有电流流动。把这种强电介质存储器的逻辑状态例如定义为“0”。

即使切断向强电介质电容器2提供的电源，即，即使不将电压外加到强电介质电容器2的上电极2a上，也能保存所述各逻辑状态，所以能够实现非易失性存储装置。即，在某期间内切断供给电源之后，如果再次供给电源，把电压加到漏极区域1a和源极区域1b之间，则当逻辑状态为“1”时，在漏极区域1a和源极区域1b之间有电流流动，所以能读出数据“1”；另一方面，当逻辑状态为“0”时，在漏极区域1a和源极区域1b之间没有电流流动，所以能读出数据“0”。

即使在切断电源期间，为了正确地保存数据(象这样，把保存数据的特性称为保持特性)，即使在切断电源期间，当数据为“1”时，有必要把FET1的栅电极1c的电位经常维持在高于FET1门限电压的水平上，而且当数据为“0”时，有必要把FET1的栅电极1c的电位经常维持在负电压的水平上。

但是，在切断电源期间，强电介质电容器2的上电极2a以及衬底3成为接地电位，所以栅电极1c的电位处于孤立状态。因此，理想的情况是如图7所示的那样，将数据存入强电介质电容器2时的滞后回线4和偏置电压为0V时的FET1栅电极电容性负载线7之间的第1交点c的电位变为栅电极1c对应数据“1”的电位，同时滞后回线4和栅电极电容性负载线7之间的第2交点d的电位变为栅电极1c对应数据“0”的电位。而且，在图7中，纵轴表示出现在上电极2a(或栅电极1c)上的电荷Q，横轴表示电压V。

但是，实际上强电介质电容器2并非理想的绝缘体而是具有阻抗成分的元件，所以通过该阻抗成分后，栅电极1c的电位会下降。该电位下降呈指数函数性质，具有用FET1栅电极容量和强电介质电容器2容量的并联总容量乘以强电介质电容器2的阻抗成分后所得的时间常数，该时间常数至多为10⁴秒。因此，栅电极1c的电位经过几小时后就会下降为原来的一半。

如图7所示，栅电极1c的电位在第1交点c处为1V，所以如果该电位下降为原来的一半，则栅电极1c的电位变为0.5V，低于FET1的阈值电压(一般为0.7V)，所以本应为“导通”状态的FET1在很短的时间内就变为“截止”状态。

这样一来，在将强电介质电容器用来控制FET1栅电极电位的强电介质存储器中，虽然具有在读出数据之后不需要再进行存入工作这一优点，但却存在着以下问题。即，虽然在存入数据之后，在FET1栅电极上产生电位，由保持该栅电极电位的能力来决定保持特性，但由于强电介质电容器2的阻抗成分而使强电介质电容器2到达放电的时间常数很短，所以数据保持能力很低，即存在着保持特性不良这一问题。

发明内容

鉴于所存在的问题，本发明的目的在于：提高具有利用强电介质膜极化偏位来存储多值数据的强电介质电容器的半导体存储装置的保持特性。

为了实现所述目的，本发明的第1半导体存储装置的驱动方法将具有利用强电介质膜极化偏位来存储多值数据的强电介质电容器，和形成在衬底上并且栅电极连接强电介质电容器的上电极以及下电极中一方电极，并且检测强电介质膜极化偏位的检测部件的场效应型晶体管的半导体存储装置的驱动方法作为对象，包括：通过把相对较高的第1存入电压或相对较低的第2存入电压外加到一方电极和强电介质电容器的上电极以及下电极中的另一方电极之间，来把多值数据存入强电介质电容器的第1工序；消除在一方电极和另一方电极之间产生的感应电位差的第2工序；在另一方电极和衬底之间外加读出电压，通过检测强电介质膜的极化偏位来读出多值数据的第3工序；读出电压具有与第1存入电压相同的极性，当外加读出电压时，将其大小设定为：能够使利用第1存入电压进行存入时，在栅电极和衬底之间因感应而产生的第1电位差，小于利用第2存入电压进行存入时，在栅电极和衬底之间因感应而产生的第2电位差。

根据本发明的第1半导体存储装置的驱动方法，由于将多值数据存入强电介质电容器之后，消除在强电介质电容器的一方电极和另一方电极之间产生的感应电位差，所以不会产生由外加在强电介质电容器上的电位差所造成的通过强电介质膜电阻成分后的电位下降问题，因此能提高保持特性。

在这种情况下，消除在强电介质电容器的一方电极和另一方电极之间产生的感应电位差，但读出电压具有与第1存入电压相同的极性，当外加读出电压时，将其大小设定为：能够使利用第1存入电压进行存入时，在栅电极和衬底之间因感应而产生的第1电位差，小于利用第2存入电压进行存入时，在栅电极和衬底之间因感应而产生的第2电位差；所以能够无障碍地读出储存在强电介质电容器中的数据。

在本发明的第1半导体存储装置的驱动方法中，半导体存储装置具有使强电介质电容器的一方电极和另一方电极为同一电位的开关，第2工序最好包括：通过利用开关使一方电极和另一方电极为同一电位来消除电位差的工序。

这样一来，就能简单并且可靠地消除在强电介质电容器的一方电极和另一方电极之间产生的感应电位差。

在本发明的半导体存储装置的驱动方法中，第3工序最好包括：通过按强电介质电容器的电容值和读出场效应型晶体管的栅电极电容值的比对读出电压所进行的分压，检测在栅电极和衬底之间因感应而产生的电位差是相对较高或相对较低，来检测强电介质膜极化偏位的工序。

这样一来，就能够比较容易地按照所述关系来设定在栅电极和衬底之间因感应而产生的电位差的大小。即，将其大小设定为：能够使利用相对较高的第1存入电压进行存入时，在栅电极和衬底之间因感应而产生的第1电位差，小于利用相对较低的第2存入电压进行存入时，在栅电极和衬底之间因感应而产生的第2电位差。

根据本发明的第2半导体存储装置的驱动方法，其第2半导体存储装置包括：分别利用强电介质膜的极化偏位来存储多值数据，并且相互连续连接的多个强电介质电容器；形成在衬底上并且栅电极连接相互连续连接的多个强电介质电容器一端侧，并且检测相互连续连接的多个强电介质电容器的强电介质膜极化偏位的读出场效应型晶体管；将该半导体存储装置的驱动方法作为对象，根据本发明的第2半导体存储装置的驱动方法包括：通过把相对较高的第1存入电压或相对较低的第2存入电压外加到多个强电介质电容器中进行存入时所选择的强电介质电容器的上电极和下电极之间，来把多值数据存入强电介质电容器的第1工序；消除在进行存入时所选择的强电介质电容器的上电极和下电极之间因感应而产生的电位差的第2工序；通过把读出电压外加到相互连续连接的多个强电介质电容器的另一端侧和衬底之间，并且检测多个强电介质电容器中进行读出时所选择的强电介质电容器的强电介质膜极化偏位，来读出多值数据的第3工序；读出电压具有与第1存入电压相同的极性，当外加读出电压时，将其大小设定为：能够使利用第1存入电压进行存入时，在栅电极和衬底之间因感应而产生的第1电位差，小于利用第2存入电压进行存入时，在栅电极和衬底之间因感应而产生的第2电位差。

根据本发明的第2半导体存储装置的驱动方法，由于将多值数据存入强电介质电容器之后，消除在强电介质电容器的一方电极和另一方电极之间产生的感应电位差，所以不会产生由外加在强电介质电容器上的电位差所造成的通过强电介质膜电阻成分后的电位下降问题，因此能提高保持特性。

在本发明的第2半导体存储装置的驱动方法中，半导体存储装置具有使多个强电介质电容器各自的上电极和下电极为同一电位的多个开关，第2工序最好包括：通过利用开关使进行存入时所选择的强电介质电容器的上电极和下电极为同一电位来消除电位差的工序。

在本发明的半导体存储装置的驱动方法中，第3工序最好包括：通过按进行读出时所选择的强电介质电容器的电容值和读出场效应型晶体管的栅电极电容值的比对读出电压所进行的分压，检测在栅电极和衬底之间因感应而产生的电位差是相对较高或相对较低，来检测进行读出时所选择的强电介质电容器的强电介质膜极化偏位的工序。

附图说明

图1是构成实施例1半导体存储装置的存储单元等效电路图。

图2是把构成实施例1半导体存储装置的存储单元按矩阵形状配置的存储单元阵列等效电路图。

图3是说明实施例1半导体存储装置进行读出工作时的电荷和电压关系的图。

图4是说明实施例1半导体存储装置进行读出工作时的电荷和电压关系的图。

图5是有关实施例2半导体存储装置的存储器阵列的等效电路图。

图6是构成以往半导体存储装置的存储单元等效电路图。

图7是说明以往半导体存储装置进行读出工作时的电荷和电压关系的图。

下面简要说明符号：

10一读出FET；11一漏极区域；12—源极区域；13—栅电极；14—衬底；20—选择FET；21—漏极区域；22—源极区域；23—栅电极；30—强电介质电容器；31—上电极；32—下电极；33—强电介质膜。

具体实施方式

下面，参照附图详细说明本发明的实施例。

实施例1

下面，参照图1～图4来说明本发明实施例1的半导体存储装置及其驱动方法。

图1表示构成实施例1的半导体存储装置存储单元的等效电路图；实施例1的半导体存储装置包括：具有漏极区域11、源极区域12以及栅电极13的读出FET10；具有漏极区域21、源极区域22以及栅电极23的选择FET20；具有上电极31、下电极32以及强电介质膜33的强电介质电容器30；利用FET10、选择FET20以及强电介质电容器30来构成存储单元。

强电介质电容器30的下电极32连接读出FET10的栅电极13以及选择FET20的源极区域22；强电介质电容器30的上电极31连接选择FET20的漏极区域21以及字线WL；读出FET10的漏极区域11连接位线BL；读出FET10的源极区域12连接涂覆金属线CP；选择FET20的栅电极23连接控制线BS。而且，在图1中，14表示形成读出FET10的衬底。

图2表示把图1所示的存储单元按矩阵形状配置的存储单元阵列等效电路图。

如图2所示，构成第1行存储单元的强电介质电容器30的上电极31共同连接第1字线WL1；构成第2行存储单元的强电介质电容器30的上电极31共同连接第2字线WL2；构成第1列存储单元的读出FET10的漏极区域11共同连接第1条位线BL1；构成第2列存储单元的读出FET10的漏极区域11共同连接第2条位线BL2；构成第1行存储单元的读出FET10的源极区域12连接第1涂覆金属线CP1；构成第2行存储单元的读出FET10的源极区域12连接第2涂覆金属线CP2；构成第1列存储单元的选择FET20的栅电极23共同连接第1控制线BS1；构成第2列存储单元的选择FET20的栅电极23共同连接第2控制线BS2；

下面，就实施例1半导体存储装置的驱动方法进行说明。

(存入数据的工作)

实施例1半导体存储装置的存入工作情况如下。

在将衬底电位置于接地电位之后，将字线WL、位线BL、涂覆金属线CP以及控制线BS等所有信号线电位置于0V，然后，在字线WL上外加正的存入电压(第1存入电压)或负的存入电压(第2存入电压)，使强电介质电容器30的强电介质膜33产生向下或向上的极化。在此，将强电介质膜33产生向下极化的状态定义为数据“1”；将强电介质膜33产生向上极化的状态定义为数据“0”。

下面，参照图3来说明进行存入工作时的电荷Q(纵轴)和电压V(横轴)之间的关系。而且，在图3中，4表示存入数据时的滞后回线；5表示存入数据“1”时的第1栅电极电容性负载线；6表示存入数据“0”时的第2栅电极电容性负载线；7表示偏置电压为0V时的第3栅电极电容性负载线。

例如，当把字线WL的电位设定为6V(第1存入电压)时，强电介质电容器30的强电介质膜33的极化大小对应滞后回线4的上端点a；当把字线WL的电位设定为-6V(第2存入电压)时，强电介质电容器30的强电介质膜33的极化大小对应滞后回线4的下端点b。

完成存入工作后，立即将字线WL的电位设定为0V。这样一来，当保存数据“1”(极化向下时)时，读出FET10的栅电极13的电位变成滞后回线4和第3栅电极电容性负载线7的第1交点c，保持正电位；当保存数据“0”(极化向上时)时，读出FET10的栅电极13的电位变成滞后回线4和第3栅电极电容性负载线7的第2交点d，保持负电位。

而后，将控制线BS的电位提高到选择FET20的阈值电压以上，使选择FET20处于“导通”状态。这样一来，因为强电介质电容器30的上电极31以及下电极32的电位都会变成0V，即，上电极31以及下电极32的电位的电位差被消除，所以当保存数据“1”时，读出FET10的栅电极13的电位从第1交点c移动到纵轴上的第1点e；当保存数据“0”时，读出FET10的栅电极13的电位从第2交点d移动到纵轴上的第2点f。

而后，即使将控制线BS的电位置于“0V”，使选择FET20处于“截止”状态，因为上电极31和下电极32之间的电位差为0，所以能够保存强电介质膜32极化的大小，同时还能抑制由强电介质膜32的阻抗成分所造成的电位下降。

(读出数据的工作)

实施例1半导体存储装置的读出工作情况如下。

如以上所述，在进行了存入工作之后，使选择FET20处于“导通”状态，因为强电介质电容器30的上电极31以及下电极32的电位都会变成0V，所以如图3所示，当保存数据“1”时，读出FET10的栅电极13的电位从第1交点c移动到纵轴上的第1点e；当保存数据“0”时，读出FET10的栅电极13的电位从第2交点d移动到纵轴上的第2点f。

在此，将例如1.5V的电压外加到如图1所示的字线WL上。这样一来，在字线WL和衬底14之间产生1.5V的电位差，对应强电介质电容器30的电容值和读出FET10的栅电极电容值各自的大小对该电位差进行分压。强电介质电容器30电容值的电压依存性根据强电介质膜33的极化方向的不同而不同，即，根据数据是“1”或者是“0”而不同。下面，参照图4对此进行说明。

在字线WL上外加1.5V电压的状态与将保持极化的点置换到原点，同时将栅电极容量作为负载线时，该负载线与电压轴(横轴)在1.5V点上交叉的状态等效。如图4所示，这种状态等于将第4栅电极容量负载线8给与数据“1”，等于将第5栅电极容量负载线9给与数据“0”。

当把电压外加给字线WL时，在强电介质电容器30上也外加电压。因此，当字线WL的电位为1.5V时，相对于数据“1”，极化沿第1曲线A变化，在第1曲线A和第4栅电极容量负载线8的交点g处取得平衡，同时，相对于数据“0”，极化沿第2曲线B变化，在第2曲线B和第5栅电极容量负载线9的交点h处取得平衡。

交点i、交点j以及交点k决定各极化状态时的电位分配，相对于数据“1”，作为读出FET10的栅电极电位，在交点i和交点j之间分配大约0.7V；同时相对于数据“0”，作为读出FET10的栅电极电位，在交点i和交点k之间分配大约0.9V。

因此，如果把读出FET10的阈值电压设定在作为0.7V和0.9V中间值的0.8V，则当读出数据“1”时，读出FET10为“截止”状态；同时当读出数据“0”时，读出FET10为“导通”状态。

因此，如果在如图1所示的涂覆金属线CP和位线BL之间外加电位差，则当储存数据“1”时，在读出FET10中没有电流流动；另一方面，则当储存数据“0”时，在读出FET10中有电流流动，所以通过利用其他方式设置的电流检测部件检测流动在读出FET10中的电流是小或者是大，就能判断所储存的数据是“1”或者是“0”。

但是，在该读出工作中，向字线WL外加读出电压，对于数据“1”，是向增强极化的方向作用，但对于数据“0”，是向极化翻转的方向作用。因此，如果外加在强电介质电容器30上的电压超过其矫顽电压，则极化翻转；但在实施例1中，数据为“0”时，外加在强电介质电容器30上的电压为0.6V，小于作为矫顽电压的点m，故此极化不翻转，所以不用担心所储存的数据会发生变化。

在此，通过调整强电介质电容器30的电容值和读出FET10的栅电极电容值，将外加在字线WL和衬底14之间的电压分配为：外加在强电介质电容器30的上电极31和下电极32之间的电压，和外加在读出FET10的栅电极13和衬底14之间的电压；最好把外加在强电介质电容器30上的电压值设定在不超过该强电介质电容器30的矫顽电压，即极化不翻转的值上。

如以上那样，实施例1的特征是：读出电压(1.5V)与存入数据“1”时的第1存入电压(+6V)极性相同，当外加读出电压时，将其大小设定为：能够使存入数据“1”时，在栅电极13和衬底14之间因感应而产生的第1电位差(约0.7V)，小于存入数据“0”时，在栅电极13和衬底14之间因感应而产生的第2电位差(约0.9V)。

通过以上方法就可以做到：即使强电介质电容器30的上电极31和下电极32之间的电位差为0，也能准确地读出存入强电介质电容器30的数据。

在此，就以往半导体存储装置的驱动方法与本实施例半导体存储装置的驱动方法之间的差异进行说明。

以往，当存入数据“1”时，通过使栅电极13上感应出的正电位高于读出FET10的阈值电压，在使读出FET10处于“导通”状态的同时，还使存入数据之后也保持“导通”状态；当读出数据时，在读出FET10的漏极区域11和源极区域12之间施加电位差，读出流动在漏极区域11和源极区域12之间的电流。

而且，当存入数据“0”时，因为栅电极13上感应出的负电位低于读出FET10的阈值电压，所以在读出FET10处于“截止”状态的同时，在存入数据之后也保持“截止”状态；当读出数据时，在读出FET10的漏极区域11和源极区域12之间施加电位差，读出在处于“截止”状态的读出FET10的漏极区域11和源极区域12之间没有电流值流动情况下的电流值。

因此，在以往，当存入数据“1”时，在栅电极13上感应出的电位高于当存入数据“0”时，在栅电极13上感应出的电位；当保存数据“1”时，在栅电极13上感应出的电位高于当保存数据“0”时，在栅电极13上感应出的电位；当读出数据“1”时，在栅电极13上感应出的电位高于当读出数据“0”时，在栅电极13上感应出的电位。即，当存入、保存以及读出数据“1”时，在栅电极13上感应出的各电位通常都高于当存入、保存以及读出数据“0”时，在栅电极13上感应出的各电位。

对此，在实施例1中，虽然当存入数据“1”时，在栅电极13上感应出的电位高于当存入数据“0”时，在栅电极13上感应出的电位，但当保存数据时，无论数据是“1”还是“0”，栅电极13的电位都是0，而且，当读出数据“1”时，在栅电极13上感应出的电位低于当读出数据“0”时，在栅电极13上感应出的电位。

实施例2

下面，参照图5来说明本发明实施例2的半导体存储装置及其驱动方法。

如图5所示，与实施例1相同，将在强电介质电容器30上并联连接有选择FET20的多个存储单元串联连接，在由串联连接的多个强电介质电容器30所构成的二进制位列的一端上连接读出FET10。而且，通过在行的方向上设置多数列的由多个强电介质电容器30所构成的二进制位列来构成存储单元阵列。

实施例2中的读出FET10、选择FET20以及强电介质电容器30的各自构成与实施例1相同。

如图5所示，在构成第1行存储单元的选择FET20的栅电极上连接第1字线WL1；在构成第2行存储单元的选择FET20的栅电极上连接第2字线WL2；以下以此类推，用同样方法来连接第3字线WL3以及第4字线WL4。

在由多个强电介质电容器30所构成的第1二进制位列的一端侧上连接第1控制线BS1，并且在另一端侧上连接读出FET10的栅电极，同时在该读出FET10的漏极区域上连接第1条位线BL1。而且，在由多个强电介质电容器30所构成的第2二进制位列的一端侧上连接第2控制线BS2，并且在另一端侧上连接读出FET10的栅电极，同时在该读出FET10的漏极区域上连接第2条位线BL2。而且，第1列以及第2列的读出FET10的源极区域共同连接涂覆金属线CP。

在实施例2中，例如当选择连接第1控制线BS1的第1二进制位列的第一行存储单元时，在将第1字线WL1的电位设定在L电平上的同时，将第2～第4的字线WL2～WL4的电位设定在H电平上，使第2行～第4行的强电介质电容器30的上电极和下电极短路。因此，构成第1条二进制位列第一行存储单元的强电介质电容器30和第1条二进制位列的读出FET10串联连接，所以与实施例1的半导体存储装置等效。

因此，通过进行与实施例1相同的数据存入工作、数据读出工作以及数据读出工作后的工作，就能获得与实施例1相同的效果。

而且，在实施例1以及实施例2中，在进行读出工作时，利用由所储存的数据是“1”或者是“0”而使读出FET10的栅电极电位不同这一点，来将读出FET10的变化反映在逻辑判断中，但是作为替换，也可以将读出FET10的栅电极电压导入读出放大器中，通过比较该栅电极电压和基准电压的大小或放大它们的电位差，来进行逻辑判断。

根据本发明的第1或第2半导体存储装置的驱动方法，因为在将多值数据存入强电介质电容器之后，消除在强电介质电容器的一方电极和另一方电极之间产生的感应电位差，所以能够抑制由强电介质电容器的电阻成分所造成的电位下降，因此能提高保持特性。在这种情况下，虽然读出多值数据时，强电介质电容器的一方电极和另一方电极之间产生的感应电位差被消除，但仍能无障碍地读出储存在强电介质电容器中的数据。

Claims

1.一种半导体存储装置的驱动方法，是具有利用强电介质膜极化偏位来存储多值数据的强电介质电容器，和形成在衬底上，并且栅电极连接所述强电介质电容器的上电极以及下电极中一方电极，并且检测所述强电介质膜极化偏位的读出场效应型晶体管的半导体存储装置的驱动方法；其特征在于：包括：

通过把相对较高的第1存入电压或相对较低的第2存入电压外加到所述一方电极和所述强电介质电容器的上电极以及下电极中的另一方电极之间，来把所述多值数据存入所述强电介质电容器的第1工序；

消除在所述一方电极和所述另一方电极之间产生的感应电位差的第2工序；

在所述另一方电极和所述衬底之间外加读出电压，通过检测所述强电介质膜的极化偏位来读出所述多值数据的第3工序；

所述读出电压具有与所述第1存入电压相同的极性，当外加所述读出电压时，将其大小设定为：能够使利用所述第1存入电压进行存入时，在所述栅电极和所述衬底之间因感应而产生的第1电位差，小于利用所述第2存入电压进行存入时，在所述栅电极和所述衬底之间因感应而产生的第2电位差。

2.根据权利要求1所述的半导体存储装置的驱动方法，其特征在于：所述半导体存储装置具有使所述强电介质电容器的所述一方电极和所述另一方电极为同一电位的开关；

所述第2工序包括：通过利用所述开关使所述一方电极和所述另一方电极为同一电位，来消除所述电位差的工序。

3.根据权利要求1所述的半导体存储装置的驱动方法，其特征在于：所述第3工序包括：通过按照所述强电介质电容器的电容值和所述读出场效应型晶体管的栅电极电容值的比对所述读出电压所进行的分压，检测在所述栅电极和所述衬底之间因感应而产生的电位差是相对较高或相对较低，来检测所述强电介质膜极化偏位的工序。

4.一种半导体存储装置的驱动方法，是具有各自利用强电介质膜的极化偏位来存储多值数据，并且相互连续连接的多个强电介质电容器，和形成在衬底上，并且栅电极连接所述相互连续连接的多个强电介质电容器一端侧，并且检测所述相互连续连接的多个强电介质电容器的所述强电介质膜极化偏位的读出场效应型晶体管的半导体存储装置的驱动方法；其特征在于：包括：

通过把相对较高的第1存入电压或相对较低的第2存入电压外加到所述多个强电介质电容器中的进行存入时所选择的强电介质电容器的上电极和下电极之间，来把所述多值数据存入所述强电介质电容器的第1工序；

消除在进行存入时所选择的所述强电介质电容器的上电极和下电极之间因感应而产生的电位差的第2工序；

通过把读出电压外加到所述相互连续连接的多个强电介质电容器的另一端侧和所述衬底之间，并且检测所述多个强电介质电容器中的进行读出时所选择的强电介质电容器的所述强电介质膜极化偏位，来读出多值数据的第3工序；

5.根据权利要求4所述的半导体存储装置的驱动方法，其特征在于：所述半导体存储装置具有使所述多个强电介质电容器各自的上电极和下电极为同一电位的多个开关；

所述第2工序包括：通过利用所述开关使进行存入时所选择的所述强电介质电容器的上电极和下电极为同一电位，来消除所述电位差的工序。

6.根据权利要求4所述的半导体存储装置的驱动方法，其特征在于：所述第3工序包括：通过按照读出时所选择的所述强电介质电容器的电容值和所述读出场效应型晶体管的栅电极电容值的比对所述读出电压进行分压，检测在所述栅电极和所述衬底之间因感应而产生的电位差是相对较高或相对较低，来检测进行读出时所选择的所述强电介质电容器的所述强电介质膜极化偏位的工序。